JP2005244003A - 配線回路基板 - Google Patents
配線回路基板 Download PDFInfo
- Publication number
- JP2005244003A JP2005244003A JP2004053125A JP2004053125A JP2005244003A JP 2005244003 A JP2005244003 A JP 2005244003A JP 2004053125 A JP2004053125 A JP 2004053125A JP 2004053125 A JP2004053125 A JP 2004053125A JP 2005244003 A JP2005244003 A JP 2005244003A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- gold plating
- nickel plating
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/48—Electroplating: Baths therefor from solutions of gold
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/34—Pretreatment of metallic surfaces to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Chemically Coating (AREA)
Abstract
【課題】 接続信頼性の向上およびコストダウンを図ることのできる、配線回路基板を提供すること。
【解決手段】 ベース絶縁層1と、ベース絶縁層1の上に形成される導体層3と、導体層3の上に形成され、導体層3が露出する開口部8を有するカバー絶縁層2とを備える配線回路基板において、開口部8から露出する導体層3の表面に、無電解ニッケルめっきによりニッケルめっき層4を形成した後、ニッケルめっき層4の上に、電解金めっきにより金めっき層5を形成することにより、電極7を形成する。
【選択図】 図1
【解決手段】 ベース絶縁層1と、ベース絶縁層1の上に形成される導体層3と、導体層3の上に形成され、導体層3が露出する開口部8を有するカバー絶縁層2とを備える配線回路基板において、開口部8から露出する導体層3の表面に、無電解ニッケルめっきによりニッケルめっき層4を形成した後、ニッケルめっき層4の上に、電解金めっきにより金めっき層5を形成することにより、電極7を形成する。
【選択図】 図1
Description
本発明は、配線回路基板に関し、詳しくは、電極を有する配線回路基板に関する。
フレキシブル配線回路基板などの配線回路基板は、一般的に、ベース絶縁層と、ベース絶縁層の上に配線回路パターンとして形成される導体層と、導体層の上に形成されるカバー絶縁層とを備えている。
そして、通常、カバー絶縁層には、導体層が露出する開口部が形成されており、その開口部から露出する導体層には、電極が設けられている。
このような電極として、例えば、無電解ニッケルめっきにより形成されるニッケルめっき層と、そのニッケルめっき層の上に形成され、無電解金めっきにより形成される金めっき層とが、順次設けられるものが知られている(例えば、特許文献1参照。)。
特開2000−188461号公報
近年、電極の接続信頼性の向上を図るべく、ニッケルめっき層および金めっき層の厚みを均一にし、かつ、低コストで電極を形成することが要求されている。
しかるに、特許文献1に記載されるように、ニッケルめっき層および金めっき層、特に、金めっき層を、無電解めっきにより形成すると、時間がかかり、製造効率の低下によるコストアップを生ずる。
また、ニッケルめっき層および金めっき層を、電解めっきにより形成すれば、コストダウンを図ることができる一方で、ニッケルめっき層および金めっき層の厚みが不均一となる。
本発明の目的は、接続信頼性の向上およびコストダウンを図ることのできる、配線回路基板を提供することにある。
上記の目的を達成するため、本発明の配線回路基板は、ベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成され、前記導体層が露出する開口部を有するカバー絶縁層とを備える配線回路基板であって、前記開口部から露出する導体層の表面に、無電解ニッケルめっきにより形成されるニッケルめっき層と、前記ニッケルめっき層の上に、電解金めっきにより形成される金めっき層とが、設けられていることを特徴としている。
また、本発明の配線回路基板は、また、ベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成され、前記導体層が露出する開口部を有するカバー絶縁層とを備える配線回路基板であって、 前記開口部から露出する導体層の表面に、無電解ニッケルめっきにより形成されるニッケルめっき層と、前記ニッケルめっき層の上に、無電解金めっきにより形成される厚み0.05〜0.1μmの第1金めっき層と、前記第1金めっき層の上に、電解金めっきにより形成される第2金めっき層とが、設けられていることを特徴としている。
本発明の配線回路基板では、電極が、無電解ニッケルめっきにより形成されるニッケルめっき層と、その上に、電解金めっきにより形成される金めっき層とにより形成される。そのため、ニッケルめっき層により均一な厚みを確保しつつ、金めっき層を効率よく製造して、コストダウンを図ることができる。
本発明の配線回路基板では、また、電極が、無電解ニッケルめっきにより形成されるニッケルめっき層と、その上に、無電解金めっきにより形成される第1金めっき層と、その上に、電解金めっきにより形成される第2金めっき層とにより形成される。そのため、第1金めっき層により、ニッケルめっき層と第2金めっき層との密着性の向上を図りつつ、ニッケルめっき層により均一な厚みを確保して、第2金めっき層を効率よく製造して、コストダウンを図ることができる。
図1は、本発明の第1の実施形態に係るフレキシブル配線回路基板の製造方法を示す製造工程図である。
図1において、この方法では、まず、図1(a)に示すように、ベース絶縁層1を用意する。ベース絶縁層1は、絶縁性および可撓性を有するものであれば、特に制限されないが、例えば、ポリイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂フィルムなどからなる。好ましくは、ポリイミド樹脂フィルムからなる。また、ベース絶縁層1の厚みは、例えば、5〜30μmである。
次いで、この方法では、図1(b)に示すように、ベース絶縁層1の上に、導体層3を配線回路パターンとして形成する。導体層3は、導電性を有するものであれば、特に制限されないが、例えば、銅、クロム、ニッケル、アルミニウム、ステンレス、銅−ベリリウム、リン青銅、鉄−ニッケル、および、それらの合金などの金属箔からなる。好ましくは、銅箔からなる。また、導体層3の厚みは、例えば、3〜25μmである。
また、導体層3を配線回路パターンとして形成するには、アディティブ法、サブトラクティブ法などの公知のパターンニング法が用いられる。
次いで、この方法では、配線回路パターンとして形成された導体層3を被覆するように、ベース絶縁層1の上に、開口部8を有するカバー絶縁層2を形成する。
カバー絶縁層2は、上記と同様の樹脂フィルムからなり、好ましくは、ポリイミド樹脂フィルムからなる。カバー絶縁層2の形成は、例えば、樹脂溶液を塗布または印刷して、乾燥および硬化させるか、あるいは、樹脂フィルムを貼着する。さらには、感光性樹脂溶液を塗布した後、露光および現像により、パターンニングと同時に形成することもできる。また、カバー絶縁層2の厚みは、例えば、2〜15μmである。
開口部8は、例えば、樹脂溶液の印刷や感光性樹脂のパターンニングによる場合には、カバー絶縁層2の形成と同時に形成すればよく、また、樹脂溶液を全面塗布する場合や樹脂フィルムを貼着する場合には、例えば、ドリル加工、パンチング加工、レーザ加工、エッチングなどの公知の方法によって形成する。
このようにして形成された開口部8内には、導体層3が露出される。
そして、この方法では、図1(d)に示すように、カバー絶縁層2に形成された開口部8から露出する導体層3の表面に、無電解ニッケルめっきにより、ニッケルめっき層4を形成する。ニッケルめっき層4の厚みは、例えば、0.5〜15μm、好ましくは、1.0〜5.0μmである。
なお、ニッケルめっき層4を形成するための無電解ニッケルめっきの条件は、特に制限されず、例えば、パラジウム触媒を用いる公知の方法が採用される。
次いで、この方法では、図1(e)に示すように、ニッケルめっき層4の上に、電解金めっきにより、金めっき層5を形成する。金めっき層5の厚みは、例えば、0.05〜1.0μm、好ましくは、0.05〜0.15μmである。
なお、金めっき層5を形成するための電解金めっきの条件は特に制限されず、例えば、
ボンド金などのめっき浴に浸漬して、電流0.1〜2.0A、好ましくは、0.3〜1.0A、温度40〜75℃、好ましくは、50〜65℃、時間70〜600秒、好ましくは、80〜100秒で電解金めっきする。
ボンド金などのめっき浴に浸漬して、電流0.1〜2.0A、好ましくは、0.3〜1.0A、温度40〜75℃、好ましくは、50〜65℃、時間70〜600秒、好ましくは、80〜100秒で電解金めっきする。
これによって、開口部8から露出する導体層3の表面に、無電解めっきにより形成されるニッケルめっき層4と、そのニッケルめっき層4の上に電解めっきにより形成される金めっき層5とからなる電極7が形成される。
そして、この第1の実施形態に係るフレキシブル配線回路基板では、電極7が無電解めっきにより形成されるニッケルめっき層4と、電解めっきにより形成される金めっき層5とからなるので、ニッケルめっき層4により電極7の均一な厚みを確保しつつ、金めっき層5を効率よく製造して、コストダウンを図ることができる。
図2は、本発明の第2の実施形態に係るフレキシブル配線回路基板の製造方法を示す製造工程図である。なお、図2において、上記と同一の部材には同一の符号を付し、その説明を省略する。
この方法では、露出された導体層3の表面にニッケルめっき層4を形成する工程までが、第1の実施形態のフレキシブル回路配線基板の製造方法の場合(図1(a)〜1(d)参照)と同様にして、実施される(図2(a)〜2(d)参照)。
そして、この方法では、図2(e)に示すように、ニッケルめっき層4の上に、無電解金めっきにより、第1金めっき層6aを形成する。第1金めっき層6aの厚みは、例えば、0.03〜0.12μm、好ましくは、0.05〜0.1μmである。
なお、第1金めっき層6aを形成するための無電解金めっきの条件は、特に制限されず、例えば、置換反応を用いて、シアン化金カリウムなどのめっき液に浸漬して、温度70〜90℃、好ましくは、75〜88℃、時間300〜600秒、好ましくは、300〜450秒で無電解金めっきする。
次いで、この方法では、図2(f)に示すように、第1金めっき層6aの上に、電解金めっきにより、第2金めっき層6bを形成する。第2金めっき層6bの形成は、上記した金めっき層5の形成と同様の方法でよく、また、その厚みは、例えば、0.05〜1.0μm、好ましくは、0.05〜0.15μmである。
これによって、開口部8から露出する導体層3の表面に、無電解めっきにより形成されるニッケルめっき層4と、そのニッケルめっき層4の上に無電解めっきにより形成される第1金めっき層6aと、その第1金めっき層6aの上に電解金めっきにより形成される第2金めっき層6bとからなる電極7が形成される。
そして、この第2の実施形態に係るフレキシブル配線回路基板では、電極7が無電解めっきにより形成されるニッケルめっき層4と、無電解めっきにより形成される第1金めっき層6aと、電解金めっきにより形成される第2金めっき層6bとからなるので、第1金めっき層6aにより、ニッケルめっき層4と第2金めっき層6bとの密着性の向上を図りつつ、ニッケルめっき層4により電極7の均一な厚みを確保して、第2金めっき層6bを効率よく製造して、コストダウンを図ることができる。
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
実施例1
厚み25μmのポリイミドフィルムからなるベース絶縁層を用意した(図1(a)参照)。次いで、ベース絶縁層の上に、厚み1700nmのクロム薄膜および厚み8000nm銅薄膜をスパッタリング法により順次形成した。さらに、この銅薄膜の上に、めっきレジストを配線回路パターンと反転パターンで形成した後、めっきレジストから露出する銅薄膜の表面に、電解銅めっきにより、厚み9μmの銅からなる導体層を配線回路パターンとして形成した(図1(b)参照)。
厚み25μmのポリイミドフィルムからなるベース絶縁層を用意した(図1(a)参照)。次いで、ベース絶縁層の上に、厚み1700nmのクロム薄膜および厚み8000nm銅薄膜をスパッタリング法により順次形成した。さらに、この銅薄膜の上に、めっきレジストを配線回路パターンと反転パターンで形成した後、めっきレジストから露出する銅薄膜の表面に、電解銅めっきにより、厚み9μmの銅からなる導体層を配線回路パターンとして形成した(図1(b)参照)。
次いで、めっきレジストと、クロム蒸着膜および銅薄膜とを順次除去した後、導体層を被覆するように、ベース絶縁層の上に、液状感光性ソルダレジスト(商品名:NPR−80/ID43、ニホンポリテック社製)を塗布し、露光および現像することにより、開口部を有する厚み12μmのカバー絶縁層を形成した(図1(c)参照)。
そして、開口部から露出する導体層の表面に、無電解ニッケルめっきにより、厚み1.2μmのニッケルめっき層を形成した(図1(d)参照)。具体的には、パラジウム触媒を導体層の表面に付着させた後、次亜燐酸ナトリウムを還元剤とする無電解ニッケルめっき液に、82℃で5分間浸漬し、これによって、ニッケルめっき層を形成した。
その後、ニッケルめっき層の上に電解金めっきにより、厚み0.1μmの金めっき層を形成した(図1(e)参照)。具体的には、ストライク金からなるめっき浴の温度を50℃とし、0.8Aの電流を15秒間印加し、次いで、ボンド金からなるめっき浴の温度を63℃とし、0.3Aの電流を80秒間印加し、これによって、金めっき層を形成した。
以上の工程により、フレキシブル配線回路基板を得た。
実施例2
ニッケルめっき層を形成する工程(図2(d)参照)の後、金めっき層(第2金めっき層)を形成する工程(図2(f)参照)の前に、シアン化金カリウムを含む無電解金めっき液に、88℃で7分間浸漬することにより、置換反応によって、厚み約0.05μmの第1金めっき層を形成した(図2(e)参照)以外は、実施例1と同様にしてフレキシブル配線回路基板を作製した。
ニッケルめっき層を形成する工程(図2(d)参照)の後、金めっき層(第2金めっき層)を形成する工程(図2(f)参照)の前に、シアン化金カリウムを含む無電解金めっき液に、88℃で7分間浸漬することにより、置換反応によって、厚み約0.05μmの第1金めっき層を形成した(図2(e)参照)以外は、実施例1と同様にしてフレキシブル配線回路基板を作製した。
比較例1
無電解ニッケルめっきによりニッケルめっき層を形成する代わりに、電解ニッケルめっきによりニッケルめっき層を形成した以外は、実施例1と同様にして、フレキシブル配線回路基板を作製した。
無電解ニッケルめっきによりニッケルめっき層を形成する代わりに、電解ニッケルめっきによりニッケルめっき層を形成した以外は、実施例1と同様にして、フレキシブル配線回路基板を作製した。
電解ニッケルめっきでは、硫酸ニッケル/塩化ニッケルを主成分とした電解ニッケルめっき液からなるめっき浴の温度を50℃とし、1.6Aの電流を6分間印加した。
評価(電極の厚みの測定)
蛍光X線めっき厚測定装置(商品名:XRX−A−CL−D−XY、CMI社製)を用いて、ニッケルめっき層の厚みおよび金めっき層(第1金めっき層および第2金めっき層の合計)の厚みを測定した。厚みは、実施例1、実施例2および比較例1のそれぞれについて、45個の電極を測定し、それぞれについて、平均と標準偏差とを求めた。
蛍光X線めっき厚測定装置(商品名:XRX−A−CL−D−XY、CMI社製)を用いて、ニッケルめっき層の厚みおよび金めっき層(第1金めっき層および第2金めっき層の合計)の厚みを測定した。厚みは、実施例1、実施例2および比較例1のそれぞれについて、45個の電極を測定し、それぞれについて、平均と標準偏差とを求めた。
また、測定されたニッケルめっき層の厚みと金めっき層の厚みとの合計を、電極の厚みとして求めた。電極の厚みについても、平均と標準偏差とを求めた。
その結果を表1に示す。
表1から、実施例1および実施例2では、比較例1と比べて、ニッケルめっき層の厚みの標準偏差(ばらつき)および電極の厚みの標準偏差が小さいことがわかる。
1 ベース絶縁層
2 カバー絶縁層
3 導体層
4 ニッケルめっき層
5 金めっき層
6a 第1金めっき層
6b 第2金めっき層
7 電極
8 開口部
2 カバー絶縁層
3 導体層
4 ニッケルめっき層
5 金めっき層
6a 第1金めっき層
6b 第2金めっき層
7 電極
8 開口部
Claims (2)
- ベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成され、前記導体層が露出する開口部を有するカバー絶縁層とを備える配線回路基板であって、
前記開口部から露出する導体層の表面に、無電解ニッケルめっきにより形成されるニッケルめっき層と、前記ニッケルめっき層の上に、電解金めっきにより形成される金めっき層とが、設けられていることを特徴とする、配線回路基板。 - ベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成され、前記導体層が露出する開口部を有するカバー絶縁層とを備える配線回路基板であって、
前記開口部から露出する導体層の表面に、無電解ニッケルめっきにより形成されるニッケルめっき層と、前記ニッケルめっき層の上に、無電解金めっきにより形成される厚み0.05〜0.1μmの第1金めっき層と、前記第1金めっき層の上に、電解金めっきにより形成される第2金めっき層とが、設けられていることを特徴とする、配線回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004053125A JP2005244003A (ja) | 2004-02-27 | 2004-02-27 | 配線回路基板 |
CN2005100528441A CN1662117A (zh) | 2004-02-27 | 2005-02-25 | 布线电路基板 |
US11/064,833 US20050191473A1 (en) | 2004-02-27 | 2005-02-25 | Wired circuit board |
US11/636,997 US20070087175A1 (en) | 2004-02-27 | 2006-12-12 | Wired circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004053125A JP2005244003A (ja) | 2004-02-27 | 2004-02-27 | 配線回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005244003A true JP2005244003A (ja) | 2005-09-08 |
Family
ID=34879684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004053125A Pending JP2005244003A (ja) | 2004-02-27 | 2004-02-27 | 配線回路基板 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20050191473A1 (ja) |
JP (1) | JP2005244003A (ja) |
CN (1) | CN1662117A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158808A (ja) * | 2007-12-27 | 2009-07-16 | Kyocera Corp | フレキシブル基板及びこれを用いた携帯電子機器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5627097B2 (ja) * | 2009-10-07 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 配線基板 |
CN103517558B (zh) * | 2012-06-20 | 2017-03-22 | 碁鼎科技秦皇岛有限公司 | 封装基板制作方法 |
CN105307405A (zh) * | 2014-05-29 | 2016-02-03 | 景硕科技股份有限公司 | 利用聚亚酰胺蚀刻的线路板制作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3781596A (en) * | 1972-07-07 | 1973-12-25 | R Galli | Semiconductor chip carriers and strips thereof |
US4016050A (en) * | 1975-05-12 | 1977-04-05 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
JP3000877B2 (ja) * | 1995-02-20 | 2000-01-17 | 松下電器産業株式会社 | 金メッキ電極の形成方法、基板及びワイヤボンディング方法 |
WO2004093183A1 (ja) * | 1995-03-17 | 2004-10-28 | Atsushi Hino | フィルムキャリアおよびこれを用いた半導体装置 |
US6259161B1 (en) * | 1999-06-18 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same |
US6359233B1 (en) * | 1999-10-26 | 2002-03-19 | Intel Corporation | Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof |
JP2001223460A (ja) * | 2000-02-08 | 2001-08-17 | Fujitsu Ltd | 実装回路基板及びその製造方法 |
US6815126B2 (en) * | 2002-04-09 | 2004-11-09 | International Business Machines Corporation | Printed wiring board with conformally plated circuit traces |
-
2004
- 2004-02-27 JP JP2004053125A patent/JP2005244003A/ja active Pending
-
2005
- 2005-02-25 US US11/064,833 patent/US20050191473A1/en not_active Abandoned
- 2005-02-25 CN CN2005100528441A patent/CN1662117A/zh active Pending
-
2006
- 2006-12-12 US US11/636,997 patent/US20070087175A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158808A (ja) * | 2007-12-27 | 2009-07-16 | Kyocera Corp | フレキシブル基板及びこれを用いた携帯電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20070087175A1 (en) | 2007-04-19 |
CN1662117A (zh) | 2005-08-31 |
US20050191473A1 (en) | 2005-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0497925A1 (en) | PROCESS FOR PRODUCING A WAFER CONFIGURATION OF PRINTED CIRCUITS USING METALLIC LAYERS THAT CAN BE SELECTIVELY ENGRAVED. | |
JP4187687B2 (ja) | 回路付サスペンション基板の製造方法 | |
JP2007194265A (ja) | フレキシブルプリント配線板、およびその製造方法 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
KR20120007909A (ko) | 프린트기판의 제조방법 | |
JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
US20070087175A1 (en) | Wired circuit board | |
JP2003234572A (ja) | 両面配線基板の製造方法 | |
JP4480111B2 (ja) | 配線形成方法および配線部材 | |
JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
JP2009295957A (ja) | プリント配線基板の製造方法 | |
JP2009123980A (ja) | 電気回路用アルミニウムベース放熱基板及びその製造方法 | |
JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
JP4345742B2 (ja) | 配線基板及びその製造方法 | |
JP2004039771A (ja) | 配線回路基板の製造方法 | |
JP2009177071A (ja) | ポリイミドフィルム回路基板およびその製造方法 | |
JPH1064341A (ja) | 異方導電性フィルム及びその製造方法 | |
JP4386827B2 (ja) | 配線回路基板の製造方法 | |
JP2007242740A (ja) | メタルコアプリント配線板及びその製造方法 | |
JP2009071066A (ja) | Cof配線基板及びその製造方法 | |
JP2006093231A (ja) | プリント配線板及びその製造方法 | |
JP2005240127A (ja) | 抵抗素子及びプリント配線板 | |
JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
JP4687084B2 (ja) | 受動素子内蔵プリント配線板の製造方法 | |
JP2005294643A (ja) | 両面配線テープキャリアの製造方法及びその方法で製造されたテープキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091015 |