TW407209B - Test-circuit and method to test a digital semiconductor circuit-arrangement - Google Patents

Description

407209 Λ7 B7 五、發明説明（，） (請先閱讀背面、·-注意事項再4寫本頁) 本發明是關於一種單石（monolithic)積體測試電路和 方法，其是用來測試同一個半導體晶片上所形成之數位 式半導體電路配置，此種半導體電路配置具有：複數個 待測試之元件；一個測試資料圖樣暫存器，其係用來暫 時儲存一種測試資料圖樣；一個讀出/寫入電路，其係 用來將測試資料圖樣暫存器之資料寫入上述待測試之元 件中或由這些元件中讀出；一個比較電路，其是用來測 試上述待測試之元件中已寫入之資料和所讀出之資料間 之差異。 經濟部中央標準局負工消費合作社印製 在測試半導體記憶體之功能Μ作為本發明之半導體電 路配置之特刖有利之實施形式時，除了各別之資料線和 位址線Μ外，首先須就與製程有顒之錯誤（error)對記憶 體單胞進行測試。由於在晶圓連件（Verbund)中存在之半 導體記憶體中大量之單胞即將測試，這些單胞通常不是 個別地起反應，而是成組（group)地共同起反應。在一 種這樣的壓縮測試中資料位元通常是成組地組合起來且 是與較此種横姐（Baustein)原來所具有之數目遨少之10 (In-Out) -介面相連接。依據晶片结構，在一種經由上 述較少之10 -介面所進行之寫人過程中分別將一個資料 位元寫至多條資料線。在謓出過程中，這些資料線上之 資料位元成組地在一致性上被測試，且此種測試結果分 別Μ " P AS S (通過）”或” F A I L (失效）”-資訊之形式發送至 上述數個10 -介面中。此種過程之缺點是：任意形式之資 料圖樣不能寫入記憶體中，這是因為已經組合完成之各 -3- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 407209 Λ7 B7 五、發明説明（> ) 條件資料線都具有一種固定之極性。由於各記憶體單胞 之實際環境是不相同的且環境可決定一些與極性有關之 失效情況，則一些有缺陷之記憶體單胞在此種"固定式” 之測試中會被忽略。一種這樣的測試因此是無益的，這 是因為唯一之記憶體單胞缺陷即可導致整個組件之失效 。此種進行方式之其它缺點是：所有已組合之資料位元 是”偽（f a 1 s e ) ”時，則此種對一致性之測試會提供一種 含人信K為真之”正確”结果。 本發明之目的是設計一種方法和裝置Μ便測試數位式 半導體電路配置，特別是半導體記憶體組件，其在晶圓 平面和組件平面上最好具有較少数目之位址及/或10-介面，其可較簡易地進行或較簡易地構成，同時可改良 此種測試之準確性。 上述目的是由申請專利範圍第1項之測試電路及第20 項之測試方法而達成。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之洼意事項再填寫本頁) 依據本發明之設計方式是：測試電路具有一個可由驅 動信號所驅動之圖樣改變電路，其在將測試資料圖樣寫 入待測試之元件之前可改變此種由測試資料圖樣暫存器 而來之測試資料圖樣。本發明之方法之設計方式是：由 測試資料圖樣暫存器而來之測試資料圖樣在寫入待測試 之元件之前須被改變。 在每一存取中起反應之資料位元Μ成組之方式進行組 合是有利的，這些資料位元只含有實際上已分隔之字線 和實際上已分隔之行（Column)選擇線之資料位元。這些 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） 407209 Λ7 B7 五、發明説明（々） (請先閲讀背面之注意事項再填寫本頁) 組（group)須與少量之10 -介面相連接，使有缺陷之單胞 的位址是很明確的。Μ此種方式可有利地使用測試横式 於備用-計算中。位址空間之降低是藉由資料位元組合成 各組（group)而達成。例如若4個資料位元組合成一組， 刖位址空間減少4倍。10 -介面數目之降低會自動產生： 例如若16個資料位元分配成4姐（每組4涸位元），則在 測試模式中之主動10 -介電之數目是4而不是16。 在SRAM -半導體記憶體組件中可對應於JEDEC -標準而 在本發明之較佳實施形式中藉由一序列測試模式而専入 位址測試模式和10 -壓縮測試模式，其中除了位址位元 (其對測試模式-解碼而言是需要的）之外，測試資料圖 樣位元亦須在測試期間儲存在此種含有測試電路和半導 體電路配置之模組中。在寫入時，此種施加至所設置之 10-介面上之資訊不直接寫至所靨之資料線而是與測試 資料圖樣位元相结合。於是每一組之資料位元（其寫入 所靨之記憶體區域中）可具有一種任意之圖樣，雖然這 些位元只來自一個10 -介面。 經濟部中央標準局員工消費合作社印繁 在本發明之特別有利之實施形式中，經由一種已存在 半導體晶片上之終端面（"Pad”）而傳送一種驅動信號至 測試電路中所構成之圖樣改變電路Μ便驅動此圖樣改變 電路。此種方式之優點是：具有可變圖樣之半導體電路 配置仍然是在晶圓連件中進行測試，而不必使測試資料 圖樣暫存器重新再負載（load)。這樣所得到之優點是： 數位式半導體電路配置可操作在二個操作棋式中，其中 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 4 ) 1 1 I 之 一 是 正 常 模 式 9 此 時 測 試 電 路 是 在 去 (d e - )驅動狀態 1 I I 中 且 經 由 其 所 臑 之 1C -線來支配半導體- 電 路 配 置 另 一 1 種 是 測 試 模 式 > 其 中 上 述 之 終 端 面 (其已於存在ΐ •令半導體 請 先 1 1 晶 Η 上 且 在 正 常 横 式 時 是 用 來 使 數 位 式 半 m 體 電 路 配 置 閱 讀 1 背 1 與 信 號 相 耦 合 )是與測試電路之圖樣改變電路相連接 之 1 | 在 正 常 模 式 時 上 述 之 終 端 面 最 好 是 由 圖 漾 改 變 電 路 去 耦 意 I 1 合 (d e - COUP 1 e d) 0 再 1 填 1 在 本 發 明 之 其 它 較 佳 實 施 形 式 中 I 測 試 電 路 之 比 較 電 寫 本 路 是 由 數 g 和 測 試 資 料 圖 樣 之 寬 度 相 同 之 邏 輯 閘 所 構 成 頁 1 1 t 比 較 電 路 對 半 導 體 記 憶 體 中 所 寫 人 之 資 料 和 所 讀 出 之 1 I 資 料 位 元 方 式 進 行 比 較 〇 由 於 此 種 形 式 9 則 測 試 電 路 1 1 可 有 利 地 設 置 一 種 和 (S u m )閛， 其是與比較電路之邏輯 1 訂 閘 相 連 接 〇 此 種 和 閘 (其可有利地由N0R -閘所構成） 使 比 I I 較 電 路 之 邏 輯 -閘中之结果结合至測試- 结 果 〇 於 是 N0R- 1 1 閘 之 结 果 使 用 邏 輯 "0 ”作為” 失 效 (F a i 1 ) ”信號且使用理 1 | 輯 "1 ”作為” 通 過 (P as S ) ”信號。 ) 1 ，，台 在 本 發 明 之 其 它 較 佳 之 實 施 形 式 中 9 圖 樣 改 變 電 路 是 1 由 數 目 等 於 測 試 資 料 ΓΕΠ 國 樣 寬 度 的 理 輯 閘 所 構 成 9 瑄 些 邏 1 I 輯 閘 以 位 元 方 式 來 改 變 測 試 資 料 圖 樣 暫 存 器 之 測 試 資 料 1 1 圖 樣 〇 這 樣 所 具 有 之 優 點 是 圖 樣 改 變 電 路 可 藉 由 驅 動 信 1 1 號 來 驅 動 0 此 種 比 較 電 路 和 圖 樣 改 變 電 路 之 邏 輯 閘 可 有 1 I 利 地 由 互 斥 或 (X0R )閘β 〒構成C 1 在 本 發 明 之 其 它 有 利 之 實 拖 肜 式 中 » 测 試 電 路 具 有 一 1 1 種 结 果 改 變 電 路 * 其 是 由 數 巨 6- 等 於 測 試 資 料 圖 樣 寬 度 之 1 1 < 丨 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 407209 hi B7 五、發明説明（r ) 理輯閘所構成。這些邏輯閘是與比較電路之缠輯閘之輸 出端相連接且輸出端之和（sura)閘是連接於這些理輯閘 之後。較佳方式是结果改變電路之邏輯閘是由互斥或 (X0R)閘所構成，這些閘是共同由一種改變结果所用之 信號所顆動。 在讀出過程中，每一組之資料位元是與已改變之測試 資料圖樣位元相结合，使先前之運算可被取消。若未發 生錯誤，則在此運算之後每一姐中所有之结果位元是相 等的（即，相同）。 當每一組中所有之结果位元等於期望值時，則會發出 一種” PASS -資訊”。若至少一涸结果不等於期望值，刖 發出一種” F A I L -資訊”。由於資料位元組（g r 〇 u p )靨於相 隔離之記憶體區域，則不須Μ不同之資料來對這些組進 行測試。因此，對所有之組而言一個期望值即已足夠； 由於此一原因，資料圖漾位元可同時使用於所有之組中。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之<注意事項再每寫本頁) 在本發明之其它有_之實施形式中，驅動信號經由半 導體記憶體之一條在測試模式中未使用之輸入-及輸出 線而傳送至圖樣改變電路。此外，结果改變用電路是藉 由改變结果所用之信號而經由半導體記憶體之一條同樣 在測試椹式中未使用之輸入-及輸出線來驅動。於是可 經由半導體記憶體之另一條在測試模式中未使用之輸入 -及輸出線而發出FAIL-或PASS-信號。 就位址測試横式和10 -壓縮測試模式而言，本發明之主 要優點是導入資料圖樣位元，被壓縮之資料位元K此方 -7- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 407209 明説明發 、五 Μ 況 能情 都之 體中 憶試 記測 有準 所標 使在 ，其 樣像 圖就 料 ， 資試 之測 意被 任而 種樣 1 圖 有料 具資 可之 而同 式相 性 確 準 試 測 之 高 很10 種之 一 低 到降 達已 可和 是間 於空 明址 發位 本之 據低 依降 。 已 樣毅 一H. 可 ^ιιπ 而 目 數 面 介 置 設 中 式 形 。 施 點實 優之 之利 有有 具它 所其 縮之 壓明 種發 此本 用在 利 選 4 --f 1 種 之 路 I 驾 供 提 且 厂 a.m e 號 ex信 P1出 ti輸 U1為 (M作 器 Μ 工號 多信 動個 It 驅 之 路 電 變 改 樣 圖 供 提 其 之 來 而 器 存 暫 料 資 由 I — 種 同 在號 〇 信 號變 信改 出果 輸结 為述 作上 Μ 供 一 提 之可 值個 料一 資由 有 樣 式 方 之 用 號 信 出 輸 為 作 藉 4 可之 中丨 該存 中暫 其料 ，資 路之 電用 變變 改改 果果 结結 之由 11 ig "稽 上一 動供 驅提 來路 路電 電器 器工 Η 多 多之 之 1 1 選 選 4 址 位 之 準 〇 標 號C-信DE Ε 出J 輸於 為應 作對Μ, 一 中 之徵 值特 料它 資其 個之 4 明 之發 來本 而在 器 1C第 和。 式制 模控 試來 測列 縮 壓 測 模 試式 測模 -試 序 I 式 模 試 測 個 三 由 藉 是 式 序 且 式 橫 試 測 之 述 上 一 起 元 。 位樣 樣 _ 圖料 料資 資生 試產 測中 , 向 中方 組η) 模um 在01 存(C 儲行 元在 位來 樣用 圖是 料間 資期 試試 測測 使在 (請先閱讀背面之注意事項再读寫本頁)

、1T 經濟部中央標準局員工消費合作社印掣 器及 存 Μ 暫址 料位 資W) 在ΓΟ 存 儲 元 位 樣 圖 料 資 使 列 序 列 據 依 時 人 寫 在 元 位 &1V 樣 圖 式料 模資 試些 測這 二 ， 第中 方 列 在10 來慮 用考 而須 下不 況中 情程 之過 器入 存寫 暫種 樣此 圖在 料。 資樣 試圖 測料 述資 上生 考產 參中 在向 中 式器 模存 試暫 測料 三資 第之 〇 用 面變 資 使 列 序 資 些 這 介改 - 0K. ο 男 .结 在 存 儲 元 位 樣 圖 中 程 過 出 謓 在 元 位 樣 圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公楚） 經濟部中央標準局員工消費合作社印裝 407209 Λ7 B7 五、發明説明（7 ) 依據列位址K及在參考上述之測試資料圖樣暫存器之情 況下是作為一種改變结果用之信號。第二和第三測試模 式-序列在測試期間可任意地經常而互相獨立地被使用， 為了形成一種所謂”行進式圖型（March pattern)”（即， 連繽式測試圖樣），則此種方式是需要的，其中此種行 進式面型是由一序列用於每一位址中之讀出過程以及隨 後之寫入過程（其具有反相之資料）所組成。 在寫人過程中，依據列位址而由資料暫存器中經多工 器而選取一個位元且此位元須與測試資料圖樣暫存器之 測試資料圖樣位元相结合，這例如可利用互斥或（X0R) 閘來進行。這樣所得之資料位元作為每一組之寫入資料 用。每一組之資料位元（其須寫入所靥之記憶體區域中） 在行（column)方向和列方向中具有一種任意之圖樣。 在謓出過程中，每一組之資料位元須與資料圖樣位元 相結合，使先前之運算可被消除，這在此處亦可利用互 斥或（X0R)閘來進行。若沒有錯誤發生，則在此種運算 之後每一組之所有结果位元都相等。每一組之结果位元 然後和结果改變用之信號（其是依據列位址而由結果改 變用之資料暫存器經由多工器而選取）相比較。若一組 之所有结果位元都等於结果改變用之信號，則”PASS -資 訊”例如，邏輯” 1 ”）傳送至相對應之I 0 -介面。若至少 有一個结果位元不等於结果改變用之信號，則發出FAIL-資訊（例如，邏輯” 0 ")。 依據本發明之方法，一種簡單之測試流程由下述步驟 -9- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之-注意事項再毬寫本頁)

，1T Λ7 B7 五、發明説明（/ ) 組成： 1 -測試模式-序列1 .測試模式被起動且測試資料圖樣暫 存器中載入資料。 2 -測試模式-序列2 .資料暫存器中載人資料。 3 -寫人一種資料-背景。 4 -測試横式-序列3.结果改變用之資料暫存器K步驟2 之資料載人。 5 -測試模式-序列2.資料暫存器以新的寫入資料載入。 6 -就每一記憶體-住址而言，讓出步驟3之資料，寫入 步揉5之資料。 7 -測試模式-序列3 .结果改變用之資料暫存器Μ步驟5 之資料載人。 8-謓出步驟6.中所寫入之資枓。 9 -停止測試模式（對應於JEDEC-標準）。 由於各資料位元-組靨於觸立之記憶體區域，則Μ各 自不相同之資料來測試這組是不需要的。因此，測試資 料圖樣暫存器，資料暫存器以及结果改變用之資料暫存 器和其所鼷之多工器可同時用在所有各組中。 經濟部中央標準局員工消費合作社印繁 (請先閱讀背面之注意事項再填寫本頁) 本發明適當之其它形式敘述在申請專利範圍各附屬項 中 〇 本發明Μ下將依據顯示在圖式中之實施例作進一步說 明。圖式簡單說明： 第1圖依據本發明第一實施例之測試電路的圖解。 第2圖依據本發明第二實施例之測試電路（其具有一 -10- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A 7 Η 7 經濟部中央標準局員工消費合作社印聚 五、發明説明 ( ? ) 1 1 個 10 -介面和4 個資料通道） 中 寫 入 過 程 所 需 之此 一 部 份 1 1 I 之 rst 圖 解 〇 1 第 3 ΓΒΤ 圖 依 據 本 發 明 第 - 實 施 例 中 讀 出 過 程 所需 之 測 試 請 1 1 電 路 (其具有4 個資料通道和- -個介面） 之 一 部份 的 圖 解。 閱 1 f 1 第 4 Γ^Τ _ 依 據 本 發 明 第 三 實 施 例 之 測 試 電 路 (其具有4 個 ϊδ 之 1 資 料 通 道 ) > 意 1 事 1 第 5 圖 依 據 本 發 明 第 三 實 施 例 中 讀 出 過 程 所需 之 測 試 項 再 1 I 電 路 ί其具有4 個資料通道和- -個介面） 之 部份 的 画 解。 Η 寫 1 本 1 第 6 圖 數 位 式 半 導 體 記 憶 體 (其具有X4, X8 ，X 1 6 組 態 )之 頁 1 | 資 料 路 徑 的 圖 解 〇 1 I 第 1 圖 是 一 個 Μ 單 石 方 式 積 體 化 於 (未詳细顯示之） 半 1 1 導 體 晶 片 上 之 測 試 電 路 之 實 m 例 9 其 是 用 來 測試 半 導 體 1 訂 1 記 憶 體 之 記 憶 體 單 胞 1 半 専 體 記 憶 體 具 有 一 個測 試 資 料 圖 樣 暫 存 器 1 Μ 便 儲 存 一 種 例 如 由 6 個 邏 輯 位元 DO 至 D5 1 1 所 構 成 之 測 試 資 料 圖 樣 « 測 試 資 料 r^t _ 樣 暫 存 器可 由 半 専 1 I 體 電 路 配 置 之 在 測 試 模 式 中 未 使 用 之 暫 存 器 所構 成 » 其 1 1 後 連 接 —- 數 目 對 應 於 測 試 資 料 圖 樣 寬 度 (此處是6)之 1 互 斥 或 閘 2 A 至 2F 4 這 互 斥 或 閘 形 成 一 個 圖 樣改 變 電 路 1 I 2 D測試資料圖樣藉由圖樣改變電路而Μ位元方式改變 1 1 或 反 相 〇 測 試 資 料 圖 樣 之 改 變 是 藉 由 施 加 邏 輯”1 ，，（作 為 1 1 驅 動 信 號 3) 至 互 斥 或 間 2Α 至 2F而 開 始 的 0 此 處是 經 由 一 1 I 俩 在 半 導 體 晶 片 上 所 構 成 之 终 端 面 4 (所 謂 "P ad ") 而 施 加 / 1 此 種 驅 動 信 號 3 , 此 種 墊 (Ρ a c )可由半導體電路之資料控 I 制 輸 人 端 (DATACTRL) 之 在 測 試 模 式 中 未 使 用 之墊 所 構 成 1 1 -1 1 - < J 1 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 五、發明説明（、。） 經濟部中央標準局員工消費合作社印聚 (請先閱讀背面之注意事項再填寫本頁) 。此種墊可經由一個在測試模式中被驅動之資料控制單 元5而與圖樣改變電路相連接。寫人資料線WDLO至WDL5 連接於圖樣改變電路之後，已改變之測試資料圖樣經由 這些寫人線而藉由寫入-和謓出電路K便寫入半導體記 憶體之已開啟（open)之單胞中。在輸出側另有一個比較 電路6配鼷於此圖樣改變電路，比較電路6是由數目與 測試資料圖樣寬度相同之互斥或閘6A至6F所組成。互斥 或閘6A至6F之輸人端一方面是施加Μ已改變之測試資料 圖樣t另一方面則胞加Μ半導體記憶體已開啟之單胞之 已經由謓出資料線RDL0至RDL5所施加之資料内容。若在 儲存至半導體記憶體時施加至寫人資料線WDL0至WSL5之 位準Μ及由半導體記憶體讀出時施加至讀出資料線RDL0 至RDL6之位準此二位準之間產生差異時，則相關之遲輯 閘之輸出端成為邏輯” 1 ”之位準，否則則處於邏輯” 0 ”之 位準。有一個配鼷於互斥或閘6Α至6F輸出端之和閘7是 連接至比較電路，和閘7是由NOR閘所構成，其輸入端 之數目是與比較電路之理輯閘數目相等。只有當H0R閘7 之所有輸入端是在邏輯”0”時，即，在所寫入和所讀出 之資料位元之間不存在差異性時，N0R閘7之輸出端8才 會出琨遲輯值” 1 ”，此即為” P A S S -信號”否則輸出端是邏 輯”0”，此即為"FAIL -信號”。和閘之輸出端在半導體記 憶體之整個測試期間保持在邏輯” 1 ”之位準，但只要發生 錯誤即變成邏輯值” 0 ”。例如若一序列D 0至D 5 = 1 , 0 , 1 , 0 , 1 ,1之測試資料圖樣寫入上述之測試資料圖樣暫存器1中， -12- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29?公釐） 經濟部中央標準局員工消費合作社印聚 B7 五、發明説明（d ) 則其藉肋於圖樣改變電路2而在驅動之後反相成資料位 元0，1,0,1,0,0且經由寫入資料線《010至《01^5而寫入記 憶體單胞中。記憶體單胞之内容經由讀出資料線RDLO至 RDL5而與已改變之測試資料圖樣相比較。若寫入資料線 WDL 4或讀出資料線RDL4上之記憶體單胞有缺陷，則在邏 輯閘6B之輸出端會輸出邏輯”1”，這樣會在和閘7之輸出 端輸出理輯” 0 ”，亦即” F A I L -信號"。 第2圖是本發明之另一實施形式，其是用來寫入所需 之部份，圖中只顯示測試資料圖樣暫存器1和圖樣改變 電路2。圖樣改變電路2在所示之例子中是由4個互斥或 閘2A至2D(其各有2個輸人端）所構成。每一邏輯閘之輸 入端共同經由半導體記憶體所鼷之10 -介面IOiO而施加K 一種驅動信號，此種10 -介面在測試模式中是不需要的， K便對半導體記憶體起反應。理輯閘之第二輸入端分別 施加K 一種由測試資料圖樣暫存器1而來之測試資料圖 樣位元M0至M3。邏輯閘之輸出端是與半導體記憶體之資 料記憶體方塊之寫入資料線WDL0至WDL3相連接。當測試 資料圖樣位元是埵輯0時，則邏輯閘之輸出端處之資料 位元具有和10 -介面之資訊相同之極性，否則即具有相反 之極性。一組之4個資料位元因此可具有任意之圖樣， 雖然在寫入時只使用10 -介面。 第3圖是本發明之另一實拖形式，其係用來讀出所需 要之部份，圖中顯示一測試資料圖樣暫存器1,比較電路 6和N0R閘7(其作用方式已描述如上）。比較電路6在圖 -13- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ---------*------訂------味 (請先閱讀背面之注意事"再：^寫本頁) 2 VI 丨分 V； t/ Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 叫 1 1 式 之 例 子 中 是 由 4 個 互 斥 或 閘 6 A至 6D〔各具有2涸輸入 1 1 端 )所構成， 這 些 互 斥 或 閘 分 別 以謓 出資 料 線 RDLC 1至 RDL3 1 之 資 料 位 元 Μ 及 測 試 資 料 圖 樣 暫存 器1 之 測 試資 料 tm 圃 樣 請 1 先 1 位 元 Μ0 至 M3來 進 行 運 算 〇 若 未 發生 差異 (或錯誤） 現 象 參 閲 則 在 此 種 蓮 算 之 後 這 些 互 斥 或 閘之 輸出 都 具 有相 同 之 極 背 1 之 性 〇 各 個 结 果 位 元 E i 0至Ε i 3則 輸送 至结 果 改 變用 電 路 9 意 1 I 之 4 個 互 斥 或 閘 9Λ 至 9D 〇 事 項 苒 1 1 比 較 電 路 6 之 结 果 是 藉 由 结 果改 變用 電 路 9而 一 位 元 瑣 寫 1 本 位 元 地 被 改 變 或 反 相 〇 此 種 结果 之改 變 是 藉由 胞 加 邏 頁 、- 1 I 輯 值 ” 1 ”（作 為 结 果 改 變 用 信 號 1 0 )至互斥或閘9 A至9 D而開 1 1 始 〇 结 果 改 變 用 信 號 10 經 由 终 端面 ,暫 存 器 記憶 體 單 胞 1 1 或 10 -介面（ 其 在 測 試 模 式 中 不 須對 半等 體 記 憶體 起 反 應） 1 訂 而 施 加 至 结 果 改 變 用 電 路 9 >结果改變用電路9之 互 斥 或 1 閘 9A 至 9D 之 輸 出 端 最 後 是 與 N0R閘7相姐 合 只要 所 施 加 1 I 之 位 元 中 至 少 一 個 是 理 輯 1 , 則 H0R閘7之 輸 出 端8 即 成 為 i I 邏 輯 0 C 在本發明之此- -實施例中， N0R閘 7之輸出端是與 1 1 10 -線相連接， 但10- 線 在 測 試 模式 中對 半 導 體記 憶 體 而 咴 V. 是 不 需 要 的 測 試 過 程 所 得 之结 果經 由 10 -線而往外發 1 I 送 〇 同 樣 情 況 亦 適 用 於 和 閘 (N0R 閘 7)之 结 果 >這 已 敘 述 1 1 在 第 1 圖 中 C 1 1 除 了 一 般 電 路 姐 件 的 去 (d e - >驅動Μ及測試電路的驅 1 1 1 動 Μ 外 * 資 料 路 徑 Μ 及 10 -介面之控制是Mil ]正常模式 1 中 相 同 之 方 式 來 進 行 〇 這 些 控 制信 號為 了 簡 化之 故 而 未 1 I 顯 示 〇 1 1 1 14 « 1 1 1 1 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ) 1 1 第 4 ren 圃 是 本 發 明 第 2 圖 中 所 示 實 施 形 式 之 變 型 〇 在 4 1 1 I 選 1 之 多 I 器 電 路 1 1 之 輸 出 端 12上 提 供 一 種 驅 動 信 號 3 1 Μ 便 驅 動 圖 樣 改 變 電 路 2 )該4 選 1 之 多 工 器 電 路 1 1 於 是 /—S 請 1 I 先 1 使 資 料 暫 存 器13 之 4 個 資 料 位 元 中 之 — 傳 送 至 其 輸 出 端 閱 讀 背 1 1 2 〇 資 料 暫 存 器 1 3之 資 料 位 元 之 選 擇 是 藉 由 列 位 址 R0和 面 之 R 1 來 選 取 〇 這 些 寫 入 半 導 體 記 憶 體 中 之 資 料 位 元 因 此 在 意 1 事 1 行 (C 〇 1 u m η ) 方 向 和 列 方 向 中 可 具 有 __► 種 任 意 之 圖 樣 (此 項 再 1 I 處 圖 樣 深 度 是 4X4) ¥ 寫 1 本 »· — | 第 5 圖 是 本 發 明 第 3 圖 中 所 示 實 施 形 式 之 變 型 〇 在 4 頁 1 | 選 1 之 多 工 器 電 路 14之 輸 出 端 15上 提 供 一 種 結 果 改 變 用 1 信 號 10Μ 便 驅 動 該 圖 樣 改 變 電 路 2 )該4 選 1之多工器電 1 1 路 14於 是 使 結 果 改 變 用 之 資 料 暫 存 器 16之 4 涸 資 料 位 元 1 訂 1 1 中 之 一 傳 送 至 其 輸 出 端 15 〇 结 果 改 變 用 之 資 科 暫 存 器 16 之 資 料 位 元 之 選 擇 是 藉 由 列 位 址 R2和 R3來 進 行 〇 4選1 之 1 1 多 工 器 電 路 14 > 结 果 改 變 用 之 資 料 暫 存 器 16M 及 列 位 址 1 I R 2和 R3可 和 第 4 圖 者 相 同 〇 此 二 個 資 料 暫 存 器 1 3和 16亦 1 1 1 可 共 同 由 一 個 唯 — 之 8 位 元 寬 之 暫 存 器 所 構 成 〇 在 進 人 該 測 試 模 式 (其依據JEDEC -標準是由所謂” IPL- 1 I 序 列 ”開始） 時 9 測 試 資 料 _ 樣 暫 存 器 1 和 資 料 暫 存 器 13 1 1 及 / 或 16 經 由 測 試 模 式 序 列 1 , 2和3 而 由 4 條 位 址 線 載 入 1 1 資 料 9 或 在 不 存 在 4 選 1 之 多 工 器 電 路 時 9 則 經 由 位 址 1 I 線 或 10 -線而提供上述之驅動信號3 和结果改變用信號 1 10 0 | 第 6 fSt _ 是 SRAM (其允許X4 , X8和 XI 6方式之組態） 形 式 之 1 X 15 ! 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 4t)7k；uy Λ7 B7 五、發明説明（^ ) 半導體記憶體之資料路徑的圖解。現代之記憶體通常是 剌分成多個方塊，例如4個方塊之MA0,MA1,MA2和MA3。 這些方塊實際上不必互相隔離，此處預了解此種劃分之 意義是，在存取（access)時某些資料位元是可由每一方 塊中接近的，例如，此4個資料位元D00至D03,D10至D13 .....D30至D33.這些資料位元分別來自受驅動（active) 之字線WL且具有明確之字位址和行（cloumrO位址。若在維 修期間所有字線同時由備用之宇線所取代時這些資料位 元亦可來自多條字線WL。 在X4之組態中須使用行位址之2個位址位元以便經由 多工器M4:l而由4種選擇中選取1種。多工器M4:l之輸 出端分別與10 -介面（1000, 1001,. ..,1030)相連接。在 X8之組態中須使用行位址之位址位元，K便經由多工器 M2:l而由2種選擇中選取1種。多工器M2:l之輸出端分 別與2個10 -介面（1000至01,. ..,1030至31)相連接。最 後，在每一方塊之X16之組態4個資料位元分別與4個10- 介面U000至03.....1030至33)相連接。此種資料位元 傳送至10-介面之過程可如第1圖所示有一部份是經由 上述之多工器來達成，以便節省導線数目。 毎一方塊ΜΑ0____,MA3都設有本發明之測試電路T,此 種測試電路T是連接在4個資料位元和X4之組庇之10 -介 面（1000,...,1030)之間。每一測試電路T可經由4條 導線而胞加K測試資料圖漾暫存器1中之圖樣（圖樣深 度是4)且經由1條導線而施加K结果改變用信號10和驅 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) (請先閲讀背面之注意事項•再頊寫本頁) -s 407209 Λ7 B7 五、發明説明（^ ) 動信號3。測試資料圖樣暫存器1在進入測試模式時經由 4條位址線而載人資料。在測試横式期間正常之多工器 和正常之10 -介面被去（de-)驅動而與資料組態無關，测 試電路T是K其所靨之10 -介面來驅動。 在每一讀出過程中經由一個未使用之行（column)位址 (測試模式時可節省10-線，並非所有10-線都需要，此時 有未使用之行位址）而施加上述之结果改變用信號10,此 信號10經由一内部之暫存器即可被使用，或藉由上述之 變型而藉肋於终端面或經由上述之多工器電路即可被使 用。 本發明中所示之製作方式使用一種和正常模式中相同 之資料匯流排（bus)结構，其中使用16個10 -介面中之4

V 個以便發出此種測試结果。但在其它製作方式中可驅動 4倍於正常模式中存在之記憶體單胞數目。若Μ 16個測 試電路取代4個測試電路，則4個組（g r* ο υ ρ )之測試结 果可分別由4個10-介面發出。10-介面之数目在此種製 作方式中不會減少，但位址空間可再減少4倍。 (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部中央標準局員工消費合作社印裝 -17- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 407209 Λ7B7五、發明説明（4 ) 參考符號說明 1 ____測試資料圖樣暫存器 2 ____圖樣改變電路 3 ....驅動信號 4 ....終端面 6 ____比較電路 6A〜6F...邏輯閘 7 ____和閘 9____结果比較電路 10.. .结果改變用信號 1 1 ...多工器電路 13 ...資料暫存器 14. .,4選1之多工器電路 16.. .结果改變用之資料暫存器 9A〜9D____邏輯閘 T ....測試電路 (請先閲讀背面之注意事項再楨寫本頁) 、\=° 5 經濟部中央標準局員工消費合作社印聚 _ 1 8 _ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

1. 407209 ABCD

   由,12· θ -補 >u 申請專利範圍 η .Ή.5Η 明示：;';·-^;ΜΙΓ '^i-.c^^.史原實質内.分 經濟部智慧財產局員工消費合作社印製 第87118S41號「測試數位半導體電路配置所用之測試電路 和方法j專利案 （8 8年12月修正） 六申請專利範圍： 1. 一種測試數位半導體電路配置所用之單石式積體測試 路，此種半導體電路配置是形成在同一個半導體晶片 上且具有：許多待測試之元件；一個測試資料圖樣暫 存器（1)，可暫時儲存一種測試資料圖樣；一個讀出-和 寫入電路，可將測試資料圖樣暫存器之資料寫入各待 測試之元件中或由這些元件中讀出資料；一個比較電 路（6),可測試此種寫入這些待測試之元件中之資料以及 由這些元件中所讀出之資料間之差異，其特徵爲： 測試電路具有一種可由驅動信號（3)所驅動之圖樣改 變電路（2)，其可將測試資料圖樣暫存器中之測試資料圖 樣在寫入上述待測試之元件之前以改變。 2. 如申請專利範圍第1項之測試電路，其中驅動電路信 號藉由一個存在於半導體晶片上之電性耦合的終端面 (” Pad”）（4)而傳送至圖樣改變電路以便驅動圖樣改變電 路。 3. 如申請專利範圍第2項之測試電路，其中數位半導體 電路配置可操作在二個操作模式（正常模式和測試模式） 中，其中在測試模式時終端面是與測試電路之圖樣改 變電路相連接，而終端面則存在於半導體晶片上且在 正常模式時可使數位式半導體電路配置與信號相耦合 (請先閲讀背面之注意事項再填寫本頁) I^ 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） 407209 ABCD

   由,12· θ -補 >u 申請專利範圍 η .Ή.5Η 明示：;';·-^;ΜΙΓ '^i-.c^^.史原實質内.分 經濟部智慧財產局員工消費合作社印製 第87118S41號「測試數位半導體電路配置所用之測試電路 和方法j專利案 （8 8年12月修正） 六申請專利範圍： 1. 一種測試數位半導體電路配置所用之單石式積體測試 路，此種半導體電路配置是形成在同一個半導體晶片 上且具有：許多待測試之元件；一個測試資料圖樣暫 存器（1)，可暫時儲存一種測試資料圖樣；一個讀出-和 寫入電路，可將測試資料圖樣暫存器之資料寫入各待 測試之元件中或由這些元件中讀出資料；一個比較電 路（6),可測試此種寫入這些待測試之元件中之資料以及 由這些元件中所讀出之資料間之差異，其特徵爲： 測試電路具有一種可由驅動信號（3)所驅動之圖樣改 變電路（2)，其可將測試資料圖樣暫存器中之測試資料圖 樣在寫入上述待測試之元件之前以改變。 2. 如申請專利範圍第1項之測試電路，其中驅動電路信 號藉由一個存在於半導體晶片上之電性耦合的終端面 (” Pad”）（4)而傳送至圖樣改變電路以便驅動圖樣改變電 路。 3. 如申請專利範圍第2項之測試電路，其中數位半導體 電路配置可操作在二個操作模式（正常模式和測試模式） 中，其中在測試模式時終端面是與測試電路之圖樣改 變電路相連接，而終端面則存在於半導體晶片上且在 正常模式時可使數位式半導體電路配置與信號相耦合 (請先閲讀背面之注意事項再填寫本頁) I^ 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） 407209 A8 B8 C8 D8 六、申請專利範圍 (coupled)0 4. 如申請專利範圍第3項之測試電路，其中終端面在正 常模式時是由圖樣改變電路去親合（de-coupled)。 5. 如申請專利範圍第1至第4項中任一項之測試電路， 其中具有許多待測試元件之此種待測試之數位式半導 體電路配置是由具有許多記憶體單胞之半導體記憶體 所構成。 6. 如申請專利範圍第1項之測試電路，其中比較電路（6)具 有邏輯閘（6A至6F)，其數目是與測試資料圖樣之寬度 相同，比較電路（6)將所寫入之資料與所讀出之資料一 位元一位元地進行比較。 7. 如申請專利範圍第6項之測試電路，其中測試電路具 有一個與比較電路之邏輯閘極連接之和閘（7),其將此比 較電路之邏輯閘之結果組合成一個結果。 8. 如申請專利範圍第7項之測試電路，其中測試電路之 和閘是由NOR閘所構成。 9. 如申請專利範圍第1項之測試電路，其中圖樣改變電 路（2)具有邏輯閘（2A至2F)，其數目是和測試資料圖樣 之寬度相同，只要在圖樣改變電路上施加上述之驅動 信號（3)以進行驅動，則圖樣改變電路（2)即以位元方式 來改變上述之測試資料圖樣。 10. 如申請專利範圍第1 ’ 6 ，7或9項之測試電路，其 中比較電路和圖樣改變電路之邏輯閘是由互斥或（XOR) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) >51 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 407209 a88 C8 D8 六、申請專利範圍 閘所構成。 11.如申請專利範圍第1 ，2，3或7項之測試電路，其中 測試電路具有一個結果改變電路（9)，其是由數目和測試 資料圖樣寬度相同之邏輯閘（9A至9D)所構成，這些邏 輯閘是與比較電路（6)之邏輯閘輸出端相連接，輸出端之 和閘（7)是連接於這些邏輯閘之後。 12·如申請專利範圍第11項之測試電路，其中結果改變電 路之邏輯閘是由互斥或閘所構成。 13. 如申請專利範圍第1 ，2，3或4項之測試電路，其 中結果改變電路（9)之邏輯閘是共同由結果改變用信號 (10)所驅動。 14. 如申請專利範圍第11項之測試電路，其中結果改變電 路（9)之邏輯閘是共同由結果改變用信號（10)所驅動。 15. 如申請專利範圍第1 ，2，3或9項之測試電路，其 中圖樣改變電路是以驅動信號經由半導體記憶體之一 條在測試莫式中未使用之輸入-及輸出線來驅動。 16. 如申請專利範圍第1項之測試電路，其中結果改變電 路是以結果改變用信號經由半導體記憶體之一條在測 試模式中未使用之輸入-及輸出線來驅動。 17. 如申請專利範圍第11項之測試電路，其中結果改變電 路是以結果改變用信號經由半導體記憶體之一條在測 試模式中未使用之輸入-及輸出線來驅動。 18. 如申請專利範圍第1或6項之測試電路，其中比較電 -3- 本紙張尺度適用中國國家標準（CNS ) 規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

   A8 407209 D8 六、申請專利範圍 路（6)直接與測試資料圖樣暫存器（1)相連接。 (請先聞讀背面之注意事項再填寫本頁) 19. 如申請專利範圍第1或第7項之測試電路，其中和閘（7) 之結果經由半導體記憶體之一條在測試模式中未使用 之輸入-及輸出線而發出。 20. 如申請專利範圍第1或第9項之測試電路，其中圖樣 改變電路（2)是由一可供應上述驅動信號（3)(作爲輸出 信號）之4選1之多工器電路（11)所驅動，多工器電 路（11)由資料暫存器（13)之4個資料字中提供其中一 個以作爲輸出信號。 21. 如申請專利範圍第1項之測試電路，其中結果改變電路 (9)是由一可供應上述結果改變用信號（10)(作爲輸出信 號）之4選1之多工器電路（14)所驅動，多工器電路（14> 由結果改變用之資料暫存器（16)中之4個資料字中提 供一個以作爲輸出信號。 22. 如申請專利範圍第11項之測試電路，其中結果改變電路 (9)是由一可供應上述結果改變用信號（10)(作爲輸出信 號）之4選1之多工器電路（14)所驅動，多工器電路（14) 由結果改變用之資料暫存器（16)中之4個資料字中提 經濟部智慧財產局員工消費合作社印製 供一個以作爲輸出信號。 23. 如申請專利範圍第1 6項之測試電路，其中結果改變電路 (9)是由一可供應上述結果改變用信號（10)(作爲輸出信 號）之4選1之多工器電路（14)所驅動，多工器電路（14) 由結果改變用之資料暫存器（16)中之4個資料字中提 本紙張尺度適用中國國家標準（CNS ) M規格（2丨OX297公釐） 407209 锰 C8 __ D8 六、申請專利範圍 供一個以作爲輸出信號。 24 —種測試數位半導體電路配置所用之方法，半導體電 路配置具有許多待測試之元件，此方法是藉助於單石 式積體化於同一個半導體晶片上之測試電路來進行，測 試電路則具有：一個測試資料圖樣暫存器（1),可暫時儲 存上述之測試資料圖樣；一個讀出-和寫入電路，可 將測試資料圖樣暫存器之資料寫入待測試之元件中或 由這些元件中讀出資料；一個比較電路（6>，其可對這些 待測試之元件中所寫入之資料以及由這些元件中所讀 出之資料測試其差異性，其特徵爲：在測試期間此種 放置在測試資料圖樣暫存器中之測試資料圖樣在寫入 上述待測試之元件之前須改變。 25.如申請專利範圍第2 4項之方法，其中爲了起始上述測 試資料圖樣之改變，則驅動信號須經由一存在於半導 體晶片上之電性耦合之終端面（"Pad”）而傳送至此測試 電路。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 準 梂 家 I國 國 I中 用 適 X 尺 i張 紙 公 7 9 2