KR940010665B1 - 다이나믹메모리장치 및 그 번인방법 - Google Patents

다이나믹메모리장치 및 그 번인방법 Download PDF

Info

Publication number
KR940010665B1
KR940010665B1 KR1019910007416A KR910007416A KR940010665B1 KR 940010665 B1 KR940010665 B1 KR 940010665B1 KR 1019910007416 A KR1019910007416 A KR 1019910007416A KR 910007416 A KR910007416 A KR 910007416A KR 940010665 B1 KR940010665 B1 KR 940010665B1
Authority
KR
South Korea
Prior art keywords
burn
memory device
address
dynamic memory
terminal
Prior art date
Application number
KR1019910007416A
Other languages
English (en)
Other versions
KR910020730A (ko
Inventor
토루 후루야마
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910020730A publication Critical patent/KR910020730A/ko
Application granted granted Critical
Publication of KR940010665B1 publication Critical patent/KR940010665B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

다이나믹메모리장치 및 그 번인방법
제 1 도는 본 발명의 제 1 실시예에 따른 DRAM을 개략적으로 도시한 블럭도.
제 2 도는 제 1 도중의 어드레스카운터의 변형례를 나타낸 논리회로도.
제 3 도는 본 발명의 제 2 실시예에 따른 DRAM을 개략적으로 도시한 블럭도.
제 4 도는 제 3 도중의 입력데이터 발생회로의 구체적인 예를 나타낸 논리회로도.
제 5 도는 종래의 DRAM을 개략적으로 도시한 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 번인시에 활성화되는 회로부분 20 : 입력데이터 발생회로
211∼2118: 분주회로 41 : 클럭발생회로
42 : 행계열회로 43 : 행어드레스버퍼
44 : 어드레스카운터 46 : 열계열회로
47 : 열어드레스버퍼 48 : 입출력회로
[산업상의 이용분야]
본 발명은 다이나믹메모리장치 및 그 번인방법에 관한 것으로, 특히 번인할 때의 효율을 향상시키기 위한 수단을 갖춘 다이나믹메모리장치 및 그 번인방법에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체집적회로의 번인에는 두가지 목적이 있는데, 그 하나는 웨이퍼 제조공정상의 잠재적인 불량(결함이있는 산화막 등)을 가혹한 조건하에서 시험 (스트레스의 가속)하여 표출시킴으로서 스크리닝 (screening)하는 것이고, 다른 하나는 조립공정에서의 불량(밀봉수지의 크랙 등)을 스크리닝하는 것으로, 이와 같은 번인에 필요한 번인장치를 위한 설비투자와 설치장소의 확보는 집적회로의 제조에 있어서 상당히 큰 비중을 차지하고 있다.
종래, 반도체집적회로에 대한 번인은 개개의 집적회로로서 조립된 패키징상태로 행하고 있기 때문에, 번인장치의 설비투자와 그 설치장소의 확보를 위한 비용이 많이 들고 반도체집적회로의 제주원가를 상승시키는 원인이 되고 있다. 또, 쓸데없이 긴 회로를 갖는 반도체집적회로(메모리 등)에 있어서도, 번인시의 불량에 대해서는 구제할 방법이 없으므로 칩의 수율향상이 곤란하다고 하는 문제가 있다.
즉 종래의 번인방법은, ① 번인에서 발생한 불량을 구제할 수 없을 뿐 아니라 조립공정까지 진행되어 제조비가 가산된 것을 불량품으로 처리하지 않으면 안되므로, 동일한 1칩이라도 다이소트시에 불량으로 처리된 것에 비해 손실이 현저히 크게 된다는 문제가 있다.
또한, 내부에서 승압(昇壓) 혹은 강압(降壓)된 전위를 적어도 1종류는 포함하는 복수의 전위가 회로블럭에 의해 사용되고 있는 반도체장치, 예컨대 워드선전압이 승압되어 있는 DRAM의 종래의 번인방법은, ②워드선(메모리셀의 트랜스퍼게이트)에는 통상의 회로보다 심한 전계가 인가되지만, 워드선에는 예컨대 1024사이클에 1회라는 비율로만 선택되므로 최대전계가 인가되어 있는 실질시간은 짧아져서 번인에 장시간이 필요하게 된다는 문제가 있고, ③ 승압되어 있는 워드선 전압이 인가되는 트랜스퍼게이트의 파괴로 번인의 전압상한이 결정되어 있고, 승압되어 있지 않은 통상의 회로에 대해서는 스트레스조건이 약하게 되어 있어 통상의 회로의 불량판정에 시간이 걸린다는 문제가 있다.
또, 종래의 DRAM의 번인시에는 외부로부터 어드레스신호를 입력하고 있으므로 ④ 번인을 위한 다수의 입출력단자를 필요로 하고, 번인장치측에 어드레스신호발생기가 필요하게 된다는 문제가 있다.
상기 ①의 문제를 해결하기 위해, 본원 발명자는 웨이퍼상태에서 번인을 행하여 웨이퍼 제조공정상의 잠재적인 불량을 스크리닝하는 것이 가능하고, 집적회로의 조립후에 전기적인 스트레스를 가하는 번인이 필요없거나 혹은 번인시간을 대폭적으로 단축할 수 있는 반도체장치 및 그 번인방법을 제안하였다(본원출원인의 출원에 따른 특허출원평 1-169659 호).
또, 상기 ②의 문제를 해결하기 위해 본원 발명자는 번인시에는 모든 워드선 흑은 통상 동작시에 선택되는 개수 이상의 워드선에 일제히 전압스트레스를 인가하도록 하여, 트랜스퍼게이트에 대한 스트레스인가의 효율을 향상시켜 트랜스퍼게이트의 불량을 빨리 결정함으로써 번인의 효율을 현저히 향상시킬 수 있는 반도체메모리장치를 제안하였다(본원 출원인의 출원에 따른 특허출원평 1-169631 호). 따라서 DRAM의 경우, 트랜스퍼게이트의 번인에 대해서는 불량이 충분히 결정되는 레벨로 되어, 1M-DRAM이나 4M-DRAM에 대한 불량의 태반을 차지하는 비트불량을 고속으로 판정할 수가 있게 된다.
또, 상기 ③의 문제를 해결하기 위해 본원 발명자는 내부에서 승압 혹은 강압된 전위를 적어도 1종류는 포함하는 복수의 전위가 회로블럭에 의해 사용되고 있는 반도체장치에 있어서, 상기 복수의 전위를 선택적, 가역적으로 변화시키는 수단을 구비함으로써 번인 전압의 상한이 있는 회로블럭의 파괴로 결정되는 것을 방지하고, 상기 회로블럭 이외의 회로블럭을 종래보다도 높은 전압으로 번인하는 것이 가능하게 되어, 상기 회로블럭의 불량판정시간을 단축하고 번인시간을 대폭 단축할 수가 있으며, 또한 웨이퍼상태에서 프로우브카드와 프로우버를 이용하여 다이소트전에 번인하는 것이 가능하게 된 반도체장치 및 그 번인방법을 제안하였다.
그러나, 상기④의 문제는 아직 해결되어 있지 않다. 이 문제는 특히 웨이퍼상태에서 프로우브카드와 프로우버를 이용하여 번인하는 것을 고려하면 중요한 것이다. 즉, 1칩마다 번인하는 것은 시간이 낭비되게 되므로 복수칩 혹은 웨이퍼상의 모든 칩을 한꺼번에 번인하는 것이 고려되지만, 종래의 DRAM의 번인방법 (상기한 바와 같이 외부로부터 어드레스신호를 입력하는 방법)을 그대로 적용하면 다수의 프로우브단자를 필요로 하여 실현이 상당히 곤란하게 된다. 웨이퍼상태에서의 번인시에는 1칩당의 프로우브단자수가 적을수록 프로우브카드도 만들기 쉽고, 프로우버를 이용한 번인도 역시 쉽게 되므로 1칩당 필요한 프로우브단자수를 최대한 적게하는 것이 바람직하다.
여기서, 종래의 DRAM에 대해 간단히 설명한다. 최근의 DRAM은 리프레쉬를 용이하게 행하도록 하기위해 어드레스카운터를 내장하여, CBR(before) 모드나 ROR(Only Refresh) 모드가 표준적으로 장비되어 있다. 제 5 도는 종래의 DRAM의 일례를 개략적으로 도시한 것으로, 참조부호 41은 클럭발생회로, 42는 행계열회로(워드선 구동회로 등), 43은 행어드레스버퍼, 44는 어드레스카운터, 45는 CBR모드에서 활성화되는 회로부분, 46은 열계열회로(센스앰프로부터의 데이터를 독출하는 회로 등), 47은 열어드레스버퍼, 48은 입출력회로, 49는 ROR모드에서 활성화되는 회로부분이다. 상기 CBR모드는 행어드레스스트로브(Row Address Strobe ;) 신호가 활성화된 때에 열어드레스스트로브(Column Address Strobe ;) 신호가 활성화 상태로 되어 있으면, 행계열회로(42), 어드레스카운터(44)를 포함하는 회로부분(45)이 동작하여 어드레스카운터 (44)로부터 리프레쉬어드레스가 공급되어 리프레쉬가 행해지는 모드로서, 칩외부로부터 리프레쉬어드레스를 입력한 필요가 없다. 또, 상기 ROR 모드는신호가 활성화되면 행계열회로(42)만이 아닌 열계열회로(46 ; 출력회로는 제외)를 포함하는 회로부분(49)도 동작하지만 어드레스카운터 (44)는 동작하지 않으며, 외부로부터 리프레쉬어드레스를 공급함으로써 리프레쉬가 행해지는 모드이다.
상기한 바와 같이, 종래의 DRAM의 번인방법은 번인을 위해 필요한 입출력단자수가 많고, 웨이퍼상태에서 프로우브카드와 프로우버를 이용하여 복수칩 혹은 모든 칩을 한꺼번에 번인할 때 다수의 프로우브단자를 필요로 하여 실현이 상당히 곤란하게 된다는 문제가 있다.
[발명의 목적]
본 발명은 상기한 문제점을 감안하여 발명된 것으로, CBR 모드 혹은 ROR모드에 필요한 신호를 외부로부너 공급하는 것만으로 스트레스를 인가하는 것이 가능하게 되어 번인을 위해 필요한 입출력단자수가 매우적을 뿐 아니라, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 매우 적은 다이나믹메모리장치의 번인방법을 제공함에 그 목적이 있고, 또한, 본 발명은 외부로부터 리프레쉬어드레스 이외의 소정 신호를 공급하는 것만으로 다이나믹메모리장치상의 회로에 빠짐없이 스트레스를 인가하는 것이 가능하게 되어 번인에 필요한 입출력단자수가 가능한 한 적게 되고, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 가능한 한 적게 되는 다이나믹메모리장치 및 그 번인장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 다른 다이나믹메모리장치의 번인방법은, CBR모드 혹은 ROR모드를 갖춘 다이나믹메모리장치에 대한 번인시에 CBR모드 흑은 ROR모드를 지정함으로써 번인하는 것을 특징으로 한다.
또, 본 발명에 따른 다이나믹메모리장치의 번인방법은 외부로부터 리프레쉬어드레스 이외의 어떤 신호가 인가됨으로써 내장되어 있는 어드레스카운터로부터 리프레쉬어드레스를 공급하고, 또 행계열회로 및 열계열회로가 각각 동작하는 번인시 리프레쉬모드를 갖는 다이나믹메모리장치에 대해 번인하는 것을 특징으로 한다.
또, 본 발명에 따른 다이나믹메모리장치는 외부로부터 리프레쉬어드레스 이외의 소정 신호가 인가됨으로써 내장되어 있는 어드레스카운터로부터 리프레쉬어드레스를 공급하고, 또 행계열회로 및 열계열회로가 각각 동작하는 번인시 리프레쉬모드를 갖는 것을 특징으로 한다.
이 경우, 행계열회로 및 열계열회로에 어드레스카운터로부터 동일한 리프레쉬어드레스를 공급하여도 좋고, 각각 다른 리프레쉬어드레스를 공급하도록 하여도 좋다.
[작용]
상기와 같이 구성된 본 발명에 따른 다이나믹메모리장치의 번인방법은 CBR모드 혹은 ROR모드에 필요한 신호를 외부로부터 공급하는 것만으로 스트레스를 인가하는 것이 가능하게 되어 번인에 필요한 입출력단자수가 매우 적게 되고, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 매우 적게 된다.
또, 본 발명의 다이나믹메모리장치의 번인방법은 외부로부터 리프레쉬어드레스 이외의 소정신호를 인가하는 것만으로 행계열회로 및 열계열회로를 각각 동작시켜 다이나믹메모리장치상의 회로에 빠짐없이 스트레스를 인가할 수가 있어 번인에 필요한 입출력단자가 가능한 한 적게 되고, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 가능한 한 적게 된다.
또한, 본 발명에 따른 다이나믹메모리장치는 외부로부터 리프레쉬어드레스 이외의 소정 신호가 인가되는 것만으로 행계열회로 및 열계열회로가 각각 동작하는 번인시 리프레쉬모드를 갖추고 있어 번인때에 외부로부터 리프레쉬어드레스를 입력할 필요가 없으므로 번인에 필요한 입출력단자수(혹은 신호수)가 가능한 한 적게 되고, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 가능한 한 적게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에 따른 DRAM의 번인방법의 제 1 실시예는 제 5 도에 도시한 바와 같이 종래의 DRAM에 표준적으로 갖추어져 있는 CBR모드를 이용하여, 외부로부터신호,신호를 인가하여 클럭발생회로(41), 행계열회로(42 ; 워드선 구동회로 등), 행어드레스버퍼(43), 어드레스카운터(44)를 포함하는 회로부분(45)을 활성화시킨다. 이에 따라, 어드레스카운터 (44)로부터 리프레쉬어드레스가 공급되도록 되어 활성화시킨 회로부분(45)에 다이나믹스트레스를 인가하는 것이 가능하게 된다. 이와 같은 번인은 특히 메모리셀이나 센스앰프 등의 행계열회로(42)를 중점적으로 번인하면 실용상 충분한 경우에 유효하다.
이러한 CBR모드에 필요한 외부단자는 전원전위(Vcc)단자, 접지전위(Vss)단자,단자,단자 4개 흑은 기록인에이블(Write Enable ;) 단자를 사용하는 경우에는 5개이다. 예컨대, 4M × l비트의 DRAM에서는 18개의 어드레스단자가 필요하여, 종래와 같이 외부로부터 어드레스신호를 공급하는 경우와 비교하면 CBR모드에서 필요한 단자수는 약 1/4밖에 되지 않는다.
본 발명에 따른 DRAM의 번인방법의 제 2 실시예는 제 5 도에 도시한 바와 같은 종래의 DRAM에 표준적으로 갖추어져 있는 ROR모드를 이용하여 외부로부터신호를 인가하여, 행계열회로(42)만이 아니고 열계열회로(46 ; 출력회로는 제외)를 포함하는 회로부분(49)을 동작시킴으로써 번인을 행한다. 이 경우, 어드레스카운터 (44)는 동작되지 않고 외부로부터 행어드레스를 공급하지 않으면 안되지만, 행계열회로(42) 및 열계열회로(46)에 스트레스를 인가하는 것이 가능하게 된다. 이와 같은 번인은 특히 열계열회로(46)를 중점적으로 번인하면 실용상 충분한 경우(예컨대, 워드선에 대한 스트레스테스가 완료되어, 센스앰프나 그로부터의 데이터를 전송하는 전송계열회로의 스트레스테스트를 행하고 싶은 경우)에 유효하다.
상기한 바와 같은 제 1 실시예, 제 2 실시예의 번인방법은 CBR모드 혹은 ROR모드의 지정에 필요한 신호를 외부로부터 공급하는 것만으로 스트레스를 인가하는 것이 가능하게된다. 제 1 실시예의 CBR모드인 경우, 번인때의 외부로부터 어드레스신호를 공급하기 위한 어드레스신호발생기가 불필요하게 되어, 번인에 필요한 입출력단자수가 매우 적어지게 된다. 따라서, 패캐지에 조립된 상태의 DRAM뿐 아니라 웨이퍼상태의 DRAM에 대한 번인시 리프레쉬모드를 실현하는 것이 가능하게 되어, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 매우 적어지게 된다는 이점이 있다. 또, 제 2 실시예의 번인방법에서의 ROR모드의 지정에 필요한 외부단자는 종래의 번인방법에 비해단자, Din 단자, Dout 단자, 경우에 따라서는 WE단자가 불필요하게 된다.
그러나, 제1실시예의 번인방법은 몇가지 나쁜 점이 있다. 즉, ① CBR 모드의 지정에 의해 행계열회로(42)는 동작하지만, 열계열회로(46)는 동작하지 않는다. 따라서, 다이나믹스트레스가 인가되어 있는 열계열회로(46)에 스태틱스트레스만 걸리게 된다.
② 메모리셀에 어떤 초기치가 설정되는지가 정해져 있지 않다. 경우에 따라서는 센스앰프가 항상 일정한 논리레벨의 출력방향으로만 기울어지는 초기치설정이 행해져 버리므로, 센스앰프계에 균등하게 스트레스가 걸리지 않을 염려도 있다.
제 1 도는 상기한 바와 같은 결점을 해결하기 위한 본 발명에 따른 DRAM의 제 1 실시예를 도시한 것으로, 제 5 도에 도시한 종래의 DRAM과 비교하여 외부로부터 리프레쉬어드레스 이외의 소정 신호(본 실시예에서는 번인신호 ; B/I)가 공급되는 전용단자로부터의 제어에 의해 클럭발생회로(41), 행계열회로(42 ; 워드선 구동회로 등), 행어드레스버퍼(43), 어드레스카운터(44), 열계열회로(46), 열어드레스버퍼(47)를 포함하는 회로부분[10 ; 입출력회로(48)는 포함되지 않음]이 활성화되도록 구성되어 있는 점이 다르고, 그 외는 동일하다. 즉, 통상동작은 종래대로 행해지지만, 번인시에 번인신호(B/I)가 공급됨으로써 어드레스카운터(44)로부터 리프레쉬어드레스가 발생함과 더불어 행계열회로(42) 및 열계열회로(46)를 포함하는 회로부분(10)이 동작하는 번인시 리프레쉬모드가 실현되어 있다.
이 번인시 리프레쉬모드를 실현하는 방법은 크게 나누어 2가지이다. 그 하나는 CBR모드를 지정함으로써 상기 회로부분(10)을 동작시키는 리프레쉬모드이고, 다른 하나는 ROT모드를 지정함으로써 상기 회로부분(10)을 동작시키는 리프레쉬모드이다. 한편, 통상동작에서의 ROR모드는 열계열회로(46)가 입출력회로(48)의 출력회로는 제외하고 동작하는 것이 일반적으로서, 여기서는 통상동작에서의 ROR모드와 마찬가지로 번인시 리프레쉬모드때에 입출력회로(48)의 출력회로를 동작시키지 않도록 되어 있다.
상기한 두 모드에 큰 차이는 없지만, 구태여 말한다면 ROR모드를 지정하는 경우에는 CAS입력을 고저항에서 "H"레벨로 유지되도록 해 두면, CAS단자가 필요없는 만큼 외부단자수가 하나 적어지게 된다.
또, 번인시 리프레쉬모드때에 열계열회로(46)에도 균등하게 스트레스를 인가하기 위해서는 어드레스카운터 (44)의 출력을 열어드레스버퍼(47)에도 입력되도록 하면 좋다. 열어드레스는 행어드레스와 동일하게 해도좋고, 행어드레스카운터와 열어드레스카운터를 따로 설치하여, 예컨대 행어드레스가 일순하면 열어드레스가 하나 올라가도록 하여도 좋다.
여기서, 행어드레스카운터와 열어드레스카운터를 따로 설치하여, 예컨대 행어드레스가 일순하면 열어드레스가 하나 올라가도록 하는 경우의 일례에 대해 제 2 도를 참조하여 설명한다.
제 2 도에 도시한 어드레스카운터는 예컨대, 전단(前段)의 상보적인 출력(Q,)이 후단(後段)의 입력으로서 공급되도록 직렬접속된 세트, 리세트형 플립플롭을 18단(段) 이용한 분주회로(211∼2118)로 이루어지고, 1단째의 분주회로(211)에는 번인시 리프레쉬모드가 지정됨에 의해 클럭발생회로(41)에서 발생하는 상보적인 클럭신호(CK,)가 입력된다. 각단의 분주회로(211∼2118)는 입력신호를 차례로 1/2분주한다.
여기서, 1단째∼9단째의 분주회로(211∼219)는 행어드레스카운터부를 구성하고 있고, 그 9비트의 출력신호(행어드레스)는 도시되지 않은 멀티플렉서를 지나 상기 행어드레스버퍼(43)에 공급된다. 또, 10단째∼18단째의 분주회로(2110∼2118)는 열어드레스카운터부를 구성하고 있고, 그 9비트의 출력신호(열어드레스)는 도시되지 않은 멀티플렉서를 지나 상기 열어드레스버퍼(47)에 공급된다. 이때, 상기 열어드레스카운터부의 출력은 번인시에만 사용된다.
한편, 상기 제 1 실시예의 DRAM에서는 번인시 리프레쉬모드때에 입출력회로(48)의 출력회로를 동작시키지 않도록 하였지만, 여기서는 입출력회로(48)의 출력회로를 동작시키도록 하여도 좋다. 이 경우, 데이터출력단자를 전위적으로 부유상태로 해 두면, 출력을 위한 전류증가는 그다지 큰 것이 아니다. 이렇게 하면, 입출력회로(48)의 출력회로에도 다이나믹스트레스를 인가할 수가 있게 된다.
또, 상기한 바와 같이 데이터입력회로를 사용하지 않고 리프레쉬 혹은 독출동작을 반복하는 것으로 기대대로 스트레스인가가 달성되는지 아닌지 하는 점에 대해서는, 전원투입후에 일정시간 기다려 메모리셀의 내용이 모두 "0" (또는 "1")로 일치하도록 하면 상보적인 비트선상(BL,)은 선택된 메모리셀측의 비트선이 항상 "L"레벨로 되도록 센스앰프의 동작이 기울어지므로, 한쪽의 비트선이 "L" 레벨로 되는 경우와 다른 쪽의 비트선이 "L" 레벨로 되는 경우가 반반으로 되어 균등하게 다이나믹스트레스가 인가된다. 이때, 입출력회로(48)의 출력회로를 동작시키고 있는 것으로 하면, "0" 출력과 "1" 출력이 반반으로 되어 역시 스트레스가 균등하게 인가된다.
한편, 번인시 리프레쉬모드를 지정하기 위한 신호의 공급방법으로는, ①상기 실시예의 DRAM과 같이, 통상 동작시에는 사용되지 않는 전용단자를 매개하여 외부로부터 입력하는 방법, ② 4M의 DRAM에서 JEDEC(공동전자기기 기술위원회 ; Joint Electron Devices Engineering Council)에서 표준화된 WCBR모드[andbefore모드, 즉(Row Address Strobe) 신호가 활성화된 때에(Write Enable) 신호와(Column Address Strobe)신호가 활성화 상태로 되어 있으면 테스트모드로 되는 모드 ; 일경(日經) 마이크로디바이스별책 1987, NO. 1, pp.183-196참조]의 옵션으로서 어드레스키보드입력에 기초하여 칩상에서 생성하는 방법, ③ 임의의 단자(통상 동작시이에 사용되는 것이라도 좋다)에 통상 동작시에는 사용되지 않는 범위의 전압을 외부로부터 입력[예컨대, 전원전위(Vcc)가 5V인 경우에 7V를 입력]하는 방법, ④ 통상 동작시에 사용되는 복수의 단자에 통상 동작시에는 사용되지 않는 순서 관계로 신호를 입력하는 방법 등이 고려된다.
또, 상기 제 1 실시예의 DRAM에서는 데이터입력회로를 사용하지 않고 기대대로 스트레스인가를 달성하고 있지만, 상기 데이터입력회로도 동작시켜 다이나믹스트레스를 인가하도록 하면 입력데이터를 공급하지 않으면 안된다. 상기 입력데이터를 칩외부로부터 공급하여도 좋지만, 번인을 위한 외부단자수가 적어도 되도록 간단화한 제 2 실시예에 따른 DRAM을 제 3 도에 도시하고 있다. 즉, 상기 제 2 실시예의 DRAM은 제 1 실시예의 DRAM과 비교하여 칩상에 입력데이터발생회로(20)를 설치하고 거기에 클럭발생회로(41)로부터 클럭을 공급하도록 하여, 리프레쉬어드레스가 일순하면 기록/독출을 절환하고 기록, 독출이 일순하면 입력데이터를 절환하도록 한 알고리즘을 채용하고 있는 점이 다르고, 그외는 동일하므로 동일한 부호를 붙이고있다.
상기한 바와 같은 알고리즘을 실현하는 회로는 본원발명자에 의해, 본원출원인의 출원에 따른 특허출원소 61-210996 호(특개소 63-66798 호)의 「반도체기억장치」나 특허출원소 61-210997 호(특개소 63-66799 호)의 「반도체기억장치」 등에서 제안되어 있고, 예컨대 제 4 도에 도시된 바와 같은 구성으로 하면 입력데이터발생회로(20)와 어드레스카운터(44)를 겸용할 수가 있다.
즉, 제 4 도에서 분주회로(301∼3020)는 예컨대 전단의 상보적인 출력(Q,)이 후단의 입력으로서 공급되도록 직렬접속된 세트, 리세트형 플립플릅이 20단 이용되고 있고, 1단째의 분주회로(301)에는 번인시 리프레쉬모드가 지정됨에 의해 클럭발생회로(41)에서 발생하는 상보적인 클럭신호(CK,)가 입력된다. 각 단의 분주회로(301∼3020)는 입력신호를 차례로 1/2분주한다. 여기서, 1단째∼9단째의 분주회로(301∼309)는 행어드레스카운터부를 구성하고 있고, 10단째∼18단째의 분주회로(3010∼3018)는 열어드레스카운터부를 구성하고 있다. 19단째의 분주회로(3019)의 출력신호(W/R,)는 데이터기록모드, 독출모드를 설정하기 위한 기록/독출신호로서 사용된다. 또한, 20단째의 분주회로(3020)가 입력데이터발생회로(20)에 해당하고, 그 출력신호(D,)가 도시되지 않은 데이터멀티플렉서를 지나 기록데이터로서 사용된다.
상기 제 4 도의 회로는 초기설정에 의해 모든 분주회로(301∼3020)의 Q출력신호(a0R∼a8R, a0C∼a8C, W/R, D)가 "0"레벨,출력신호가 "1"레벨로 된다. 이때는 기록/독출신호(W/R)가 "0"레벨로 되어 데이터기록모드로 되고, 기록데이터는 "0"레벨로 되어 있다. 이 상태에서, 번인시 리프레쉬모드가 지정됨에 따라 클럭발생회로(41)에서 발생하는 상보적인 클럭신호(CK,)가 입력되면, 행어드레스(a0R∼a8R,) 및 열어드레스(a0C∼a8C,)가 차례로 변화하여 메모리 셀어레이내의 메모리셀에 "0"레벨이 기록된다. 행어드레스 및 열어드레스가 일순하면 기록/독출신호(W/R)가 "1" 레벨로 되어 이번에는 데이터독출모드로 된다. 다음으로, 다시 행어드레스 및 열어드레스가 일순하면 기록/독출신호(W/R)가 다시 "0"레벨로 되어, 분주회로(3020)의 출력데이터(D)가 "0"레벨로부터 "1" 레벨로 변화한다. 이에 따라, 다시 데이터기록모드로 되고, 기록데이터는 "1"레벨로 된다. 그리고, 행어드레스 및 열어드레스가 차례로 변환하면, 이번에는 "1"레벨의 기록데이터가 메머리셀어레이내의 메모리셀에 기록된다. 또, 행어드레스 및 열어드레스가 일순하면 기록/독출신호(W/R)가 "1" 레벨로 되어, 이번에는 데이터독출모드로 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따르면, CBR모드 혹은 ROR모드에 필요한 신호를 외부로부터 공급하는 것만으로 스트레스를 인가하는 것이 가능하게 되어 번인에 필요한 입출력단자수가 매우 적게 되고, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 매우 적어지게 되는 다이나믹메모리장치의 번인방법을 실현할 수가 있다.
또, 본 발명에 따르면, 외부로부터 리프레쉬어드레스 이외의 소정신호를 공급하는 것만으로 다이나믹메모리장치상의 회로에 하나도 빠짐없이 스트레스를 인가하는 것이 가능하게 되어 번인에 필요한 입출력단자수가 가능한 한 적게 되고, 웨이퍼상태인채로 번인하는 경우에는 웨이퍼상의 1칩당 필요한 프로우브수가 가능한 한 적게 되는 다이나믹메모리장치 및 그 번인방법을 실현할 수가 있게 된다.

Claims (12)

  1. 외부로부터 리프레쉬어드레스 이외의 소정신호가 공급됨에 따라 내장되어 있는 어드레스카운터(44)로부터 리프레쉬어드레스를 공급하면서 행계열회로(42) 및 열계열회로(46)가 각각 동작하는 번인시 리프레쉬모드를 갖춘 것을 특징으로 하는 다이나믹메모리장치.
  2. 제 1 항에 있어서, 통상동작시에는 사용되지 않는 전용단자에 신호를 공급함으로써 상기 번인시 리프레쉬모드와 통상동작을 절환하도록 된 것을 특징으로 하는 다이나믹메모리장치.
  3. 제 1 항에 있어서, 임의의 단자에 통상동작에서는 사용되지 않는 전압범위의 신호를 공급함으로써 상기 번인시 리프레쉬모드와 통상동작을 절환하도록 된 것을 특징으로 하는 다이나믹메모리장치.
  4. 제 1 항에 있어서, 통상동작시에 사용되는 복수의 단자에 통상동작에서는 사용하지 않는 순서관계로 신호를 공급함으로써 상기 번인시 리프레쉬모드와 통상동작을 절환하도록 된 것을 특징으로 하는 다이나믹 메모리 장치.
  5. 제 2 항에 있어서, 상기 번인시 리프레쉬모드의 지정에 필요한 단자가 고전위측의 전원단자와, 저전위측의 전원단자, 행어드레스스트로브 ()단자 및, 상기 전용단자만인 것을 특징으로 하는 다이나믹메모리 장치.
  6. 제 2 항에 있어서, 상기 번인시 리프레쉬모드의 지정에 필요한 단자가 고전위측의 전원단자와, 저전위있어서, 행어드레스스트로브()단자, 열어드레스스트로브()단자 및, 상기 전용단자만인 것을 특징으로 하는 다이나믹메모리장치.
  7. 제 3 항 또는 제 4 항에 있어서, 상기 번인시 리프레쉬모드의 지정에 필요한 단자가 고전위측의 전원단자와 저전위측의 전원단자 및 행어드레스스트로브()단자만인 것을 특징으로 하는 다이나믹메모리장치.
  8. 제 3 항 또는 제 4 항에 있어서, 상기 번인시 리프레쉬모드의 지정에 필요한 단자가 고전위측의 전원단자와, 저전위측의 전원단자, 행어드레스스트로브()단자, 및 열어드레스스트로브() 단자만인 것을 특징으로 하는 다이나믹메모리장치.
  9. 제 1 항에 있어서, 상기 어드레스카운터(44)가 상기 행계열회로(42) 및 열계열회로(46)에 동일한 리프레쉬어드레스 혹은 각각 다른 리프레쉬어드레스를 공급할 수 있도록 된 것을 특징으로 하는 다이나믹메모리장치.
  10. 외부로부터 리프레쉬어드레스 이외의 소정신호가 공급됨에 따라 내장되어 있는 어드레스카운터 (44)로부터 리프레쉬어드레스를 공급하면서 행계열회로(42) 및 열계열회로(46)가 각각 동작하는 번인시 리프레쉬모드를 갖춘 다이나믹메모리장치에 대한 번인시에, 웨이퍼상태인채로 번인하도록 된 것을 특징으로 하는 다이나믹메모리장치의 번인방법.
  11. CBR모드를 갖춘 다이나믹메모리장치에 대한 번인시에, CBR모드를 지정함으로써 번인하도록 된 것을 특징으로 차는 다이나믹메모리장치의 번인방법.
  12. ROR모드를 갖춘 다이나믹메모리장치에 대한 번인시에, ROR모드를 지정함으로써 번인하도록 된 것을 특징으로 하는 다이나믹메모리장치의 번인방법.
KR1019910007416A 1990-05-11 1991-05-08 다이나믹메모리장치 및 그 번인방법 KR940010665B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2119949A JPH0821607B2 (ja) 1990-05-11 1990-05-11 ダイナミック記憶装置およびそのバーンイン方法
JP02-119949 1990-05-11

Publications (2)

Publication Number Publication Date
KR910020730A KR910020730A (ko) 1991-12-20
KR940010665B1 true KR940010665B1 (ko) 1994-10-24

Family

ID=14774176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007416A KR940010665B1 (ko) 1990-05-11 1991-05-08 다이나믹메모리장치 및 그 번인방법

Country Status (5)

Country Link
US (1) US5343430A (ko)
EP (1) EP0456255B1 (ko)
JP (1) JPH0821607B2 (ko)
KR (1) KR940010665B1 (ko)
DE (1) DE69128978T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448742A (en) * 1992-05-18 1995-09-05 Opti, Inc. Method and apparatus for local memory and system bus refreshing with single-port memory controller and rotating arbitration priority
JP2977385B2 (ja) * 1992-08-31 1999-11-15 株式会社東芝 ダイナミックメモリ装置
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JPH07192461A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 半導体記憶装置
KR960009960B1 (ko) * 1994-03-12 1996-07-25 금성일렉트론 주식회사 디램의 리프레쉬 콘트롤회로
KR100253570B1 (ko) * 1997-06-28 2000-04-15 김영환 액티브 모드하에서 리프레쉬 동작이 가능한 메모리 장치
JPH11345486A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp セルフ・リフレッシュ制御回路を備えたｄｒａｍおよびシステムｌｓｉ
US6728156B2 (en) * 2002-03-11 2004-04-27 International Business Machines Corporation Memory array system
KR20090106407A (ko) * 2007-02-01 2009-10-08 후지쯔 가부시끼가이샤 모니터 번인 시험 장치 및 모니터 번인 시험 방법
KR100845810B1 (ko) * 2007-08-14 2008-07-14 주식회사 하이닉스반도체 웨이퍼 번인 테스트 회로
KR101932663B1 (ko) 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494222A (en) * 1980-03-28 1985-01-15 Texas Instruments Incorporated Processor system using on-chip refresh address generator for dynamic memory
EP0059188A1 (en) * 1980-09-08 1982-09-08 Mostek Corporation Tape burn-in circuit
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
JPS6176968A (ja) * 1984-09-25 1986-04-19 Mitsubishi Electric Corp 半導体メモリ素子のスクリ−ニング試験装置
US5157629A (en) * 1985-11-22 1992-10-20 Hitachi, Ltd. Selective application of voltages for testing storage cells in semiconductor memory arrangements
JPS6378077A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd メモリエ−ジング回路
JP2684365B2 (ja) * 1987-04-24 1997-12-03 株式会社日立製作所 半導体記憶装置
JPS643896A (en) * 1987-06-24 1989-01-09 Mitsubishi Electric Corp Semiconductor dynamic ram
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
JPH0778991B2 (ja) * 1988-07-26 1995-08-23 株式会社東芝 半導体メモリ
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
JPH02146199A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体記憶装置のテスト回路

Also Published As

Publication number Publication date
DE69128978T2 (de) 1998-07-16
US5343430A (en) 1994-08-30
JPH0821607B2 (ja) 1996-03-04
DE69128978D1 (de) 1998-04-09
EP0456255A2 (en) 1991-11-13
EP0456255B1 (en) 1998-03-04
KR910020730A (ko) 1991-12-20
EP0456255A3 (en) 1991-12-27
JPH0417349A (ja) 1992-01-22

Similar Documents

Publication Publication Date Title
US4654849A (en) High speed concurrent testing of dynamic read/write memory array
US5604756A (en) Testing device for concurrently testing a plurality of semiconductor memories
KR970010658B1 (ko) 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법
US5457696A (en) Semiconductor memory having internal test circuit
US4868823A (en) High speed concurrent testing of dynamic read/write memory array
US5781486A (en) Apparatus for testing redundant elements in a packaged semiconductor memory device
KR0122100B1 (ko) 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
US20030133352A1 (en) Read compression in a memory
US4816757A (en) Reconfigurable integrated circuit for enhanced testing in a manufacturing environment
US5022007A (en) Test signal generator for semiconductor integrated circuit memory and testing method thereof
KR940010665B1 (ko) 다이나믹메모리장치 및 그 번인방법
US4800332A (en) Reconfigurable integrated circuit with enhanced testability of memory cell leakage
KR100416919B1 (ko) 메모리디바이스의메모리셀억세스방법및억세스회로
US6594186B2 (en) Semiconductor memory and burn-in method for the same
GB2337824A (en) A semiconductor memory device with a parallel bit test circuit built therein
US20060090108A1 (en) Method and apparatus for testing a memory device with compressed data using a single output
US5996098A (en) Memory tester
US4642784A (en) Integrated circuit manufacture
US5561639A (en) Semiconductor memory device with high speed detect function
JPS61292299A (ja) オンチツプメモリテスト容易化回路
KR0183856B1 (ko) 반도체 메모리 장치의 번인 스트레스 회로
US6317373B1 (en) Semiconductor memory device having a test mode and semiconductor testing method utilizing the same
US6643809B2 (en) Semiconductor device and semiconductor device testing method
US6288957B1 (en) Semiconductor memory device having test mode and method for testing semiconductor therewith
EP0263312A2 (en) Semiconductor memory device with a self-testing function

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 17

EXPY Expiration of term