KR101192556B1 - 디지털 회로 검증시스템 설계방법 및 그 검증시스템 - Google Patents

디지털 회로 검증시스템 설계방법 및 그 검증시스템 Download PDF

Info

Publication number
KR101192556B1
KR101192556B1 KR1020100077707A KR20100077707A KR101192556B1 KR 101192556 B1 KR101192556 B1 KR 101192556B1 KR 1020100077707 A KR1020100077707 A KR 1020100077707A KR 20100077707 A KR20100077707 A KR 20100077707A KR 101192556 B1 KR101192556 B1 KR 101192556B1
Authority
KR
South Korea
Prior art keywords
test
digital
digital circuit
interface device
circuit card
Prior art date
Application number
KR1020100077707A
Other languages
English (en)
Other versions
KR20120015538A (ko
Inventor
권진혁
Original Assignee
한국항공우주산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주산업 주식회사 filed Critical 한국항공우주산업 주식회사
Priority to KR1020100077707A priority Critical patent/KR101192556B1/ko
Publication of KR20120015538A publication Critical patent/KR20120015538A/ko
Application granted granted Critical
Publication of KR101192556B1 publication Critical patent/KR101192556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 디지털회로를 검증하기 위하여 디지털회로카드를 분석하는 제1단계; 상기 디지털회로카드와 데이터 통신하기 위하여 자동시험장비에 포함된 디지털시험장치의 시험프로그램을 작성하는 제2단계; 상기 자동시험장비와 상기 디지털회로카드를 연결하는 시험인터페이스장치의 회로도를 작성하고 넷리스트를 추출하는 제3단계; 상기 넷리스트를 이용하여 상기 시험인터페이스장치의 시뮬레이션모델을 작성하는 제4단계; 및 상기 디지털회로카드와 상기 시뮬레이션모델과 상기 시험프로그램을 이용하여 통합시뮬레이션을 실시함으로써 상기 시험인터페이스장치의 회로도와 상기 시험프로그램을 검증하는 제5단계;를 포함하는 것을 특징으로 하는 디지털 회로 검증시스템 설계방법과 그 검증시스템에 관한 것으로서, 본 발명에 따르면 검증시스템의 정확도와 신뢰도가 향상되고 설계오류가 줄어들게 된다.

Description

디지털 회로 검증시스템 설계방법 및 그 검증시스템{METHOD FOR DESIGN VERIFICATION SYSTEM OF DIGITAL CIRCUITS AND THE VERIFICATION SYSTEM THEREOF}
본 발명은 디지털 회로 검증시스템 설계방법 및 그 검증시스템에 관한 것으로서, 보다 자세하게는 디지털 데이터 통신기능을 갖는 항공전자장비 등을 시험하기 위하여 자동시험장비와 시험인터페이스장치를 포함하는 디지털 회로 검증시스템 설계방법 및 그 검증시스템에 관한 것이다.
종래에는 디지털회로카드와 자동시험장비의 디지털시험장치 간의 통신프로토콜을 시험하기 위하여 디지털회로카드 시뮬레이션모델과 디지털시험장치 시뮬레이션모델을 이용하여 디지털 데이터통신을 시뮬레이션하고, 이를 통해 디지털시험장치에서 사용될 시험프로그램을 개발 및 설계하였다.
그리고 디지털회로카드와 자동시험장비를 물리적으로 연결해주는 시험인터페이스장치를 설계하기 위해 디지털회로카드의 시험요구도를 기준으로 시험인터페이스장치의 회로도를 작성하였으며, 작성된 자동시험장비와 시험인터페이스장치의 회로도를 검증하기 위하여 여러장의 회로도를 인쇄하여 사람의 손과 눈으로 회로도의 연결선을 확인하였다.
상기와 같이 회로도를 검증하는 기존의 방법은, 연결선들이 많아질 경우 사람의 눈과 손으로 검증하기에는 한계가 있고, 실수를 범할 수 있기 때문에 정확성과 신뢰도를 기대하기 어려운 문제가 있었다.
또한, 제작된 시험인터페이스장치에 설계오류가 발생했을 경우에도, 기존의 회로도 검증방법으로는 설계오류를 발견하거나 또는 디버깅을 하는 것이 어려운 문제가 있었다.
또한, 디지털시험장치에 필요한 시험프로그램을 개발하는 경우에 있어서도 시험인터페이스장치의 시뮬레이션모델 없이 디지털회로카드와 디지털시험장치의 시뮬레이션모델만을 이용하여 디지털 데이터통신을 시뮬레이션하였기 때문에 시험인터페이스장치의 신호지연에 대한 시뮬레이션이 배제되어 시험프로그램에 설계오류가 발생할 수 있는 문제가 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 시험인터페이스장치의 신호지연으로 인한 설계오류를 방지하고, 설계오류의 발견과 디버깅을 쉽게 하며, 정확성과 신뢰도를 향상시키는 디지털 회로 검증시스템 설계방법 및 그 검증시스템을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위하여, 본 발명은 (a) 디지털회로를 검증하기 위하여 디지털회로카드를 분석하는 단계; (b) 상기 디지털회로카드와 데이터 통신하여, 상기 디지털회로카드를 시험하기 위한 자동시험장비에 포함된 디지털시험장치의 시험프로그램을 작성하는 단계; 및 (c) 상기 디지털회로카드와 상기 디지털시험장치의 시험프로그램을 동시에 동작시켜 상기 디지털회로카드에 대한 시험을 수행함으로써, 상기 시험프로그램을 검증하는 단계; 를 포함하는 디지털 회로 검증 시스템 설계방법에 있어서, 상기 (b) 단계와 상기 (c) 단계 사이에, 상기 자동시험장비와 상기 디지털회로카드를 연결하는 시험인터페이스장치의 회로도를 작성하고 상기 회로도에 대한 넷리스트를 추출하는 단계; 및 상기 넷리스트를 이용하여 상기 시험인터페이스장치에 대한 시뮬레이션 모델을 작성하는 단계; 를 포함하되, 상기 (c) 단계는, 상기 디지털회로카드와 상기 디지털시험장치의 시험프로그램에 대한 동작시, 상기 시험인터페이스장치에 대한 시뮬레이션모델을 동시에 동작시켜, 상기 디지털회로카드에 대한 시험을 수행함으로써, 상기 시험프로그램과 함께 상기 시험인터페이스장치에 대해 검증하는 것을 특징으로 하는 디지털 회로 검증시스템 설계방법을 제공한다.
여기서, 상기 (c)단계 이후에, 통합시뮬레이션을 통해 검증된 상기 시험인터페이스장치의 회로도를 토대로 실제 시험인터페이스장치를 제작하는 단계; 및 상기에서 제작된 시험인터페이스장치를 실제로 상기 디지털회로카드와 디지털시험장치에 연결하여 통합시험을 실시하는 단계;를 더 포함하는 것을 특징으로 할 수 있다.
여기서, 상기 (c) 단계에서, 통합시뮬레이션을 통한 검증에 문제가 생긴 경우 상기 시험인터페이스장치의 회로도 또는 상기 시험프로그램을 수정하여 다시 통합시뮬레이션을 실시하는 것을 특징으로 할 수 있다.
여기서, 상기 통합시험에서 문제가 발생한 경우 상기 통합시뮬레이션의 데이터와 비교하여 상기 시험프로그램을 디버깅하거나 상기 시험프로그램과 상기 시험인터페이스장치를 수정하는 것을 특징으로 할 수 있다.
또한, 본 발명은 IC칩과 메모리 및 물리적인 인터페이스를 포함하여 구성되는 디지털회로카드; 상기 디지털회로카드의 기능을 시험하기 위하여 디지털시험장치가 구비된 자동시험장비; 및 상기 디지털회로카드와 상기 자동시험장비를 연결하는 시험인터페이스장치;를 포함하는 디지털 회로 검증시스템에 있어서, 상기 디지털회로카드에 대한 시험 수행시, 상기 디지털회로카드 및 상기 디지털시험장치의 시험프로그램 외에 상기 시험인터페이스장치에 대한 시뮬레이션 모델을 동시에 동작시켜, 상기 시험 프로그램과 함께 상기 시험인터페이스장치에 대한 검증을 수행하는 것을 특징으로 하는 디지털 회로 검증 시스템을 제공한다.
여기서, 상기 시험인터페이스장치의 시뮬레이션모델은, 상기 시험인터페이스장치의 회로도 작성 과정에서 추출된 넷리스트를 이용하여 작성된 것을 특징으로 할 수 있다.
여기서, 상기 디지털회로카드와 상기 디지털시험장치와 상기 시험인터페이스장치를 실제로 연결하여 통합시험을 실시하고, 상기 통합시험에서 문제가 생긴 경우 통합시뮬레이션의 데이터와 비교하여 상기 시험프로그램을 디버깅하거나 상기 시험프로그램과 상기 시험인터페이스장치를 수정하는 것을 특징으로 할 수 있다.
본 발명에 따르면 통합시뮬레이션을 통해 검증된 회로도에 의해 상기 시험인터페이스장치가 제작되므로 정확도와 신뢰도가 향상되고, 시험프로그램의 경우에도 시험인터페이스장치의 신호지연 등에 의한 시뮬레이션을 반영하게 되므로 타이밍 오류와 같은 설계오류를 줄일 수 있게 된다.
도 1은 본 발명에 따른 디지털 회로 검증시스템 설계방법의 순서도,
도 2는 본 발명에 따른 디지털 회로 검증시스템의 구성도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 여기서, 각 도면에 제시된 동일한 참조부호는 동일한 구성요소를 나타낸다.
도 1은 본 발명에 따른 디지털 회로 검증시스템 설계방법의 순서도를 나타내고, 도 2는 본 발명에 따른 디지털 회로 검증시스템의 구성을 도시한 도면이다.
도 1에 도시된 바와 같이 본 발명에 따른 디지털 회로 검증시스템 설계방법은 디지털회로카드(300)를 분석하는 제1단계(s10), 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램을 작성하는 제2단계(s20), 시험인터페이스장치(200)의 회로도를 작성하고 넷리스트(Net List)를 추출하는 제3단계(s30), 시험인터페이스장치(200)의 시뮬레이션모델을 작성하는 제4단계(s40) 및 통합시뮬레이션을 실시함으로써 상기 시험인터페이스장치(200)의 회로도와 상기 시험프로그램을 검증하는 제5단계(s50)를 포함하여 구성된다.
상기 제1단계(s10)는, 디지털회로를 검증하기 위하여 디지털회로카드(300)를 분석하는 단계로서, 이 단계에서는 디지털회로카드(300)의 주요 기능 등을 분석함으로써 상기 디지털회로카드(300)에 필요한 장비들을 선정할 수 있도록 한다.
구체적으로 상기 제1단계(s10)는 디지털회로카드(300)의 시험요구도를 분석하는 단계(s11)와 디지털회로카드(300)의 인터페이스 및 성능을 분석하는 단계(s12)로 구성될 수 있다.
디지털회로카드(300)의 시험요구도를 분석하는 단계(s11)는, 상기 디지털회로카드(300)의 기능을 시험하는데 쓰이는 자동시험장비(100)에 설치될 계측장비나 디지털시험장치(Digital Test Instrument)(110)를 선정하기 위하여 시험요구도를 분석하는 단계로서, 이후 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램을 작성하는 토대가 된다. 본 발명의 실시예를 통해 살펴보면 도 2에 도시된 바와 같이 디지털회로카드(300)의 메모리의 데이터 읽기/쓰기 기능을 시험하기 위하여 디지털시험장치(Digital Test Instrument)(110)가 사용되고, 상기 디지털회로카드(300)에 DC전원을 공급하기 위하여 전원공급장치(DC Power Supply)가 사용되어지고 있다
한편, 디지털회로카드(300)의 인터페이스 및 성능을 분석하는 단계(s12)는, 상기 디지털회로카드(300)의 기능과 디지털회로카드(300)가 다른 회로카드와 데이터 통신을 하기 위한 디지털 프로토콜, 커낵터의 형태, 핀수, 신호 범위 등 물리적인 인터페이스와 디지털회로카드(300)를 구성하는 메모리, IC칩, 사용하는 전원 등을 분석하고 이해하는 단계로서, 여기에서 분석된 정보는 이후 시험인터페이스장치(200)의 회로도를 작성하고 넷리스트(Net List)를 추출하는 데에 쓰이게 된다.
상기 제2단계(s20)는, 자동시험장비(100)에 포함된 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램을 작성하는 단계로서, 상기 디지털회로카드(300)와 데이터 통신하여, 상기 디지털회로카드(300)를 시험하기 위한 디지털시험장치(Digital Test Instrument)(110)에서 동작되는 시험프로그램을 작성하는 단계이다. 상기 시험프로그램은 Teradyne사의 LASAR 시뮬레이션 소프트웨어를 이용하는 프로그램언어로 작성 및 설계될 수 있다.
상기 제3단계(s30)는, 상기 자동시험장비(100)와 상기 디지털회로카드(300)를 연결시켜 줄 시험인터페이스장치(200)의 회로도를 작성하고 넷리스트(Net List)를 추출하는 단계로서, 상기 제1단계(s10)의 디지털회로카드(300)의 인터페이스 또는 성능 등의 분석 결과를 토대로 시험인터페이스장치(200)의 회로도를 작성하고, 상기 회로도를 작성하는 회로도 작성도구의 기능 중 하나인 넷리스트(Net List) 추출기능을 이용하여 회로 소자 간의 연결정보를 담고 있는 넷리스트(Net List)를 추출하게 된다.
상기 제4단계(s40)는, 시험인터페이스장치(200)의 시뮬레이션모델을 작성하는 단계로서, 상기에서 넷리스트(Net List)를 이용하여 시뮬레이션모델을 작성하게 된다. 만약 시험인터페이스장치(200)가 스위치, IC칩, 저항, 캐피시터 등의 부품들을 포함한다면, 시뮬레이션을 위해 각 부품들에 대하여 시뮬레이션모델을 기술하고, 보다 정확한 시뮬레이션을 위해 상기 시뮬레이션모델에 신호선에 의한 신호지연 특성도 기술할 수 있다.
상기 제5단계(s50)는, 상기 디지털회로카드(300)와 상기 시험인터페이스장치(200)의 시뮬레이션모델과 상기 시험프로그램을 이용하여 통합시뮬레이션을 실시함으로써 상기 시험인터페이스장치(200)의 회로도와 상기 시험프로그램을 검증하는 단계로서, 디지털회로카드(300)와 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램 및 시험인터페이스장치(200)에 대한 시뮬레이션모델을 동시에 동작시킴으로써, 디지털회로카드(300)에 대한 시험을 수행하는 통합시뮬레이션을 실시한다. 이렇게 통합시뮬레이션을 실시함으로써, 시험인터페이스장치(200)의 회로도 즉, 시험인터페이스장치(200)에 대한 시뮬레이션모델 및 디지털시험장치(110)의 시험프로그램에 대한 오류나 문제점을 검증하게 된다.
따라서, 종래기술에서 시험인터페이스장치(200)의 시뮬레이션모델 없이 디지털회로카드(300)와 디지털시험장치(Digital Test Instrument)(110)의 시뮬레이션모델만을 이용하여 시뮬레이션 함으로써 시험인터페이스장치(200)의 신호지연 등에 의해 설계오류가 발생되는 문제는 본 발명을 통해 해결할 수 있게 되었다.
상기와 같은 통합시뮬레이션을 위해서는 시험인터페이스장치(200)뿐만 아니라 디지털회로카드(300)의 시뮬레이션모델도 준비되어 있어야 하며, 이러한 통합시뮬레이션을 통해 상기 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램이 제대로 동작하는지, 시험인터페이스장치(200)의 각 신호선과 커넥터 핀이 제대로 연결되어 있는지 등을 통합적으로 검증할 수 있다.
상기 통합시뮬레이션 과정에서 오류 등이 발생하여 검증을 통과하지 못한 경우에는 상기 시험인터페이스장치(200)의 회로도 또는 상기 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램을 수정하여 다시 통합시뮬레이션을 실시할 수 있다. 도 1을 통해 설명하면, 상기 시험인터페이스장치(200)의 회로도에 오류가 발생하여 상기 검증을 통과하지 못한 경우에는 상기 제3단계(s30), 제4단계(s40) 및 제5단계(s50)를 다시 실시하게 되고, 상기 시험프로그램에 문제가 발생하여 상기 검증을 통과하지 못한 경우에는 상기 제2단계(s20) 및 제5단계(s50)를 다시 실시하게 되며, 시험인터페이스장치(200)의 회로도와 시험프로그램 모두에 문제가 발생한 경우에는 제2단계(s30) 내지 제5단계(s50)를 모두 다시 실시하게 된다.
상기 통합시뮬레이션 과정에서 문제가 발생하지 않아 검증절차를 통과한 경우에는, 실제 시험인터페이스장치(200)를 제작하는 제6단계(s60)와 상기에서 제작된 시험인터페이스장치(200)를 실제로 상기 디지털회로카드(300)와 디지털시험장치(Digital Test Instrument)(110)에 연결하여 통합시험을 실시하는 제7단계(s70)를 진행할 수 있다.
여기서, 제6단계(s60)는 상기 통합시뮬레이션을 통해 검증된 상기 시험인터페이스장치(200)의 회로도를 토대로 하여 실제 시험인터페이스장치(200)를 제작하는 단계로서, 하드웨어의 수정 및 디버깅에 도움을 주기 위하여 시험인터페이스장치(200)의 전원 등에 사용되는 주요 신호선들은 색깔 또는 신호 이름표로 구분하여 제작하는 것이 바람직하다. 또한 병렬 데이터 신호선들은 신호선들 간의 데이터 신호 도달을 동일하게 하기 위하여 각 신호선의 길이를 일치하도록 제작해야 하며, 고주파수 신호선들은 외부 노이즈에 민감하기 때문에 동축선이나 트위스트선을 사용하여 제작하는 것이 바람직하다.
제7단계(s70)에서는 실제로 제작된 시험인터페이스장치(200)와 디지털회로카드(300) 및 디지털시험장치(Digital Test Instrument)(110)를 연결하여 통합시험을 실시하는 단계이다. 실제 장치들을 연결하여 통합시험을 실시함으로써 시뮬레이션단계에서는 발견하지 못했던 오류나 문제점들을 발견할 수 있으며, 이를 보완함으로써 정확성과 신뢰성을 향상시킬 수 있다. 통합시험에서 문제가 발견된 경우에는 상기 통합시뮬레이션 단계에서 나타난 데이터와 비교하여 시험프로그램을 디버깅하거나 시험프로그램과 시험인터페이스장치(200)를 수정하게 된다.
한편, 본 발명에 따른 디지털 회로 검증시스템은, 도 2에 도시된 바와 같이 상기 디지털시험장치(Digital Test Instrument)(110)가 구비된 자동시험장비(100) 및 상기 디지털회로카드(300)와 상기 자동시험장비(100)를 연결시키는 시험인터페이스장치(200)를 포함하여 구성될 수 있으며, 상기 시험인터페이스장치(200)와 상기 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램은, 통합시뮬레이션을 통해 검증된 것을 특징으로 한다.
상기 시험인터페이스장치(200)의 시뮬레이션모델은, 회로도 작성도구의 기능 중에서 넷리스트(Net List) 추출 기능을 통해 넷리스트(Net List)를 추출하고 이를 이용하여 시뮬레이션모델을 작성할 수 있다.
상기 통합시뮬레이션은, 상기 디지털회로카드(300)와 상기 시험인터페이스장치(200)의 시뮬레이션모델과 상기 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램을 이용하여 상기 디지털시험장치(Digital Test Instrument)(110)의 시험프로그램이 제대로 동작하는지, 시험인터페이스장치(200)의 각 신호선과 커낵터 핀이 제대로 연결되어 있는지 등을 통합적으로 검증하는 것이고, 이를 통해 검증된 회로도에 의해 상기 시험인터페이스장치(200)가 제작되므로 종래의 시험인터페이스장치(200)에 비해 신뢰도가 높아진다. 또한 시험프로그램의 경우에도 시험인터페이스장치(200)의 신호지연 등에 의한 시뮬레이션을 반영하게 되므로 타이밍 오류와 같은 설계오류를 줄일 수 있게 된다.
또한, 상기 디지털회로카드(300)와 상기 디지털시험장치(Digital Test Instrument)(110)와 상기 시험인터페이스장치(200)를 실제로 연결하여 통합시험을 실시하고, 상기 통합시험에서 문제가 생긴 경우 상기 통합시뮬레이션의 데이터와 비교하여 상기 시험프로그램을 디버깅하거나 상기 시험프로그램과 상기 시험인터페이스장치(200)를 수정함으로써 디지털회로 검증시스템의 정확성과 신뢰성을 보다 향상시키게 된다.
100: 자동시험장비(Automatic Test Equipment)
110: 디지털시험장치(Digital Test Instrument)
200: 시험인터페이스장치(Interface Test Adapter)
300: 디지털회로카드

Claims (7)

  1. (a) 디지털회로를 검증하기 위하여 디지털회로카드를 분석하는 단계;
    (b) 상기 디지털회로카드와 데이터 통신하여, 상기 디지털회로카드를 시험하기 위한 자동시험장비에 포함된 디지털시험장치의 시험프로그램을 작성하는 단계; 및
    (c) 상기 디지털회로카드와 상기 디지털시험장치의 시험프로그램을 동시에 동작시켜 상기 디지털회로카드에 대한 시험을 수행함으로써, 상기 시험프로그램을 검증하는 단계;
    를 포함하는 디지털 회로 검증 시스템 설계방법에 있어서,
    상기 (b) 단계와 상기 (c) 단계 사이에,
    상기 자동시험장비와 상기 디지털회로카드를 연결하는 시험인터페이스장치의 회로도를 작성하고 상기 회로도에 대한 넷리스트를 추출하는 단계; 및
    상기 넷리스트를 이용하여 상기 시험인터페이스장치에 대한 시뮬레이션 모델을 작성하는 단계;
    를 포함하되,
    상기 (c) 단계는,
    상기 디지털회로카드와 상기 디지털시험장치의 시험프로그램에 대한 동작시, 상기 시험인터페이스장치에 대한 시뮬레이션모델을 동시에 동작시켜, 상기 디지털회로카드에 대한 시험을 수행함으로써, 상기 시험프로그램과 함께 상기 시험인터페이스장치에 대해 검증하는 것을 특징으로 하는 디지털 회로 검증시스템 설계방법.
  2. 제1항에 있어서,
    상기 (c)단계 이후에,
    통합시뮬레이션을 통해 검증된 상기 시험인터페이스장치의 회로도를 토대로 실제 시험인터페이스장치를 제작하는 단계; 및
    상기에서 제작된 시험인터페이스장치를 실제로 상기 디지털회로카드와 디지털시험장치에 연결하여 통합시험을 실시하는 단계;를 더 포함하는 것을 특징으로 하는 디지털 회로 검증시스템 설계방법.
  3. 제1항에 있어서,
    상기 (c) 단계에서,
    통합시뮬레이션을 통한 검증에 문제가 생긴 경우 상기 시험인터페이스장치의 회로도 또는 상기 시험프로그램을 수정하여 다시 통합시뮬레이션을 실시하는 것을 특징으로 하는 디지털 회로 검증시스템 설계방법.
  4. 삭제
  5. IC칩과 메모리 및 물리적인 인터페이스를 포함하여 구성되는 디지털회로카드;
    상기 디지털회로카드의 기능을 시험하기 위하여 디지털시험장치가 구비된 자동시험장비; 및
    상기 디지털회로카드와 상기 자동시험장비를 연결하는 시험인터페이스장치;를 포함하는 디지털 회로 검증시스템에 있어서,
    상기 디지털회로카드에 대한 시험 수행시, 상기 디지털회로카드 및 상기 디지털시험장치의 시험프로그램 외에 상기 시험인터페이스장치에 대한 시뮬레이션 모델을 동시에 동작시켜, 상기 시험 프로그램과 함께 상기 시험인터페이스장치에 대한 검증을 수행하는 것을 특징으로 하는 디지털 회로 검증 시스템.
  6. 제5항에 있어서,
    상기 시험인터페이스장치의 시뮬레이션모델은,
    상기 시험인터페이스장치의 회로도 작성 과정에서 추출된 넷리스트를 이용하여 작성된 것을 특징으로 하는 디지털 회로 검증시스템.
  7. 제5항에 있어서,
    상기 디지털회로카드와 상기 디지털시험장치와 상기 시험인터페이스장치를 실제로 연결하여 통합시험을 실시하고, 상기 통합시험에서 문제가 생긴 경우 통합시뮬레이션의 데이터와 비교하여 상기 시험프로그램을 디버깅하거나 상기 시험프로그램과 상기 시험인터페이스장치를 수정하는 것을 특징으로 하는 디지털 회로 검증시스템.
KR1020100077707A 2010-08-12 2010-08-12 디지털 회로 검증시스템 설계방법 및 그 검증시스템 KR101192556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100077707A KR101192556B1 (ko) 2010-08-12 2010-08-12 디지털 회로 검증시스템 설계방법 및 그 검증시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077707A KR101192556B1 (ko) 2010-08-12 2010-08-12 디지털 회로 검증시스템 설계방법 및 그 검증시스템

Publications (2)

Publication Number Publication Date
KR20120015538A KR20120015538A (ko) 2012-02-22
KR101192556B1 true KR101192556B1 (ko) 2012-10-17

Family

ID=45838189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077707A KR101192556B1 (ko) 2010-08-12 2010-08-12 디지털 회로 검증시스템 설계방법 및 그 검증시스템

Country Status (1)

Country Link
KR (1) KR101192556B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220050017A (ko) 2020-10-15 2022-04-22 (주)큐랩스 설계된 회로도에서의 회로 및 부품 검증 시스템 및 방법
KR102647278B1 (ko) 2023-05-11 2024-03-13 주식회사 이포넷 블록체인 기반 개방형 회로 설계 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101950011B1 (ko) * 2018-07-24 2019-02-19 한화시스템(주) 자동시험장비 내 스위칭 장치 검증 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383479B1 (ko) * 1998-02-17 2003-05-12 인피니언 테크놀로지스 아게 디지털 반도체 회로를 테스트하기 위한 회로 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383479B1 (ko) * 1998-02-17 2003-05-12 인피니언 테크놀로지스 아게 디지털 반도체 회로를 테스트하기 위한 회로 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220050017A (ko) 2020-10-15 2022-04-22 (주)큐랩스 설계된 회로도에서의 회로 및 부품 검증 시스템 및 방법
KR102647278B1 (ko) 2023-05-11 2024-03-13 주식회사 이포넷 블록체인 기반 개방형 회로 설계 시스템 및 방법

Also Published As

Publication number Publication date
KR20120015538A (ko) 2012-02-22

Similar Documents

Publication Publication Date Title
US8997034B2 (en) Emulation-based functional qualification
CN102542110B (zh) 一种应用于移动存储soc芯片的仿真验证方法
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
US20090105983A1 (en) Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
US5974241A (en) Test bench interface generator for tester compatible simulations
Jindal et al. Verification of transaction-level SystemC models using RTL testbenches
KR20000017333A (ko) 반도체 집적 회로 설계 및 검증 시스템
US8423934B1 (en) Model validation cockpit
CN115238619B (zh) 数字芯片的子模块后仿真方法和***
CN113157501A (zh) 一种基于ate测试机的微***模块ac参数测试方法
JP2022013885A (ja) 試験測定システム及び被試験デバイス分析方法
US20040225973A1 (en) Post-silicon test coverage verification
US20160149765A1 (en) System and method for extracting protocol information from a simulation environment to analyze system behavior
KR101192556B1 (ko) 디지털 회로 검증시스템 설계방법 및 그 검증시스템
CN117094269B (zh) 一种验证方法、装置、电子设备及可读存储介质
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
US20160169954A1 (en) Method and system for performing electrical tests on complex devices
JP2011248597A (ja) テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
CN109710480B (zh) 一种内存镜像卡调试方法及其***
US7376917B1 (en) Client-server semiconductor verification system
CN115470125B (zh) 基于日志文件的调试方法、设备以及存储介质
US6944837B2 (en) System and method for evaluating an integrated circuit design
US9946624B1 (en) Systems and methods to capture data signals from a dynamic circuit
CN112463481A (zh) 一种基于远程xdp功能测试bmc故障诊断功能的方法及***
US10060976B1 (en) Method and apparatus for automatic diagnosis of mis-compares

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8