TW202324759A

TW202324759A - 半導體裝置及其製造方法

Info

Publication number: TW202324759A
Application number: TW111115009A
Authority: TW
Inventors: 楊謹嘉; 陳文斌; 陳祖偉
Original assignee: 友達光電股份有限公司
Priority date: 2021-12-09
Filing date: 2022-04-20
Publication date: 2023-06-16
Also published as: TW202324541A; TWI806591B; TWI798110B; TWI829183B; TWI828142B; TW202324682A; TWI814340B; TWI812181B; TWI819592B; TW202324705A; TWI803320B; TWI824495B; TWI816413B; TW202324760A; TW202324614A; TW202324737A; TW202324536A; TW202324674A; TW202324540A; TW202324761A

Abstract

一種半導體裝置，包括基板、金屬氧化物半導體層、第一閘極、源極以及汲極。金屬氧化物半導體層的材料包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物以及銦鎵鋅錫氧化物中的至少一者。金屬氧化物半導體層包括第一摻雜區、第二摻雜區、位於第一摻雜區與第二摻雜區之間的通道區、位於第一摻雜區中的第一結晶區以及位於第二摻雜區中的第二結晶區。第一結晶區與第二結晶區的結晶度大於通道區的結晶度。源極以及汲極分別電性連接第一結晶區與第二結晶區。

Description

半導體裝置及其製造方法

本發明是有關於一種半導體裝置，且特別是有關於一種包含金屬氧化物半導體層的半導體裝置及其製造方法。

目前，常見的薄膜電晶體通常以非晶矽半導體作為通道，其中非晶矽半導體由於製程簡單且成本低廉，因此以廣泛的應用於各種薄膜電晶體中。

氧化銦鎵鋅（indium gallium zinc oxide，IGZO）同時具有面積小以及載子遷移率高的優點，因此被視為一種重要的新型半導體材料。然而，在氧化銦鎵鋅製備的電晶體中，電極與氧化銦鎵鋅的接觸不佳，影響了能夠通過電晶體的電流流量。因此，目前亟需一種可以解決前述問題的方法。

本發明提供一種半導體裝置，可以改善金屬氧化物半導體層與源極以及之間以及金屬氧化物半導體層與汲極之間接觸不佳的問題。

本發明提供一種半導體裝置的製造方法，可以改善金屬氧化物半導體層與源極以及之間以及金屬氧化物半導體層與汲極之間接觸不佳的問題。

本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、金屬氧化物半導體層、第一閘極、源極以及汲極。金屬氧化物半導體層位於基板之上。金屬氧化物半導體層的材料包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物以及銦鎵鋅錫氧化物中的至少一者。金屬氧化物半導體層包括第一摻雜區、第二摻雜區、位於第一摻雜區與第二摻雜區之間的通道區、位於第一摻雜區中的第一結晶區以及位於第二摻雜區中的第二結晶區。第一結晶區與第二結晶區的結晶度大於通道區的結晶度。通道區的載子遷移率為30 cm²/Vs至100 cm²/Vs，且通道區的銦濃度為 25 mol%至 40 mol%。第一閘極重疊於金屬氧化物半導體層的通道區。源極以及汲極分別電性連接第一結晶區與第二結晶區。

本發明的至少一實施例提供一種半導體裝置的製造方法，包括：形成金屬氧化物層於基板之上，且金屬氧化物層的材料包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物以及銦鎵鋅錫氧化物中的至少一者；形成第一閘極，第一閘極重疊於金屬氧化物層；對金屬氧化物層執行摻雜製程，以形成經摻雜的金屬氧化物層；形成源極以及汲極，源極以及汲極分別連接經摻雜的金屬氧化物層；對經摻雜的金屬氧化物層執行退火製程，以形成金屬氧化物半導體層，其中金屬氧化物半導體層包括第一摻雜區、第二摻雜區、位於第一摻雜區與第二摻雜區之間的通道區位於第一摻雜區中的第一結晶區以及位於第二摻雜區中的第二結晶區，且第一結晶區與第二結晶區的結晶度大於通道區的結晶度，其中通道區的載子遷移率為30 cm²/Vs至100 cm²/Vs，且通道區的銦濃度為 25 mol%至 40 mol%。

圖1A是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖1B是圖1A的半導體裝置的局部上視示意圖。圖1B會示了介電層102、金屬氧化物半導體層210以及第一閘極220，並省略繪示其他構件。

請參考圖1A與圖1B，半導體裝置10包括基板100、金屬氧化物半導體層210、第一閘極220、源極242以及汲極244。在本實施例中，半導體裝置10還包括第一氧化物層243、第二氧化物層245、介電層102、閘介電層110、以及層間介電層120。

基板100的材料例如為玻璃、石英、有機聚合物或不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。在一些實施例中，基板100包括硬質基板或可撓性基板。

介電層102形成於基板100上。介電層102包括單層或多層結構。在一些實施例中，介電層102的材料例如為氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、有機絕緣材料或其他合適的絕緣材料。在一些實施例中，介電層102與基板100之間還包括其他金屬材料（未示出）或吸光材料（未示出），但本發明不以此為限。

金屬氧化物半導體層210位於基板100之上。在本實施例中，金屬氧化物半導體層210形成於介電層102上。金屬氧化物半導體層210包括第一摻雜區214、第二摻雜區216、位於第一摻雜區214與第二摻雜區216之間的通道區215、位於第一摻雜區214中的第一結晶區212以及位於第二摻雜區216中的第二結晶區218。第一結晶區212與第二結晶區218的結晶度大於通道區215的結晶度。在一些實施例中，第一結晶區212與第二結晶區218的結晶度大於第一摻雜區214與第二摻雜區216的結晶度。在一些實施例中，通道區215、第一摻雜區214與第二摻雜區216皆為非晶質。

在本實施例中，第一結晶區212被第一摻雜區214所環繞，且第一結晶區212分離於金屬氧化物半導體層210的側壁。類似地，第二結晶區218被第二摻雜區216所環繞，且第二結晶區218分離於金屬氧化物半導體層210的側壁。

在一些實施例中，第一摻雜區214、第二摻雜區216、第一結晶區212以及第二結晶區218為經氫摻雜的區域，且第一摻雜區214、第二摻雜區216、第一結晶區212以及第二結晶區218的氫濃度大於通道區215的氫濃度。

金屬氧化物半導體層210的材料包括銦鋅氧化物（indium zinc oxide，IZO）、銦鎢氧化物（indium tungsten oxide ，IWO）、銦鎢鋅氧化物（indium tungsten zinc oxide，IWZO）、銦鋅錫氧化物（indium zinc tin oxide，IZTO）、銦鎵錫氧化物（indium gallium tin oxide，IGTO）以及銦鎵鋅錫氧化物（indium gallium zinc tin oxide，IGZTO）中的至少一者。在本實施例中，相較於一般的銦鎵鋅氧化物（indium gallium zinc oxide，IGZO），金屬氧化物半導體層210具有較高的載子遷移率。

在一些實施例中，第一結晶區212以及第二結晶區218的載子遷移率大於第一摻雜區214以及第二摻雜區216的載子遷移率，且第一摻雜區214以及第二摻雜區216的載子遷移率大於通道區215的載子遷移率。

在一些實施例中，第一結晶區212以及第二結晶區218的銦濃度大於第一摻雜區214以及第二摻雜區216的銦濃度以及通道區215的銦濃度。在一些實施例中，第一結晶區212以及第二結晶區218的銦濃度為30 mol%至 50 mol%，第一摻雜區214以及第二摻雜區216的銦濃度為 25 mol%至 40 mol%，且通道區215的銦濃度為 25 mol%至 40 mol%。

在一些實施例中，金屬氧化物半導體層210的厚度為100埃至500埃。

閘介電層110形成於金屬氧化物半導體層210上。閘介電層110為單層或多層結構。在本實施例中，閘介電層110包覆金屬氧化物半導體層210的頂面以及側面，且具有重疊於部分第一摻雜區214以及部分第二摻雜區216的通孔。在一些實施例中，閘介電層110的材料例如為氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、有機絕緣材料或其他合適的絕緣材料。在一些實施例中，閘介電層110的厚度為50奈米至300奈米。

第一閘極220形成於閘介電層110上。第一閘極220重疊於金屬氧化物半導體層210的通道區215。金屬氧化物半導體層210位於第一閘極220與基板100之間。在一些實施例中，第一閘極220的材料包括金屬，例如銀、銅、鉬、鋁、鈦、金、鉑或上述金屬的合金或上述金屬的堆疊層或其他材料。

層間介電層120形成於閘介電層110上，且具有重疊於部分第一摻雜區214以及部分第二摻雜區216的通孔。層間介電層120包覆第一閘極220。在一些實施例中，層間介電層120的材料例如為氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、有機絕緣材料或其他合適的絕緣材料或上述材料的堆疊層。在一些實施例中，層間介電層120的厚度為50奈米至600奈米。

源極242以及汲極244形成於層間介電層120，並填入層間介電層120以及閘介電層110的第一通孔TH1與第二通孔TH2，以分別電性連接金屬氧化物半導體層210的第一結晶區212與第二結晶區214。第一通孔TH1在基板100的頂面的法線方向上重疊於第一結晶區212，且第二通孔TH2在基板100的頂面的法線方向上重疊於第二結晶區214。在一些實施例中，第一通孔TH1的底部於基板100上的垂直投影面積小於第一結晶區212於基板100上的垂直投影面積，且第二通孔TH2的底部於基板100上的垂直投影面積小於第二結晶區218於基板100上的垂直投影面積。

第一氧化物層243位於源極242與第一結晶區212之間，且第二氧化物層245位於汲極244與第二結晶區218之間。

在一些實施例中，源極242以及汲極244的材料包括鈦元素。舉例來說，源極242以及汲極244各自為鈦金屬、鈦金屬/鋁金屬/鈦金屬的堆疊層、鈦合金或其他合適的材料。在一些實施例中，第一氧化物層243與第二氧化物層245包含氧元素以及源極242與汲極244中的金屬元素（例如鈦元素）。舉例來說，第一氧化物層243與第二氧化物層245包含氧化鈦。

基於上述，藉由第一結晶區212與第二結晶區218的存在，源極242與金屬氧化物半導體層210之間的接觸以及汲極244與金屬氧化物半導體層210之間的接觸可以改善，藉此提升通過半導體裝置10的電流量。在一些實施例中，第一氧化物層243與第二氧化物層245本身為不導電的材料，藉由第一氧化物層243與第二氧化物層245中的穿隧效應，使源極242與金屬氧化物半導體層210之間以及汲極244與金屬氧化物半導體層210之間具有歐姆接觸。

圖2A至圖2E是圖1A的半導體裝置的製造方法的剖面示意圖。

請參考圖2A，形成金屬氧化物層210’’於基板100之上。在本實施例中，金屬氧化物層210’’形成於介電層102上。金屬氧化物層210’’的材料包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物以及銦鎵鋅錫氧化物中的至少一者。

請參考圖2B，形成閘介電層110於金屬氧化物層210’’上。接著形成第一閘極220於閘介電層110上，其中第一閘極220在基板100的頂面的法線方向上重疊於金屬氧化物層210’’。

請參考圖2C，對金屬氧化物層210’’執行摻雜製程P，以形成經摻雜的金屬氧化物層210’，其中經摻雜的金屬氧化物層210’包含第一摻雜區214、第二摻雜區216以及通道區215。在本實施例中，以第一閘極220為罩幕，對金屬氧化物層210’’執行摻雜製程P，因此通道區215重疊於第一閘極220。在一些實施例中，摻雜製程P包括氫電漿製程、離子植入製程或其他合適的製程。

請參考圖2D，形成層間介電層120於閘介電層110上，並於層間介電層120與閘介電層110中形成第一通孔TH1以及第二通孔TH2。第一通孔TH1以及第二通孔TH2分別重疊於經摻雜的金屬氧化物層210’的第一摻雜區214以及第二摻雜區216。

需說明的是，雖然在本實施例中，藉由圖2C所示的摻雜製程P摻雜金屬氧化物層210’’，但本發明不以此為限。在其他實施例中，層間介電層120中包含氫元素，且在形成層間介電層120之後，透過熱處理使層間介電層120中的氫元素擴散至金屬氧化物層210’’以形成經摻雜的金屬氧化物層210’，接著才於層間介電層120與閘介電層110中形成第一通孔TH1以及第二通孔TH2。

請參考圖2E，形成源極242以及汲極244。源極242以及汲極244分別填入第一通孔TH1以及第二通孔該TH2，且源極242以及汲極244分別連接經摻雜的金屬氧化物層210’的第一摻雜區214與第二摻雜區216。

在形成源極242以及汲極244的同時或在形成源極242以及汲極244之後，對經摻雜的金屬氧化物層210’執行退火製程，以形成金屬氧化物半導體層210，如圖1A所示。具體地說，源極242以及汲極244在退火製程中會與第一摻雜區214中的氧以及第二摻雜區216中的氧進行反應，並於第一摻雜區214中以及第二摻雜區216中分別形成氧濃度較低的第一結晶區212以及第二結晶區218。第一結晶區212與第二結晶區218的結晶度大於通道區215的結晶度。在一些實施例中，退火製程包括在250 ℃至500 ℃的溫度範圍內加熱經摻雜的金屬氧化物層210’持續0.5小時至4小時。

在退火製程時，經摻雜的金屬氧化物層210’中的氧元素與源極242以及汲極244進行反應，以形成第一氧化物層243以及第二氧化物層245，其中第一氧化物層243位於源極242與第一結晶區212之間，且第二氧化物層245位於汲極244與第二結晶區218之間。至此，半導體裝置10大致完成。

圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖3的半導體裝置20與圖1A的半導體裝置10的主要差異在於：半導體裝置20的層間介電層120接觸金屬氧化物半導體層210的第一摻雜區214以及第二摻雜區216，且第一通孔TH1以及第二通孔TH2形成於層間介電層120中而未形成於閘介電層110中。

圖4A至圖4D是圖3的半導體裝置的製造方法的剖面示意圖。

請參考圖4A，接續圖2B所示的結構，以第一閘極220為罩幕圖案化閘介電層110，以暴露出金屬氧化物層210’’。

請參考圖4B，對金屬氧化物層210’’執行摻雜製程P，以形成經摻雜的金屬氧化物層210’，其中經摻雜的金屬氧化物層210’包含第一摻雜區214、第二摻雜區216以及通道區215。在本實施例中，以第一閘極220為罩幕，對金屬氧化物層210’’執行摻雜製程P，因此通道區215重疊於第一閘極220。在一些實施例中，摻雜製程P包括氫電漿製程、離子植入製程或其他合適的製程。

請參考圖4C，形成層間介電層120於金屬氧化物層210’上，並於層間介電層120中形成第一通孔TH1以及第二通孔TH2。第一通孔TH1以及第二通孔TH2分別重疊於經摻雜的金屬氧化物層210’的第一摻雜區214以及第二摻雜區216。

需說明的是，雖然在本實施例中，藉由圖4B所示的摻雜製程P摻雜金屬氧化物層210’’，但本發明不以此為限。在其他實施例中，層間介電層120中包含氫元素，且在形成層間介電層120之後，藉由熱處理使層間介電層120中的氫元素擴散至金屬氧化物層210’’以形成經摻雜的金屬氧化物層210’，接著才於層間介電層120中形成第一通孔TH1以及第二通孔TH2。

請參考圖4D，形成源極242以及汲極244。源極242以及汲極244分別填入第一通孔TH1以及第二通孔該TH2，且源極242以及汲極244分別連接經摻雜的金屬氧化物層210’。

在形成源極242以及汲極244的同時或在形成源極242以及汲極244之後，對經摻雜的金屬氧化物層210’執行退火製程，以形成金屬氧化物半導體層210，如圖3所示。具體地說，源極242以及汲極244在退火製程中會與第一摻雜區214中的氧以及第二摻雜區216中的氧進行反應，並於第一摻雜區214中以及第二摻雜區216中分別形成氧濃度較低的第一結晶區212以及第二結晶區218。第一結晶區212與第二結晶區218的結晶度大於通道區215的結晶度。在一些實施例中，退火製程包括在250 ℃至500 ℃的溫度範圍內加熱經摻雜的金屬氧化物層210’持續0.5小時至4小時。

在退火製程時，經摻雜的金屬氧化物層210’中的氧元素與源極242以及汲極244進行反應，以形成第一氧化物層243以及第二氧化物層245，其中第一氧化物層243位於源極242與第一結晶區212之間，且第二氧化物層245位於汲極244與第二結晶區218之間。至此，半導體裝置20大致完成。

圖5是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖5的半導體裝置30與圖1A的半導體裝置10的主要差異在於：半導體裝置10為頂部閘極型薄膜電晶體，而半導體裝置30為底部閘極型薄膜電晶體。

請參考圖5，半導體裝置30的第一閘極220位於金屬氧化物半導體層210與基板100之間。

請參考圖5，第一閘極220形成於基板100之上。閘介電層110形成於第一閘極220上。金屬氧化物半導體層210形成於閘介電層110上。介電層110a形成於金屬氧化物半導體層210上。

圖6是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖6的半導體裝置40與圖1A的半導體裝置10的主要差異在於：半導體裝置10為頂部閘極型薄膜電晶體，而半導體裝置40為雙閘極型薄膜電晶體。

請參考圖6，半導體裝置40包括第一閘極220A以及第二閘極220B，金屬氧化物半導體層210位於第一閘極220A與第二閘極220B之間。介電層110a位於金屬氧化物半導體層210與第一閘極220A之間。閘介電層110位於金屬氧化物半導體層210與第二閘極220B之間。

圖7A是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖7B是圖7A的半導體裝置的局部上視示意圖。圖7B會示了介電層102、金屬氧化物半導體層210以及第一閘極220，並省略繪示其他構件。在此必須說明的是，圖7A與圖7B的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖7A的半導體裝置50與圖1A的半導體裝置10的主要差異在於：半導體裝置50的源極242與汲極244重疊於金屬氧化物半導體層210的部分側壁。

請參考圖7A與圖7B，層間介電層120以及閘介電層110的第一通孔TH1與第二通孔TH2在基板100的頂面的法線方向上重疊於金屬氧化物半導體層210的部分側壁。在本實施例中，第一結晶區212位於金屬氧化物半導體層210的部分側壁，且第二結晶區218位於金屬氧化物半導體層210的部分側壁。第一氧化物層243與第二氧化物層245覆蓋金屬氧化物半導體層210的部分側壁。

圖8是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖8的實施例沿用圖5的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖8的半導體裝置60與圖5的半導體裝置30的主要差異在於：半導體裝置60的源極242與汲極244是採用背通道蝕刻（back channel etch，BCE）製程形成的。

請參考圖8，源極242與汲極244的製造方法例如包括：沉積金屬材料於金屬氧化物半導體層210上，接著蝕刻金屬材料以形成彼此分離的源極242與汲極244。最後，於源極242與汲極244上形成介電層120a。

圖9是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖9的實施例沿用圖8的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖9的半導體裝置70與圖8的半導體裝置60的主要差異在於：半導體裝置70更包括第一蝕刻停止層ESL1。

請參考圖9，在形成源極242與汲極244之前，形成第一蝕刻停止層ESL1於金屬氧化物半導體層210的通道區215上，藉此避免形成源極242與汲極244時所使用的蝕刻製程對通道區215造成損傷。在一些實施例中，源極242與汲極244覆蓋部分第一蝕刻停止層ESL1。在一些實施例中，第一蝕刻停止層ESL1還覆蓋部分第一摻雜區214以及第二摻雜區216。在一些實施例中，第一結晶區212以及第二結晶區218延伸至第一蝕刻停止層ESL1下方。

圖10是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖10的實施例沿用圖9的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖10的半導體裝置80與圖9的半導體裝置70的主要差異在於：半導體裝置80更包括第二蝕刻停止層ESL2。

請參考圖10，在形成源極242與汲極244之前，形成第一蝕刻停止層ESL1以及第二蝕刻停止層ESL2於金屬氧化物半導體層210的通道區215上，藉此避免形成源極242與汲極244時所使用的蝕刻製程對通道區215造成損傷。在一些實施例中，第一蝕刻停止層ESL1以及第二蝕刻停止層ESL2還覆蓋部分第一摻雜區214以及第二摻雜區216。在一些實施例中，第一結晶區212以及第二結晶區218延伸至第一蝕刻停止層ESL1以及第二蝕刻停止層ESL2下方。

圖11A是依照本發明的一實施例的一種半導體裝置的高解析率穿透式電子顯微鏡照片。圖11B是圖11A的區域R的奈米束電子繞射照片。圖12A是依照本發明的一實施例的一種半導體裝置的高解析率穿透式電子顯微鏡照片。圖12B是圖12A的區域R的奈米束電子繞射照片。

舉例來說，圖11A與圖11B對應了圖1A之半導體裝置10在通道區215周圍的位置，且圖11A與圖11B對應了圖1A之半導體裝置10在第一氧化物層243或第二氧化物層245周圍的位置。

由圖11B可以得知，金屬氧化物半導體層210的通道區215為非晶質。由圖12B可以得知，金屬氧化物半導體層210的第一結晶區212與第二結晶區218為結晶質。換句話說，第一結晶區212與第二結晶區218中的至少部分晶格沿著相同的方向排列。

綜上所述，本發明藉由第一結晶區與第二結晶區的存在，源極與金屬氧化物半導體層之間的接觸以及汲極與金屬氧化物半導體層之間的接觸可以改善，藉此提升通過半導體裝置的電流量。

10, 20, 30, 40, 50:半導體裝置 100:基板 102:介電層 110:閘介電層 110a, 120a:介電層 120:層間介電層 210:金屬氧化物半導體層 210’:經摻雜的金屬氧化物層 210’’:金屬氧化物層 212:第一結晶區 214:第一摻雜區 215:通道區 216:第二摻雜區 218:第二結晶區 220, 220A:第一閘極 220B:第二閘極 242:源極 243:第一氧化物層 244:汲極 245:第二氧化物層 P:摻雜製程 R:區域 TH1:第一通孔 TH2:第二通孔

圖1A是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖1B是圖1A的半導體裝置的局部上視示意圖。圖2A至圖2E是圖1A的半導體裝置的製造方法的剖面示意圖。圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖4A至圖4D是圖3的半導體裝置的製造方法的剖面示意圖。圖5是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖6是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖7A是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖7B是圖7A的半導體裝置的局部上視示意圖。圖8是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖9是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖10是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖11A是依照本發明的一實施例的一種半導體裝置的高解析率穿透式電子顯微鏡照片。圖11B是圖11A的區域R的奈米束電子繞射照片。圖12A是依照本發明的一實施例的一種半導體裝置的高解析率穿透式電子顯微鏡照片。圖12B是圖12A的區域R的奈米束電子繞射（nano beam electron diffraction，NBED）照片。

10:半導體裝置

100:基板

102:介電層

110:閘介電層

120:層間介電層

210:金屬氧化物半導體層

212:第一結晶區

214:第一摻雜區

215:通道區

216:第二摻雜區

218:第二結晶區

220:第一閘極

242:源極

243:第一氧化物層

244:汲極

245:第二氧化物層

TH1:第一通孔

TH2:第二通孔

Claims

一種半導體裝置，包括：一基板；一金屬氧化物半導體層，位於該基板之上，且該金屬氧化物半導體層的材料包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物以及銦鎵鋅錫氧化物中的至少一者，且該金屬氧化物半導體層包括一第一摻雜區、一第二摻雜區、位於該第一摻雜區與該第二摻雜區之間的一通道區、位於第一摻雜區中的一第一結晶區以及位於該第二摻雜區中的一第二結晶區，且該第一結晶區與該第二結晶區的結晶度大於該通道區的結晶度，其中該通道區的載子遷移率為30 cm²/Vs至100 cm²/Vs，且該通道區的銦濃度為25 mol%至40 mol%；一第一閘極，重疊於該金屬氧化物半導體層的該通道區；以及一源極以及一汲極，分別電性連接該第一結晶區與該第二結晶區。
如請求項1所述的半導體裝置，其中該第一結晶區與該第二結晶區中的至少部分晶格沿著相同的方向排列。
如請求項1所述的半導體裝置，其中該第一閘極位於該金屬氧化物半導體層與該基板之間，或該金屬氧化物半導體層位於該第一閘極與該基板之間。
如請求項1所述的半導體裝置，更包括：一第二閘極，其中該金屬氧化物半導體層位於該第一閘極與該第二閘極之間。
如請求項1所述的半導體裝置，其中該通道區為非晶質。
如請求項1所述的半導體裝置，其中該第一結晶區與該第二結晶區的銦濃度大於該通道區的銦濃度。
如請求項1所述的半導體裝置，其中該金屬氧化物半導體層的厚度為100埃至500埃。
如請求項1所述的半導體裝置，其中該源極以及該汲極的材料包括鈦元素。
如請求項1所述的半導體裝置，更包括：一第一氧化物層，位於該源極與該第一結晶區之間；以及一第二氧化物層，位於該汲極與該第二結晶區之間。
如請求項9所述的半導體裝置，其中該第一氧化物層與該第二氧化物層覆蓋該金屬氧化物半導體層的部分側壁。
如請求項1所述的半導體裝置，更包括：一介電層，位於該金屬氧化物半導體層上，且具有重疊於該第一結晶區的一第一通孔以及重疊於該第二結晶區的一第二通孔，其中該源極與該汲極分別填入該第一通孔以及該第二通孔，且其中該第一通孔的底部於該基板上的垂直投影面積小於該第一結晶區於該基板上的垂直投影面積，且該第二通孔的底部於該基板上的垂直投影面積小於該第二結晶區於該基板上的垂直投影面積。
如請求項1所述的半導體裝置，其中該第一結晶區與該第二結晶區分離於該金屬氧化物半導體層的側壁。
如請求項1所述的半導體裝置，其中該第一摻雜區、該第二摻雜區、該第一結晶區以及該第二結晶區的氫濃度大於該通道區的氫濃度。
一種半導體裝置的製造方法，包括：形成一金屬氧化物層於一基板之上，且該金屬氧化物層的材料包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物以及銦鎵鋅錫氧化物中的至少一者；形成一第一閘極，該第一閘極重疊於該金屬氧化物層；對該金屬氧化物層執行一摻雜製程，以形成經摻雜的金屬氧化物層；形成一源極以及一汲極，該源極以及該汲極分別連接該經摻雜的金屬氧化物層；以及對該經摻雜的金屬氧化物層執行一退火製程，以形成金屬氧化物半導體層，其中該金屬氧化物半導體層包括一第一摻雜區、一第二摻雜區、位於該第一摻雜區與該第二摻雜區之間的一通道區、位於第一摻雜區中的一第一結晶區以及位於該第二摻雜區中的一第二結晶區，且該第一結晶區與該第二結晶區的結晶度大於該通道區的結晶度，其中該通道區的載子遷移率為30 cm²/Vs至100 cm²/Vs，且該通道區的銦濃度為25 mol%至40 mol%。
如請求項14所述的半導體裝置的製造方法，其中該退火製程包括在250 ℃至500 ℃的溫度範圍內加熱該經摻雜的金屬氧化物層持續0.5小時至4小時。
如請求項14所述的半導體裝置的製造方法，其中在該退火製程時，該經摻雜的金屬氧化物層中的氧元素與該源極以及該汲極進行反應，以形成一第一氧化物層以及一第二氧化物層，其中該第一氧化物層位於該源極與該第一結晶區之間，且該第二氧化物層位於該汲極與該第二結晶區之間。