JP4220509B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4220509B2
JP4220509B2 JP2005257510A JP2005257510A JP4220509B2 JP 4220509 B2 JP4220509 B2 JP 4220509B2 JP 2005257510 A JP2005257510 A JP 2005257510A JP 2005257510 A JP2005257510 A JP 2005257510A JP 4220509 B2 JP4220509 B2 JP 4220509B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
mis transistor
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005257510A
Other languages
English (en)
Other versions
JP2007073660A (ja
Inventor
俊秀 生田目
勝 門島
裕之 高場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Tokyo Electron Ltd
Original Assignee
Renesas Technology Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Tokyo Electron Ltd filed Critical Renesas Technology Corp
Priority to JP2005257510A priority Critical patent/JP4220509B2/ja
Priority to US11/515,797 priority patent/US7511338B2/en
Publication of JP2007073660A publication Critical patent/JP2007073660A/ja
Priority to US12/219,897 priority patent/US7820503B2/en
Application granted granted Critical
Publication of JP4220509B2 publication Critical patent/JP4220509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、ルテニウム（Ｒｕ）からなるゲート電極を備えたｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタを有する半導体装置に適用して有効な技術に関する。
近年、半導体集積回路を構成するＭＩＳトランジスタの微細化に伴って、ゲート酸化膜の薄膜化が急速に進んでいることから、ＭＩＳトランジスタをＯＮ状態にするためにゲート電極に電圧を印加した際、ゲート酸化膜界面近傍のゲート電極（多結晶シリコン膜）内に生じる空乏化の影響が次第に顕著になり、ゲート酸化膜の膜厚が見かけ上厚くなる結果、ＯＮ電流の確保が難しくなり、トランジスタの動作速度の低下が顕著になってきた。
また、ゲート酸化膜の膜厚が薄くなると、ダイレクトトンネリングと呼ばれる量子効果によって電子がゲート酸化膜中を通り抜けるようになるために、リーク電流が増大する。さらに、ｐチャネル型ＭＩＳトランジスタにおいては、ゲート電極（多結晶シリコン膜）中のホウ素がゲート酸化膜を通じて基板に拡散し、チャンネル領域の不純物濃度を高めるために、しきい値電圧が変動する。
そこで、ゲート絶縁膜材料を酸化シリコンよりも誘電率の高い絶縁材料（高誘電体材料）に置き換えると共に、ゲート電極材料を多結晶シリコン（またはポリサイド）から金属に置き換える検討が進められている。
これは、ゲート絶縁膜を高誘電体膜で構成した場合、酸化シリコン膜厚換算容量が同じであっても、実際の物理膜厚を（高誘電体膜の誘電率/酸化シリコン膜の誘電率）倍だけ厚くできるので、結果としてリーク電流を低減することができるからである。高誘電体材料としては、酸化ハフニウムや酸化ジルコニウムといった種々の金属酸化物が検討されている。また、多結晶シリコンを含まない材料でゲート電極を構成することにより、前述した空乏化の影響によるＯＮ電流の低減や、ゲート電極から基板へのホウ素漏れといった問題も回避することができる。
ゲート電極を金属材料で構成する場合は、ｎチャネル型ＭＩＳトランジスタのゲート電極とｐチャネル型ＭＩＳトランジスタのゲート電極を互いに異なる金属材料で構成し、それぞれの仕事関数を最適化することによってしきい値電圧を制御する必要がある。
例えば特許文献１（特開２０００−２５２３７０号公報）は、ｎチャネル型ＭＩＳトランジスタのゲート電極をジルコニウムまたはハフニウムで構成し、ｐチャネル型ＭＩＳトランジスタのゲート電極を珪化白金、珪化イリジウム、コバルト、ニッケル、ロジウム、パラジウム、レニウムまたは金のいずれかで構成したＣＭＯＳ回路を開示している。
また、特許文献２（特開２００４−１６５５５５号公報）は、ｎチャネル型ＭＩＳトランジスタのゲート電極をチタン、アルミニウム、タンタル、モリブデン、ハフニウムまたはニオブのいずれかで構成し、ｐチャネル型ＭＩＳトランジスタのゲート電極を窒化タンタル、酸化ルテニウム、イリジウム、白金、窒化タングステンまたは窒化モリブデンのいずれかで構成したＣＭＯＳ回路を開示している。
また、特許文献３（特開２００４−１６５３４６号公報）は、ｎチャネル型ＭＩＳトランジスタのゲート電極をアルミニウムで構成し、ｐチャネル型ＭＩＳトランジスタのゲート電極を、アルミニウム中に、アルミニウムよりも仕事関数の大きい金属（例えばコバルト、ニッケル、ルテニウム、イリジウム、白金など）を導入した複合金属で構成したＣＭＯＳ回路を開示している。
非特許文献１(2005 Symposium on VSLI Technology Digest of Technical Papers p230-p231)は、酸化ハフニウムからなるゲート絶縁膜上にルテニウムなどの金属膜からなるゲート電極を形成したＭＩＳＦＥＴを還元性雰囲気でアニール処理すると、ゲート電極の仕事関数が小さくなるという現象を開示している。これは、上記の還元処理によって酸化ハフニウム膜中のＨｆ−Ｏ結合が切断され、酸素欠損濃度が高くなる結果、仕事関数が小さくなるものと考えられている。
特開２０００−２５２３７０号公報 特開２００４−１６５５５５号公報 特開２００４−１６５３４６号公報 2005 Symposium on VSLI Technology Digest of Technical Papers p230-p231
しかしながら、ｎチャネル型ＭＩＳトランジスタのゲート電極と、ｐチャネル型ＭＩＳトランジスタのゲート電極を互いに異なる金属材料で形成する上記の従来技術は、トランジスタの製造工程が非常に複雑になり、工程数も大幅に増加するという欠点がある。
本発明の目的は、金属材料からなるゲート電極を有するｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造工程を簡略化することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、半導体基板の主面の第１領域に第１ゲート電極を有するｎチャネル型ＭＩＳトランジスタを形成し、前記主面の第２領域に、前記第１ゲート電極よりも仕事関数の大きい第２ゲート電極を有するｐチャネル型ＭＩＳトランジスタを形成する半導体装置の製造方法であって、以下の工程を有している。
（ａ）前記半導体基板の主面にゲート絶縁膜を形成する工程と、
（ｂ）前記ゲート絶縁膜上に金属膜を形成した後、前記金属膜をパターニングすることによって、前記第１領域の前記ゲート絶縁膜上に前記第１ゲート電極を形成し、前記第２領域の前記ゲート絶縁膜上に前記第２ゲート電極を形成する工程と、
（ｃ）前記工程（ｂ）の後、酸素を含む雰囲気中で前記半導体基板をアニールすることにより、前記第１および第２ゲート電極中に前記酸素を導入する工程と、
（ｄ）前記工程（ｂ）の後、前記第１領域に、前記ｎチャネル型ＭＩＳトランジスタのソース領域およびドレイン領域を形成する工程と、
（ｅ）前記工程（ｂ）の後、前記第２領域に、前記ｐチャネル型ＭＩＳトランジスタのソース領域およびドレイン領域を形成する工程と、
（ｆ）前記工程（ｃ）〜（ｅ）の後、前記第１および第２領域に、前記第１および第２ゲート電極を覆うように水素バリア膜を形成する工程と、
（ｇ）前記第２領域上の前記水素バリア膜を残すように、前記第１領域の前記水素バリア膜を選択的に除去することにより、前記第２ゲート電極の周囲を前記水素バリア膜で覆う工程と、
（ｈ）前記工程（ｇ）の後、前記第２ゲート電極が前記水素バリア膜で覆われた状態で、水素を含む雰囲気中で前記半導体基板をアニールすることにより、前記第１ゲート電極中の酸素濃度を前記第２ゲート電極中の酸素濃度よりも低くする工程と、
（ｉ）前記工程（ｈ）の後、前記第１および第２領域上に絶縁膜を形成する工程と、
（ｊ）前記工程（ｉ）の後、前記絶縁膜中および前記水素バリア膜中に、前記ｎチャネル型ＭＩＳトランジスタおよび前記ｐチャネル型ＭＩＳトランジスタのそれぞれの前記ソース領域および前記ドレイン領域に接続するコンタクトホールを形成する工程。
上記した手段によれば、ゲート電極を構成する金属膜中の酸素濃度差を利用して、第１ゲート電極の仕事関数と第２ゲート電極の仕事関数を変えるので、仕事関数が互いに異なる２種類の金属材料を使用する場合に比べて製造工程を簡略化することができる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
金属材料からなるゲート電極を有するｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造工程を簡略化することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態によるｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を、図１〜図１０を用いて工程順に説明する。
まず、図１に示すように、例えばｐ型の単結晶シリコンからなる半導体基板（以下、基板という）１の主面に周知のＳＴＩ（Shallow Trench Isolation）技術を用いて素子分離溝２を形成する。次に、基板１のｎチャネル型ＭＩＳトランジスタ形成領域（図の左側。以下、ｎＭＩＳ形成領域という）にホウ素をイオン注入し、ｐチャネル型ＭＩＳトランジスタ形成領域（図の右側。以下、ｐＭＩＳ形成領域という）にリンをイオン注入する。さらに、基板１のｎＭＩＳ形成領域とｐＭＩＳ形成領域とに、ＭＩＳトランジスタのしきい値電圧を調整するための不純物をイオン注入する。続いて、基板１を熱処理し、上記不純物を基板１中に拡散させることによって、基板１の主面にｐ型ウエル３およびｎ型ウエル４を形成する。
次に、図２に示すように、ｐ型ウエル３とｎ型ウエル４のそれぞれの表面に、酸化ハフニウム膜からなるゲート絶縁膜５を形成する。酸化ハフニウム膜は、ＣＶＤ法あるいは原子層制御成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて堆積し、その膜厚は１．５ｎｍ〜４．０ｎｍ程度とする。ゲート絶縁膜５は、酸化ハフニウム以外の高誘電体膜、例えばＨｆ-Ｓｉ-Ｏ膜、Ｈｆ-Ｓｉ-Ｏ-Ｎ膜、Ｈｆ-Ａｌ-Ｏ膜、Ｈｆ-Ａｌ-Ｏ-Ｎ膜などで形成してもよい。また、これらのハフニウム系絶縁膜に酸化タンタル、酸化ニオブ、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化イットリウムなどの酸化物を導入したハフニウム系絶縁膜で形成してもよい。さらに、酸化シリコン膜や酸窒化シリコン膜で形成することも可能であり、酸化シリコン膜や酸窒化シリコン膜の上部に上記したハフニウム系絶縁膜を堆積した積層膜で形成することも可能である。
次に、図３に示すように、基板１上にスパッタリング法を用いてルテニウム膜を堆積した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチングでルテニウム膜をパターニングすることにより、ｐ型ウエル３のゲート絶縁膜５上およびｎ型ウエル４のゲート絶縁膜５上に、それぞれルテニウム膜からなるゲート電極６を形成する。ゲート電極６を構成するルテニウム膜中にはその堆積時に微量の酸素が含まれる。
本発明者は、膜厚が８ｎｍの酸化シリコン膜からなるゲート絶縁膜５上に膜厚が５０ｎｍのルテニウム膜を堆積し、このルテニウム膜をパターニングしてゲート電極６を形成した直後の仕事関数を測定した。このゲート電極６の仕事関数は４．９ｅＶであった。
次に、図４に示すように、ｐ型ウエル３にリンまたはヒ素をイオン注入してｎ−型半導体領域８を形成し、ｎ型ウエル４にホウ素をイオン注入してｐ−型半導体領域９を形成した後、ゲート電極６の側壁にサイドウォールスペーサ１０を形成する。ｎ−型半導体領域８は、ｎチャネル型ＭＩＳトランジスタをＬＤＤ(Lightly Doped Drain)構造にするために形成し、ｐ−型半導体領域９は、ｐチャネル型ＭＩＳトランジスタをＬＤＤ構造にするために形成する。サイドウォールスペーサ１０は、基板１上にＣＶＤ法で酸化シリコン膜を堆積し、続いてこの酸化シリコン膜を異方性エッチングすることによって形成する。
次に、図５に示すように、１％の酸素（Ｏ２）を含む４００℃程度の高温雰囲気中で基板１をアニールすることによって、ゲート電極６（ルテニウム膜）中に酸素を導入する。この酸素アニール処理により、例えば１×１０１９／ｃｍ３以上の酸素を含有するルテニウム膜からなるゲート電極６Ａが得られる。本発明者は、仕事関数が４．９ｅＶのゲート電極６に上記の条件で酸素を導入することによってゲート電極６Ａを形成した。このゲート電極６Ａの仕事関数を測定したところ、５．６ｅＶであった。
次に、図６に示すように、ｐ型ウエル３にリンまたはヒ素をイオン注入し、ｎ型ウエル４にホウ素をイオン注入した後、基板１を熱処理してこれらの不純物を拡散させることにより、ｐ型ウエル３にｎ＋型半導体領域（ソース、ドレイン）１１を形成し、ｎ型ウエル４にｐ＋型半導体領域（ソース、ドレイン）１２を形成する。
なお、ゲート電極６（ルテニウム膜）中に酸素を導入して高酸素濃度のゲート電極６Ａを形成する工程は、ゲート電極６の側壁にサイドウォールスペーサ１０を形成する工程の前であってもよい。また、ｎ＋型半導体領域１１およびｐ＋型半導体領域１２を形成する工程の後であってもよい。
次に、図７に示すように、ｎ型ウエル４上に形成されたゲート電極６Ａの周囲を水素バリア膜１３で覆う。水素バリア膜１３は、ｐチャネル型ＭＩＳトランジスタのゲート電極６Ａ（ルテニウム膜）中に水素（Ｈ２）が導入されるのを防ぐためのバリア膜であり、例えばアルミナ（Ａｌ２Ｏ３）膜などが使用される。ｎ型ウエル４に形成されたゲート電極６Ａの周囲に水素バリア膜１３を形成するには、例えば基板１上にスパッタリング法を用いて膜厚１０ｎｍ程度のアルミナ膜を堆積した後、ｎ型ウエル４の上部をフォトレジスト膜で覆い、ｐ型ウエル３の上部のアルミナ膜をドライエッチングにより除去する。
次に、図８に示すように、４％の水素を含む４００℃程度の高温雰囲気中で基板１をアニールすることによって、ｐ型ウエル３上に形成されたゲート電極６Ａ（ルテニウム膜）中に水素を導入する。このとき、ｎ型ウエル４上に形成されたゲート電極６Ａ（ルテニウム膜）は、水素バリア膜１３で覆われているので、水素が導入されることはない。この水素アニール処理により、ｐ型ウエル３上に形成されたゲート電極６Ａ（ルテニウム膜）中の酸素が水素によって還元され、低酸素濃度（例えば１×１０１８／ｃｍ３以下）のルテニウム膜からなるゲート電極６Ｂが形成される。本発明者は、仕事関数が５．６ｅＶのゲート電極６Ａに上記の条件で水素を導入することによって、低酸素濃度のゲート電極６Ｂを形成した。このゲート電極６Ｂの仕事関数を測定したところ、４．４ｅＶであった。
ここまでの工程により、低酸素濃度で仕事関数が小さい（例えば４．４ｅＶ）ゲート電極６Ｂを有するｎチャネル型ＭＩＳトランジスタ（Ｑｎ）、および高酸素濃度で仕事関数が大きい（例えば５．６ｅＶ）ゲート電極６Ａを有するｐチャネル型ＭＩＳトランジスタ（Ｑｐ）が完成する。
次に、図９に示すように、基板１上にＣＶＤ法で酸化シリコン膜１４を堆積し、化学的機械研磨法でその表面を平坦化した後、フォトレジスト膜をマスクにして酸化シリコン膜１４および水素バリア膜１３をドライエッチングすることにより、ｎ＋型半導体領域（ソース、ドレイン）１１の上部とｐ＋型半導体領域（ソース、ドレイン）１２の上部とにコンタクトホール１６を形成する。
次に、図１０に示すように、コンタクトホール１６の内部にプラグ１７を形成し、続いて酸化シリコン膜１４の上部にメタル配線１８を形成する。プラグ１７を形成するには、コンタクトホール１６の内部を含む酸化シリコン膜１４上にスパッタリング法で窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを堆積し、続いて、酸化シリコン膜１４上のＴｉＮ膜とＷ膜とを化学的機械研磨法で除去する。また、メタル配線１８を形成するには、酸化シリコン膜１４上にスパッタリング法でＷ膜やＡｌ合金膜などの金属膜を堆積した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチングでこの金属膜をパターニングする。
このように、本実施の形態では、まずゲート絶縁膜５上に堆積したルテニウム膜をパターニングすることによって、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のゲート電極６とｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のゲート電極６を同時に形成する。次に、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のゲート電極６とｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のゲート電極６のそれぞれに酸素を導入することによって、これらのゲート電極６を仕事関数が大きいゲート電極６Ａに変換する。その後、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のゲート電極６Ａを水素アニールで選択的に還元することによって、仕事関数の小さいゲート電極６Ｂに変換する。
ルテニウム膜中に含まれる酸素濃度の増減によってゲート電極６を仕事関数が変化する理由としては、酸素濃度の増加によってＲｕ−Ｒｕ結合の一部がＲｕ−Ｏ結合に変化し、酸素濃度の減少によってＲｕ−Ｏ結合がＲｕ−Ｒｕ結合に変化するためであると考えられる。
本実施の形態によれば、仕事関数が互いに異なる２種類の金属材料を使用する場合に比べて少ない製造工程で、仕事関数が異なる２種類のゲート電極６Ａ、６Ｂを形成することができる。
（実施の形態２）
本実施の形態によるｎチャネル型ＭＩＳトランジスタ（Ｑｎ）およびｐチャネル型ＭＩＳトランジスタ（Ｑｐ）の製造方法を、図１１〜図１４を用いて工程順に説明する。
まず、図１１に示すように、基板１の主面に素子分離溝２、ｐ型ウエル３およびｎ型ウエル４を形成した後、ｐ型ウエル３とｎ型ウエル４のそれぞれの表面にゲート絶縁膜５を形成する。続いて、基板１上にスパッタリング法を用いてルテニウム膜を堆積した後、このルテニウム膜をパターニングすることにより、ｐ型ウエル３のゲート絶縁膜５上およびｎ型ウエル４のゲート絶縁膜５上にそれぞれゲート電極６を形成する。ゲート電極６を構成するルテニウム膜中には、その堆積時に微量の酸素が含まれる。
次に、ｐ型ウエル３にｎ−型半導体領域８を形成し、ｎ型ウエル４にｐ−型半導体領域９を形成した後、ゲート電極６の側壁にサイドウォールスペーサ１０を形成する。ここまでの工程は、前記実施の形態１の図１〜図４を用いて説明した工程と同じである。
次に、図１２に示すように、ｐ型ウエル３にリンまたはヒ素をイオン注入してｎ＋型半導体領域（ソース、ドレイン）１１を形成し、ｎ型ウエル４にホウ素をイオン注入してｐ＋型半導体領域（ソース、ドレイン）１２を形成する。続いて、４％の水素を含む４００℃程度の高温雰囲気中で基板１をアニールする。この水素アニールを行うと、ｐ型ウエル３上に形成されたゲート電極６とｎ型ウエル４上に形成されたゲート電極６は、いずれも低酸素濃度（例えば１×１０１８／ｃｍ３以下）のルテニウム膜からなるゲート電極６Ｂに変換される。このゲート電極６Ｂの仕事関数は、例えば４．４ｅＶである。
なお、ゲート電極６（ルテニウム膜）中に水素を導入して低酸素濃度のゲート電極６Ｂを形成する工程は、ゲート電極６の側壁にサイドウォールスペーサ１０を形成する工程の前であってもよい。
次に、図１３に示すように、基板１上にＣＶＤ法で酸化シリコン膜１４を堆積し、化学的機械研磨法でその表面を平坦化することによって、ゲート電極６Ｂの表面を露出させる。なお、上記化学的機械研磨あるいは次に行うイオン注入によるゲート電極６Ｂのダメージを低減するために、あらかじめゲート電極６をルテニウム膜とバリア膜（例えば窒化チタン膜、窒化タンタル（ＴａＮ）膜）との積層膜で構成してもよい。
次に、図１４に示すように、ｎＭＩＳ形成領域の酸化シリコン膜１４上にフォトレジスト膜２０を形成した後、イオン注入法を用いてｎ型ウエル４上のゲート電極６Ｂに酸素を導入する。このとき、ｐ型ウエル３上のゲート電極６Ｂは、フォトレジスト膜２０で覆われているので、酸素が導入されることはない。このイオン注入により、ｎ型ウエル４上に高酸素濃度（例えば１×１０１９／ｃｍ３以上）のルテニウム膜からなるゲート電極６Ａが形成される。
ここまでの工程により、低酸素濃度で仕事関数が小さい（例えば４．４ｅＶ）ゲート電極６Ｂを有するｎチャネル型ＭＩＳトランジスタ（Ｑｎ）、および高酸素濃度で仕事関数が大きい（例えば５．６ｅＶ）ゲート電極６Ａを有するｐチャネル型ＭＩＳトランジスタ（Ｑｐ）が完成する。
このように、本実施の形態では、まずゲート絶縁膜５上に堆積したルテニウム膜をパターニングすることによって、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のゲート電極６とｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のゲート電極６を同時に形成する。次に、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のゲート電極６とｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のゲート電極６のそれぞれに水素を導入することによって、これらのゲート電極６を仕事関数が小さいゲート電極６Ｂに変換する。その後、ｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のゲート電極６Ｂに酸素をイオン注入することによって、仕事関数の大きいゲート電極６Ａに変換する。
本実施の形態によれば、前記実施の形態１と同じように、仕事関数が互いに異なる２種類の金属材料を使用する場合に比べて少ない製造工程で、仕事関数が異なる２種類のゲート電極６Ａ、６Ｂを形成することができる。
また、本実施の形態によれば、酸素雰囲気中でのアニールに代え、酸素のイオン注入によって仕事関数の大きいゲート電極６Ａを形成する。イオン注入法は、アニール法に比べてゲート電極６Ａ中の酸素濃度を高精度に制御できるので、ゲート電極６Ａの仕事関数を高精度に制御できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ゲート電極材料としてルテニウムを使用したが、これに限定されるものではなく、膜中に含まれる酸素濃度の増減によって仕事関数が変化する他の金属、例えばイリジウム（Ｉｒ）を使用することもできる。
本発明は、金属ゲート電極を備えたｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタを有する半導体装置に適用することができる。
本発明の一実施の形態であるｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図１に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図２に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図３に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図４に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図５に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図６に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図７に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図８に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図９に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 本発明の他の実施の形態であるｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図１１に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図１２に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。 図１３に続くｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造方法を示す半導体基板の断面図である。
符号の説明
１ 半導体基板
２ 素子分離溝
３ ｐ型ウエル
４ ｎ型ウエル
５ ゲート絶縁膜
６、６Ａ、６Ｂ ゲート電極
８ ｎ−型半導体領域
９ ｐ−型半導体領域
１０ サイドウォールスペーサ
１１ ｎ＋型半導体領域（ソース、ドレイン）
１２ ｐ＋型半導体領域（ソース、ドレイン）
１３ 水素バリア膜
１４ 酸化シリコン膜
１６ コンタクトホール
１７ プラグ
１８ メタル配線
２０ フォトレジスト膜
Ｑｎ ｎチャネル型ＭＩＳトランジスタ
Ｑｐ ｐチャネル型ＭＩＳトランジスタ

Claims (7)

  1. 半導体基板の主面の第１領域に第１ゲート電極を有するｎチャネル型ＭＩＳトランジスタを形成し、
    前記主面の第２領域に、前記第１ゲート電極よりも仕事関数の大きい第２ゲート電極を有するｐチャネル型ＭＩＳトランジスタを形成する半導体装置の製造方法であって、
    （ａ）前記半導体基板の主面にゲート絶縁膜を形成する工程と、
    （ｂ）前記ゲート絶縁膜上に金属膜を形成した後、前記金属膜をパターニングすることによって、前記第１領域の前記ゲート絶縁膜上に前記第１ゲート電極を形成し、前記第２領域の前記ゲート絶縁膜上に前記第２ゲート電極を形成する工程と、
    （ｃ）前記工程（ｂ）の後、酸素を含む雰囲気中で前記半導体基板をアニールすることにより、前記第１および第２ゲート電極中に前記酸素を導入する工程と、
    （ｄ）前記工程（ｂ）の後、前記第１領域に、前記ｎチャネル型ＭＩＳトランジスタのソース領域およびドレイン領域を形成する工程と、
    （ｅ）前記工程（ｂ）の後、前記第２領域に、前記ｐチャネル型ＭＩＳトランジスタのソース領域およびドレイン領域を形成する工程と、
    （ｆ）前記工程（ｃ）〜（ｅ）の後、前記第１および第２領域に、前記第１および第２ゲート電極を覆うように水素バリア膜を形成する工程と、
    （ｇ）前記第２領域上の前記水素バリア膜を残すように、前記第１領域の前記水素バリア膜を選択的に除去することにより、前記第２ゲート電極の周囲を前記水素バリア膜で覆う工程と、
    （ｈ）前記工程（ｇ）の後、前記第２ゲート電極が前記水素バリア膜で覆われた状態で、水素を含む雰囲気中で前記半導体基板をアニールすることにより、前記第１ゲート電極中の酸素濃度を前記第２ゲート電極中の酸素濃度よりも低くする工程と、
    （ｉ）前記工程（ｈ）の後、前記第１および第２領域上に絶縁膜を形成する工程と、
    （ｊ）前記工程（ｉ）の後、前記絶縁膜中および前記水素バリア膜中に、前記ｎチャネル型ＭＩＳトランジスタおよび前記ｐチャネル型ＭＩＳトランジスタのそれぞれの前記ソース領域および前記ドレイン領域に接続するコンタクトホールを形成する工程と、
    を有する半導体装置の製造方法。
  2. 前記金属膜は、ルテニウム膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１ゲート電極を構成するルテニウム中の酸素濃度は、１×１０１８／ｃｍ３以下であり、前記第２ゲート電極を構成するルテニウム中の酸素濃度は、１×１０１９／ｃｍ３以上であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記金属膜は、イリジウム膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記ゲート絶縁膜は、Ｈｆ-Ｏ、Ｈｆ-Ｓｉ-Ｏ、Ｈｆ-Ｓｉ-Ｏ-Ｎ、Ｈｆ-Ａｌ-ＯおよびＨｆ-Ａｌ-Ｏ-Ｎからなる群より選択された少なくとも一種のハフニウム酸化物を主体として含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記工程（ａ）における前記ゲート絶縁膜を形成する工程は、
    （ａ１）前記半導体基板上に酸化シリコン膜または酸窒化シリコン膜を形成する工程と、
    （ａ２）前記工程（ａ１）の後、前記酸化シリコン膜上または前記酸窒化シリコン膜上に前記ハフニウム酸化物を形成する工程と、
    を有することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記水素バリア膜は、アルミナ膜からなることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
JP2005257510A 2005-09-06 2005-09-06 半導体装置の製造方法 Active JP4220509B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005257510A JP4220509B2 (ja) 2005-09-06 2005-09-06 半導体装置の製造方法
US11/515,797 US7511338B2 (en) 2005-09-06 2006-09-06 Semiconductor device and manufacturing method of the same
US12/219,897 US7820503B2 (en) 2005-09-06 2008-07-30 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005257510A JP4220509B2 (ja) 2005-09-06 2005-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007073660A JP2007073660A (ja) 2007-03-22
JP4220509B2 true JP4220509B2 (ja) 2009-02-04

Family

ID=37934868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005257510A Active JP4220509B2 (ja) 2005-09-06 2005-09-06 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7511338B2 (ja)
JP (1) JP4220509B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528727B2 (ja) * 2006-01-23 2010-08-18 株式会社東芝 半導体装置の製造方法
US20080237743A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Integration Scheme for Dual Work Function Metal Gates
US20080272437A1 (en) * 2007-05-01 2008-11-06 Doris Bruce B Threshold Adjustment for High-K Gate Dielectric CMOS
US7691693B2 (en) * 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
EP2237320B1 (en) * 2007-12-07 2014-03-19 National Institute for Materials Science Metal electrode and semiconductor element using the same
JP5676111B2 (ja) * 2008-02-13 2015-02-25 日本電気株式会社 半導体装置及びその製造方法
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
US8268689B2 (en) * 2010-08-23 2012-09-18 International Business Machines Corporation Multiple threshold voltages in field effect transistor devices
CN106531618B (zh) * 2015-09-15 2021-05-18 联华电子股份有限公司 具有金属栅极结构的半导体元件的功函数调整方法
CN107393868B (zh) * 2016-05-13 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264264B2 (ja) 1999-03-01 2002-03-11 日本電気株式会社 相補型集積回路とその製造方法
JP2003273350A (ja) 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
US6891233B2 (en) * 2002-08-26 2005-05-10 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
JP4300017B2 (ja) 2002-11-12 2009-07-22 富士通株式会社 半導体装置の製造方法
JP2004165555A (ja) 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004356439A (ja) 2003-05-29 2004-12-16 Toshiba Corp 半導体装置
JP2005051140A (ja) 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7820503B2 (en) 2010-10-26
US20070096157A1 (en) 2007-05-03
US20080293229A1 (en) 2008-11-27
US7511338B2 (en) 2009-03-31
JP2007073660A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4220509B2 (ja) 半導体装置の製造方法
US7947591B2 (en) Semiconductor devices with dual-metal gate structures and fabrication methods thereof
US7323381B2 (en) Semiconductor device and manufacturing method thereof
TWI449132B (zh) Manufacturing method of semiconductor device
JP2008300869A (ja) デュアルゲートを有するｃｍｏｓ型半導体装置形成方法
JP2008060538A (ja) 半導体装置およびその製造方法
US7859059B2 (en) Semiconductor device and method for manufacturing same
JP2009111235A (ja) 半導体装置およびその製造方法
JPWO2009072421A1 (ja) Ｃｍｏｓ半導体装置およびその製造方法
US20060071282A1 (en) Semiconductor device and manufacturing method thereof
JP5559567B2 (ja) 半導体装置
JP2007251030A (ja) 半導体装置の製造方法および半導体装置
US20060091474A1 (en) Semiconductor device and manufacturing method thereof
US8207584B2 (en) Semiconductor device and manufacturing method of the same
JP2009267180A (ja) 半導体装置
WO2011077536A1 (ja) 半導体装置およびその製造方法
JP4287421B2 (ja) 半導体装置の製造方法
JP2006344713A (ja) 半導体装置およびその製造方法
JP2006156807A (ja) 半導体装置およびその製造方法
US20070257320A1 (en) Semiconductor device and manufacturing method thereof
JP2011003664A (ja) 半導体装置およびその製造方法
JP2007134650A (ja) 半導体装置及びその製造方法
JP2006013270A (ja) 半導体装置およびその製造方法
JP2005294799A (ja) 半導体装置およびその製造方法
TWI509702B (zh) 具有金屬閘極之電晶體及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4220509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250