TW202324540A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202324540A TW202324540A TW111120152A TW111120152A TW202324540A TW 202324540 A TW202324540 A TW 202324540A TW 111120152 A TW111120152 A TW 111120152A TW 111120152 A TW111120152 A TW 111120152A TW 202324540 A TW202324540 A TW 202324540A
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- layer
- drain
- region
- metal oxide
- Prior art date
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Ceramic Capacitors (AREA)
- Formation Of Insulating Films (AREA)
- Confectionery (AREA)
- Glass Compositions (AREA)
- External Artificial Organs (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Memories (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
一種半導體裝置及其製造方法。半導體裝置包括基板、第一氧化物層、絕緣圖案、金屬氧化物層、閘介電層、閘極、源極以及汲極。第一氧化物層位於基板之上。絕緣圖案位於第一氧化物層上,且包括氮化矽層以及第二氧化物層。氮化矽層位於第一氧化物層與第二氧化物層之間。金屬氧化物層接觸第一氧化物層的上表面、絕緣圖案的側壁以及絕緣圖案的上表面。閘介電層位於金屬氧化物層上。閘極位於閘介電層上。部分絕緣圖案位於閘極與基板之間。源極以及汲極電性連接金屬氧化物層。
Description
本發明是有關於一種半導體裝置及其製造方法。
目前,常見的薄膜電晶體通常以非晶矽半導體作為通道,其中非晶矽半導體由於製程簡單且成本低廉,因此以廣泛的應用於各種薄膜電晶體中。
隨著顯示技術的進步,顯示面板的解析度逐年提升。為了使畫素電路中的薄膜電晶體縮小,許多廠商致力於研發新的半導體材料,例如金屬氧化物半導體材料。在金屬氧化物半導體材料中,氧化銦鎵鋅(indium gallium zinc oxide,IGZO)同時具有面積小以及電子遷移率高的優點,因此被視為一種重要的新型半導體材料。
本發明提供一種半導體裝置及其製造方法,能改善汲極處的熱載子效應,藉此提升可靠度。
本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、第一氧化物層、絕緣圖案、金屬氧化物層、閘介電層、閘極、源極以及汲極。第一氧化物層位於基板之上。絕緣圖案位於第一氧化物層上,且包括氮化矽層以及第二氧化物層。氮化矽層位於第一氧化物層與第二氧化物層之間。金屬氧化物層接觸第一氧化物層的上表面、絕緣圖案的側壁以及絕緣圖案的上表面。閘介電層位於金屬氧化物層上。閘極位於閘介電層上。部分絕緣圖案位於閘極與基板之間。源極以及汲極電性連接金屬氧化物層。
本發明的至少一實施例提供一種半導體裝置的製造方法,包括:形成第一氧化物層於基板之上;形成絕緣圖案於第一氧化物層上,且絕緣圖案包括氮化矽層以及第二氧化物層,其中氮化矽層位於第一氧化物層與第二氧化物層之間;形成金屬氧化物層於第一氧化物層的上表面、絕緣圖案的側壁以及絕緣圖案的上表面上;形成閘介電層於金屬氧化物層上;形成閘極於閘介電層上,其中部分絕緣圖案位於閘極與基板之間;形成電性連接金屬氧化物層的源極以及汲極。
本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、汲極、絕緣圖案、金屬氧化物層、閘介電層、閘極以及源極。汲極位於基板之上。絕緣圖案位於汲極之上,且汲極位於絕緣圖案的第一接觸孔下方。金屬氧化物層位於絕緣圖案上,且填入第一接觸孔中。金屬氧化物層接觸絕緣圖案的上表面、絕緣圖案的第一接觸孔的側壁以及汲極。閘介電層位於金屬氧化物層上。閘極位於閘介電層上。源極電性連接金屬氧化物層。
本發明的至少一實施例提供一種半導體裝置的製造方法,包括形成汲極於基板之上;形成毯覆於汲極上的氮化矽層;形成毯覆於氮化矽層上的氧化物層;對氮化矽層以及氧化物層執行第一圖案化製程,以形成第一接觸孔以及開口,其中第一接觸孔穿過氧化物層以及氮化矽層,且開口穿過氧化物層且不穿過氮化矽層;形成金屬氧化物層於氮化矽層以及氧化物層上,且金屬氧化物層填入第一接觸孔中,並接觸氧化物層的上表面、第一接觸孔的側壁以及汲極;形成閘介電層於金屬氧化物層上;形成閘極於閘介電層上;形成電性連接金屬氧化物層的源極。
圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖1B是圖1A的線a-a’的剖面示意圖。
請參考圖1A與圖1B,半導體裝置10A包括基板100、第一氧化物層110、絕緣圖案120、金屬氧化物層OS、閘介電層130、閘極G、源極S以及汲極D,其中絕緣圖案120包括氮化矽層122以及第二氧化物層124。在本實施例中,半導體裝置10A還包括層間介電層140。為了方便說明,圖1A繪示了金屬氧化物層OS、氮化矽層122、閘極G、源極S以及汲極D,並省略繪示其他構件。
基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時,則在基板100上覆蓋一層絕緣層(未繪示),以避免短路問題。在一些實施例中,基板100為軟性基板,且基板100的材料例如為聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚二甲酸乙二醇酯(polyethylene naphthalate, PEN)、聚酯(polyester, PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate, PMMA)、聚碳酸酯(polycarbonate, PC)、聚醯亞胺(polyimide, PI)或金屬軟板(Metal Foil)或其他可撓性材質。
第一氧化物層110位於基板100之上。在一些實施例中,第一氧化物層110例如包括氧化矽、氮氧化矽、氧化鋁或其他合適的材料。在一些實施例中,第一氧化物層110的厚度t1為500埃至3000埃。
絕緣圖案120位於第一氧化物層110上,且包括氮化矽層122以及第二氧化物層124。在一些實施例中,氮化矽層122中包含氫元素。在一些實施例中,氮化矽層122的厚度t2為100埃至1500埃。第二氧化物層124位於氮化矽層122上,且氮化矽層122位於第一氧化物層110與第二氧化物層124之間。第二氧化物層124例如包括氧化矽、氮氧化矽、氧化鋁或其他合適的材料。在一些實施例中,第一氧化物層110與第二氧化物層124皆為氧化矽或氮氧化矽,且第一氧化物層110的氧濃度大於第二氧化物層124的氧濃度。舉例來說,第一氧化物層110包括SiOx,第二氧化物層124包括SiOy,且x大於y。在一些實施例中,第二氧化物層124的厚度t3為100埃至1500埃。
金屬氧化物層OS位於第一氧化物層110以及絕緣圖案120上。金屬氧化物層OS接觸第一氧化物層110的上表面ts1、絕緣圖案120的側壁sw以及絕緣圖案120的上表面ts2。在一些實施例中,絕緣圖案120的側壁sw包括氮化矽層122以及第二氧化物層124,且金屬氧化物層OS在側壁sw的位置接觸氮化矽層122以及第二氧化物層124。
金屬氧化物層OS包括源極區sr、汲極區dr以及位於源極區sr與汲極區dr之間的通道區ch。源極區sr與汲極區dr經摻雜而具有低於通道區ch的電阻率。在本實施例中,源極區sr接觸第一氧化物層110的上表面ts1,通道區ch接觸第一氧化物層110的上表面ts1以及絕緣圖案120的側壁sw,且汲極區dr接觸絕緣圖案120的上表面ts2。在一些實施例中,源極區sr與基板100之間的距離小於汲極區dr與基板100之間的距離。在一些實施例中,汲極區dr的底面與源極區sr的底面之間具有高度差HD,高度差HD例如約等於絕緣圖案120的厚度。在本實施例中,通道區ch連接汲極區dr的部分沿著垂直方向(法線方向ND)延伸,可減少金屬氧化物層OS在靠近汲極D處因橫向電場而產生的熱載子效應。
在一些實施例中,由於汲極區dr位於包含氫元素的氮化矽層122之上,汲極區dr的氫濃度大於源極區sr的氫濃度。因此,汲極區dr的氫電阻率低於源極區sr的電阻率。
在一些實施例中,金屬氧化物層OS的材料包括氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化鋁鋅錫(AZTO)、氧化銦鎢鋅(IWZO)等四元金屬化合物或包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之任三者的三元金屬構成的氧化物。
閘介電層130位於金屬氧化物層OS上。閘介電層130例如包括氧化矽、氮氧化矽、氧化鋁、氧化鉿或其他合適的材料。在一些實施例中,閘介電層130的厚度t4為500埃至3000埃。
閘極G位於閘介電層130上。部分絕緣圖案120位於閘極G與基板100之間。在本實施例中,在基板100的頂面的法線方向ND上,部分閘極G重疊於絕緣圖案120,且另一部分閘極G未重疊於絕緣圖案120。在本實施例中,汲極區dr延伸至閘極G與基板100之間。部分閘極G重疊於汲極區dr,且另一部分重疊於通道區ch。
在一些實施例中,閘極G的材料可包括金屬,例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅或上述金屬的任意組合之合金或上述金屬及/或合金之疊層,但本發明不以此為限。閘極G也可以使用其他導電材料,例如:金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。
層間介電層140設置於閘介電層130上。層間介電層140覆蓋閘極G。在一些實施例中,層間介電層140的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁或其他絕緣材料。
汲極D與源極S設置於層間介電層140上。在法線方向ND上,汲極D重疊於絕緣圖案120,而源極S未重疊於絕緣圖案120。汲極D與源極S透過層間介電層140中的第一接觸孔V1與第二接觸孔V2而分別電性連接至金屬氧化物層OS的汲極區dr與源極區sr。在一些實施例中,汲極D與源極S的材料可包括金屬,例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅或上述金屬的任意組合之合金或上述金屬及/或合金之疊層,但本發明不以此為限。汲極D與源極S也可以使用其他導電材料,例如:金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。
圖2A至圖2E是圖1A與圖1B的半導體裝置10A的製造方法的剖面示意圖。
請參考圖2A,形成第一氧化物層110於基板100之上。接著,形成絕緣圖案120於第一氧化物層110上。在一些實施例中,形成絕緣圖案120的方法包括,形成毯覆於第一氧化物層110上的氮化矽材料層。接著,形成毯覆於氮化矽材料層上的氧化物材料層。然後藉由微影蝕刻製程圖案化氧化物材料層以及氮化矽材料層以形成氮化矽層122以及第二氧化物層124。在一些實施例中,形成氧化物材料層以及氮化矽材料層的方法包括化學氣相沉積或電漿增強化學氣相沉積,且形成氮化矽材料層時所用的氣體包括矽甲烷(SiH
4)、氮氣(N
2)、氨氣(NH
3)以及其他合適的氣體,因此,氮化矽層122中包括氫元素。
請參考圖2B,形成金屬氧化物OS’於第一氧化物層110的上表面ts1、絕緣圖案120的側壁sw以及絕緣圖案120的上表面ts2上。在本實施例中,第一氧化物層110的上表面ts1與絕緣圖案120的上表面ts2之間具有斷差,且金屬氧化物OS’覆蓋第一氧化物層110的上表面ts1與絕緣圖案120的上表面ts2之間的斷差位置。
在一些實施例中,第一氧化物層110具有儲存氧元素的功能。在沉積金屬氧化物OS’時,部分氧元素擴散至第一氧化物層110中。此時,第一氧化物層110具有相對較高的氧濃度。然而,由於絕緣圖案120的第二氧化物層124的儲存氧元素的能力較差,因此,第二氧化物層124具有相對較低的氧濃度。
形成閘介電層130於金屬氧化物層OS’上。在一些實施例中,在沉積閘介電層130時會對金屬氧化物層OS’加熱,使金屬氧化物層OS’中的氧擴散出去,例如擴散至第一氧化物層110或閘介電層130中,並於金屬氧化物層OS’中產生氧空缺,使金屬氧化物層OS’的電阻率下降。由於第二氧化物層124的儲存氧元素的能力較差,因此,位於第二氧化物層124上方的金屬氧化物層OS’中的氧較不容易向下擴散至第二氧化物層124中。此外,在一些實施例中,氮化矽層122的氫會向上擴散至位於第二氧化物層124上方的金屬氧化物層OS’中,進一步降低第二氧化物層124上方之金屬氧化物層OS’的電阻率。
請參考圖2C,在一些實施例中,在沉積閘介電層130之後,進行退火製程,以使第一氧化物層110與閘介電層130中儲存的氧元素擴散至金屬氧化物層OS’中。氧元素與金屬氧化物層OS’的氧空缺結合,使金屬氧化物層OS’的電阻率上升,例如電阻率從約1E+4 ohm/sq提升至1E+8 ohm/sq以上。
在一些實施例中,由於第一氧化物層110中儲存的氧元素較第二氧化物層124中儲存的氧元素多,較多的氧元素會擴散至位於第一氧化物層110上之部分金屬氧化物層OS’,使位於第一氧化物層110上之部分金屬氧化物層OS’的氧濃度提升較多,而位於第二氧化物層124上之另一部分金屬氧化物層OS’的氧濃度則相對提升較少。換句話說,在形成退火製程之後,位於第一氧化物層110上之部分金屬氧化物層OS’的電阻率會高於位於第二氧化物層124上之另一部分金屬氧化物層OS’的電阻率。
請參考圖2D,形成閘極G於閘介電層130上。接著,以閘極G為遮罩,對金屬氧化物層OS’執行摻雜製程P,以於金屬氧化物層OS’中形成源極區sr、汲極區dr以及位於源極區sr與汲極區dr之間的通道區ch。在一些實施例中,摻雜製程P例如為氫電漿摻雜製程或其他合適的製程。
在一些實施例中,氮化矽層122中的氫元素可以維持金屬氧化物層OS的汲極區dr的氫濃度,使汲極區dr中的氫不容易在後續製程中逸散。此外,在一些實施例中,氮化矽層122中的氫元素擴散至汲極區dr中,使汲極區dr的氫濃度大於源極區sr的氫濃度。另外,由於部分氮化矽層122位於閘極G與基板100之間,部分重疊於閘極G的金屬氧化物層OS’/OS亦會被氫元素所摻雜,使部分重疊於閘極G的金屬氧化物層OS’/OS轉變為汲極區dr,進一步減少閘極G邊緣處的電場所產生的熱載子效應。在一些實施例中,重疊於閘極G的汲極區dr與未重疊於閘極G的汲極區dr具有不同的氫濃度,其中未重疊於閘極G的汲極區dr的氫濃度大於重疊於閘極G的汲極區dr的汲極區dr的氫濃度。
請參考圖2E,形成層間介電層140於閘介電層130上。層間介電層140包覆閘極G。
接著,執行一次或多次蝕刻製程以形成穿過層間介電層140以及閘介電層130的第一接觸孔V1以及第二接觸孔V2。第一接觸孔V1以及第二接觸孔V2重疊並暴露出金屬氧化物層OS的汲極區dr以及源極區sr。
最後請回到圖1,形成汲極D以及源極S於層間介電層140上,且形成汲極D以及源極S於第一接觸孔V1以及第二接觸孔V2中。汲極D以及源極S分別連接至金屬氧化物層OS的汲極區dr以及源極區sr。至此,半導體裝置10A大致完成。
基於上述,絕緣圖案120中的氮化矽層122可以改善金屬氧化物層OS中的氫元素在加熱製程中出現逸散的問題,甚至可以對金屬氧化物層OS提供額外氫元素。因此,絕緣圖案120中的氮化矽層122可以避免金屬氧化物層OS的汲極區dr因為氫元素逸散而導致電阻率上升,進而改善靠近汲極D處的熱載子效應。
圖3A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖3B是圖3A的線a-a’的剖面示意圖。在此必須說明的是,圖3A和圖3B的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容,其中採用相同或近似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,在此不贅述。
圖3A和圖3B的半導體裝置10B與圖1A和圖1B的半導體裝置10A的主要差異在於:半導體裝置10B的絕緣圖案120的氮化矽層122未延伸至於閘極G下方。
請參考圖3A與圖3B,在本實施例中,氮化矽層122在法線方向ND上不重疊於閘極G。金屬氧化物層OS的汲極區dr未延伸至於閘極G下方。
在本實施例中,絕緣圖案120的側壁sw僅包括第二氧化物層124,且金屬氧化物層OS未直接接觸氮化矽層122。
另外,在本實施例中,絕緣圖案120的氮化矽層122與第二氧化物層124包括不同的形狀。氮化矽層122與第二氧化物層124是由不同次微影蝕刻製程所定義。
基於上述,絕緣圖案120中的氮化矽層122可以改善金屬氧化物層OS中的氫元素在加熱製程中出現逸散的問題,甚至可以對金屬氧化物層OS提供額外氫元素。因此,絕緣圖案120中的氮化矽層122可以避免金屬氧化物層OS的汲極區dr因為氫元素逸散而導致電阻率上升,進而改善靠近汲極D處的熱載子效應。
圖4A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖4B是圖4A的線a-a’的剖面示意圖。
請參考圖4A與圖4B,半導體裝置10C包括基板100、汲極D、絕緣圖案120、金屬氧化物層OS、閘介電層130、閘極G以及源極S,其中絕緣圖案120包括氮化矽層122以及第二氧化物層124。在本實施例中,半導體裝置10C還包括散熱結構HDF、層間介電層140以及連接電極T。為了方便說明,圖4A繪示了散熱結構HDF、汲極D、金屬氧化物層OS、閘極G、源極S以及連接電極T,並省略繪示其他構件。
散熱結構HDF位於基板100之上。在本實施例中,散熱結構HDF直接形成於基板100上,但本發明不以此為限。在其他實施例中,散熱結構HDF與基板100之間還夾有其他緩衝層,例如氧化矽、氮化矽、氮氧化矽或其他絕緣材料。在一些實施例中,散熱結構HDF為導熱絕緣材料,例如氮化鋁、氧化鋁或其他的材料。在一些實施例中,散熱結構HDF的導熱係數大於2 W·m
- 1℃
- 1。散熱結構HDF的厚度可以依照實際需求而進行調整。
汲極D位於基板100之上。在本實施例中,汲極D直接形成於散熱結構HDF上。散熱結構HDF位於汲極D與基板100之間,且熱連接汲極D。汲極D垂直投影於基板100的面積小於散熱結構HDF垂直投影於基板100的面積。
絕緣圖案120位於汲極D之上。絕緣圖案120包括氮化矽層122以及第二氧化物層124。在一些實施例中,氮化矽層122中包含氫元素。在一些實施例中,氮化矽層122的厚度t2為30奈米至300奈米。第二氧化物層124位於氮化矽層122上,且氮化矽層122位於第二氧化物層124與基板100之間。第二氧化物層124包括氧化矽、氮氧化矽、氧化鋁或其他絕緣材料。在一些實施例中,第二氧化物層124的厚度t3為50奈米至200奈米。
絕緣圖案120具有第一接觸孔V1以及第二接觸孔V2。第一接觸孔V1的側壁sw1a、sw1b包括氮化矽層122以及第二氧化物層124。第二接觸孔V2的側壁sw2包括第二氧化物層124。汲極D位於絕緣圖案120的第一接觸孔V1以及第二接觸孔V2下方。在本實施例中,絕緣圖案120的第二氧化物層124具有開口OP,且第二接觸孔V2穿過開口OP底部的氮化矽層122。在一些實施例中,開口OP的寬度大於第二接觸孔V2的寬度。
金屬氧化物層OS位於絕緣圖案120上,且填入第一接觸孔V1中。金屬氧化物層OS接觸絕緣圖案120的上表面ts2、絕緣圖案120的第一接觸孔V1的側壁sw1a、sw1b以及汲極D。在本實施例中,金屬氧化物層OS接觸氮化矽層122以及氧化物層124。
金屬氧化物層OS包括依序連接的源極區sr、通道區ch、氫濃度漸變區h以及汲極區dr。通道區ch連接於氫濃度漸變區h與源極區sr之間。氫濃度漸變區h連接於通道區ch與汲極區dr之間。源極區sr、氫濃度漸變區h以及汲極區dr經摻雜而具有低於通道區ch的電阻率。在本實施例中,汲極D的電阻率低於源極區sr以及汲極區dr的電阻率,源極區sr以及汲極區dr的電阻率低於氫濃度漸變區h的電阻率,且氫濃度漸變區h的電阻率低於通道區ch的電阻率。
源極區sr接觸第二氧化物層124的上表面ts2。通道區ch接觸上表面ts2以及側壁sw1a處的第二氧化物層124。氫濃度漸變區h接觸側壁sw1a處的氮化矽層122以及汲極D的上表面。汲極區dr電性連接汲極D,並接觸汲極D的上表面、側壁sw1b處的氮化矽層122以及側壁sw1b處的第二氧化物層124。在本實施例中,汲極區dr的底面與源極區sr的底面之間具有高度差HD,高度差HD例如約等於第一接觸孔V1的深度。在本實施例中,部分通道區ch沿著第一接觸孔V1的側壁sw1a延伸。
在一些實施例中,氮化矽層122中的氫元素或擴散至氫濃度漸變區h。在一些實施例中,汲極區dr以及源極區sr經由氫電漿處理而具有大於氫濃度漸變區h的氫濃度。在一些實施例中,由於部分汲極區dr接觸側壁sw1b處的氮化矽層122,因此,汲極區dr的氫濃度大於源極區sr的氫濃度。
在一些實施例中,金屬氧化物層OS的材料包括氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化鋁鋅錫(AZTO)、氧化銦鎢鋅(IWZO)等四元金屬化合物或包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之任三者的三元金屬構成的氧化物。
閘介電層130位於金屬氧化物層OS上。閘介電層130例如包括氧化矽、氮氧化矽、氧化鋁、氧化鉿或其他合適的材料。在一些實施例中,閘介電層130的厚度t4為50奈米至200奈米。部分閘介電層130填入第一接觸孔V1中以及開口OP中。
閘極G位於閘介電層130上。部分絕緣圖案120位於閘極G與基板100之間。汲極D延伸至閘極G與基板100之間。在本實施例中,在基板的頂面的法線方向ND上,部分閘極G重疊於絕緣圖案120,且另一部分閘極G未重疊於絕緣圖案120。在本實施例中,部分閘極G重疊於氫濃度漸變區h,且另一部分重疊於通道區ch。在本實施例中,部分閘極G填入第一接觸孔V1中。
間介電層140設置於閘介電層130上。層間介電層140覆蓋閘極G。在一些實施例中,層間介電層140的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁或其他絕緣材料。部分層間介電層140填入第一接觸孔V1中以及開口OP中。
連接電極T與源極S設置於層間介電層140上。連接電極T與源極S透過層間介電層140、閘介電層130以及絕緣圖案120中的第二接觸孔V2與層間介電層140以及閘介電層130中的第三接觸孔V3而分別電性連接至汲極D與金屬氧化物層OS的源極區sr。在本實施例中,第二接觸孔V2的側壁sw2包括層間介電層140、閘介電層130以及氮化矽層122,第三接觸孔V3的側壁包括層間介電層140以及閘介電層130。
圖5A至10A是圖4A與圖4B的半導體裝置10C的製造方法的上視示意圖。圖5B至10B分別是圖5A至圖10A的線a-a’的剖面示意圖。
請參考圖5A至圖6A以及圖5B至圖6B,形成散熱結構HDF以及汲極D於基板100之上。形成包括第一接觸孔V1的絕緣圖案120於汲極D之上。汲極D位於第一接觸孔V1下方,且被第一接觸孔V1所暴露。
形成包括第一接觸孔V1的絕緣圖案120的方法包括:形成毯覆於汲極D上的氮化矽層122;形成毯覆於氮化矽層122上的第二氧化物層124;接著,對氮化矽層122以及第二氧化物層124執行第一圖案化製程,以形成第一接觸孔V1以及開口OP,其中第一接觸孔V1穿過氮化矽層122以及第二氧化物層124,且開口OP穿過第二氧化物層124且不穿過氮化矽層122。第一接觸孔V1暴露出汲極D,開口OP暴露出氮化矽層122。
舉例來說,第一圖案化製程包括:於第二氧化物層124上形成圖化的光阻層PR,其中圖化的光阻層PR包括厚度不同的部分;接著,以圖化的光阻層PR為罩幕蝕刻氮化矽層122以及第二氧化物層124。圖化的光阻層PR中厚度較薄的部分對應開口OP的位置,而圖化的光阻層PR的開口對應第一接觸孔V1的位置。在本實施例中,第一圖案化製程例如包括半色調掩模(Half-tone Mask)製程。
請參考圖7A與圖7B,移除圖化的光阻層PR。接著,形成金屬氧化物層OS’於氮化矽層122以及氧化物層124上,且金屬氧化物層OS’填入第一接觸孔V1中,並接觸氧化物層124的上表面ts2、第一接觸孔V1的側壁sw1a、sw1b以及汲極D。
在一些實施例中,形成金屬氧化物層OS’的方法包括:首先,形成毯覆於氮化矽層122、氧化物層124以及汲極D上的半導體材料層(未繪出);接著,於半導體材料層(未繪出)上形成圖案化的光阻層;然後,以圖案化的光阻層為罩幕蝕刻半導體材料層(未繪出)以形成金屬氧化物層OS’;最後,移除圖案化的光阻層。在本實施例中,由於開口OP處的汲極D被氮化矽層122所覆蓋,因此在形成半導體材料層(未繪出)時,半導體材料層(未繪出)不會直接透過開口OP而接觸汲極D,進而避免開口OP下方的汲極D在蝕刻半導體材料層(未繪出)時受損。
請參考圖8A與圖8B,形成閘介電層130於金屬氧化物層OS’上。形成閘極G於閘介電層130上。
以閘極G為遮罩,對金屬氧化物層OS’執行摻雜製程P,以於金屬氧化物層OS’中形成源極區sr、汲極區dr、氫濃度漸變區h以及通道區ch。通道區ch連接於源極區sr與氫濃度漸變區h之間。氫濃度漸變區h連接於通道區ch與汲極區dr之間。氫濃度漸變區h以及通道區ch重疊於閘極G。在一些實施例中,摻雜製程P例如為氫電漿摻雜製程或其他合適的製程。
在一些實施例中,氮化矽層122中的氫元素擴散至金屬氧化物層OS’/OS中。然而,由於源極區sr以及汲極區dr直接接受摻雜製程P的氫元素摻雜,源極區sr以及汲極區dr的氫濃度大於氫濃度漸變區h的氫濃度。因此,源極區sr以及汲極區dr的電阻率低於氫濃度漸變區h的電阻率,且氫濃度漸變區h的電阻率低於通道區ch的電阻率。藉由氫濃度漸變區h的設置可以減少閘極G邊緣處的電場所產生的熱載子效應。
請參考圖9A與圖9B,形成層間介電層140於閘介電層130上。層間介電層140包覆閘極G。在一些實施例中,層間介電層140中亦含有氫元素。在一些實施例中,層間介電層140中的氫元素擴散至金屬氧化物層OS的源極區sr以及汲極區dr中,進一步提升源極區sr以及汲極區dr的氫濃度,並降低源極區sr以及汲極區dr的電阻率。在一些實施例中,閘極G的材料包括鋁,而鋁可以作為氫元素阻擋層,避免層間介電層140中的氫元素擴散至通道區ch以及氫濃度漸變區h。
請參考圖10A與圖10B,對層間介電層140、閘介電層130以及氮化矽材料層122執行第二圖案化製程,以在開口OP的位置形成穿過層間介電層140、閘介電層130以及氮化矽材料層122的第二接觸孔V2,並同時在金屬氧化物層OS的源極區sr上形成穿過層間介電層140以及閘介電層130的第三接觸孔V3。
最後請回到圖4A與圖4B,形成連接電極T以及源極S於層間介電層140上,且形成連接電極T以及源極S於第二接觸孔V2以及第三接觸孔V3中。連接電極T以及源極S分別連接至汲極D以及金屬氧化物層OS的源極區sr。至此,半導體裝置10C大致完成。
圖11A是依照本發明的一實施例的一種顯示裝置的上視示意圖,其中圖11A繪示了顯示裝置的基板100以及散熱結構DHF,並省略繪示其他構件。圖11B是圖11A的局部放大示意圖。
請參考圖11A,顯示裝置包括顯示區AA以及周邊區BA。散熱結構DHF位於顯示區AA中。在本實施例中,散熱結構DHF為網狀。相較於整面的散熱結構DHF,網狀的散熱結構DHF具有較佳的散熱功效,且能改善散熱結構DHF的應力導致基板100破裂的問題。
請參考圖11B,顯示裝置包括陣列的多個半導體裝置10C,關於半導體裝置10C的描述可以參考圖4A與圖4B的相關段落,於此不再贅述。在本實施例中,多個半導體裝置10C的汲極D透過多連接電極T而彼此電性連接。多個半導體裝置10C的源極S彼此電性連接。多個半導體裝置10C的閘極G彼此電性連接。透過並聯多個半導體裝置10C,可以減少每個半導體裝置10C的驅動電流,進而增加半導體裝置10C的可靠度。
在本實施例中,多個半導體裝置10C的汲極D連接至同一個網狀的散熱結構DHF。半導體裝置10C例如電性連接至有機發光二極體、微型發光二極體或其他發光元件。
10A, 10B, 10C:半導體裝置
100:基板
110:第一氧化物層
120:絕緣圖案
122:氮化矽層
124第二氧化物層
130:閘介電層
140:層間介電層
AA:顯示區
a-a’:線
BA:周邊區
ch:通道區
D:汲極
dr:汲極區
G:閘極
HD:高度差
HDF:散熱結構
h:氫濃度漸變區
ND:法線方向
OP:開口
OS, OS’:金屬氧化物層
P:摻雜製程
PR:圖化的光阻層
S:源極
sr:源極區
sw, sw1a, sw1b, sw2:側壁
T:連接電極
t1, t2, t3, t4:厚度
ts1, ts2:上表面
V1:第一接觸孔
V2:第二接觸孔
V3:第三接觸孔
圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖1B是圖1A的線a-a’的剖面示意圖。
圖2A至圖2E是依照本發明的一實施例的一種半導體裝置的製造方法的剖面示意圖。
圖3A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖3B是圖3A的線a-a’的剖面示意圖。
圖4A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖4B是圖4A的線a-a’的剖面示意圖。
圖5A至10A是依照本發明的一實施例的一種半導體裝置的製造方法的上視示意圖。
圖5B至10B分別是圖5A至圖10A的線a-a’的剖面示意圖。
圖11A是依照本發明的一實施例的一種顯示裝置的上視示意圖。
圖11B是圖11A的局部放大示意圖。
10A:半導體裝置
100:基板
110:第一氧化物層
120:絕緣圖案
122:氮化矽層
124第二氧化物層
130:閘介電層
140:層間介電層
a-a’:線
ch:通道區
D:汲極
dr:汲極區
G:閘極
HD:高度差
ND:法線方向
OS:金屬氧化物層
S:源極
sr:源極區
sw:側壁
t1,t2,t3,t4:厚度
ts1,ts2:上表面
V1:第一接觸孔
V2:第二接觸孔
Claims (20)
- 一種半導體裝置,包括: 一基板; 一第一氧化物層,位於該基板之上; 一絕緣圖案,位於該第一氧化物層上,且包括: 一氮化矽層;以及 一第二氧化物層,其中該氮化矽層位於該第一氧化物層與該第二氧化物層之間; 一金屬氧化物層,接觸該第一氧化物層的上表面、該絕緣圖案的側壁以及該絕緣圖案的上表面; 一閘介電層,位於該金屬氧化物層上; 一閘極,位於該閘介電層上,其中部分該絕緣圖案位於該閘極與該基板之間;以及 一源極以及一汲極,電性連接該金屬氧化物層。
- 如請求項1所述的半導體裝置,其中該第一氧化物層的氧濃度大於該第二氧化物層的氧濃度。
- 如請求項1所述的半導體裝置,其中該氮化矽層中包含氫元素。
- 如請求項1所述的半導體裝置,其中該汲極重疊於該絕緣圖案。
- 如請求項1所述的半導體裝置,其中該金屬氧化物層包括一源極區、一汲極區以及位於該源極區與該汲極區之間的一通道區,其中該源極區與該基板之間的距離小於該汲極區與該基板之間的距離。
- 如請求項5所述的半導體裝置,其中該汲極區的氫濃度大於該源極區的氫濃度。
- 一種半導體裝置的製造方法,包括: 形成一第一氧化物層於一基板之上; 形成一絕緣圖案於該第一氧化物層上,且該絕緣圖案包括: 一氮化矽層;以及 一第二氧化物層,其中該氮化矽層位於該第一氧化物層與該第二氧化物層之間; 形成一金屬氧化物層於該第一氧化物層的上表面、該絕緣圖案的側壁以及該絕緣圖案的上表面上; 形成一閘介電層於該金屬氧化物層上; 形成一閘極於該閘介電層上,其中部分該絕緣圖案位於該閘極與該基板之間;以及 形成電性連接該金屬氧化物層的一源極以及一汲極。
- 如請求項7所述的半導體裝置的製造方法,更包括: 以該閘極為遮罩,對該金屬氧化物層執行一摻雜製程,以於該金屬氧化物層中形成一源極區、一汲極區以及位於該源極區與該汲極區之間的一通道區,其中該汲極區的氫濃度大於該源極區的氫濃度。
- 如請求項7所述的半導體裝置的製造方法,更包括執行一退火製程,使該第一氧化物層中的氧擴散至該金屬氧化物層中。
- 一種半導體裝置,包括: 一基板; 一汲極,位於該基板之上; 一絕緣圖案,位於該汲極之上,且該汲極位於該絕緣圖案的一第一接觸孔下方; 一金屬氧化物層,位於該絕緣圖案上,且填入該第一接觸孔中,其中該金屬氧化物層接觸該絕緣圖案的上表面、該絕緣圖案的該第一接觸孔的側壁以及該汲極; 一閘介電層,位於該金屬氧化物層上; 一閘極,位於該閘介電層上;以及 一源極,電性連接該金屬氧化物層。
- 如請求項10所述的半導體裝置,其中部分該絕緣圖案位於該閘極與該基板之間。
- 如請求項10所述的半導體裝置,其中該絕緣圖案包括: 一氧化物層;以及 一氮化矽層,位於該氧化物層與該基板之間,其中該第一接觸孔的側壁包括該氮化矽層以及該氧化物層,且該金屬氧化物層接觸該氮化矽層以及該氧化物層。
- 如請求項12所述的半導體裝置,其中該金屬氧化物層包括: 一源極區,電性連接該源極; 一汲極區,電性連接該汲極; 一通道區,重疊於該閘極,且連接該源極區;以及 一氫濃度漸變區,重疊於該閘極,且連接於該通道區與該汲極區之間,其中該氫濃度漸變區接觸該氮化矽層,且該通道區接觸該氧化物層。
- 如請求項13所述的半導體裝置,其中該氫濃度漸變區的氫濃度小於該汲極區的氫濃度。
- 如請求項12所述的半導體裝置,其中該汲極延伸至該閘極與該基板之間。
- 如請求項12所述的半導體裝置,更包括: 一連接電極,其中該汲極位於該絕緣圖案的一第二接觸孔下方,且該連接電極填入該第二接觸孔以電性連接該汲極。
- 如請求項12所述的半導體裝置,更包括: 一散熱結構,位於該汲極與該基板之間,且熱連接該汲極。
- 一種半導體裝置的製造方法,包括: 形成一汲極於一基板之上; 形成毯覆於該汲極上的一氮化矽層; 形成毯覆於該氮化矽層上的一氧化物層; 對該氮化矽層以及該氧化物層執行一第一圖案化製程,以形成一第一接觸孔以及一開口,其中該第一接觸孔穿過該氧化物層以及該氮化矽層,且該開口穿過該氧化物層且不穿過該氮化矽層; 形成一金屬氧化物層於該氮化矽層以及該氧化物層上,且該金屬氧化物層填入該第一接觸孔中,並接觸該氧化物層的上表面、該第一接觸孔的側壁以及該汲極; 形成一閘介電層於該金屬氧化物層上; 形成一閘極於該閘介電層上;以及 形成電性連接該金屬氧化物層的一源極。
- 如請求項18所述的半導體裝置的製造方法,更包括: 對該氮化矽材料層執行一第二圖案化製程,以在該開口的位置形成穿過該氮化矽材料層的一第二接觸孔;以及 形成一連接電極於該第二接觸孔中,以連接該汲極。
- 如請求項18所述的半導體裝置的製造方法,更包括: 以該閘極為遮罩,對該金屬氧化物層執行一摻雜製程,以於該金屬氧化物層中形成一源極區、一汲極區、一氫濃度漸變區以及一通道區,其中該通道區連接於該源極區與該氫濃度漸變區之間,且該氫濃度漸變區連接於該通道區與該汲極區之間,其中該氫濃度漸變區以及該通道區重疊於該閘極,且該氫濃度漸變區的氫濃度小於該汲極區的氫濃度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210863090.1A CN115050839A (zh) | 2021-12-09 | 2022-07-21 | 半导体装置及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163287695P | 2021-12-09 | 2021-12-09 | |
US63/287,695 | 2021-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202324540A true TW202324540A (zh) | 2023-06-16 |
TWI816413B TWI816413B (zh) | 2023-09-21 |
Family
ID=83782380
Family Applications (27)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Family Applications Before (21)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Country Status (1)
Country | Link |
---|---|
TW (27) | TWI813217B (zh) |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
US6724012B2 (en) * | 2000-12-14 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display matrix with pixels having sensor and light emitting portions |
TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
JP4220509B2 (ja) * | 2005-09-06 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP5337380B2 (ja) * | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
KR20160063402A (ko) * | 2008-09-12 | 2016-06-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101016266B1 (ko) * | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
KR102011616B1 (ko) * | 2009-06-30 | 2019-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
KR101851403B1 (ko) * | 2009-07-18 | 2018-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
KR101772639B1 (ko) * | 2009-10-16 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5727204B2 (ja) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8842229B2 (en) * | 2010-04-16 | 2014-09-23 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for producing same, and display device |
TWI434409B (zh) * | 2010-08-04 | 2014-04-11 | Au Optronics Corp | 有機電激發光顯示單元及其製造方法 |
KR102546888B1 (ko) * | 2011-06-17 | 2023-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
TWI478353B (zh) * | 2011-12-14 | 2015-03-21 | E Ink Holdings Inc | 薄膜電晶體及其製造方法 |
TWI580047B (zh) * | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
KR101884738B1 (ko) * | 2011-12-23 | 2018-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
US9006733B2 (en) * | 2012-01-26 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
GB2511541B (en) * | 2013-03-06 | 2015-01-28 | Toshiba Res Europ Ltd | Field effect transistor device |
TWI627751B (zh) * | 2013-05-16 | 2018-06-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9806198B2 (en) * | 2013-06-05 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
CN104576381B (zh) * | 2013-10-14 | 2018-01-09 | 中国科学院微电子研究所 | 一种非对称超薄soimos晶体管结构及其制造方法 |
TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
US9929279B2 (en) * | 2014-02-05 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20170317217A1 (en) * | 2014-11-11 | 2017-11-02 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
US9859391B2 (en) * | 2015-10-27 | 2018-01-02 | Nlt Technologies, Ltd. | Thin film transistor, display device, and method for manufacturing thin film transistor |
TWI579974B (zh) * | 2015-12-25 | 2017-04-21 | 國立交通大學 | 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體 |
WO2017163146A1 (en) * | 2016-03-22 | 2017-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the same |
TWI606283B (zh) * | 2016-04-08 | 2017-11-21 | 群創光電股份有限公司 | 顯示裝置 |
US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
WO2018211724A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電気工業株式会社 | 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法 |
KR102439133B1 (ko) * | 2017-09-05 | 2022-09-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 |
KR20190062695A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
KR102482856B1 (ko) * | 2017-12-15 | 2022-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
CN108538789A (zh) * | 2018-03-30 | 2018-09-14 | 武汉华星光电技术有限公司 | Cmos晶体管的制备方法、阵列基板的制备方法 |
TWI703735B (zh) * | 2018-06-26 | 2020-09-01 | 鴻海精密工業股份有限公司 | 半導體基板、陣列基板、逆變器電路及開關電路 |
TWI666767B (zh) * | 2018-08-31 | 2019-07-21 | 友達光電股份有限公司 | 主動元件基板 |
JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
KR102546780B1 (ko) * | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
KR20200093718A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
WO2020154875A1 (zh) * | 2019-01-29 | 2020-08-06 | 京东方科技集团股份有限公司 | 像素单元及其制造方法和双面oled显示装置 |
US11342392B2 (en) * | 2019-03-18 | 2022-05-24 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
KR20210000605A (ko) * | 2019-06-25 | 2021-01-05 | 엘지디스플레이 주식회사 | 센서를 포함하는 표시장치 |
US11594533B2 (en) * | 2019-06-27 | 2023-02-28 | Intel Corporation | Stacked trigate transistors with dielectric isolation between first and second semiconductor fins |
TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
TWI712844B (zh) * | 2019-07-03 | 2020-12-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
US11631671B2 (en) * | 2019-12-31 | 2023-04-18 | Tokyo Electron Limited | 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same |
KR20210085942A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
US11410999B2 (en) * | 2020-02-21 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boundary design for high-voltage integration on HKMG technology |
KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
KR20210142046A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
CN111710289B (zh) * | 2020-06-24 | 2024-05-31 | 天津中科新显科技有限公司 | 一种主动发光器件的像素驱动电路及驱动方法 |
CN113257841B (zh) * | 2021-07-19 | 2021-11-16 | 深圳市柔宇科技股份有限公司 | Tft基板及其制备方法、显示器以及电子设备 |
-
2022
- 2022-03-23 TW TW111110923A patent/TWI813217B/zh active
- 2022-04-13 TW TW111114109A patent/TWI814340B/zh active
- 2022-04-14 TW TW111114336A patent/TW202230615A/zh unknown
- 2022-04-14 TW TW111114337A patent/TW202230798A/zh unknown
- 2022-04-19 TW TW111114880A patent/TW202324758A/zh unknown
- 2022-04-20 TW TW111115009A patent/TWI824495B/zh active
- 2022-04-21 TW TW111115197A patent/TWI812181B/zh active
- 2022-04-29 TW TW111116518A patent/TWI804300B/zh active
- 2022-05-04 TW TW111116754A patent/TWI819592B/zh active
- 2022-05-04 TW TW111116874A patent/TWI799254B/zh active
- 2022-05-04 TW TW111116869A patent/TWI799253B/zh active
- 2022-05-05 TW TW111117042A patent/TWI804302B/zh active
- 2022-05-05 TW TW111117040A patent/TWI806591B/zh active
- 2022-05-05 TW TW111116903A patent/TWI814369B/zh active
- 2022-05-05 TW TW111117041A patent/TWI813276B/zh active
- 2022-05-09 TW TW111117309A patent/TWI803311B/zh active
- 2022-05-09 TW TW111117305A patent/TWI828142B/zh active
- 2022-05-17 TW TW111118368A patent/TWI805369B/zh active
- 2022-05-17 TW TW111118369A patent/TWI803320B/zh active
- 2022-05-23 TW TW111119084A patent/TWI829169B/zh active
- 2022-05-30 TW TW111120041A patent/TWI793027B/zh active
- 2022-05-31 TW TW111120152A patent/TWI816413B/zh active
- 2022-06-02 TW TW111120547A patent/TWI829183B/zh active
- 2022-06-16 TW TW111122489A patent/TWI798110B/zh active
- 2022-06-20 TW TW111122796A patent/TWI822129B/zh active
- 2022-07-14 TW TW111126381A patent/TWI813378B/zh active
- 2022-11-08 TW TW111142545A patent/TWI814636B/zh active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140103307A1 (en) | Vertical thin-film transistor structure of display panel and method of fabricating the same | |
WO2018149171A1 (zh) | 阵列基板及其制备方法、显示装置 | |
JP2023065493A (ja) | 液晶表示装置 | |
TWI557894B (zh) | 有機發光顯示裝置及其製造方法 | |
US11961848B2 (en) | Display substrate and manufacturing method therefor, and display device | |
KR100825383B1 (ko) | 비휘발성 메모리 소자, 이를 제조하는 방법 및 이를포함하는 유기 전계 발광 표시 장치 | |
US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
KR102091444B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
TW200845398A (en) | Semiconductor device and manufacture method thereof | |
KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
US11245037B2 (en) | Method of fabricating array substrate, array substrate, and display apparatus | |
KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
KR101326134B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
TWI816413B (zh) | 半導體裝置及其製造方法 | |
US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
CN114883345A (zh) | 驱动背板及其制备方法、显示面板 | |
CN115050839A (zh) | 半导体装置及其制造方法 | |
US11177356B2 (en) | Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor | |
US20210343526A1 (en) | Active device substrate | |
US20230187513A1 (en) | Semiconductor device and manufacturing method thereof | |
US20230187484A1 (en) | Semiconductor device and manufacturing method thereof | |
WO2022193649A1 (zh) | 金属氧化物TFT及制造方法、x射线探测器和显示面板 | |
CN116868350A (zh) | 半导体器件和半导体器件的制作方法 | |
CN114678427A (zh) | 金属氧化物薄膜晶体管及其制作方法、阵列基板 |