TW201104862A - Semiconductor device and method of producing same - Google Patents

Semiconductor device and method of producing same Download PDF

Info

Publication number
TW201104862A
TW201104862A TW099115968A TW99115968A TW201104862A TW 201104862 A TW201104862 A TW 201104862A TW 099115968 A TW099115968 A TW 099115968A TW 99115968 A TW99115968 A TW 99115968A TW 201104862 A TW201104862 A TW 201104862A
Authority
TW
Taiwan
Prior art keywords
electrode
contact
layer
wiring
semiconductor device
Prior art date
Application number
TW099115968A
Other languages
English (en)
Inventor
Keiji Wada
Hideto Tamaso
Takeyoshi Masuda
Misako Honaga
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201104862A publication Critical patent/TW201104862A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201104862 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法。更具體而 言，本發明係關於一種將碳化矽用於半導體而可長期穩定 地維持低電氣電阻之包含電極及佈線的半導體裝置及其製 造方法。 【先前技術】 為了能實現半導體裝置之高耐壓化、低損失化、及於高 溫環境下之使用等，正在進行碳化矽（SiC)半導體裝置之開 發。特別對於大電流之開關元件，要求高耐壓性及低損失 性。因此，正在進行使用有碳化矽之縱型開關元件、其中 尤其係縱型 MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化半導體場效電晶體）或jFet (Junction Field Effect Transistor，接合型場效電晶體）之開 發。 於SiC之縱型MOSFET中，係在包含半導體、閘極氧化 膜等之基板材料之表面與背面形成電極佈線結構。於電極 之形成中，與迄今為止具有龐大使用實績之矽相比，對於 SiC ’並未發現充分種類之可減小接觸電阻之電極材料。 於該狀況之中，對於n型SiC，藉由使用Ni(鎳）系電極材料 進行合金化熱處理（約1 〇〇〇 t之熱處理）以與矽化物化之錄 矽化物接合而取得歐姆接觸。又，對於p型SiC，藉由使用 Ti(鈦）/Α1(紹）、或AlSi合金而可將接觸電阻抑制為較低（非 專利文獻1)。 148247.doc 201104862 用於大電流控制之Sic之縱型MOSFET中，作為配置於n i SiC之源極區域之源極電極，係使用Ni系或系材 料因此貫現歐姆接觸之情形較多。此與上述非專利文獻 令揭示之情形一致。於H固晶片上，並列配置有許多形成 MOSFET之1單元，且藉由内部佈線而形成特定之電氣電 路。於先前之矽半導體裝置中’例如將八丨用作歐姆電極材 料之同時亦可共通地用作内部佈線。然而，於sic之情況 下，將A1共通地用作歐姆電極與内部佈線較為困難，其原 因在於，在A1之熔點以下難以取得sic_A丨間之良好的歐姆 接觸。又，對於上述Ni系或NiSi系材料而言，由於電氣電 阻並不太低，且難以獲得適當之線材等理由，故不用於内 部佈線。又，]su系材料如上所述難以取得與p型SiC之良好 的歐姆接觸。於Sic半導體裝置之情況下，對於内部佈 線’多使用A1系（Al、AlSi合金、AlSiCu合金等）材料。該 情形時，於長期使用中，藉由用於内部佈線之該A1系材 料、及用於電極之Ni系或NiSi系材料而有可能產生電氣電 阻較高之金屬間化合物、例如NiA!3等（非專利文獻2)。 先行技術文獻 非專利文獻 非專利文獻1 :谷本智及其他4名，rSic元件之歐姆接觸形 成技術」’電子資訊通訊學會論文志，社團法人電子資訊 通 sfl 學會 ’ 2003 年 4 月 ’ Vol_J86-C，No.4，p.3 59-367。 非專利文獻2 .谷本智及其他4名，「包含Αι佈線之半導體 SiC高溫高可靠接觸之實現」，應用物理學會秋季講演大會 148247.doc 201104862 概要集 5a-ZN-l〇，2007年 9月，p.420 【發明内容】 發明所欲解決之問題 如上所述’在電極材料與内部佈線材料為異種金屬時， 有可能會在異種金屬材料所接觸之界面電阻、接觸部之長 期使用之収性等方面產生問^本發明之目的在於提供 一種在電極㈣與内部佈線材料不料，消除該等異種金 屬之接觸部效果不佳之虞，且即便長期使用後仍可取得高 可靠性（最初低電氣電阻之維持等）之碳化矽半導體裝置及 其製造方法。 解決問題之技術手段 本發明之半導體敦置之特徵在於：其係包含接觸電極、 及與該接觸電極導通之佈線之碳化矽半導體裝置，該半導 體裝置中，接觸電極係由含有鈦、鋁、及矽之合金形成， 且與碳化矽接觸，佈線係由鋁或鋁合金形成，且藉由與接 觸電極接觸而獲得與該接觸電極之導通。 根據上述構成，將含有鈦、鋁及矽之合金（以下，記作 TiAISi合金）與鋁或鋁合金（AlSi合金、AlSiCu合金等）直接 接觸，由此使接觸電極與佈線成為導通狀態。TiA1Si合 金、A卜AlSi合金或AlSiCu合金難以形成使電氣電阻增大 之金屬間化合物。碳化矽富有耐熱性，故以大電流為對 象，藉由自行發熱或其他要因而於高溫環境下使用之情形 較多。因此，由於電極材料與佈線材料之組合而有時會產 生使電氣電阻增大之金屬間化合物^根據上述的電極材料 148247.doc 201104862 與佈線材料之組合，即便於高溫下長期使用，亦並不存在 生成使電氣電阻增大之金屬間化合物之虞，而可維持低電 氣電阻’並持續穩定地使用。 此處，除此之外，TiAlSi合金可含有C等在製造中途所 混入之元素。 為了不讓接觸電極與佈線直接接觸，使障壁層介於該接 觸電極與該佈線之間，佈線及接觸電極係可藉由與該障壁 層接觸而獲得導通。如上所述，上述電極材料與佈線材料 難以產生使電氣電阻增大之金屬間化合物，且使導電性之 障壁層介於接觸電極與佈線之間從而可進一步減少不穩定 要因》又’藉由形成使密著性提高之了丨等厚度為數⑽左右 之較薄的障壁層，亦可提高接觸電極與佈線之密著性。換 言之，用以提高密著性而設置的極薄層亦屬於障壁層。 可使上述障壁層為{鈦（Ti)、鈕（Ta)、鎢（w) '鈮（Nb)、 飢（V)、錐（Zr)、鈦氮化物、组氮化物、鶴氮化物、銳氛化 物、飢氮化物、錯氮化物、鈦碎化物、㈣化物、鶴石夕化 物、鈮矽化物、釩矽化物、錘矽化物}中之任-者。將該 等材料用於障壁層，藉此可取得能阻斷導致金相化合物 、電極材料或佈線材料之元素之擴散 可取得如下⑴〜⑷中任-項之作用。 (1)接觸電極與佈線 者性之提高（該情形時，障壁層多 為數_〜數十nm之較薄的膜厚） 早h夕 ⑺由非等向钱刻之選擇性 0)因熱膨脹率之 _加工性之“ 不同而引起的應變之緩和 148247.doc 201104862 (4)耐電遷移性之提高 上述接觸電極係可與碳化矽進行歐姆接觸。因此，可將 接觸電極在低接觸電阻之前提下配置於特定之碳化矽區 域。 接觸電極係可與碳化矽之n型區域型區域之雙方進行 歐姆接觸。因此，可將與導電型不同之區域對應地複數次 形成抗蝕劑圖案之工時以一次抗蝕劑圖案之形成而結束。 因此可縮小因複數次形成抗姓劑圖案而導致的尺寸誤 差，從而可取得尺寸精度提高、良率提高等。 上述半導體裝置係可形成MOSFET之構成，其中接觸電 極係源極電極或汲極電極，當該接觸電極係源極電極時， 源極電極係與源極區域、及對與該源極區域為相反導電型 之反轉部形成區域之接觸區域的雙方進行接觸者，且佈線 係源極内部佈線或汲極佈線。藉此，可長期維持較高可靠 性，且可縮小因形成抗蝕劑圖案而導致的尺寸誤差，從而 可取得尺寸精度提高、良率提高等。 半導體裝置係可採取肌T之構成，其中接觸電極係源極 ‘ €極、閘極電極、及沒極電極’佈線係源極佈線 '閘極佈 ^ ，線、及;及極佈線。藉此，對於所有的源極、閉極及汲極， -彳使用共通之㈣電極材料及佈線材H结果可削減形 成抗敍劑圖案之工時而降低製造成本。又，可縮小因複數 次形成抗蝕劑圖案而導致的尺寸誤差，從而可取得尺寸精 度提高、良率提高等。 本發明之半導體裝置之製造方法之特徵在於包括以下步 148247.doc 201104862 驟：準備基板；於基板上形成碳化矽磊晶層；於碳化矽磊 晶層上，以歐姆接觸之方式形成含有鈦、鋁、及矽之合金 的電極，及與電極接觸而設置由鋁或鋁合金所形成之佈 線0 根據上述方法，可將佈線與低接觸電阻之電極之接合部 長j，准持於低電氣電阻之狀態。即，可防止電極材料與佈 線材料反應而生成使電氣電阻增大之金屬間化合物。 於形成電極之步财，係可於碳切蟲晶層上：形成欽 層，接著於該鈦層上形成鋁層，進而於該鋁層上形成矽層 之後，或者形成鈦、鋁及矽之積層體或鈦、鋁及矽之混合 層之後’實施熱處理而進行合金化。藉此，可確實獲得與 碳化石夕之接觸電阻較低之電極。 該半導體裝置之製造方法係包括以下步驟：於上述合金 電極形成之後、且於設置佈線之前，與合金電極接觸而形 成障壁層’佈線係可設置成與障壁層接觸。即便益障壁 層’亦可使（電極/佈線）之界面電阻長期地充分低。進而如 上所述藉由設置障壁層而能阻斷導致金屬間化合物生成之 電極材料或佈線材料之元素的擴散。障壁層中係使用有 欽、鈦氮化物等特定之材料。由此可提高如下⑴〜⑷中之 :少：項之作用。⑴電極與佈線之密著性之提高(該情形 ，障壁層多為數nm〜數十nm之較薄的膜厚）；⑺由 向蝕刻之選擇性之提高而引起的 m ·玄，+ τ π 丨心权间’（3)因熱膨 脹率之不同而引起的應變之緩和；⑷耐電遷移性。 於碳切Μ層形叙時或形成之後，或者於合金=極 148247.doc 201104862 形成之前，在碳化矽磊晶層上，可形成該碳化矽之η型區 域及Ρ型區域，且可以與„型區域及ρ型區域之雙方進行歐 姆接觸之方式形成合金電極。藉此，可一邊削減製造步驟 . 數，一邊避免隨附於抗蝕劑圖案形成時的尺寸精度之劣 化。該結果可取得製造成本降低、尺寸精度提高、製造良 ' 率提高等。 合金電極為2個以上，首先，於碳化矽磊晶層形成之 後、且於合金電極形成之前，在碳化矽磊晶層上，形成該 碳化矽之η型區域及ρ型區域之雙方。並且接著可將與^^型 區域進行歐姆接觸之第1合金電極、及與？型區域進行歐姆 接觸之第2合金電極在相同處理時機以相同材料而形成。 藉此，如上所述，可一邊降低製造成本，一邊取得尺寸精 度之提高、製造良率之提高等。 發明之效果 根據本發明，可獲得一種碳化矽半導體裝置等，在電極 材料與内部佈線材料不同時，消除該等異種金屬之接觸界 面效果不佳之虞，且即便長期使用後仍可取得高可靠性 (最初低電氣電阻之維持等）。 ' 【實施方式】 • (實施形態1) 圖1係表示本發明實施形態1之半導體裝置之m〇SFEt的 剖面圖。本實施形態2M0SFET係將碳化矽（Sic)用於半導 體，並包含n+型SiC基板11、及於其上磊晶成長之nsSic 層（漂移層）12。η型SiC層（漂移層）12之厚度例如可為1〇 148247.doc 201104862 μηι，η型雜質濃度可為lxl〇i6 cm-3左右。於sic磊晶層12之 表面12a側，配置有？體13、η+SiC之源極區域14、及與該 源極區域14相接而設之p + SiC區域18。p體13係介於（n+源極 區域M/p+區域18)與漂移層區域12之間。 以與源極區域14及p+區域18之雙方接觸之方式設置有源 極接觸電極1 6 »與該源極接觸電極丨6相接而設有源極内部 佈線19。於包含源極區域^化體^之“^磊晶層之表面i2a 上’配置有閘極氧化膜1 5。於該閘極氧化膜丨5上，設置有 已添加雜質且具有導電性之多晶石夕之閘極電極1 7，將該閘 極電極1 7藉由層間絕緣膜2 1覆蓋以絕緣。於層間絕緣膜21 上’设置有與源極接觸電極1 6導通之源極内部佈線1 9 ^將 源極内部佈線19藉由鈍化保護膜29覆蓋以保護全體。以下 將說明，於閘極氧化膜15正下方之1)體13内形成η型之反轉 層R或使其消失’以控制將（源極接觸電極反轉層尺_漂 移層區域12-汲極電極20)作為路徑之大電流之導通切斷。 對Ρ體Π之電壓施加係通過ρ+區域18而進行β ρ+區域18可 看作係對反轉層形成區域13之接觸區域。 n SiC基板11形成有沒極區域，於n+sic基板η之背面iib 設置有汲極電極20。 源極接觸電極14係藉由包含Ti、A1及Si之合金（TiAlSi合 金）所形成。又，源極内部佈線19係藉由八丨或A丨合金（AiSi 合金、AlSiCu合金等）所形成。如先前般將鎳（Ni)用於源極 接觸電極16時，由於長時間的使用，故會存在與通常用於 内部佈線之A1或A1合金中之μ發生反應而生$NiAl3等高 148247.doc •】0- 201104862 電氣電阻之金屬間化合物的危險性。如本實施形態般，將 Ti A1S i合金用於源極接觸電極16，藉此，即便於源極内部 佈線19中使用A1或A1合金，亦不會存在生成電氣電阻較高 之金屬間化合物之虞。因此，可長期維持較高之可靠性。 DMOS(Double-Diffused MOSFET，雙擴散MOSFET)結構 之MOSFET中，必需將n+源極區域^與口體^保持為相同電 位。因此，對源極接觸電極丨6，要求一邊降低接觸電阻一 邊與n+源極區域14及p+區域18之雙方進行電性連接。進 而，對於MOSFET10，為了降低導通電阻，要求儘可能地 降低n+源極區域14與源極接觸電極丨6之接觸電阻。本實施 形態中，將上述TiAlSi合金用於源極接觸電極丨6，對一源 極區域14及〆區域18之雙方進行歐姆接觸，藉此可滿足該 要求。其結果為，MOSFET10可減少抗蝕劑圖案之形成次 數，從而可提高尺寸精度。該結果可取得製造步驟之簡單 化、良率提高、及積體度之提高等。 MOSFET10係以如下方式進行大電流之導通切斷控制。 在對閘極電極17施加閾值以下之電壓之狀態下，於閘極氧 化膜15正下方之口體^中不會誘發反轉電子，從而為非導 通（切斷）狀態。若對閘極電極丨7施加超過閾值之電壓，則 在與P體13之閘極氧化膜15相接之部分（薄層）會形成n型反 轉層R。通過該η型反轉層R而形成連結n+源極區域丨4與nS SiC漂移層區域12之電子流路。該結果可使源極-汲極間流 動有大電流。 圖2係表示本實施形態之半導體裝置之m〇SFet丨0之製 148247.doc -Π - 201104862 le方法的流程圖。又，圖2係表示源極接觸電極16及源極 内部佈線19之製造方法之流程圖。自準備n+型Sic基板η 基板（步驟S1)直至形成閘極絕緣膜15(步驟S7)之步驟係可 使用周知之製造方法而進行。準備n+型Sic基板u(步驟 S1)—成膜成為向n型§丨〇基板11上之漂移層之n型Sic轰晶 層12(步驟S2)—向形成有11型!§丨(：：磊晶層12之區域形成p體 13(步驟S3) —形成成為源極區域之n+型區域14(步驟S4) —形 成P型區域18(步驟S5) —於氬（Ar)環境下加熱至17〇〇。(：左 右，進行保持30分鐘左右之活性化退火處理（步驟S6)—形 成閘極絕緣膜（熱氧化膜）丨5a(步驟S7)。 於上述形成熱氧化膜15a(步驟S7)時，在n+型Si.C基板11 之背面lib上形成熱氧化膜23。該熱氧化膜23係作為n+型 SiC基板11之保護膜而發揮功能。 此後’形成如圖4所示之閘極電極1 7(步驟S8)。閘極電 極1 7包含多晶矽、A1等，並介入有成為閘極氧化膜之熱氧 化膜15a而自一方之源極區域14跨及至另一方之源極區域 14上進行延在。在使用多晶矽作為閘極電極之素材時，為 確保電子導電性，使P等雜質濃度成為超過lx102〇 cm·3之 高濃度。所堆積的多晶矽膜之厚度可為50 nm左右。 此後，形成如圖5所示之層間絕緣膜21 (步驟S9)。層間 絕緣膜2 1係以覆蓋閘極電極17及氧化膜15 a之方式，例如 以CVD(Chemical Vapor Deposition，化學氣相沈積）法藉由 厚度約1 μηι之Si02膜而形成。然後，如圖6所示，於形成 有源極接觸電極16之區域上形成具有開口部之抗蝕劑圖案 148247.doc •12- 201104862 91。將該抗钱劑圖案91用作遮罩，例如以RiE(ReacUvei〇n Etch’反應式離子❹j)而部分地去除形成㈣極接觸電極 之區域的層間絕緣膜21及閘極氧化膜⑸，使形成有源極 接觸電極之部分之磊晶層的表面區域16、18露出。 此後，形成如圖6所示之源極接觸電極} 6(步驟s丨〇) ^接 著，去除抗蝕劑圖案91後，於源極接觸電極形成時所堆積 之抗蝕劑膜上之層被剝離。接下來，使11+型8丨(：基板丨丨之 背面lib露出並淨化後，藉由與源極接觸電極16相同之材 料而形成如圖7所示之汲極電極2〇(步驟s丨丨）。 上述雙方之電極16、20皆形成TiAlSi合金之電極。圖3 係用於製造該TiAlSi合金之電極之更詳細的流程圖。如圖 3之S10a或Slla〜S10c或Sllc所示，將Ti膜、A1膜、及Si膜 於SiC磊晶層12之表面12a及SiC基板11之背面nb之雙方的 面上以上述順序積層上述3種類之層。積層方法可使用濺 鐘法等。其次，例如於形成源極接觸電極16時，如上所 述’藉由去除抗|虫劑膜91而將積層於抗钱劑膜上之丁丨膜、 A1膜、及Si膜去除（剝離）。由此，如圖7所示，於自閘極氧 化膜15露出之SiC磊晶層12之表面12a、及SiC基板11之背 面Ub之面上，殘留有包含Ti膜、八丨膜、及Si膜之3層膜。 接下來，於Ar等惰性環境中，以550°C〜1200°C之溫度 域、較好的是900t〜llOOt之溫度域而保持10分鐘以下之 時間。例如以1 〇 〇 〇 C左右保持2分鐘左右（合金化處理）。經 該合金化處理’關於源極接觸電極之側，Ti膜、A1膜、si 膜及SiC磊晶層12被合金化而形成該源極接觸電極16(步驟 148247.doc -13· 201104862 S10d)。又’關於汲極電極之側，Ti膜、A1膜、si膜及Sic 基板11被合金化而形成該汲極電極20(步驟Slid)。圖7係表 示進行合金化處理而使形成源極接觸電極14及没極電極20 之材料為TiAlSi合金後之狀態。 其次’形成如圖8所示之源極内部佈線19(步驟S 12) »該 情形時’例如以蒸鍍法將導電金屬之A1或A1合金之源極内 部佈線19形成於TiAlSi合金之源極接觸電極16上。經合金 化處理，TiAlSi合金成為具有良好導電性之導電體，並藉 由與導電性良好之A1或A1合金接觸而可取得低接觸電阻之 電性連接。即，（TiAlSi合金/A1或A1合金）之接觸可實現低 電氣電阻之接觸。但是，並未如先前般將與η型siC區域進 行歐姆接觸之Ni用於源極接觸電極之材料。因此，並未如 源極接觸電極與源極内部佈線相接觸、亦即Ni與A1或Ni與 A1合金相接觸之情形般在使用中生成NiAl3等具有較高電 氣電阻之金屬間化合物。該結果可取得能長期維持低接觸 電阻之源極接觸電極16與源極内部佈線19之組合。 :¾於圖8狀態之晶圓上堆積純化保護膜2 9，則可獲得圖1 之半導體裝置10。 如上所述，本實施形態之81(：之]y[〇SFET10具有如下優 點： (1)藉由TiAlSi合金之源極接觸電極16、及取得與該源極接 觸電極16導通之A1或A1合金之源極内部佈線丨9之組合，即 便長期使用，亦不會產生導致電氣電阻增大之金屬間化合 物。該結果係可長期穩定地維持低電氣電阻之源極電極； 148247.doc 14 201104862 (2)藉由1種TiAlSi合金之源極接觸電極丨6，便可與源極 η+SiC區域14及p+型區域18之雙方進行歐姆接觸，故可簡 化製造步驟。進而可取得因抗蝕劑膜形成次數之減少而引 起尺寸精度提高之優點（積體度之提高、良率提高、品質 提南）。 關於η型汲極電極20，亦可與源極接觸電極16在相同時 機並行地藉由TiAlSi合金而形成。由此亦可取得製造步驟 之簡化。本實施形態中，以形成n通道之方式規定導電 型，但亦可以形成ρ通道之方式將導電型規定為與上述内 容相反。又，亦可係使MOSFET1〇中之n+Sic基板u之導電 性為〆的 IGBTdnsulated Gate Bipolar Transist〇r，絕緣閘 極雙極性晶體管）。 (實施形態2) 圖9係表示本發明實施形態2之半導體裝置即si(：之 MOSFET的示意圖。與實施形態！之不同點在於，在源極 接觸電極16與源極内部佈線19之間介入有障壁層25。其他 構成與實施形態1相同。於本發明中，源極接觸電極16係 由TiAlSi合金形成，源極内部佈線19係由μ或μ合金形 成。由於不存在兩者之金屬發生反應而生成電氣電阻較高 之金屬間化合物的情形，故障壁層25阻斷兩者之元素之擴 散的必要性較小。因此，以提高源極接觸電極16及源極内 部佈線19之密著性為主要目的，可使障壁層25為數nm左右 厚度之Ti層。又’應對使用環境之高溫化等，以更確實地 防止源極接觸電極16與源極内部佈線19發生反應為目的， 148247.doc 15 201104862 障壁層25亦可為數十nm〜數千ηηι厚度之如下材料之層。 即： 障壁層25可為{鈦（Ti)、鈕（Ta)、鎢（w)、鈮（Nb)、釩 (V)、锆（Zr)、鈦氮化物、鈕氮化物、鎢氮化物、鈮氮化 物、釩氮化物、錯氮化物、鈦矽化物、钽矽化物、鎢矽化 物、鈮矽化物、釩矽化物、鍅矽化物}中之至少一種之 層。 製造方法係對實施形態iiMOSFET之製造步驟進行以 下變形。形成閘極電極17(步驟S8) —形成層間絕緣膜21(步 驟S9)—形成源極接觸電極16(及汲極電極2〇)(步驟si〇， s 11)之後，形成抗蝕劑圖案，且於源極接觸電極16上形成 障壁層25。成膜法取決於材料，於金屬之情況下，可藉由 濺鍍而成膜。又，於氮化物或矽化物之情況下，可藉由 CVD法。可以覆蓋於該障壁層25上及層間絕緣膜η之方式 而設置源極内部佈線19。 如上所述，由於使障壁層25介於源極接觸電極16與源極 内部佈線19之間，故可取得如下優點： (1) 藉由使用較薄的Ή膜等而提高密著性 (2) 由RIE等之蝕刻選擇性之提高而引起的加工性提高 (3) 源極接觸電極i 6與源極内部佈線j 9之熱膨服差之緩和 (實施形態3) 圖10係表示本發明實施形態3之半導體裝置即接合型場 效電晶體JFET30之剖面圖。sic · JFET3〇具有如下蠢晶積 層結構。（η型基板31/第一 p型層32/n型層33/第二 148247.doc 201104862 第一 P型層32例如厚度可為10 μη1左右，p型雜質濃度可 為7.5X1015 cm·3左右。n型層33例如厚度可為〇 45 ^^左 右’ η型雜質濃度可為2xl〇n cm-3左右。第二p型層例如 厚度可為0·25 μιη左右，p型雜質濃度可為2xl〇l7 cm_3左 右。 本實施形成之JFET30包含自第二p型層34之表面34a起貫 通該第二p型層而朝n型層33突出之區域35、36、在突 出之區域35、36、37之底部前端與第一p型層32之間，介 入有充分厚度之n型層33。 於中央部朝下方（朝SiC基板3 1)突出之區域係〆型閘極區 域3 6其與閘極接觸電極41 /閘極内部佈線4 6電性連接。 藉由閘極接觸電極41/閘極内部佈線46而形成閘極電極 62。又，n +汲極區域37係與汲極接觸電極42/汲極内部佈線 47電性連接。藉由汲極接觸電極42/汲極内部佈線而形 成汲極電極63。n+源極區域35係與源極接觸電極39/源極内 部佈線45電性連接。 於Π+源極區域35及n+汲極區域37中，例如n型雜質濃度 為lxlO20 Cm·3，較n型層33in型雜質濃度高出數級。於p + 閘極區域36中，例如p型雜質濃度為1χ1〇18 cm·3，較第一p 型層32及第二p型層34之p型雜質濃度高出數級。 又’ JFET30中，於n+源極區域35之端側設置有槽部71， 並包含自槽部71之底部71 a起貫通n型層33而朝第一 p型層 32犬出的ρ電位保持區域43。在〆電位保持區域之底部 前端與η型基板31之間，介入有充分厚度之第一ρ型層32。 I48247.doc 201104862 P電位保持區域4 3係與電位保持接觸電極4 4 /源極内部佈線 45電，連接。P+電位保持區域43中，例如p型雜質濃度為 1χ1〇18 cm·、藉由源極接觸電極39、電位保持接觸電極 料、及源極内部佈線45而形成源極電極61〇根據該源極電 極6〗之結構，可將n +型源極區域35與〆型電位保持區域a 保持為相同電位。 接觸電極44、39、41、42之間係由氧化膜“被覆，從而 確保接觸電極間之絕緣性。内部佈線45、46、〇之間係由 鈍化膜64、例如Si〇2膜被覆、填充從而確保絕緣性。鈍化 膜64不僅進行内部佈線45、牝、47間之絕緣，而且進行與 外部之絕緣，且保護JFET3〇不受外部環境影響。 上述接觸電極、即源極接觸電極39、電位保持區域之接 觸電極44、閘極接觸電極41、及汲極接觸電極“皆係由上 述丁iAISi合金形成。p+汲極區域“係卩導電型，n+源極區域 35及n +汲極區域37係11導電型，故如先前般在以不同材料 之電極形成η型區域與p型區域時，需要非常多的工時。例 士在以Ni形成源極接觸電極3 9及汲極接觸電極42 ,並以 Ti/Al積層體形成閘極接觸電極41時，會產生如下問題。 即，必需在形成用於形成源極接觸電極39及汲極接觸電極 42之遮罩後，藉由蒸鍍等而形成該等接觸電極39、c，其 後，去除該遮罩後，必需形成用於形成閘極接觸電極“之 遮罩，並藉由蒸錄等而形成該接觸電極41。於採用上述製 造製程時，步驟數會增大，且於跨及兩次之遮罩形成中會 產生位置對準之誤差。由此會產生良率降低、積體度之^ 148247.doc •18- 201104862 化等。相對於此，如上所述，藉由相同TiA1Si合金而可形 成所有的接觸電極39、41、42 ' 44。因此以一次之遮罩形 成便可總括地形成接觸電極39、41、42、44。由此，可取 得尺寸精度之提高、良率提高、積體度之提高等。 . 又，源極内部佈線45、閘極内部佈線46、及汲極内部佈 ’ 、線47皆係由相同之Μ或A1合金形成。因此，於所有的接觸 電極39、41 ' 42、44與内部佈線45、46、47之組合下，即 便長期使用，亦不會產生使電氣電阻增大之金屬間化合物 等。 ° 於圖ίο中，在由Ρ+型閘極區域刊與^型汲極區域37所夾 持之區域上，在該區域與第一 ρ型層32之間的η型層33内形 成有漂移區域。又，ρ+閘極區域36與第一 ρ型層32之間成 為通道區域。當閘極接觸電極62之電壓為〇 V時，ρη接面 上未被充分施加逆偏壓電壓，漂移區域及通道區域並未空 乏化，而是η+源極區域35與η+汲極區域37為電性連接之狀 態（導通狀態）。因此，電子自η+源極區域35向η+汲極區域 3 7移動。 若對閘極接觸電極41施加負電壓，則作為ρ+閘極區域36 • 與η型層33之界面的Ρη接面上會被充分施加有逆偏壓電 . 壓，空乏層向雜質濃度較低之η型層33擴散。該結果為， 通道區域及漂移區域被空乏化，η+源極區域35與11+沒極區 域37被電性隔斷，電流不流通（切斷狀態）。 JFET30係藉由上述機構而進行電流之導通切斷控制。 圖10之JFET30係經周知之半導體裝置之製造步驟而製 148247.doc -19- 201104862 造。 槽部71係實施形態1之MOSFET10中不具右夕从址 、巧〈多口構，例 如可將與槽部71對應之部分上具有開口之遮罩層設置於第 二P型層3 4之表面3 4 a ’並使用s F 6氣體以乾式蝕刻而形 成。 此後藉由n+源極區域等之離子注入而形成。例如，如實 施形態1中所說明，n+源極區域35及n+汲極區域37係藉由 氧化膜圖案之形成—η型雜質之離子注入而形成。對於p+ 閘極區域36及ρ+電位保持區域43，僅雜質之種類不同，在 將氧化膜圖案用作遮罩來進行離子注入之方面為相同。但 是，當形成於槽部之〆電位保持區域43之深度淺於ρ+閘極 區域36時，要分時機進行離子注入。此後，於氬等惰性環 境中進行1700°Cx30分鐘左右之活性化退火處理，此與實 施形態1、2相同。 氧化膜38係在活性化退火處理後藉由於氧環境中進行 l3〇0°Cx30分鐘之處理而形成為場氧化膜。 此後’於氧化膜3 8上形成在與4個接觸電極3 9、4 J、 42、44對應之部分上具有開口之抗蚀劑圖案，將抗钱劑圖 案用作遮罩，以RIE等去除開口位置之氧化膜38。其後， 藉由同時濺鍍Ti、Al、Si之混合濺鍍而形成TiAiSi混合 膜。於實施形態1、2中，積層有Ti膜/八丨膜化丨膜。藉由抗 蝕劑膜之去除而剝離抗蝕劑膜上之TiAiSi混合膜，其次， 進行用以使TiAiSi混合膜為TiAlsi合金之合金化處理。合 金化處理係於氬等惰性環境中，加熱至55〇°C〜1200°C之溫 148247.doc •20· 201104862 度域’較好的是加熱至90(TC〜丨100〇c之溫度域。例如加熱 至1000 C，並保持1 〇分鐘以下，例如保持2分鐘。經上述 處理’藉由一次抗蝕劑圖案之形成而形成與基底之半導體 層全部進行歐姆接觸的4個接觸電極39、41、42、44。 接下來，形成源極佈線61、閘極佈線46、及汲極佈線 4 7。β亥專佈線係藉由將在形成有各佈線之部分上具有開口 之抗蝕劑圖案形成，並蒸鍍Α丨或Α1合金而形成。在對A!或 A1合金進行蒸鍵後’去除抗蝕劑圖案，以此剝離抗蝕劑圖 案上之A1或A1合金。 根據上述製造方法，4種接觸電極39、41、42、44全部 係由TiAlSi合金形成’佈線45、46、47係由AUai合金形 成。因此，不會產生NiAl3之類的電氣電阻較高之金屬間 化合物。 以上係對本發明之實施形態進行說明，但以上所揭示之 士發明之實施形態僅為例示’本發明之範圍並不限定於該 等發明之實施形態。本發明之範圍係藉由巾請專利範圍之 記載而揭示更包含與申請專利範圍之記載為均等意義 及範圍内之所有的變更。 “ 產業上之可利用性 根據本發明’可獲得-種半導體裝置等，其係碳化 導體襄置，在電極材料與内部佈線材料不同時，該等 金屬之接觸界面上並無不良之虞，且長期使用後：可取 較高之可靠性(接觸部之當初低電氣電阻之維持)。 於接觸電極之TiA⑻合金既可與㈣训亦可與η型训進行 I48247.doc •21· 201104862 歐姆接觸’故與按導電型而改變接觸電極材料之情形相 t匕’可減少抗姓劑圖案之形成次數。該結果可抑制隨附於 抗#劑圖案形成時的尺寸精度之劣化，從而可取得尺寸精 度之提高、製造良率之提高等。 【圖式簡單說明】 圖1係表示本發明實施形態i之半導體裝置之m〇sfet的 剖面圖。 圖2係圖1之MOSFET之製造方法之流程圖。 圖3係與碳化矽進行歐姆接觸之接觸電極及佈線之製造 方法的流程圖。 圖4係於圖iiMOSFET之製造中，於成為閘極氧化膜之 熱氧化膜上形成有閘極電極之狀態的示圖。 圖5係表示堆積有層間絕緣膜之狀態之示圖。 圖6係於形成抗蝕劑圖案後，藉由選擇蝕刻而去除形成 有源極接觸電極之區域之層間絕緣膜及熱氧化膜，其後形 成有源極接觸電極之狀態的示圖。 圖7係於去除抗蝕劑圖案後，於Sic基板之背面形成有汲 極電極，其後進行合金化處理之狀態的示圖。 圖8係表示與源極接觸電極相接而形成有源極内部佈線 之狀態的示圖。 圖9係表示本發明實施形態2之半導體裝置之MOSFET的 剖面圖。 圖1〇係表不本發明實施形態3之半導體裝置之JFET的刮 面圖。 148247.do, •22- 201104862 【主要元件符號說明】 10 MOSFET 11 n+型SiC基板 lib SiC基板背面 12 n型SiC磊晶層（漂移層） 12a η型SiC遙晶層之表面 13 P體 14 n+型源極區域 15 閘極氧化膜 16、 39 源極接觸電極 17、 62 閘極電極 18 P +反轉層接觸區域 19 源極内部佈線 20、 63 汲極_電極 21 層間絕緣膜 23 SiC基板背面之熱氧化膜 29 鈍化保護膜 30 JFET 31 SiC基板 32 第一 p型層 33 η型層 34 第二Ρ型層 35 η+源極區域 36 ρ+閘極區域 148247.doc ·23- 201104862 37 n+汲極區域 38 氧化膜 41 閘極接觸電極 42 汲極接觸電極 43 p+電位保持區域 44 對電位保持區域之接觸電極 45 源極佈線 46 閘極佈線 47 汲極佈線 61 源極電極 64 鈍化膜 71 槽部 71a 槽部底壁 71b 槽部側壁 91 抗蝕劑圖案 R 反轉層 148247.doc -24-

Claims (1)

  1. 201104862 七、申請專利範圍： 1. 一種半導體裝置，其特徵在於： 其係包含接觸電極及與該接觸電極導通之佈線之碳化 矽半導體裝置， 上述接觸電極係由含有鈦、銘及石夕之合金形成，且與 . 上述碳化矽接觸； 上述佈線係由鋁或鋁合金形成，且藉由與上述接觸電 極接觸而獲得與該接觸電極之上述導通。 2. 如請求項1之半導體裝置，其中 該接觸電極與該佈線之間介有障壁層，俾上述接觸電 極與上述佈線不直接接觸，上述佈線及接觸電極係藉由 與該障壁層接觸而獲得上述導通。 3. 如請求項2之半導體裝置，其中 上述障壁層係{鈦〇1)、鈕（Ta)、鎢（w)、鈮（Nb)、釩 (V)、鍅（Zr)、鈦氮化物、钽氮化物、鎢氮化物、鈮氮化 物、釩氮化物、鍅氮化物、鈦矽化物、鈕矽化物、鎢矽 化物、鈮矽化物、釩矽化物、锆矽化物}中之任一者。 4. 如清求項1至3中任一項之半導體裝置，其中 ' 上述接觸電極係與上述碳化矽歐姆接觸。 5. 如請求項1至3中任一項之半導體裝置，其中 上述接觸電極係與上述碳化矽之n型區域及^型區域之 雙方歐姆接觸。 6. 如請求項1至3中任一項之半導體裝置，其中 上述半導體裝置係MOSFET，上述接觸電極係源極電 J48247.doc 201104862 極或汲極電極，當該接觸電極係源極電極時，該源極電 極係與源極區域、及對與導電型與該源極區域相反之反 轉部形成區域接觸之接觸區域的雙方接觸者，上述佈線 係源極内部佈線或汲極佈線。 7.如請求項1至3中任一項之半導體裝置，其中 上述半導體裝置係JFET，上述接觸電極係源極電極、 閘極電極及沒極電極，上述佈線係源極佈線、間極佈線 及沒極佈線。 8· 一種半導體裝置之製造方法，其特徵在於包括以下步 驟： 準備基板； 於上述基板上，形成碳化矽磊晶層； 於上述碳化矽磊晶層上，以歐姆接觸之方式形成含有 鈦、紹及石夕之合金的電極；及 设置與上述電極接觸之鋁或鋁合金之佈線。 9. 如請求項8之半導體裝置之製造方法，其中 於上述形成電極之步驟中，係於上述碳化矽磊晶層 上.（1)形成鈦層，接著於該鈦層上形成鋁層，進而於該 鋁層上形成矽層之後，或者（2)形成鈦、鋁及矽之混合層 之後，實施熱處理而進行合金化。 10. 如請求項8或9之半導體裝置之製造方法，其中： 於上述合金電極形成之後、且於設置上述佈線之前’ 包括形成與上述合金電極接觸之障壁層之步驟，且 上述佈線係設置成與上述障壁層接觸。 148247.doc 201104862 11·如凊求項8或9之半導體裝置之製造方法，其中 於上述碳化矽磊晶層形成之後、且於上述合金電極形 成之引於上述碳化石夕磊晶層形成該碳化石夕之η型區域 及Ρ型區域，且以與上述11型區域及ρ型區域之雙方歐姆 接觸之方式形成上述合金電極。 12.如請求項8或9之半導體裝置之製造方法，其中 上述合金電極為2個以上，於上述碳化矽磊晶層形成 之後、且於上述合金電極形成之前，於上述碳化矽磊晶 層形成該碳化矽之η型區域及ρ型區域之雙方，並在相同 處理時機以相同材料形成與上述η型區域歐姆接觸之第工 合金電極及與ρ型區域歐姆接觸之第2合金電極。 148247.doc
TW099115968A 2009-05-22 2010-05-19 Semiconductor device and method of producing same TW201104862A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124617A JP4858791B2 (ja) 2009-05-22 2009-05-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201104862A true TW201104862A (en) 2011-02-01

Family

ID=43126101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115968A TW201104862A (en) 2009-05-22 2010-05-19 Semiconductor device and method of producing same

Country Status (8)

Country Link
US (2) US20120007104A1 (zh)
EP (1) EP2434534A4 (zh)
JP (1) JP4858791B2 (zh)
KR (1) KR20120022719A (zh)
CN (1) CN102439699A (zh)
CA (1) CA2762623A1 (zh)
TW (1) TW201104862A (zh)
WO (1) WO2010134415A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2479372B (en) * 2010-04-07 2013-07-24 Ge Aviat Systems Ltd Power switches for aircraft
CA2769697A1 (en) * 2010-04-14 2011-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP5633328B2 (ja) * 2010-11-18 2014-12-03 住友電気工業株式会社 半導体装置の製造方法
JP5728954B2 (ja) 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6042658B2 (ja) * 2011-09-07 2016-12-14 トヨタ自動車株式会社 ＳｉＣ半導体素子の製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
KR20140099230A (ko) 2011-12-02 2014-08-11 스미토모덴키고교가부시키가이샤 반도체 장치의 제조 방법
JP2013122982A (ja) * 2011-12-12 2013-06-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013232561A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置
JP2013235895A (ja) * 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5809596B2 (ja) 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP6068918B2 (ja) * 2012-10-15 2017-01-25 住友電気工業株式会社 半導体装置およびその製造方法
JP2015032614A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9214572B2 (en) * 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10258256B2 (en) 2014-12-09 2019-04-16 TechMah Medical Bone reconstruction and orthopedic implants
JP6125420B2 (ja) * 2013-12-26 2017-05-10 株式会社豊田中央研究所 半導体装置
JP6256148B2 (ja) * 2014-03-27 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN106463405B (zh) * 2014-06-11 2020-02-21 美国休斯研究所 钽基欧姆接触
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
JP2017059600A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
JP6922202B2 (ja) 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102335489B1 (ko) * 2016-12-13 2021-12-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6773577B2 (ja) * 2017-02-01 2020-10-21 トヨタ自動車株式会社 半導体装置
US10957791B2 (en) * 2019-03-08 2021-03-23 Infineon Technologies Americas Corp. Power device with low gate charge and low figure of merit
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法
JP7452076B2 (ja) 2020-02-19 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113889534A (zh) * 2021-09-27 2022-01-04 南方科技大学 无金欧姆接触电极、半导体器件和射频器件及其制法
CN114799394A (zh) * 2021-12-01 2022-07-29 贵州理工学院 一种泡沫钛原位生成Ti7Al5Si12增强钎缝的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP2911122B2 (ja) * 1988-04-20 1999-06-23 三洋電機株式会社 炭化ケイ素半導体素子のオーミック電極形成方法
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
JP2985183B2 (ja) * 1989-06-28 1999-11-29 日本電気株式会社 半導体集積回路装置及びその製造方法
SE504916C2 (sv) * 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
US6350704B1 (en) * 1997-10-14 2002-02-26 Micron Technology Inc. Porous silicon oxycarbide integrated circuit insulator
DE19925233A1 (de) * 1998-06-08 1999-12-09 Siemens Ag Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung
JP4179492B2 (ja) * 2000-09-01 2008-11-12 日産自動車株式会社 オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP5033305B2 (ja) * 2004-10-01 2012-09-26 株式会社日立製作所 炭化珪素半導体装置
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
CN101536192A (zh) * 2006-11-10 2009-09-16 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5286677B2 (ja) * 2007-03-13 2013-09-11 トヨタ自動車株式会社 Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP5018349B2 (ja) * 2007-08-30 2012-09-05 住友電気工業株式会社 半導体装置
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
EP2280417B1 (en) * 2008-04-15 2015-07-22 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
US8963163B2 (en) * 2009-10-05 2015-02-24 Sumitomo Electric Industries, Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2010134415A1 (ja) 2010-11-25
WO2010134415A9 (ja) 2011-08-25
JP4858791B2 (ja) 2012-01-18
JP2010272766A (ja) 2010-12-02
EP2434534A1 (en) 2012-03-28
US20150287598A1 (en) 2015-10-08
KR20120022719A (ko) 2012-03-12
CN102439699A (zh) 2012-05-02
EP2434534A4 (en) 2013-12-25
CA2762623A1 (en) 2010-11-25
US20120007104A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TW201104862A (en) Semiconductor device and method of producing same
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5286677B2 (ja) Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP5955246B2 (ja) 半導体装置の製造方法
JP5581642B2 (ja) 半導体装置の製造方法
JP5745974B2 (ja) 半導体装置およびその製造方法
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
TW201246283A (en) Method of manufacturing silicon carbide semiconductor device
WO2007108439A1 (ja) 電力用半導体装置
WO2008018342A1 (fr) Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
JP2013004636A (ja) 炭化珪素半導体装置およびその製造方法
JP2013232560A (ja) 炭化珪素半導体装置の製造方法
CN102227812A (zh) 半导体器件
JP2015103631A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
US20160056040A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2016115735A (ja) 半導体装置及びその製造方法
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6705231B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6690333B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017168680A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法