JP4291875B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4291875B2
JP4291875B2 JP2008559011A JP2008559011A JP4291875B2 JP 4291875 B2 JP4291875 B2 JP 4291875B2 JP 2008559011 A JP2008559011 A JP 2008559011A JP 2008559011 A JP2008559011 A JP 2008559011A JP 4291875 B2 JP4291875 B2 JP 4291875B2
Authority
JP
Japan
Prior art keywords
type
impurity region
layer
type impurity
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008559011A
Other languages
English (en)
Other versions
JPWO2009013886A1 (ja
Inventor
将志 林
和哉 宇都宮
修 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4291875B2 publication Critical patent/JP4291875B2/ja
Publication of JPWO2009013886A1 publication Critical patent/JPWO2009013886A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置に関し、特にｎ型およびｐ型オーミック電極を有する炭化珪素半導体装置およびその製造方法に関する。
パワーエレクトロニクス用のデバイスとして、シリコン（Ｓｉ）半導体を用いたパワーデバイスが従来用いられている。パワーエレクトロニクス用のデバイスは、より高周波かつ大電流で動作することが求められており、さまざまな研究開発により、シリコンパワーデバイスの性能の向上が図られてきた。
しかし、近年、シリコンパワーデバイスの性能は理論的な限界に近づきつつある。また、パワーデバイスは高温や放射線等の悪環境下における動作が求められる場合があるが、シリコン半導体はこのような悪環境下には適していない。このため、シリコンに替わる半導体を用いたデバイスの研究がなされている。
種々の半導体のなかで、炭化珪素（ＳｉＣ）半導体は、広い禁制帯幅（４Ｈ型の場合３．２６ｅＶ）を持ち、高温での電気伝導制御や耐放射線性に優れる。また、炭化珪素半導体は、シリコンより約１桁高い絶縁破壊電界を有するため、高耐圧に優れ、シリコンの約２倍の電子の飽和ドリフト速度を有するため、高周波大電力制御が可能である。これらの半導体としての物性から、炭化珪素はより高周波かつ大電流で動作するパワーデバイス用の半導体材料として期待されている。
新しい半導体材料を用いて半導体装置を開発する場合、その半導体に対して低抵抗であり、信頼性の高いオーミックコンタクトを形成する技術を開発する必要がある。従来、ｎ型炭化珪素半導体へのオーミック電極材料としては、ニッケル（Ｎｉ）が用いられ、ｐ型炭化珪素半導体へのオーミック電極材料としは、シリコン（Ｓｉ）とアルミニウム（Ａｌ）との共晶や積層、または、チタン（Ｔｉ）が用いられてきた。
しかし、特に、ｐ型炭化珪素半導体に対するオーミックコンタクトの特性が十分ではなかった。具体的には、オーミック電極形成工程中、１０００℃程度の高温でｐ型オーミック電極用の材料を熱処理すると、オーミック電極材料の凝集が起こり、均一性が低下したり、凝集による応力が発生する。その結果、炭化珪素半導体中に、結晶歪みや転移が増大し、これによる結晶性の低下が生じるという課題があった。
またｐ型に限らずオーミック電極形成の場合、金属膜を堆積する前に炭化珪素半導体の表面に自然酸化膜が生成する。この自然酸化膜は、オーミック電極と炭化珪素半導体とが合金化する際、オーミック特性に悪影響を与えるという問題があった。
これらのｐ型炭化珪素半導体に対するオーミック電極形成の課題に対して、ニッケル、チタンおよびアルミニウムの金属膜からなる積層構造やチタンとアルミニウムとの合金を用いることが、例えば、特許文献１や特許文献２に開示されている。
特許第２５０９７１３号明細書 特許第２９４０６９９号明細書
図１２（ａ）は、オーミック電極を有する従来の炭化珪素半導体を用いた縦型ＦＥＴの構造の一部を模式的に示しており、図１２（ｂ）は、オーミックコンタク部分を拡大した図である。図１２（ａ）および（ｂ）に示すようにｎ型炭化珪素半導体層１０２中にｐウェル領域１０４が形成されており、ｐウェル領域１０４にｎ型不純物領域１０５およびｐ型不純物領域１０７が設けられている。ｎ型不純物領域１０５およびｐ型不純物領域１０７はオーミック電極１１６と接触しており、オーミック電極１１６にはパッド用電極１１７が接続されている。
ｎ型炭化珪素半導体層１０２、ｐウェル領域１０４およびｎ型不純物領域１０５のそれぞれ一部を覆うようにチャネル層１０８が設けられ、チャネル層１０８上にはゲート絶縁膜１０９を介してゲート電極１１０が設けられている。ゲート電極１１０とパッド用電極１１７との間には絶縁膜１１４が設けられている。ｎ型炭化珪素半導体層１０２のｐウェル領域１０４が設けられていない側にはオーミック電極１０１が設けられている。
図１２（ｂ）に示すように、この従来の縦型ＦＥＴでは、ｎ型不純物領域１０５とｐ型不純物領域１０７とが隣接しており、これらの領域に対してオーミックコンタクトであるオーミック電極１１６が設けられている。ｎ型不純物領域１０５はチャネル層１０８とオーミック電極１１６とを低抵抗で接続するソース領域として機能する。また、ｐ型不純物領域１０７はｐウェル領域１０４とオーミック電極１１６とを低抵抗で接続し、ｐウェル領域１０４を基準電位に固定する。このようなコンタクト構造の場合、製造工程が煩雑になるのを避けるため、同一金属材料を用い同一構造のオーミック電極１１６を形成するのが一般的であった。しかし、オーミック電極１１６はｎ型不純物領域１０５に対してはｎ型オーミック電極として機能し、ｐ型不純物領域１０７に対してはｐ型オーミック電極として機能する必要がある。
例えば、オーミック電極１１６にチタン反応層を用いた場合、ｎ型不純物領域に対しては、不純物濃度が比較的低くても（５×１０19ｃｍ-3以下）、容易にオーミック接触を得ることができる。しかし、ｐ型不純物領域に対しては、不純物濃度が低いと、オーミック接触を得ることが非常に困難である。
図１３は、ｐ型不純物領域上にチタン膜を１００ｎｍ蒸着し、９５０℃で１分間熱処理を行うことにより、ｐ型不純物領域中のシリコンおよび炭素とチタン膜とを反応させて、チタン反応層を形成した場合のｐ型不純物濃度依存性を示している。図１３に示すように、ｐ型不純物領域の不純物濃度が１×１０21ｃｍ-3に近い高濃度である場合には、ほぼオーミック特性が得られるが、不純物濃度が１×１０20ｃｍ-3以下と低い場合、十分なオーミック特性を得ることは困難である。図１３から明らかなように、良好なオーミック特性を得るためには、高濃度のｐ型不純物層を形成する必要があり、高いドーズ量でｐ型不純物イオンをｐ型不純物領域に注入することが必要となる。しかし、このような高濃度の不純物濃度を達成するためには、長時間イオン注入を行う必要があり、半導体装置の生産性の低下と製造コストの増大を招く。
また、ｐ型炭化珪素半導体に対するオーミック電極形成にアルミニウムやそれを含む積層構造を用いた場合、層間絶縁膜上にアルミニウムが残った場合には、その後のオーミック電極形成のための高温熱処理により、アルミが層間絶縁膜中を拡散し、ゲート絶縁膜に到達することにより、絶縁破壊耐圧や信頼性の低下等の課題が発生する。
本発明は、このような従来技術の課題を解決し、優れた特性を有する炭化珪素半導体装置を実現することを目的とする。
本発明の半導体装置は、炭化珪素半導体層を有する炭化珪素半導体基板と、前記炭化珪素半導体層に設けられ、ｐ型不純物を含むｐ型不純物領域と、前記ｐ型不純物領域に電気的に接続されたｐ型オーミック電極と、前記ｐ型不純物領域に隣接して前記炭化珪素半導体層に設けられ、ｎ型不純物を含むｎ型不純物領域と、前記ｎ型不純物領域に電気的に接続されたｎ型オーミック電極とを備え、前記ｐ型オーミック電極は、ニッケル、アルミニウム、シリコンおよび炭素の合金を含み、前記ｎ型オーミック電極は、チタン、シリコンおよび炭素の合金を含む。
ある好ましい実施形態において、前記ｐ型オーミック電極は、ニッケル、アルミニウム、シリコンおよび炭素の合金を含むｐ型反応層を有する。
ある好ましい実施形態において、前記ｐ型反応層はさらにチタンを含む。
ある好ましい実施形態において、前記ｎ型オーミック電極は、チタン、シリコンおよび炭素の合金を含むｎ型反応層を有する。
ある好ましい実施形態において、前記ｎ型オーミック電極および前記ｐ型オーミック電極は、それぞれ窒化チタン層をさらに含む。
ある好ましい実施形態において、前記ｎ型オーミック電極において、前記窒化チタン層の厚さは、前記ｎ型反応層の厚さよりも大きい。
ある好ましい実施形態において、前記ｐ型オーミック電極の前記反応層は、前記ｐ型不純物領域と接している。
ある好ましい実施形態において、前記ｎ型オーミック電極の前記反応層は、前記ｎ型不純物領域と接している。
ある好ましい実施形態において、前記ｎ型オーミック電極は、前記炭化珪素半導体層の表面において、前記ｐ型オーミック電極を囲むように設けられている。
ある好ましい実施形態において、前記ｐ型オーミック電極における前記炭素の濃度は、前記ｐ型オーミック電極の表面より、前記ｐ型不純物領域側の方が高い。
ある好ましい実施形態において、前記ｎ型オーミック電極における前記炭素の濃度は、前記ｎ型オーミック電極の表面より、前記ｎ型不純物領域側の方が高い。
ある好ましい実施形態において、半導体装置は、前記ｎ型不純物領域に接するように前記炭化珪素半導体層の表面の一部に設けられたチャネル層と、前記チャネル層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とをさらに備える。
ある好ましい実施形態において、半導体装置は、前記炭化珪素半導体層において、ｐ型不純物がドープされ、前記ｎ型不純物領域を包囲するように設けられたウェル領域と、前記ウェル領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とをさらに備える。
ある好ましい実施形態において、半導体装置は前記半導体基板の前記炭化珪素半導体層と反対側の面に設けられた他のオーミック電極をさらに備える。
本発明の半導体装置の製造方法は、ｎ型不純物領域およびｐ型不純物領域が互いに隣接するように設けられた炭化珪素半導体層を用意する工程（ａ）と、前記ｐ型不純物領域上に、ニッケル層およびアルミニウム層を含む積層膜を形成する工程（ｂ）と、前記積層膜を熱処理することにより、ニッケル、アルミニウム、シリコンおよび炭素の合金を含むｐ型オーミック電極を前記ｐ型不純物領域上に形成する工程（ｃ）と、少なくとも前記ｎ型不純物領域の一部上にチタン層を形成する工程（ｄ）と、前記チタン層を熱処理することにより、チタン、シリコンおよび炭素の合金を含むｎ型オーミック電極を前記ｎ型不純物領域上に形成する工程（ｅ）とを包含する。
ある好ましい実施形態において、前記工程（ｃ）および（ｅ）における熱処理を８５０℃以上１０５０℃以下の温度で行う。
ある好ましい実施形態において、前記工程（ｃ）および（ｅ）における熱処理を窒素ガスまたはアルゴンガスを含む雰囲気中で行う。
ある好ましい実施形態において、前記工程（ｂ）は、前記ｐ型不純物領域を露出するマスクを前記炭化珪素半導体層上に形成する工程（ｂ１）と、前記ｐ型不純物領域および前記マスク上に前記積層膜を形成する工程（ｂ２）とを含み、前記工程（ｂ２）と前記工程（ｄ）との間に、前記マスク上の前記積層膜を除去する工程（ｆ）を含む。
ある好ましい実施形態において、前記工程（ｄ）は、前記ｎ型不純物領域の一部および前記ｐ型オーミック電極を露出するコンタクトホールを有する絶縁膜を前記炭化珪素半導体層上に形成する工程（ｄ１）と、前記コンタクトホール内のｎ型不純物領域の一部および前記ｐ型オーミック電極上と、前記絶縁膜上に前記チタン層を形成する工程（ｄ２）と、前記工程（ｄ２）以降に、前記絶縁膜上の前記チタン層の少なくとも一部を除去する工程（ｇ）とを含む。
ある好ましい実施形態において、前記工程（ｆ）において、前記積層膜をウェットエッチングによって除去する。
ある好ましい実施形態において、前記工程（ｆ）において、前記積層膜をドライエッチングによって除去する。
ある好ましい実施形態において、前記工程（ｆ）は、前記マスクを除去することにより、前記マスク上の前記積層膜を除去する。
ある好ましい実施形態において、前記工程（ｇ）において、前記チタン層をウェットエッチングによって除去する。
ある好ましい実施形態において、前記工程（ｇ）において、前記チタン層をドライエッチングによって除去する。
ある好ましい実施形態において、前記マスクは、前記工程（ａ）において、不純物イオンの注入によって、前記炭化珪素半導体層中に前記ｐ型不純物領域を形成するマスクである。
ある好ましい実施形態において、前記工程（ｅ）は、前記チタン層を熱処理することにより、前記ｎ型不純物領域中のシリコンおよび炭素と前記チタン層の一部とを反応させ、チタン、シリコンおよび炭素の合金を形成する工程（ｅ１）と、前記チタン層のうち、反応しなかった部分を除去することにより、前記合金を含むｎ型オーミック電極を前記ｎ型不純物領域上に形成する工程（ｅ２）とを含む。
ある好ましい実施形態において、前記工程（ｅ２）において、前記チタン層のうち、シリコンおよび炭素と反応しなかった部分をウェットエッチングにより除去する。
本発明によれば、ｎ型不純物領域およびｐ型不純物領域が隣接して炭化珪素半導体層中に設けられた半導体装置において、チタン、シリコンおよび炭素を含むｎ型オーミック電極および、ニッケル、アルミニウム、シリコンおよび炭素を含むｐ型オーミック電極がｎ型不純物領域およびｐ型不純物領域にそれぞれ設けられている。これらのｎ型オーミック電極およびｐ型オーミック電極は、ｎ型炭化珪素半導体およびｐ型炭化珪素半導体に対してそれぞれ低抵抗なオーミックコンタクトを実現し得るため、ｎ型不純物領域およびｐ型不純物領域の不純物濃度を高くしなくても低抵抗なオーミックコンタクトを実現することができる。したがって、ＭＩＳＦＥＴやＭＯＳＦＥＴなどのスイッチング素子において、オン抵抗に大きく影響するｎ型コンタクト抵抗を増大させることなく、低抵抗のｐ型オーミック電極を形成することができ、スイッチング特性を向上させることができる。
本願発明者は、種々のオーミック電極材料を用いて、ｐ型炭化珪素半導体基板およびｎ型炭化珪素半導体基板上にオーミック電極を形成し、コンタクト抵抗を測定した。図１は、チタン、ニッケル、ニッケル／アルミニウム、ニッケル／チタンおよびチタン／ニッケルを用いてｐ型炭化珪素半導体基板およびｎ型炭化珪素半導体基板上にオーミック電極を形成し、コンタクト抵抗を測定した結果を示すグラフである。ｐ型炭化珪素半導体基板およびｎ型炭化珪素半導体基板の不純物濃度は、５×１０１９ｃｍ-3であり、熱処理温度は９５０℃である。
図１に示すように、チタンやニッケルなど、ｎ型炭化珪素半導体に対するオーミックコンタクト抵抗が低い金属材料は、ｐ型炭化珪素半導体に対して高いオーミックコンタクト抵抗を示す。逆に、ニッケル／アルミニウムは、ｐ型炭化珪素半導体に対して低抵抗なオーミックコンタクトを実現するが、ｎ型炭化珪素半導体に対するオーミックコンタクト抵抗は高くなる。
図２は、図１２に示す縦型ＦＥＴにおけるｐ型コンタクト抵抗とスイッチング時間との関係を示している。図２に示すように、ｐ型コンタクト抵抗が高くなると、スイッチング時間は長くなる。これは、チャネル層１０８と接するｐウェル領域１０４とオーミック電極１１６とのコンタクト抵抗が高い場合、ｐウェル領域１０４が基準電位に完全には固定されずに浮遊電荷が蓄積する結果、スイッチングに遅れが生じるからである。この場合、縦型ＦＥＴを高速で動作させることが困難となる。
本願発明者はこのような知見に基づき、新規な構造を有する炭化珪素半導体装置を想到するに至った。本発明は、比較的不純物濃度が低い（５×１０19ｃｍ-3以下）ｎ型不純物領域およびｐ型不純物領域上にそれぞれ異なる組成のオーミック電極を設けることによって、炭化珪素半導体装置において低抵抗のｐ型およびｎ型オーミックコンタクトを実現することができる。このため、本発明は、炭化珪素半導体を用いたＭＩＳＦＥＴやＭＯＳＦＥＴなど絶縁ゲート型のトランジスタに好適に用いることができる。以下、本発明を縦型の二重注入型ＭＩＳＦＥＴに適用した例を説明する。
（第１の実施形態）
図３（ａ）は、本発明による半導体装置の第１の実施形態を示す模式的断面図である。図３（ａ）に示す半導体装置は、炭化珪素半導体層２を含む。
炭化珪素半導体層２は炭化珪素半導体からなる。炭化珪素半導体層２は、半導体基板を構成するバルクであってもよいし、半導体基板上に形成されたエピタキシャル層であってもよい。本実施形態では、炭化珪素半導体層２は炭化珪素半導体基板１上にエピタキシャル成長によって設けられている。炭化珪素半導体基板１は、例えば、４Ｈ−ＳｉＣの（０００１）面から８度のオフ角を持つオフ基板である。炭化珪素半導体基板１は、窒素、リン、砒素などのｎ型不純物が、例えば、１×１０18ｃｍ-3以上の濃度でドープされており、低抵抗である。炭化珪素半導体層２は、炭化珪素半導体基板１の第１の主面１ａ上にエピタキシャル成長によって設けられている。炭化珪素半導体層２は、窒素などのｎ型不純物が１×１０15ｃｍ-3〜１×１０16ｃｍ-3程度にドープされおり、高抵抗であることが好ましい。
炭化珪素半導体層２には、炭化珪素半導体層２の表面２ａから内部にかけてｐウェル領域４が形成されている。また、ｐウェル領域４内において、炭化珪素半導体層２の表面２ａから内部にかけてｎ型不純物領域５が形成されている。ｎ型不純物領域５は、ソース領域として機能する。
ｎ型不純物領域５に隣接するように、炭化珪素半導体層２の表面２ａから内部にかけて、ｐ型不純物領域７が形成されている。ｐウェル領域４の不純物濃度は、例えば、１×１０16ｃｍ-3〜１×１０18ｃｍ-3である。また、ｎ型不純物領域５およびｐ型不純物領域７は良好なオーミック特性が得られるように高濃度に不純物がドープされていることが好ましく、かつ、生産性の低下および製造コストの増大を招かない程度の濃度であることが好ましい。具体的には、ｎ型不純物領域５およびｐ型不純物領域７の不純物濃度は、１×１０１９ｃｍ-3〜８×１０２０ｃｍ-3および１×１０１９ｃｍ-3〜２×１０２０ｃｍ-3であることが好ましい。
ｎ型不純物領域５およびｐ型不純物領域７にそれぞれ接するようにｎ型オーミック電極１６およびｐ型オーミック電極１３が設けられている。以下において詳細に説明するように、ｎ型オーミック電極１６はチタン、シリコンおよび炭素を含み、ｐ型オーミック電極１３はニッケル、アルミニウム、シリコンおよび炭素を含む。
ｐウェル領域４が設けられていない炭化珪素半導体層２の表面２ａ、炭化珪素半導体層２の表面２ａにおいて露出したｐウェル領域４の一部およびｎ型不純物領域５の一部を覆うようにチャネル層８が設けられている。チャネル層８は、例えば、エピタキシャル成長により形成された複数の炭化珪素半導体層を含む積層構造を備える。具体的には、チャネル層８の積層構造は、急峻な濃度勾配を示す複数のｎ型不純物高濃度ドープ層（δドープ層）と低濃度ドープ層とが交互に積層された構造を有している。
チャネル層８上にはゲート絶縁膜９が設けられ、ゲート絶縁膜９上にゲート電極１０が設けられている。ゲート絶縁膜９は酸化シリコンなどからなる。ゲート電極１０は、例えば、減圧ＣＶＤ法により形成され、リンなどのｎ型不純物がドープされたポリシリコンによって構成されている。第２の層間絶縁膜１４は、ｐ型オーミック電極１３およびｎ型オーミック電極１６を除く炭化珪素半導体層２の表面を覆っている。第２の層間絶縁膜１４上には、パッド用電極１７が設けられている。パッド用電極１７は、アルミ、シリコン、チタン、銅のいずれか１つまたはいくつかの合金から構成され、第２の層間絶縁膜１４に設けられたコンタクトホール１９を介してオーミック電極１３および１６と電気的に接続している。
炭化珪素半導体基板１の炭化珪素半導体層２が設けられていない側の面１ｂには、ドレイン電極に相当する他のオーミック電極１８が設けられており、炭化珪素半導体層２のｐウェル領域２が設けられていない面と電気的に接続されている。オーミック電極１８は、Ｔｉ、Ｎｉ、Ｃｒ、Ａｕ、Ａｇ、Ｐｔ等のいずれか１つからなる金属膜、または、これらの金属から選ばれる複数の金属膜の積層構造によって構成されている。これらの金属膜は真空蒸着等によって形成される。
図３（ａ）に示す半導体装置は、ゲート電極１０に印加する電圧を変化させることにより、チャネル層８内で形成されるチャネル領域、特に、チャネル層８のゲート電極１０とｐウェル領域４とによって挟まれる部分を通過する電流を制御することができる。これにより、図３（ａ）において点線で示すように、オーミック電極１８から、炭化珪素半導体基板１、炭化珪素半導体層２、チャネル層８、ｎ型不純物領域５、ｎ型オーミック電極１６を介して基準電位に接続されたパッド用電極１７へ流れる電流を調節することができる。
また、上述したように、パッド用電極１７に電気的に接続されるｐ型オーミック電極１３も基準電位に固定される。これにより、ｐ型不純物領域７およびｐウェル領域４も基準電位に固定されるため、チャネル層８のゲート電極１０とｐウェル領域４とに挟まれる部分のｐウェル領域４側の電位を基準電位に固定することができる。その結果、チャネル領域８の電位が変動するのを抑制し、高速でゲート電圧を変化させ半導体装置をスイッチングした場合でも、チャネル領域の電位が変動し、スイッチングの遅れが生じるのを防止することができる。特に、チャネル層８に電気的に接続されるｎ型不純物領域５に隣接してｐ型不純物領域７を設けているため、チャネル層８に形成されるチャネル領域に近接した位置において、ｐウェル領域４を基準電位に固定することができる。したがって、ｎ型不純物領域５に隣接してｐ型不純物領域７を設けた構造を有する縦型ＭＩＳＦＥＴは、高速でスイッチングした場合でも電流の制御を確実に行うことができ、炭化珪素半導体の特性を生かした、高周波かつ大電流で動作するスイッチング用パワーデバイスとして好適に用いることができる。
次に、本発明による半導体装置のｎ型オーミック電極１６およびｐ型オーミック電極１３を詳細に説明する。図３（ｂ）は、ｎ型オーミック電極１６およびｐ型オーミック電極１３近傍の構造を拡大して示す断面図である。図３（ｂ）に示すように、ｎ型不純物領域５およびｐ型不純物領域７にそれぞれｎ型オーミック電極１６およびｐ型オーミック電極１３がオーミック接触している。
上述したようにｎ型オーミック電極１６およびｐ型オーミック電極１３は、それぞれｎ型不純物領域５およびｐ型不純物領域７上に形成される。図３（ｃ）は、炭化珪素半導体層２の表面２ａにおけるｎ型不純物領域５およびｐ型不純物領域７の配置を示している。図３（ｃ）に示すように、ｐ型不純物領域７はｎ型不純物領域５に囲まれている。また、ｎ型不純物領域５はｐウェル領域４に囲まれている。
ｎ型オーミック電極１６は、チタン、シリコンおよび炭素の合金を含むｎ型反応層からなる。ｐ型オーミック電極１３を構成するニッケルおよびアルミニウムは含んでいない。チタン層をｎ型不純物領域５の表面に形成し、熱処理を行うことによって、ｎ型不純物領域５中のシリコンおよび炭素とチタン層中のチタンとが相互に拡散し、合金化する。これによりｎ型反応層は、ｎ型不純物領域５と接するように炭化珪素半導体層２の表面２ａから内部にかけて形成される。
なお、チタンは炭素と反応し化合物を形成し易いため、ｎ型反応層の内部において、炭素とチタンとが結合を形成し、ｎ型不純物領域５の炭素がｎ型オーミック電極１６の表面に析出するのを抑制する。これにより、ｎ型オーミック電極１６の表面に炭素が析出し、ｎ型オーミック電極１６とパッド用電極１７との密着性が低下するのを防止することができる。
ｎ型オーミック電極１６の厚さは、１０ｎｍ以上であることが好ましい。１０ｎｍより薄い場合、低抵抗なｎ型オーミック電極１６を実現することが困難となる。
ｐ型オーミック電極１３は、ニッケル、アルミニウム、シリコンおよび炭素の合金を含むｐ型反応層からなる。ｐ型オーミック電極１３はニッケル層およびアルミニウム層をｐ型不純物領域７の表面において積層し、熱処理を行うことによって、ニッケルとアルミニウムとが合金化し、ｐ型不純物領域７からシリコンおよび炭素が拡散することによって形成される。ただし、ニッケルおよびアルミニウムは、チタンほど炭化珪素との相互拡散は生じない。このため、ｐ型反応層は、炭化珪素半導体層２の表面２ａから少しだけ内部にかけて形成され、ｐ型不純物領域７と接している。
ｐ型オーミック電極１３の形成のためには、ｐ型不純物領域７上にのみニッケル層およびアルミニウム層を形成すればよいので、ニッケル層およびアルミニウム層のパターニングにはｐ型不純物領域７を形成するためのマスクを好適に用いることができる。
ｐ型オーミック電極１３の厚さは、１０ｎｍ以上であることが好ましい。１０ｎｍより薄い場合、低抵抗のｐ型オーミック電極１３を実現することが困難となる。
図１を参照して説明したように、チタンは、ｎ型炭化珪素半導体への良好なオーミック電極材料であるが、ｐ型炭化珪素半導体と良好なオーミックコンタクトを形成しない。このため、ｐ型オーミック電極１３の形成時には、チタンはｐ型反応層に含まれないほうが好ましい。一方、一旦、ｐ型反応層が形成されれば、ｐ型反応層上にチタン層を設けてもｐ型反応層とｐ型不純物領域７とのオーミックコンタクトにチタン層はあまり影響しない。
このため、ｐ型オーミック電極１３を先に形成すれば、ｎ型オーミック電極１６を形成する場合、ｎ型不純物領域５にのみチタン層を形成するように、チタン層のパターニングを行う必要はなく、ｎ型オーミック電極１６に隣接するｐ型オーミック電極１３のｐ型反応層１３ａ上にも形成することができる。つまり、ｐ型不純物領域７にｎ型不純物領域５が隣接していても、ｎ型オーミック電極１３の形成に際し、ｐ型不純物領域７あるいはｐ型オーミック電極１３との位置合わせを行うことなく、ｐ型オーミック電極１３とは異なる材料を用いて、ｎ型不純物領域５にのみｎ型オーミック電極１６を形成することが可能となる。特に図３（ｃ）に示すように、ｐ型不純物領域７がｎ型不純物領域５に囲まれている場合、ｎ型不純物領域５にのみチタン層を形成するためには、ｐ型不純物領域７上のｐ型オーミック電極１３に位置合わせをしてｐ型オーミック電極１３上のチタン層を除去する必要がある。本実施形態によれば、このような手間が省けるため、生産性が高まる。
この場合、ｎ型オーミック電極１６を形成するための熱処理によって、ｐ型オーミック電極１３上に設けたチタン層が多少ｐ型オーミック電極１３の内部へ拡散し、ｐ型オーミック電極１３を構成するｐ型反応層は、ニッケル、アルミニウム、チタン、シリコンおよび炭素の合金を含むようになる。チタンがｐ型反応層に含まれることによって、ｎ型オーミック電極１６と同様、ｐ型不純物領域７の炭素がｐ型オーミック電極１３の表面に析出するのを抑制する。これにより、ｐ型オーミック電極１３の表面に炭素が析出し、ｐ型オーミック電極１３とパッド用電極１７との密着性が低下するのを防止することができる。
以下において詳細に説明するように、このようにしてｐ型オーミック電極１３上に設けたチタン層はパッド用電極１７を形成する前に除去される。このため図３（ａ）および（ｂ）には、ｐ型オーミック電極１３上に設けたチタン層は示されていない。
このように、本発明による半導体装置によれば、ｐ型不純物領域７を形成する注入マスクを用いることによって、比較的不純物濃度が低いｐ型不純物領域７にのみ接するｐ型オーミック電極１３を形成することが可能となる。
また、ｐ型オーミック電極１３を形成後、ｎ型オーミック電極１６を形成するためのチタン層をｎ型不純物領域５およびｐ型オーミック電極１３を覆うように形成し、熱処理することにより、ｎ型不純物領域５にのみｎ型オーミック電極１６を形成することができる。したがって、ｎ型不純物領域５とｐ型不純物領域７とが隣接するコンタクト構造であっても、ｎ型とｐ型で異なる金属組成のオーミック電極を形成することができる。その結果、ＭＩＳＦＥＴにおいて、低抵抗のｐ型のオーミック電極を形成し、コンタクト抵抗を低減することができる。これにより、スイッチング（ターンオフ）特性を向上させることができる。さらに、ｐ型不純物の高濃度注入が不要となるため、製造コストの低減、製造に要する時間の短縮などを達成することもできる。
以下、図３（ａ）に示す半導体装置の製造方法の一例を説明する。図４（ａ）〜（ｌ）は、半導体装置の製造途中における断面を示している。
まず、図４（ａ）に示すように、４Ｈ−ＳｉＣの（０００１）面から８度のオフ角を持つ主面を備えた炭化珪素半導体基板１を用意する。炭化珪素半導体基板１には、ｎ型不純物が８×１０18ｃｍ-3程度ドープされている。熱ＣＶＤ法等により、炭化珪素半導体基板１の主面上に、炭化珪素半導体基板１よりも低濃度でｎ型不純物を含む高抵抗の炭化珪素半導体層２をエピタキシャル成長させる。炭化珪素半導体層２は、例えば、原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）を、キャリアガスとして水素（Ｈ2）を、ドーパントガスとして窒素（Ｎ2）をそれぞれ用いる。例えば、１４００Ｖの耐圧を備えたＭＩＳＦＥＴを製造する場合には、高抵抗の炭化珪素半導体層２の不純物濃度は１×１０15ｃｍ-3〜１×１０16ｃｍ-3であることが好ましく、その厚さは１０μｍ以上であることが好ましい。
次に、炭化珪素半導体層２の一部に、ｐ型不純物（アルミニウム、ホウ素など）をイオン注入によりドープして、ｐウェル領域４を形成する。ｐウェル領域４の形成には、まず、注入マスクとなる厚さ３μｍ程度のシリコン酸化膜（図示せず）を炭化珪素半導体層２の上面上に堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｐウェル領域４を形成する部分のみに開口を設ける。その後、注入欠陥を低減するために、基板温度を５００℃以上の高温に保ちながら、アルミニウムまたはボロンのイオン注入を行う。イオン注入の後、マスクとして用いたシリコン酸化膜をフッ酸水溶液によって除去する。ｐウェル領域４におけるｐ型不純物の濃度は、通常１×１０17ｃｍ-3から１×１０18ｃｍ-3程度である。ｐウェル領域４の深さはピンチオフしないように１μｍ程度とする。
次に、ｐウェル領域４の表面部の一部に高濃度のｎ型不純物をイオン注入によってドープして、ｎ型不純物領域５を形成する。その際、炭化珪素半導体層２上に、注入マスク３となる厚さ１μｍ程度のシリコン酸化膜を堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｎ型不純物領域５を形成する部分のみに開口を設ける。注入欠陥を低減するために、基板温度を５００℃以上の高温に保ちながら窒素またはリンのイオン注入を行う。イオン注入の後、マスクとして用いたシリコン酸化膜をふっ酸によって除去する。このｎ型不純物領域５は、ＭＩＳＦＥＴのソースとして機能する。なお、ｎ型不純物領域５における不純物濃度が以下で説明するｐ型不純物領域７の不純物濃度と同程度の場合には、ｎ型不純物領域５形成のための注入マスクがｐ型不純物領域７を覆っている必要がある。また、ｎ型不純物領域５の深さは、ｐ型不純物領域７の深さよりは浅く、例えば２００ｎｍ程度である。
次に、図４（ｂ）に示すよう、マスク６を用いて、ｐウェル領域４と後に形成されるオーミック電極１３とのコンタクトをとるために、ｐウェル領域４の表面部の一部にｐ型不純物をイオン注入によって高濃度でドープして、ｐ型不純物領域７を形成する。ｐ型不純物領域７の厚さは２００ｎｍ程度であり、不純物の濃度は約５×１０19ｃｍ-3以下である。イオン注入の方法は、ｐウェル領域４の形成と同じである。
その後、注入された不純物を活性化するために、アルゴンなどの不活性ガスの雰囲気中で、１７００℃、３０分の活性化アニールを炭化珪素半導体基板１全体に施す。このとき、炭化珪素半導体層２、ｐウェル領域４、ｐ型不純物領域７およびｎ型不純物領域５の露出している表面には、高温熱処理により、高さ１０ｎｍ〜１００ｎｍ程度のマクロステップや、ヒロックが生じ、表面粗さが大きくなり、表面の平滑性が悪化する。
次に、図４（ｃ）に示すように、マスク６を除去した後、例えば熱ＣＶＤにより、炭化珪素半導体層２、ｐウェル領域４、ｎ型不純物領域５およびｐ型不純物領域７の上にチャネル層８をエピタキシャル成長させる。チャネル層８の形成の際には、例えば、原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）を、キャリアガスとして水素（Ｈ2）を、ドーパントガスとして窒素（Ｎ2）をそれぞれ用いる。その後、チャネル層８のうちｎ型不純物領域５およびｐ型不純物領域７の上方に位置する部分を、例えばＲＩＥなどによって除去して、コンタクトホールを設ける。
次に、チャネル層８、ｎ型不純物領域５およびｐ型不純物領域７の露出している表面を熱酸化して、シリコン酸化膜からなるゲート絶縁膜９を形成する。例えば、石英管中で基板を保持し、酸素を流量２．５（ｌ／ｍｉｎ）で石英管中に導入し、石英管内の温度を１１８０℃に保って２．５時間、熱酸化することによって、約７０ｎｍの厚さの熱酸化膜からなるゲート絶縁膜９を形成する。
次に、減圧ＣＶＤ法により、厚さ５００ｎｍのポリシリコン膜を堆積し、例えば、ＲＩＥなどにより、ポリシリコン膜のうちコンタクトホール内およびその周囲に位置する部分を除去することにより、ゲート絶縁膜９上にゲート電極１０を形成する。
次に、図４（ｄ）に示すように、減圧ＣＶＤ法により、炭化珪素半導体層２の表面およびゲート電極１０を覆う窒化シリコン（ＳｉＮ）からなる第１の層間絶縁膜１１を２００ｎｍ程度成長させる。ここで、図４（ｂ）のｐ型不純物領域７を形成するために用いたマスクと同一マスクを用いて、通常のフォトリソグラフィー、ＲＩＥにより、第１の層間絶縁膜１１に、ｐ型不純物領域７を露出する開口を形成する。
図４（ｅ）に示すように、ニッケル層およびアルミニウム層の積層膜１２を真空蒸着などによって、第１の層間絶縁膜１１上およびｐ型不純物領域７上に堆積する。ニッケル層およびアルミニウム層の厚さは、それぞれ、５０ｎｍ以上１５０ｎｍ以下、１０ｎｍ以上５０ｎｍ以下であることが好ましい。積層膜１２において、ニッケル層およびアルミニウム層はいずれが下層になってもよい。ただし、アルミニウムは融点が低いため、以下のオーミックコンタクトを形成するための熱処理中、アルミニウム層が溶解して流れ出ることが問題となる場合にはアルミニウム層を下層に設け、融点の高いニッケル層を上層に設けることによって、アルミニウムの流出を防止することが好ましい。
次に、図４（ｆ）に示すように、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１の層間絶縁膜１１が除去されているｐ型不純物領域７上においてニッケル層、アルミニウム層がｐ型不純物領域７と反応し、ニッケル、アルミニウム、シリコンおよび炭素の合金からなるｐ型オーミック電極１３が形成される。この際、ｐ型不純物領域７へのニッケルおよびアルミニウムの拡散は少ない。熱処理温度は、ニッケルとアルミニウムとの反応を促進し、かつ層間膜材料として使用するＳｉＮやＳｉＯ2等の材料の変質や変形を防止するため、８５０℃以上１０５０℃以下であることが好ましい。このとき、第１の層間絶縁膜１１と積層膜１２とは実質的にはほとんど反応しない。
次に、図４（ｇ）に示すように、積層膜１２のうち、第１の層間絶縁膜１１上に形成されている部分を第１の層間絶縁膜１１と一緒にドライエッチングまたはウェットエッチングにより選択的に除去する。これにより不要な部分が除去され、ｐ型オーミック電極１３が形成される。積層膜１２のうち、ｐ型オーミック電極１３以外の部分をその下にある第１の層間絶縁膜１１と一緒に完全に除去することにより、その後に行うｎ型オーミック電極形成時の熱処理の際、アルミニウムが拡散し、ゲート絶縁膜の信頼性が低下するのを抑制する。
次に、図４（ｈ）に示すように、炭化珪素半導体基板１の表面全体を覆う第２の層間絶縁膜１４として厚さ１μｍ程度のシリコン酸化膜を堆積し、ＲＩＥ等により、ｐ型オーミック電極１３と、ｎ型不純物領域５内においてｎ型オーミック電極となる領域とを露出するコンタクトホールを形成する。
次に、図４（ｉ）に示すように、チタン層１５を真空蒸着などによって、第２の層間絶縁膜１４上、ｐ型オーミック電極１３上および第２の層間絶縁膜１４が除去され、露出しているｎ型不純物領域５上（オーミック電極１３およびオーミック電極１６が形成される部分）に堆積する。
次に、図４（ｊ）に示すように、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を炭化珪素半導体基板１全体に施す。この熱処理によって、第２の層間絶縁膜１４が除去されているｎ型不純物領域５の領域において、チタン層１５と炭化珪素中のシリコンおよび炭素が選択的に反応し、チタン、シリコンおよび炭素の合金からなるｎ型オーミック電極１６が形成される。熱処理温度は、チタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ2等の材料の変質や変形を防止するため、８５０℃以上１０５０℃以下が好ましい。この時、第２の層間絶縁膜１４とチタン層１５とは実質的に反応しない。
ｐ型オーミック電極１３上のチタンは、この熱処理によって、多少ｐ型オーミック電極１３へ拡散する。このため、ｐ型オーミック電極１３を構成するｐ型反応層の合金は、ニッケル、アルミニウム、チタン、シリコンおよび炭素の合金を含む。
熱処理工程において、炭化珪素半導体基板１を窒素雰囲気下で加熱した場合、チタン層１５のシリサイドを形成していない部分は窒化チタンになっている。このため、図４（ｋ）に示すように、窒化チタンと、チタン、シリコンおよび炭素の合金との反応性の差異を利用して、窒化チタンを選択的に除去する。例えば、窒化チタンを過酸化水素水が含まれるリン酸系エッチング薬液を用いたウェットエッチングにより選択的に除去する。これにより不要なチタン層１５が除去され、ｎ型オーミック電極１６が形成される。この場合には、ｐ型オーミック電極１３上に形成されていた窒化チタン層も除去される。アルゴン雰囲気化で熱処理を行う場合には、チタン層１５のシリサイドを形成していない部分はチタンのままであるため、チタンと、チタン、シリコンおよび炭素の合金との反応性の差異を利用してチタン層１５を除去すればよい。このような方法によれば、チタン層１５をパターニングする必要がないため、半導体装置の製造工程の数を減らし、製造コストの低減や製造に要する時間の短縮を図ることができる。
その後、図４（ｌ）に示すように、厚さ３μｍ程度のアルミニウム膜を真空蒸着等で堆積し、通常のフォトリソグラフィー、エッチングによってパタ−ニングすることにより、パッド用電極１７を形成する。その後、ドレイン電極１８として、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ等のいずれか１つまたは積層膜を真空蒸着等で堆積し、裏面電極を形成する。
以上のようにして、二重注入型ＭＩＳＦＥＴが完成する。このＭＩＳＦＥＴのチャネル移動度は３０ｃｍ2／Ｖｓｅｃ以上と高く、オフ耐圧１０００Ｖでオン抵抗は５ｍΩ・ｃｍ2以下であった。
作製したＭＩＳＦＥＴの特性は以下の通りであった。
チャネル移動度：３０ｃｍ2／Ｖｓｅｃ以上（Ｖｄｓ＝１Ｖ）
オフ耐圧：１４００Ｖ以上
オン抵抗：５ｍΩｃｍ2以下
ｎ型コンタクト抵抗：１×１０-5Ωｃｍ2以下
ｐ型コンタクト抵抗：１×１０-3Ωｃｍ2以下
測定条件は、ゲート電圧が２０Ｖであり、ドレイン電圧は１Ｖである。
このような手順を用いて半導体装置を製造することにより、ｎ型不純物領域とｐ型不純物領域とが隣接しているコンタクト構造であっても、ｎ型不純物領域およびｐ型不純物領域に対して異なる組成を有するオーミック電極をそれぞれ形成することができる。
このため、ｎ型不純物領域およびｐ型不純物領域に対してそれぞれ適切なオーミック電極材料を選択することが可能となり、ｎ型不純物領域およびｐ型不純物領域の不純物濃度を高くしなくても低抵抗なオーミックコンタクトを実現することができる。したがって、ＭＩＳＦＥＴにおいて、オン抵抗に大きく影響するｎ型コンタクト抵抗を増大させることなく、低抵抗のｐ型のオーミック電極形成により、コンタクト抵抗を低減することができ、その結果、スイッチング（ターンオフ）特性を向上させることができる。
（第２の実施形態）
図５（ａ）は、本発明による半導体装置の第２の実施形態を示す模式的断面図であり、図５（ｂ）は、ｎ型オーミック電極１６およびｐ型オーミック電極１３近傍の構造を拡大して示す断面図である。
本実施形態の半導体装置は、（１）第２の層間絶縁膜１４のコンタクトホール１９の側面に窒素化チタン層１５’が設けられている点、（２）ｎ型オーミック電極１６が、チタン、シリコンおよび炭素の合金を含むｎ型反応層１６ａと窒化チタン層１６ｂとを有する点、および（３）ｐ型オーミック電極１３が、ニッケル、アルミニウム、チタン、シリコンおよび炭素の合金を含むｐ型反応層１３ａと窒化チタン層１３ｂとを有する点で第１の実施形態と異なっている。
窒素化チタン層１５’、窒化チタン層１６ｂおよび窒化チタン層１３ｂは、いずれもｎ型オーミック電極１６のｎ型反応層１６ａを形成するためのチタン層に由来するものである。
この構造は、ｐ型オーミック電極１３のｐ型反応層１３ａを形成した後、コンタクトホール１９を有する第２の層間絶縁膜１４を形成し、コンタクトホール１９の側面およびコンタクトホール１９内にチタン層１５を形成し、熱処理を行うことによって得られる。
ｎ型オーミック電極１６において、ｎ型反応層１６ａは、チタン層１５のチタンとｎ型不純物領域５のシリコンおよび炭素とが反応した部分であり、窒化チタン層１６ｂはチタン層１５のチタンと窒素とが反応した部分である。
また、ｐ型オーミック電極１３において、ｐ型反応層１３ａはｐ型不純物領域７とオーミックコンタクトを形成しており、窒化チタン層１６ｂは、ｐ型反応層１３ａ上に形成されたチタン層１５が、ｎ型オーミック電極１６を形成するための熱処理によって窒素化され、形成されている。この際、チタン層１５からｐ型反応層１３ａへチタンが少し拡散するため、ｐ型反応層１３ａにはチタンが含まれる。ただし、ｎ型オーミック電極１６を形成するための熱処理を行う前に良好な特性を備えたｐ型反応層１３ａが形成されているため、チタンの拡散による影響はほとんどない。
ｎ型反応層１６ａおよびｐ型反応層１３ａがそれぞれｎ型不純物領域５およびｐ型不純物領域７と接触し、良好なオーミックコンタクトを実現している。第１の実施形態で説明したように、ｎ型反応層１６ａおよびｐ型反応層１３ａはそれぞれ１０ｎｍ以上の厚さを有していることが好ましい。
本実施形態によれば、第１の実施形態と同様、ｎ型不純物領域５とｐ型不純物領域７とが隣接するコンタクト構造であっても、ｎ型とｐ型で異なる金属組成のオーミック電極を形成することができる。また、コンタクト側面に窒化チタン層（１３ｂ、１６ｂ）が形成されているため、パッド用電極１７から第２の層間絶縁膜１４へのアルミニウムの拡散を抑制することができる。
なお、本実施形態では、ｎ型反応層１６ａを形成するための熱処理を窒素雰囲気化でおこなうことによって、窒素化チタン層１５’、窒化チタン層１６ｂおよび窒化チタン層１３ｂを形成しているが、チタン層１５と反応しない不活性ガスで熱処理をおこなってもよい。この場合には、コンタクトホール１９の側面において、熱処理後もチタン層１５がそのまま残る。また、ｎ型オーミック電極１６は、チタン、シリコンおよび炭素の合金を含むｎ型反応層１６ａとチタン層１６ｃとを有し、ｐ型オーミック電極１３は、ニッケル、アルミニウム、チタン、シリコンおよび炭素の合金を含むｐ型反応層１３ａとチタン層１３ｃとを有する。
以下、図５（ａ）に示す半導体装置の製造方法の一例を説明する。図６（ａ）〜（ｌ）は、半導体装置の製造途中における断面を示している。
まず、第１の実施形態において図４（ａ）〜（ｉ）を参照して説明した工程と同様の工程を用いて、図６（ａ）〜（ｉ）に示す構造を作製し、図６（ｉ）に示す構造を得る。これらの工程により、図６（ｉ）に示すように、ｐ型オーミック電極１３と、ｎ型不純物領域５内においてｎ型オーミック電極となる領域とを露出するコンタクトホールを備えた第２の層間絶縁膜１４と、第２の層間絶縁膜１４上およびコンタクトホール内にチタン層１５が堆積された構造が得られる。
次にチタン層１５とｎ型不純物領域５とを反応させ、ｎ型反応層と窒化チタン層とを形成する。図７は、炭化珪素半導体上にチタンを堆積し、窒素雰囲気下で熱処理した場合に生成する窒化チタン層と、チタン、シリコンおよび炭素の反応層の厚さの温度依存性を示すグラフである。図７に示すように、低温では窒化チタンのみが生成し、８００℃以上において、チタンが炭化珪素中のシリコンおよび炭素と反応し始める。
後述する熱処理温度を８５０℃以上１０５０℃以下とする場合、８５０℃では、形成したチタン層の大部分が窒化チタン層となり、反応層はほとんど形成されない。この場合でも反応層の厚さを１０ｎｍ以上にするためには、チタン層１５は１５０ｎｍ程度必要である。一方、１０５０℃では、形成したチタン層の約半分が反応層となる。この場合にｎ型不純物領域５が完全に反応層となってしまわないようにするためには、チタン層の厚さは２００ｎｍ程度であることが好ましい。チタン層１５の厚さはこれらの点を考慮した上で熱処理温度に基づいて決定される。
次に、図６（ｊ）に示すように、第２の層間絶縁膜１４上のチタン層１５をパターニングする。このとき、マスク合わせズレを考慮して、ｐ型オーミック電極１３およびｎ方オーミック電極１６よりも大きくチタン層１５が残るように、チタン層１５の一部をＲＩＥによるドライエッチングまたはウェットエッチングにより除去する。
次に、図６（ｋ）に示すように、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を炭化珪素半導体基板１全体に施す。この熱処理によって、ｎ型不純物領域５において、チタン層１５とｎ型不純物領域５中のシリコンが選択的に反応し、チタン、シリコンおよび炭素の合金を含むｎ型オーミック電極１６が形成される。熱処理温度は、チタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ2等の材料の変質や変形を防止するため、８５０℃以上１０５０℃以下であることが好ましい。より好ましくは、９００℃以上９５０℃以下である。熱処理温度が９００℃以上９５０℃以下でる場合、図７に示すように、形成するチタン、シリコンおよび炭素の反応層であるｎ型反応層よりも窒化チタン層の方が厚くなる。
またこの際、熱処理時の雰囲気ガスに窒素を用いた場合は、ｐ型オーミック電極１３およびｎ型オーミック電極１６上のチタン層１５は窒化チタン層１５’となる。このときｐ型オーミック電極１３上のチタン層１５は窒化チタンとなり、ｐ型オーミック電極１３のｐ型反応層へ少し拡散するが、ｐ型反応層のオーミック特性に悪影響を与えるように反応することはない。このため、ｐ型オーミック電極１３上のチタン層１５を熱処理前に除去しておく必要はない。したがって、チタン層１５をパターニングする際に、ｐ型オーミック電極１３との位置あわせを考慮する必要はない。
その後、第１の実施形態と同様、図６（ｌ）に示すように、厚さ３μｍ程度のアルミニウム膜を真空蒸着等で堆積し、通常のフォトリソグラフィー、エッチングによってパタ−ニングすることにより、パッド用電極１７を形成する。その後、ドレイン電極１８として、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ等のいずれか１つまたは積層膜を真空蒸着等で堆積し、裏面電極を形成する。
以上のようにして、二重注入型ＭＩＳＦＥＴが完成する。
なお、本実施形態の半導体装置は、エピタキシャル成長によるチャネル層を備えているが、上述の説明から明らかなように、本発明はチャネル領域の位置や構造に依存しない。したがって、種々のチャネル構造と上述したオーミック電極を組み合わせた半導体装置を実現することも可能である。例えば、チャネル層８の代わりに、ゲート電極１０に印加する電圧によって、ｐウェル領域４内の炭化珪素半導体層２の表面部分に形成される反転層をチャネル領域として用いるＭＩＳＦＥＴにも本発明は好適に用いることができる。
また、本実施形態の半導体装置は、熱酸化によるゲート絶縁膜を備えているが、必ずしも熱酸化膜である必要はなく、ＣＶＤ等によって堆積されたシリコン酸化膜でもよい。あるいは、ゲート絶縁膜が熱酸化膜と堆積膜との積層構造を有していてもよい。また、ゲート絶縁膜がシリコン酸化膜である必要はなく、シリコン窒化膜、シリコン酸窒化膜や酸化タンタル膜、酸化ハフニウム膜などの金属酸化物膜でもよい。
また、本実施形態の半導体装置では、ゲート電極をｎ型不純物ドープされたポリシリコンを減圧ＣＶＤ法により形成しているが、必ずしもポリシリコンである必要はなく、蒸着やスパッタ等によって堆積されたアルミやモリブデン等の金属膜でもよい。
（実験例）
本発明の効果を確かめるために、ｐ型オーミック電極１３の電気的特性を測定し、また、組成を分析した。結果を以下に示す。
１．ｐ型オーミック電極１３の電気的特性
図８は、第１の実施形態と同様、５×１０19ｃｍ-3の不純物濃度を有するｐ型炭化珪素半導体基板上にニッケル／アルミニウムの積層膜、ニッケル膜、チタン膜をそれぞれ蒸着し、９５０℃、２分で熱処理することにより形成したｐ型コンタクトの電流電圧特性を示している。図８に示すように、ニッケルアルミニウム層によるオーミック特性は、ニッケル単層のシリサイド層やチタン単層のシリサイド層を形成した場合に比べ、大幅に電流電圧特性が改善し、低濃度でもオーミック特性が実現できている。したがって、ｐ型オーミック電極としてニッケルアルミニウムを用いることによって抵抗の低いオーミックコンタクトを実現することができるのがわかる。
２．ｐ型オーミック電極１３の組成分析
炭化珪素半導体基板上に１００ｎｍのニッケル膜および５０ｎｍのアルミニウム膜を堆積し、得られた試料を窒素雰囲気下、９５０℃で１分間熱処理した。この試料を試料Ａとする。
さらに、上記熱処理後、１００ｎｍのチタンを堆積し、得られた試料を窒素雰囲気下９５０℃で１分間熱処理した。この試料を試料Ｂとする。その後、リン酸系エッチング液を用いて、窒化チタン層を除去した。この試料を試料Ｃとする。
試料Ａ、Ｂ、Ｃにさらに１５０ｎｍのアルミニウム膜を堆積し、アルミニウム膜を堆積した試料Ａ、Ｂ、Ｃをオージェ電子分光法（ＡＥＳ）によって深さ方向の組成を分析した。図９、１０、１１は分析結果を示す図である。これらの図において、Ａｌ２、Ｎｉ１、Ｃ１、Ｓｉ２、Ｔｉ１＋Ｎ１およびＴｉ１はそれぞれ、アルミニウム、ニッケル、炭素、シリコン、窒素に結合したチタンおよびチタンの分布を示している。
試料Ａは、ｐ型オーミック電極を形成した後、ｎ型オーミック電極を形成するためのチタンをｐ型オーミック電極上には形成しない場合のｐ型オーミック電極に対応する。また、試料ＢおよびＣはそれぞれ第２の実施形態のオーミック電極１６および第１の実施形態のオーミック電極１６に対応する。
図９から図１１に示すように、各ｐ型オーミック電極において、ニッケル、アルミニウム、シリコンおよび炭素が含まれる合金が形成されているのがわかる。また、ｐ型オーミック電極の炭化珪素基板側の方がｐ型オーミック電極の表面側、つまり、アルミニウムからなるカバー膜側より、炭素の濃度が高くなっている。
試料Ｂでは、ｐ型オーミック電極の表面側に窒素に結合したチタンおよびチタンのピークが見られ、ｐ型オーミック電極の表面側に窒化チタン層が生成しており、炭化珪素基板側に、ニッケル、アルミニウム、シリコンおよび炭素が含まれる合金のｐ型反応層が生成していることが分かる。また、このｐ型反応層にはチタンも含まれている。
試料Ｃでは生成した窒化チタン層が除去されている。このため、試料Ｂの窒化チタン層に相当する元素の分布領域がない。しかし、ニッケル、アルミニウム、シリコンおよび炭素が含まれる合金のｐ型反応層にはチタンも含まれていることが分かる。
また、試料Ａでは、アルミニウムカバー膜とｐ型オーミック電極との界面に炭素が存在していることが分かる。これは、炭化珪素基板中の炭素がｐ型オーミック電極へ拡散し、さらに表面近傍で析出しているものと考えられる。
これに対して、試料Ｂでは、アルミニウムカバー膜とｐ型オーミック電極との界面には炭素はほとんど存在しない。これは、ｐ型オーミック電極の内部で、窒化チタン層１３ｂとｐ型反応層１３ａとの境界付近においてチタンと炭素とが結合し、アルミニウムカバー膜とｐ型オーミック電極との界面への拡散が抑制されていると考えられる。この、窒化チタン層とｐ型反応層との境界に存在する炭素は、試料Ｃでは、窒化チタン層を除去する際に同時に除去されていると考えられる。
また、試料Ｂ、Ｃでは、ｐ型オーミック電極を形成する際、チタンは存在していなかったため、チタンはｐ型オーミック電極中において主要な構成要素として存在していない。このため、チタンをほとんど含まない低抵抗なｐ型オーミック電極が維持されている。
これらの結果から、ｐ型オーミック電極を形成後、ｐ型オーミック電極の上にｎ型オーミック電極用のチタン層を形成し、熱処理をしても、ｐ型オーミック電極の組成には大きな影響は与えないことが分かる。また、チタン層によって、ｐ型オーミック電極の表面に析出する炭素を抑制することができることがわかる。
本発明の半導体装置およびその製造方法は、炭化珪素半導体装置に好適に用いることができ、特にパワーデバイス用の炭化珪素半導体装置に好適に用いることができる。
各種のオーミック電極材料を用いてｐ型炭化珪素半導体およびｎ型炭化珪素半導体にオーミック電極を形成した場合のコンタクト抵抗を示す図である。 図１２に示す縦型ＦＥＴにおけるｐ型コンタクト抵抗とスイッチング時間との関係を示すグラフである。 （ａ）は、本発明による半導体装置の第１の実施形態を示す断面構造図であり、（ｂ）は、オーミック電極近傍を拡大して示す図である。（ｃ）は、ｎ型およびｐ型不純物領域の配置を示す平面図である。 （ａ）〜（ｌ）は、図３に示す半導体装置を製造する方法を説明するための工程断面図である。 （ａ）は、本発明による半導体装置の第２の実施形態を示す断面構造図であり、（ｂ）は、オーミック電極近傍を拡大して示す図である。 （ａ）〜（ｌ）は、図５に示す半導体装置を製造する方法を説明するための工程断面図である。 炭化珪素半導体基板上にチタンを堆積し、高温で熱処理した場合に生成するチタンシリサイド層の厚さの温度依存性を示す図である。 不純物濃度が５×１０19ｃｍ-3のｐ型炭化珪素半導体基板上にニッケル／アルミニウム積層膜、ニッケル膜、チタン膜をそれぞれ蒸着後、熱処理することにより形成された炭化珪素／金属膜界面の電流電圧特性を示す図である。 炭化珪素半導体基板上に形成したｐ型オーミック電極のＡＥＳ分析結果を示す図である。 炭化珪素半導体基板上に形成した他のｐ型オーミック電極のＡＥＳ分析結果を示す図である。 炭化珪素半導体基板上に形成した他のｐ型オーミック電極のＡＥＳ分析結果を示す図である。 （ａ）は、従来の半導体装置の構成を示す断面構造図であり、（ｂ）は、オーミック電極近傍を拡大して示す図である。 従来のｐ型炭化珪素半導体基板上にチタン膜を１００ｎｍ堆積後、熱処理することにより形成された炭化珪素／チタン膜界面の電流電圧特性の不純物濃度依存性を示す図である。
符号の説明
１、１０１ 炭化珪素半導体基板
２、１０２ 高抵抗炭化珪素半導体層
３、１０３ ｎ型不純物注入マスク
４、１０４ ｐウェル領域
５、１０５ ｎ型不純物領域
６ ｐ型不純物注入マスク
７、１０７ ｐ型不純物領域
８、１０８ チャネル層
９、１０９ ゲート絶縁膜
１０、１１０ ゲート電極
１１、１１１ 第１の層間絶縁膜
１２ ニッケルとアルミの積層電極膜
１３、１１３ ｐ型オーミック電極
１４、１１４ 第２の層間絶縁膜
１５ チタン層
１６、１１６ ｎ型オーミック電極
１７、１１７ パッド用電極
１８、１１８ ドレイン電極

Claims (10)

  1. ｎ型不純物領域およびｐ型不純物領域が互いに隣接するように設けられた炭化珪素半導体層を用意する工程（ａ）と、
    前記ｐ型不純物領域上に、ニッケル層およびアルミニウム層を含む積層膜を形成する工程（ｂ）と、
    前記積層膜を熱処理することにより、ニッケル、アルミニウム、シリコンおよび炭素の合金を含むｐ型オーミック電極を前記ｐ型不純物領域上に形成する工程（ｃ）と、
    少なくとも前記ｎ型不純物領域の一部上にチタン層を形成する工程（ｄ）と、
    前記チタン層を熱処理することにより、チタン、シリコンおよび炭素の合金を含むｎ型オーミック電極を前記ｎ型不純物領域上に形成する工程（ｅ）と、
    を包含し、
    前記工程（ｃ）および（ｅ）における熱処理を８５０℃以上１０５０℃以下の温度で行い、
    前記工程（ｃ）および（ｅ）における熱処理を窒素ガスまたはアルゴンガスを含む雰囲気中で行い、
    前記工程（ｂ）は、
    前記ｐ型不純物領域を露出するマスクを前記炭化珪素半導体層上に形成する工程（ｂ１）と、
    前記ｐ型不純物領域および前記マスク上に前記積層膜を形成する工程（ｂ２）と、
    を含み、
    前記工程（ｂ２）と前記工程（ｄ）との間に、前記マスク上の前記積層膜を除去する工程（ｆ）を含む半導体装置の製造方法。
  2. 前記工程（ｄ）は、
    前記ｎ型不純物領域の一部および前記ｐ型オーミック電極を露出するコンタクトホールを有する絶縁膜を前記炭化珪素半導体層上に形成する工程（ｄ１）と、
    前記コンタクトホール内のｎ型不純物領域の一部および前記ｐ型オーミック電極上と、前記絶縁膜上に前記チタン層を形成する工程（ｄ２）と、
    前記工程（ｄ２）以降に、前記絶縁膜上の前記チタン層の少なくとも一部を除去する工程（ｇ）と、
    を含む請求項１に記載の半導体装置の製造方法。
  3. 前記工程（ｆ）において、前記積層膜をウェットエッチングによって除去する請求項１に記載の半導体装置の製造方法。
  4. 前記工程（ｆ）において、前記積層膜をドライエッチングによって除去する請求項１に記載の半導体装置の製造方法。
  5. 前記工程（ｆ）は、前記マスクを除去することにより、前記マスク上の前記積層膜を除去する請求項１に記載の半導体装置の製造方法。
  6. 前記工程（ｇ）において、前記チタン層をウェットエッチングによって除去する請求項２に記載の半導体装置の製造方法。
  7. 前記工程（ｇ）において、前記チタン層をドライエッチングによって除去する請求項２に記載の半導体装置の製造方法。
  8. 前記マスクは、前記工程（ａ）において、不純物イオンの注入によって、前記炭化珪素半導体層中に前記ｐ型不純物領域を形成するマスクである請求項１に記載の半導体装置の製造方法。
  9. 前記工程（ｅ）は、
    前記チタン層を熱処理することにより、前記ｎ型不純物領域中のシリコンおよび炭素と前記チタン層の一部とを反応させ、チタン、シリコンおよび炭素の合金を形成する工程（ｅ１）と、
    前記チタン層のうち、反応しなかった部分を除去することにより、前記合金を含むｎ型オーミック電極を前記ｎ型不純物領域上に形成する工程（ｅ２）と、
    を含む請求項１に記載の半導体装置の製造方法。
  10. 前記工程（ｅ２）において、前記チタン層のうち、シリコンおよび炭素と反応しなかった部分をウェットエッチングにより除去する請求項９に記載の半導体装置の製造方法。
JP2008559011A 2007-07-20 2008-07-18 炭化珪素半導体装置およびその製造方法 Active JP4291875B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007189209 2007-07-20
JP2007189209 2007-07-20
PCT/JP2008/001933 WO2009013886A1 (ja) 2007-07-20 2008-07-18 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP4291875B2 true JP4291875B2 (ja) 2009-07-08
JPWO2009013886A1 JPWO2009013886A1 (ja) 2010-09-30

Family

ID=40281147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008559011A Active JP4291875B2 (ja) 2007-07-20 2008-07-18 炭化珪素半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7829374B2 (ja)
JP (1) JP4291875B2 (ja)
CN (1) CN101578705B (ja)
WO (1) WO2009013886A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058602A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置の製造方法
WO2021019888A1 (ja) 2019-07-29 2021-02-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11271118B2 (en) 2019-09-06 2022-03-08 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11309438B2 (en) 2019-12-10 2022-04-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238738A (ja) 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5581642B2 (ja) * 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
US8963163B2 (en) 2009-10-05 2015-02-24 Sumitomo Electric Industries, Ltd. Semiconductor device
JP5418466B2 (ja) * 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
WO2013145023A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 電界効果型炭化珪素トランジスタ
JP5809596B2 (ja) * 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP5949305B2 (ja) * 2012-08-13 2016-07-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014038899A (ja) 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US9362370B2 (en) 2012-10-30 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region
JP5602256B2 (ja) * 2013-01-11 2014-10-08 株式会社東芝 半導体装置の製造方法
EP3076431B1 (en) 2013-11-28 2020-07-08 Rohm Co., Ltd. Semiconductor device
JP6160541B2 (ja) * 2014-03-31 2017-07-12 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6208106B2 (ja) * 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
JP2016081995A (ja) * 2014-10-14 2016-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9768085B1 (en) 2016-07-25 2017-09-19 International Business Machines Corporation Top contact resistance measurement in vertical FETs
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP7371507B2 (ja) 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509713B2 (ja) 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
JP2940699B2 (ja) * 1990-07-30 1999-08-25 三洋電機株式会社 ｐ型ＳｉＣの電極形成方法
JPH05304314A (ja) 1992-04-27 1993-11-16 Toshiba Corp 発光ダイオード
EP0610599A1 (en) * 1993-01-04 1994-08-17 Texas Instruments Incorporated High voltage transistor with drift region
JP3079851B2 (ja) 1993-09-28 2000-08-21 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5442200A (en) * 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3385938B2 (ja) * 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE19925233A1 (de) * 1998-06-08 1999-12-09 Siemens Ag Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung
DE19924982A1 (de) * 1998-06-08 1999-12-09 Siemens Ag Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
US6473534B1 (en) * 1999-01-06 2002-10-29 Hewlett-Packard Company Multiplier-free implementation of DCT used in image and video processing and compression
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
JP4671314B2 (ja) 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP2003347235A (ja) 2002-05-28 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2004036655A1 (ja) 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4830285B2 (ja) 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058602A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置の製造方法
WO2021019888A1 (ja) 2019-07-29 2021-02-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11929400B2 (en) 2019-07-29 2024-03-12 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11271118B2 (en) 2019-09-06 2022-03-08 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7427886B2 (ja) 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11309438B2 (en) 2019-12-10 2022-04-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JPWO2009013886A1 (ja) 2010-09-30
US7829374B2 (en) 2010-11-09
CN101578705A (zh) 2009-11-11
CN101578705B (zh) 2012-05-30
US20100055858A1 (en) 2010-03-04
WO2009013886A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4965576B2 (ja) 半導体装置及びその製造方法
JP4858791B2 (ja) 半導体装置およびその製造方法
JP5994604B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2010116575A1 (ja) 半導体装置および半導体装置の製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
KR20040082337A (ko) 탄화규소 반도체장치 및 그 제조방법
JP5745974B2 (ja) 半導体装置およびその製造方法
JP6120525B2 (ja) 炭化珪素半導体装置
WO2014083943A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
WO2011030661A1 (ja) 半導体装置および半導体装置の製造方法
JP6242640B2 (ja) 半導体装置およびその製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP5439727B2 (ja) 半導体装置
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017168681A (ja) 半導体装置および半導体装置の製造方法
JP2017168680A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2005085872A (ja) 半導体素子及びその製造方法
CN117438472A (zh) 混合栅碳化硅场效应管器件及其制备方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5