JP7452076B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

この発明は、半導体装置および半導体装置の製造方法に関する。

従来、パワー半導体装置の電極パッドや集積回路の電極配線層の材料としてアルミニウム（Ａｌ）やアルミニウム合金が用いられ、このアルミニウムを含む電極層（以下、アルミニウム電極層とする）と半導体基板との間にバリア層を設けることが一般的である。バリア層は、アルミニウム電極層と、バリア層よりも下層の金属層や金属化合物層および半導体基板と、の間での原子拡散や相互反応を防止して、半導体装置を構成するｐｎ接合やショットキー接合の破壊を防止する機能を有する。

このバリア層を備えた半導体装置として、Ｘ線回折法による結晶配向を主に｛２００｝面に配向した窒化チタン（ＴｉＮ）層をバリア層とすることで、バリア層のバリア性を向上させた装置が提案されている（例えば、特許文献１参照。）。また、特許文献１では、バリア層を、微細でアスペクト比の高いコンタクトホールの側壁上の部分でも半導体基板の主面上の部分の８０％以上の厚さとすることで、バリア層のバリア性を向上させている。バリア層の好適な厚さが５０ｎｍ～７００ｎｍであることが開示されている。

また、バリア層を備えた別の半導体装置として、第１熱処理により窒化かつ緻密化して形成した金属窒化物層と、第２熱処理により当該金属窒化物層の上層および直下に形成したアモルファス状態の金属酸化物層と、をバリア層とすることで、バリア層のバリア性を向上させた装置が提案されている（例えば、特許文献２参照。）。特許文献２では、チタンやバナジウム（Ｖ）を用いてバリア層が形成されている。バリア層の好適な厚さが５０ｎｍ～２００ｎｍであることが開示されている。

また、バリア層を備えた別の半導体装置として、半導体基板とのショットキー接合を形成する白金（Ｐｔ）シリサイド層上に、バナジウム層と、電極配線層となるアルミニウム電極層と、を順に蒸着した装置が提案されている（例えば、特許文献３参照。）。特許文献３では、半導体基板の温度（以下、基板温度とする）を２９０℃にした状態で、バナジウム層を０．２μｍの厚さで蒸着することが開示されている。バナジウム層は、アルミニウム層中から白金シリサイド層への原子拡散を防止するバリア層である。

特開平１０－０６４８５２号公報 特開２０００－１８２９９３号公報 特開２０１０－０６２５１８号公報

図１２は、従来の半導体装置に生じた課題を模式的に示す説明図である。図１２には、特許文献３の構成を適用したおもて面電極１１４を図示する。バリア層の例として、バナジウム層を用いた。バリア層となるバナジウム層１１２の厚さｔ１０１は、材料費や製造時間等の許容範囲内で可能な限り厚いことが好ましい。その理由は、バナジウム層１１２の厚さｔ１０１を厚くするほど、バナジウム層１１２のバリア性を向上させることができ、バナジウム層１１２を設けたことによる効果（原子拡散や相互反応を防止）を高くすることができるからである。

しかしながら、バナジウム層１１２の厚さｔ１０１を厚くするほど、バナジウム層１１２にクラック（亀裂やひび割れ）１２１が生じやすくなるため、バナジウム層１１２のバリア性が低下する。例えば、アルミニウム電極層１１３の形成時にバナジウム層１１２のクラック１２１にアルミニウムが充填され、クラック１２１に充填されたアルミニウムと、白金シリサイド層１１１や半導体基板１０１のシリコン（Ｓｉ）と、が反応して逆方向耐圧特性や逆方向電流特性が不良となってしまう。

また、バナジウム層１１２に生じたクラック１２１が深さ方向にバナジウム層１１２を貫通して、バナジウム層１１２の下層の白金シリサイド層１１１や半導体基板１０１まで達してしまう虞がある。これによって、半導体装置１１０が破壊され、半導体装置１１０の歩留りが低下するという問題がある。また、上記特許文献１～３には、バナジウム層１１２の厚さｔ１０１が０．２μｍを超える程度に厚くした場合にバナジウム層１１２に生じるクラック１２１に対する対策について記載されていない。

この発明は、上述した従来技術による課題を解消するため、バリア層のバリア性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板の表面または前記半導体基板の上のシリサイド層の表面に、第１金属層が設けられている。前記第１金属層の表面に、アルミニウムを含む第２金属層が設けられている。前記第２金属層は、前記第１金属層を介して前記半導体基板に電気的に接続されている。前記第１金属層の厚さは０．２μｍよりも厚い。前記第１金属層の結晶粒の特定方向に対するＥＢＳＤ測定による特定結晶方位の配向強度は５以下である。前記第１金属層はバナジウム層であり、前記結晶粒はバナジウム結晶粒であり、前記特定方向はバナジウム結晶粒の結晶成長方向であり、前記特定結晶方位は＜１１１＞である。

また、この発明にかかる半導体装置は、上述した発明において、前記第１金属層の前記結晶粒の前記配向強度は４以下であることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第１金属層の厚さは０．５μｍ以上１．０μｍ以下であることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第１金属層の厚さは０．８μｍ以上であることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第１金属層は、前記半導体基板の表面から厚さ０．２μｍを超える部分に、前記半導体基板の表面に平行な方向に並んだ複数の柱状の前記結晶粒を含んでいる。複数の前記結晶粒のうちの一部の第１結晶粒は前記特定結晶方位に配向している。複数の前記結晶粒のうちの残りの第２結晶粒は前記特定結晶方位と異なる結晶方位に配向していることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第１金属層は、前記第２結晶粒の個数よりも前記第１結晶粒の個数を多く含むことを特徴とする。

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の表面または前記半導体基板の上のシリサイド層の表面に第１金属層を形成する第１工程を行う。前記第１金属層の表面に、前記第１金属層を介して前記半導体基板に電気的に接続された、アルミニウムを含む第２金属層を形成する第２工程を行う。前記第１工程では、前記第１金属層の結晶粒の特定方向への前記結晶粒の結晶配向性のランダムさを示す指標が最大となるように前記半導体基板の温度を２２０℃以上２９０℃以下に加熱した状態で、前記半導体基板の表面に、０．２μｍよりも厚い厚さで前記第１金属層を形成する。前記第１工程では、前記第１金属層の前記結晶粒の前記特定方向を向いていない特定結晶面のピーク強度を前記指標とする。前記第１金属層がバナジウム層であり、前記結晶粒はバナジウム結晶粒であり、前記特定方向はバナジウム結晶粒の結晶成長方向であり、前記特定結晶面は｛１１０｝面である。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程は、前記第１金属層を蒸着で形成することを特徴とする。

上述した発明によれば、バナジウム結晶粒の特定方向を向いて互いに隣り合う特定結晶面同士が互いに離れる方向にバナジウム結晶粒が配向する確率を低くすることができ、結晶粒間にクラックとなる隙間が生じにくい。これにより、バナジウム層でのクラックの発生を抑制することができ、バナジウム層のバリア性低下を抑制することができる。また、バナジウム層の厚さを厚くしたとしても、バナジウム層でクラックが発生しにくいため、バナジウム層の厚さを厚くすることができる。

本発明にかかる半導体装置および半導体装置の製造方法によれば、バリア層のバリア性を向上させることができるという効果を奏する。

実施の形態にかかる半導体装置の構造を示す断面図である。 図１のおもて面電極の一部を拡大して示す拡大図である。 従来の半導体装置のおもて面電極の一部を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 バナジウム層の蒸着時の基板温度とバナジウム結晶粒の配向強度との関係を示す特性図である。 バナジウム層の蒸着時の基板温度とバナジウム結晶粒の結晶配向性との関係を示す特性図である。 従来の半導体装置に生じた課題を模式的に示す説明図である。

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態）
実施の形態にかかる半導体装置の構造について説明する。図１は、実施の形態にかかる半導体装置の構造を示す断面図である。図２は、図１のおもて面電極の一部を拡大して示す拡大図である。図３は、従来の半導体装置のおもて面電極の一部を示す断面図である。本実施の形態では、第１金属層としてバナジウム（Ｖ）を用いた例を示す。図３には、図
１２のおもて面電極１１４の一部を拡大して示す。図２，３には、バナジウム（Ｖ）層（第１金属層）の１２，１１２のバナジウム結晶粒１２ａ，１１２ａを楕円で示し、当該楕円内にバナジウム結晶粒１２ａ，１１２ａの結晶方位を矢印で示す。

図１に示す実施の形態にかかる半導体装置１０は、半導体基板（半導体チップ）１のおもて面に形成された、白金（Ｐｔ）シリサイド層１１とｎ^-型半導体層３との接合面（以下、ショットキーバリア接合面とする）６によるショットキー障壁の整流性を利用したショットキーバリアダイオード（ＳＢＤ）である。半導体基板１は、例えば、シリコン（Ｓｉ）からなるｎ⁺型出発基板２のおもて面上にｎ^-型ドリフト領域となるｎ^-型半導体層３をエピタキシャル成長させたエピタキシャル基板である。

半導体基板１の、ｎ^-型半導体層３側の主面をおもて面として、ｎ⁺型出発基板２側の主面（ｎ⁺型出発基板２の裏面）を裏面とする。半導体基板１のおもて面の表面領域において、エッジ終端領域には、ｎ^-型半導体層３の内部に、耐圧構造として、例えばフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）となるｐ型領域４が選択的に設けられている。ｐ型領域４は、ショットキーバリア接合面６の周囲を囲む環状に設けられている。

エッジ終端領域は、活性領域と半導体基板１の端部（チップ端部）との間の領域であり、活性領域の周囲を囲む。エッジ終端領域には上述したＦＬＲ等の耐圧構造が配置される。これによって、エッジ終端領域は、半導体基板１のおもて面側の電界を緩和し耐圧（耐電圧）を保持する機能を有する。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。活性領域は、ＳＢＤがオン状態のときに電流が流れる領域である。活性領域は、例えば、半導体基板１の中央部に配置されている。

半導体基板１のおもて面は、層間絶縁膜５で覆われている。活性領域において深さ方向に層間絶縁膜５を貫通して半導体基板１に達する１つのコンタクトホール５ａが設けられている。コンタクトホール５ａには、活性領域における半導体基板１のおもて面の全面（ｎ^-型半導体層３の表面）が露出されている。ここで、露出とは、後述する白金シリサイド層１１に接触していることを意味する。層間絶縁膜５は、活性領域の周囲を囲む環状に設けられている。コンタクトホール５ａに、ｐ型領域４の内側の端部（内周部分）が露出されていてもよい。

コンタクトホール５ａの内部において、半導体基板１のおもて面の全面に白金シリサイド層１１が設けられている。白金シリサイド層１１は、コンタクトホール５ａの内部においてｎ^-型半導体層３に接し、ｎ^-型半導体層３とのショットキーバリア接合面６を形成する。したがって、活性領域における半導体基板１のおもて面の全面がショットキーバリア接合面６となっている。白金シリサイド層１１は、コンタクトホール５ａの外周においてｐ型領域４に接していてもよい。

コンタクトホール５ａの内部において、白金シリサイド層１１の表面上の全面に、バナジウム層１２が設けられている。バナジウム層１２は、白金シリサイド層１１と後述するアルミニウム電極層（第２金属層）１３との間に、これらの層に接して設けられた中間金属層である。バナジウム層１２は、アルミニウム電極層１３と、バナジウム層１２よりも下層の白金シリサイド層１１および半導体基板１と、の間での原子拡散や相互反応を防止して、ショットキーバリア接合面６の破壊を防止するバリア層として機能する。

バナジウム層１２の、半導体基板１近傍の部分（白金シリサイド層１１の表面から厚さ０．２μｍ程度までの部分：以下、不定形結晶領域とする）は、バナジウム結晶が定形を有していない（不図示）。また、バナジウム層１２は、半導体基板１から離れた部分（白金シリサイド層の表面から厚さ０．２μｍ程度を超える部分：以下、柱状結晶領域とする）に、半導体基板１の垂直方向に対し若干斜めに傾いた柱状のバナジウム結晶（以下、バナジウム結晶粒（第１，２結晶粒）とする）１２ａ，１２ｂを含む（図２）。

バナジウム結晶粒１２ａ，１２ｂは、バナジウム結晶粒の結晶成長方向に長い断面形状をなし、柱状結晶領域の厚さと同じ長さを有する。バナジウム結晶粒１２ａ，１２ｂは、半導体基板１の水平方向に任意の順序で並んでいる。柱状結晶領域の一部のバナジウム結晶粒１２ｂは、バナジウム結晶粒の結晶成長方向への結晶方位が、バナジウム結晶粒の成長しやすい結晶方位である＜１１１＞に揃っていない。本実施の形態では、バナジウム結晶粒の結晶成長方向とは、バナジウム柱状結晶の長手方向で、半導体基板１のおもて面と直交する方向に対し若干斜めとする。

例えば、従来の半導体装置１１０（図３，１２参照）の製造方法を適用（以下、従来構造とする）して蒸着（形成）したバナジウム層１１２は、実施の形態のバナジウム層１２と同様に不定形結晶領域を有するが、実施の形態のバナジウム層１２と比べて、柱状結晶領域の柱状のバナジウム結晶粒１１２ａ（図３参照）の結晶成長方向に対する＜１１１＞の配向強度が大きいことが確認された。

従来構造では、バナジウム層１１２の柱状結晶領域のほぼすべてのバナジウム結晶粒１１２ａが、バナジウム結晶粒１１２ａの成長しやすい結晶方位である＜１１１＞に配向している。バナジウム層１１２の柱状結晶領域において、＜１１１＞に配向するバナジウム結晶粒（不図示）がクラック１２１（図３参照）を挟んで向き合うように隣り合って並んでいる。そして、＜１１１＞に配向するバナジウム結晶粒同士は、クラック１２１を挟んで互いに開く方向に配向していることが確認された。

また、従来構造では、半導体基板１０１の温度（基板温度）を例えば３５０℃程度に高くした状態でバナジウム層１１２を蒸着すると、バナジウム層１１２にクラック１２１が発生することが確認されている。バナジウム層１１２の柱状結晶領域において、バナジウム結晶粒１１２ａの＜１１１＞の配向強度が大きくなり、互いに隣り合うバナジウム結晶粒同士が互いに離れる方向に力が働く確率が高くなり、当該バナジウム結晶粒間にクラック１２１となる隙間が発生すると推測される。

配向強度とは、結晶粒の逆極点図（結晶方位分布図）の強度分布をＥＢＳＤ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒｅｄ Ｄｉｆｆｒａｃｔｉｏｎ：後方散乱電子回折）法で測定したときに、特定方向にすべての結晶方位が等しい確率で現れる状態（以下、「完全ランダムな状態」とする）を１とする結晶配向度である。配向強度は、特定方向への結晶性が高いほど大きくなる。例えば、結晶粒の結晶成長方向に対する＜１１１＞の配向強度が１０であるとは、結晶粒の結晶方位が完全ランダムな状態と比べて約１０倍の確率で出現していることを意味する。

ＥＢＳＤ法とは、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）カメラ等の後方散乱電子回折像検出器を取り付けた走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）または透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で回折パターンを取り込み、結晶方位解析を行う方法である。ＥＢＳＤ法により、結晶粒の逆極点図上の測定点の方位を３原色の混色であらわした、特定方向から見た結晶方位マップ（不図示）が得られる。

実施の形態において、バナジウム層１２は、バナジウム結晶粒の結晶成長方向に＜１１１＞に配向したバナジウム結晶粒１２ａを他の結晶方位に配向したバナジウム結晶粒１２ｂの個数よりも多く含むが、従来構造のバナジウム層１１２と比べて当該バナジウム結晶粒１２ａが少ない。それに加えて、バナジウム層１２は、例えば＜００１＞や＜１０１＞に配向したバナジウム結晶粒１２ｂを含む。

バナジウム層１２のバナジウム結晶粒の結晶成長方向（特定方向）に対するＥＢＳＤ測定による＜１１１＞（特定結晶方位）の配向強度は、例えば、５以下程度であり、好ましくは４以下程度であることがよい。具体的には、バナジウム層１２の柱状結晶領域にバナジウム結晶粒の結晶成長方向に＜１１１＞に配向していないバナジウム結晶粒１２ｂが含まれることで、バナジウム層１２のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度が従来構造のバナジウム層１１２と比べて比較的小さくなっている。

バナジウム層１２内において柱状結晶領域の占有率は不定形結晶領域の占有率よりも大きいため、ＥＢＳＤ測定で得られる結果は柱状結晶領域の状態が支配的である。バナジウム層１２の不定形結晶領域は、バナジウム結晶が定形を有していないこと、かつバナジウム結晶粒の結晶成長方向に＜００１＞に配向しており、柱状結晶領域のバナジウム結晶粒１２ａと同じ＜１１１＞に配向していない。このため、互いに隣り合う結晶粒の間にクラックとなる隙間が生じないと推測される。

バナジウム層１２の｛１１０｝面のピーク強度（特定結晶面のピーク強度）は例えば３．５以上であり、従来構造のバナジウム層１１２の｛１１０｝面のピーク強度よりも大きい。本実施の形態では、基板温度３５０℃で成膜したバナジウム層１２の｛１１０｝面のピーク強度を１とした。バナジウム結晶粒の結晶成長方向は主に｛１１１｝面を向いているため、バナジウム層１２の｛１１０｝面のピーク強度が大きいほど、バナジウム結晶粒の結晶配向が＜１１１＞に揃っていない。したがって、バナジウム結晶粒の結晶成長方向を向いていない特定結晶面のピーク強度は、バナジウム結晶粒の結晶配向性のランダムさを示す指標となる。このため、バナジウム結晶粒の結晶成長方向を向いていない特定結晶面のピーク強度（バナジウム結晶粒の結晶配向性のランダムさを示す指標）が最大となるように、バナジウム層１２を蒸着する際の基板温度を設定すればよい。

バナジウム層１２の特定結晶面のピーク強度は、例えば、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）法により測定可能である。ここでは、ＸＲＤ法により測定したバナジウム層１２の特定結晶面のピーク強度を、バナジウム層１２の結晶配向性のランダムさを示す指標としているが、バナジウム層１２の結晶配向性のランダムさを示す指標は例えばバナジウム層１２を蒸着するための成膜装置、バナジウム層１２の成膜条件およびバナジウム層１２の結晶配向性の測定手法に合わせて任意に選択可能である。

このように、バナジウム層１２のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度を５以下とする、もしくは、バナジウム層１２の｛１１０｝面のピーク強度を３．５以上とする、またはその両方を満たす。これにより、特定結晶方位を向いた特定面同士が互いに離れる方向にバナジウム結晶粒が配向する（特定結晶方位を向いた特定結晶面の間が開く方向にバナジウム結晶粒同士が向き合う）確率が低くなり、クラックが発生しにくくなると推測される。ここで、バナジウム結晶粒の特定方向に対する特定結晶方位とは、バナジウム結晶粒の結晶成長方向に対する＜１１１＞である。

また、実施の形態においては、バナジウム層１２の厚さｔ１が、バナジウム層１２に柱状結晶領域が形成される０．２μｍ程度よりも厚い場合に有用であり、特に、バナジウム層１２にクラック１２１（図３，１２参照）が発生しやすい例えば０．５μｍ以上程度、好ましくは例えば０．８μｍ以上程度に厚くした場合に適している。バナジウム層１２の厚さｔ１は、厚くするほどバナジウム層１２のバリア性を高くすることができるが、材料費や製造時間等を考慮して例えば１．０μｍ以下程度とすることがよい。

このようにバナジウム層１２の厚さｔ１を厚くすることで、下地層の凹凸や、パーティクルの高さ（粒径）よりもバナジウム層１２の厚さｔ１が厚くなる。これにより、バナジウム層１１２が形成されなかった部分がなくなり、アルミニウム電極層１１３と、白金シリサイド層１１１や半導体基板１０１と、が接触することを防ぐことができる。パーティクルとは、不良を引き起こす微粒子、微細なごみや塵埃である。

上述したように従来構造では、バナジウム層１１２の厚さｔ１０１を厚くすると、バナジウム層１１２にクラック１２１が生じやすい。一方、実施の形態においては、バナジウム層のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度、もしくはバナジウム層の｛１１０｝面のピーク強度、またはその両方を上記条件にすることで、バナジウム層１２にクラックが発生しにくくなっている。したがって、半導体装置１０の逆方向耐圧特性や逆方向電流特性が不良になることを防止することができる。

バナジウム層１２の表面の全面に、アルミニウム電極層１３が設けられている。これら半導体基板１のおもて面上の白金シリサイド層１１、バナジウム層１２およびアルミニウム電極層１３でアノード電極として機能するおもて面電極１４が構成される。アルミニウム電極層１３は、バナジウム層１２および白金シリサイド層１１を介してｎ^-型半導体層３に電気的に接続されている。アルミニウム電極層１３は、アルミニウム等からなるワイヤがボンディングされる電極パッドを兼ねる。

アルミニウム電極層１３は、当該アルミニウム電極層１３の表面にボンディングされるワイヤが当該アルミニウム電極層１３を貫通しない厚さであればよい。アルミニウム電極層１３の厚さは、バナジウム層１２の厚さｔ１を厚くした分だけ薄くてもよい。半導体基板１の裏面には、アノード電極となる裏面電極１５が設けられている。裏面電極１５は、半導体基板１にオーミック接触して、ｎ⁺型カソード領域となるｎ⁺型出発基板２に電気的に接続されている。裏面電極１５は、カソード電極として機能する。

次に、実施の形態にかかる半導体装置１０の製造方法について説明する。図４～９は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。まず、ｎ⁺型カソード領域となるｎ⁺型出発基板（半導体ウエハ）２として、例えば砒素（Ａｓ）ドープのシリコン基板を用意する。ｎ⁺型出発基板２の不純物濃度および厚さは、例えば、それぞれ２×１０¹⁹／ｃｍ³程度および３００μｍ程度であってもよい。

このｎ⁺型出発基板２のおもて面上にｎ^-型ドリフト領域となる例えばリン（Ｐ）ドープのｎ^-型半導体層３をエピタキシャル成長させて半導体基板１を作製する。ｎ^-型半導体層３の不純物濃度および厚さは、例えば、それぞれ２×１０¹⁴／ｃｍ³程度および２０μｍ程度であってもよい（図４）。次に、ｎ^-型半導体層３の表面に、ｐ型領域４の形成領域に対応する部分が開口したイオン注入用マスクを形成する。

次に、このイオン注入用マスクをマスクとして、ｎ^-型半導体層３に例えばボロン（Ｂ）等のｐ型不純物をイオン注入する。このイオン注入の加速電圧およびドーズ量は、例えば、それぞれ４５ｋｅＶ程度および１×１０¹³／ｃｍ²程度であってもよい。次に、イオン注入された不純物を例えば１１００℃の温度で１時間程度の熱処理により拡散させて、例えば１．５μｍ程度の深さのＦＬＲとなるｐ型領域４を形成する（図５）。

次に、半導体基板１のおもて面（ｎ^-型半導体層３の表面）に、層間絶縁膜５を形成する。次に、フォトリソグラフィおよびエッチングにより層間絶縁膜５を選択的に除去して、深さ方向に層間絶縁膜５を貫通して半導体基板１に達するコンタクトホール５ａを形成する。層間絶縁膜５のコンタクトホール５ａには、ショットキーバリア接合面６の形成領域に対応する部分を露出させる（図６）。

次に、例えば、真空度を５×１０^-4Ｐａとした炉内において半導体基板１を加熱して半導体基板１の温度（基板温度）を２００℃程度にした状態で、半導体基板１のおもて面に例えば０．０４μｍ程度の厚さの白金層２１を蒸着（形成）する。白金層２１は、半導体基板１のおもて面のコンタクトホール５ａに露出する部分の表面から層間絶縁膜５の表面に沿って、半導体基板１のおもて面の全面に形成される（図７）。

白金層２１の蒸着時の熱履歴により、白金層２１中の白金と半導体基板１中のシリコンとが反応し、白金層２１の半導体基板１に接する部分がシリサイド化されて、コンタクトホール５ａにおいて半導体基板１のおもて面に白金シリサイド層１１が形成される。これによって、コンタクトホール５ａ内に、白金シリサイド層１１とｎ^-型半導体層３とのショットキーバリア接合面６が形成される。

次に、熱王水により、白金層２１のシリサイド化されていない部分を除去する。これにより、白金層２１の、層間絶縁膜５上の部分が完全に除去され、コンタクトホール５ａ内に例えば０．０２μｍ程度の厚さの白金シリサイド層１１が残る（図８）。白金層２１の、層間絶縁膜５上の部分を、熱王水による除去に代えて、フォトリソグラフィおよびエッチングによって除去してもよい。

熱王水によって白金層２１を除去することで、フォトリソグラフィおよびエッチングを用いる場合よりも少ない工程数で、コンタクトホール５ａ内に白金シリサイド層１１を残すとともに、白金層２１の、層間絶縁膜５上の剥がれやすい部分を除去することができる。熱王水によって白金層２１を除去する際に、白金シリサイド層１１上に、白金層２１のシリサイド化されていない部分が残ってもよい。

次に、炉内において半導体基板１を加熱して基板温度を例えば２２０℃以上２９０℃以下程度、好ましくは例えば２４０℃以上２６０℃以下程度にした状態で、白金シリサイド層１１の上に、上述した所定厚さｔ１のバナジウム層１２を蒸着（形成）する。基板温度を上記下限値以上としてバナジウム層１２を蒸着することで、バナジウム層１２の、層間絶縁膜５に接する部分が層間絶縁膜５から剥離することを抑制することができる。

また、基板温度を高くするほど、バナジウム層１２が層間絶縁膜５から剥離しにくくなるが、バナジウム層１２にクラックが発生しやすい傾向がある。基板温度を上記上限値以下としてバナジウム層１２を蒸着することで、バナジウム層１２のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度、もしくはバナジウム層１２の｛１１０｝面のピーク強度、またはその両方を上記条件にすることができる。

次に、炉内において基板温度を例えば１５０℃程度にした状態で、バナジウム層１２の上に、例えば５μｍの厚さでアルミニウム電極層１３を蒸着（形成）する。アルミニウム電極層１３は、例えばバナジウム層１２に連続して蒸着する。次に、バナジウム層１２およびアルミニウム電極層１３からなる積層金属層をフォトリソグラフィおよびエッチングによりパターニングして、当該積層金属層のチップ端部側の部分を除去する（図９）。

次に、半導体基板１の裏面（ｎ⁺型出発基板２の裏面）に、例えばチタン（Ｔｉ）膜、ニッケル（Ｎｉ）膜および金（Ａｕ）膜を順に積層して裏面電極１５を形成する。裏面電極１５のチタン膜、ニッケル膜および金膜の各厚さは、例えば、それぞれ０．２μｍ程度、０．７μｍ程度および０．１５μｍ程度であってもよい。その後、半導体基板１をダイシング（切断）してチップ状に個片化することで、図１のＳＢＤが完成する。

以上、説明したように、実施の形態によれば、バナジウム層のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度、もしくはバナジウム層の｛１１０｝面のピーク強度、またはその両方を上記条件にする。これにより、バナジウム層のバナジウム結晶粒が成長しやすい＜１１１＞に当該バナジウム結晶粒が揃わないように、バナジウム層の結晶配向性をランダムにすることができる。これによって、互いに離れる方向にバナジウム結晶粒が配向する確率を低くすることができ、互いに隣り合うバナジウム結晶間にクラックとなる隙間が生じにくい。

互いに隣り合うバナジウム結晶間にクラックとなる隙間が生じにくいことで、バナジウム層でのクラックの発生を抑制することができ、バナジウム層のバリア性低下を抑制することができる。また、互いに隣り合うバナジウム結晶間にクラックとなる隙間が生じにくいことで、バナジウム層を均一な厚さで形成することができる。厚さが均一とは、プロセスのばらつきによって許容される誤差を含む範囲で同じ厚さであることを意味する。さらに、バナジウム層の厚さを厚くしたとしても、バナジウム層にクラックが発生しにくいため、バナジウム層の厚さを厚くして、バナジウム層のバリア性を向上させることができる。

（実験例）
バナジウム層１２を蒸着する際の基板温度について検証した。図１０，１１は、それぞれ、バナジウム層の蒸着時の基板温度とバナジウム結晶粒の配向強度および結晶配向性との関係を示す特性図である。上述した実施の形態にかかる半導体装置１０の製造方法（図４～９参照）にしたがってＳＢＤを複数作製した。これら複数の試料は、それぞれ、バリア層として機能するバナジウム層１２を蒸着する際の基板温度（半導体基板１の温度）が異なる。バナジウム層１２の厚さｔ１を０．８μｍとした。

上記複数の試料について、バナジウム層１２のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度をＥＢＳＤ測定により測定した結果を図１０に示す。図１０に示す結果から、バナジウム層１２のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度分布は、所定温度（ここでは２５０℃）で最小値を示し、当該所定温度を頂点とした下に凸の放物線状となることが確認された。また、上記複数の試料のうち、基板温度を２２０℃以上２９０℃以下にした試料（以下、実施例とする）で当該配向強度を５以下にすることができることが確認された。

また、上記複数の試料について、バナジウム層１２の｛１１０｝面のピーク強度をＸＲＤ法により測定した結果を図１１に示す。図１１に示す結果から、バナジウム層１２の｛１１０｝面のピーク強度分布は、所定温度（ここでは２５０℃）で最大値を示し、当該所定温度を頂点とした上に凸の放物線状となることが確認された。また、実施例は、バナジウム層１２の｛１１０｝面のピーク強度を３．５以上にすることができ、例えば基板温度を３５０℃にした状態でバナジウム層１１２を蒸着した上記従来構造と比べてバナジウム層１２の｛１１０｝面のピーク強度を大きくすることができることが確認された。

このように実施例は、バナジウム層１２のバナジウム結晶粒の結晶成長方向に対する＜１１１＞の配向強度を５以下にする、もしくは、バナジウム層１２の｛１１０｝面のピーク強度を３．５以上にする、またはその両方の条件を満たす。これによって、バナジウム層１２の厚さｔ１を０．２μｍよりも厚くした場合においても、バナジウム層１２でのクラックの発生を抑制することができ、バナジウム層１２の厚さｔ１に応じたバリア性を維持することができることが確認された。また、バナジウム層１２の厚さｔ１を厚くすることで、バナジウム層１２のバリア性を高くすることができることが確認された。

また、バナジウム層１２の厚さｔ１を厚くすることで、バナジウム層１２の形成面（白金シリサイド層１１の表面や半導体基板１のおもて面）上にパーティクルが付着していたとしても、当該パーティクルをバナジウム層１２で完全に覆うことができる。このため、パーティクルに起因するバナジウム層１２のバリア性低下を抑制することができる。また、図示省略するが、実施例においては、基板温度を２９０℃として蒸着した厚さ０．２μｍのバナジウム層を備えたＳＢＤ（例えば上記特許文献３に記載のＳＢＤ）と比べて、半導体装置１０の歩留りが向上されることが確認された。

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ＳＢＤを例に説明しているが、アルミニウム電極層と半導体基板との間にバリア層を備えた様々な半導体装置に適用可能である。このため、半導体基板にショットキー接触する白金シリサイド層に代えて、半導体基板にオーミック接触する金属シリサイド層がバナジウム層と半導体基板との間に設けられていてもよい。バリア層となるバナジウム層が半導体基板のおもて面に直接接触していてもよい。

また、上述した実施の形態では、バナジウム結晶粒の特定方向に対する特定結晶方位がバナジウム結晶粒の結晶成長方向に対する＜１１１＞である場合を例に説明しているが、バナジウム結晶粒のいずれの特定方向および特定結晶方位であっても同様の効果を奏する。また、バリア層の材料として、バナジウム（Ｖ）の他に、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、またはこれらの複合層が設けられていてもよい。この場合においても、バリア層の結晶粒の特定方向に対する特定結晶方位の配向強度、もしくは、バリア層の特定結晶面のピーク強度、またはその両方を上記条件にすることで、バナジウム層と同様の効果を有する。

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。

１ 半導体基板
２ ｎ⁺型出発基板
３ ｎ^-型半導体層
４ ｐ型領域
５ 層間絶縁膜
５ａ コンタクトホール
６ ショットキーバリア接合面
１０ 半導体装置
１１ 白金シリサイド層
１２ バナジウム層
１２ａ，１２ｂ バナジウム結晶粒
１３ アルミニウム電極層
１４ おもて面電極
１５ 裏面電極
２１ 白金層
ｔ１ バナジウム層の厚さ

Claims (8)

1. 半導体基板の表面または前記半導体基板の上のシリサイド層の表面に設けられた第１金属層と、
   前記第１金属層の表面に設けられ、前記第１金属層を介して前記半導体基板に電気的に接続された、アルミニウムを含む第２金属層と、
   を備え、
   前記第１金属層の厚さは０．２μｍよりも厚く、
   前記第１金属層の結晶粒の特定方向に対するＥＢＳＤ測定による特定結晶方位の配向強度は５以下であり、
   前記第１金属層はバナジウム層であり、
   前記結晶粒はバナジウム結晶粒であり、
   前記特定方向はバナジウム結晶粒の結晶成長方向であり、
   前記特定結晶方位は＜１１１＞であることを特徴とする半導体装置。
2. 前記第１金属層の前記結晶粒の前記配向強度は４以下であることを特徴とする請求項１に記載の半導体装置。
3. 前記第１金属層の厚さは０．５μｍ以上１．０μｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１金属層の厚さは０．８μｍ以上であることを特徴とする請求項３に記載の半導体装置。
5. 前記第１金属層は、前記半導体基板の表面から厚さ０．２μｍを超える部分に、前記半導体基板の表面に平行な方向に並んだ複数の柱状の前記結晶粒を含んでおり、
   複数の前記結晶粒のうちの一部の第１結晶粒は前記特定結晶方位に配向し、
   複数の前記結晶粒のうちの残りの第２結晶粒は前記特定結晶方位と異なる結晶方位に配向していることを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
6. 前記第１金属層は、前記第２結晶粒の個数よりも前記第１結晶粒の個数を多く含むことを特徴とする請求項５に記載の半導体装置。
7. 半導体基板の表面または前記半導体基板の上のシリサイド層の表面に第１金属層を形成する第１工程と、
   前記第１金属層の表面に、前記第１金属層を介して前記半導体基板に電気的に接続された、アルミニウムを含む第２金属層を形成する第２工程と、
   を含み、
   前記第１工程では、前記第１金属層の結晶粒の特定方向への前記結晶粒の結晶配向性のランダムさを示す指標が最大となるように前記半導体基板の温度を２２０℃以上２９０℃以下に加熱した状態で、前記半導体基板の表面に、厚さが０．２μｍよりも厚い前記第１金属層を形成し、
   前記第１工程では、前記第１金属層の前記結晶粒の前記特定方向を向いていない特定結晶面のピーク強度を前記指標とし、
   前記第１金属層がバナジウム層であり、
   前記結晶粒はバナジウム結晶粒であり、
   前記特定方向はバナジウム結晶粒の結晶成長方向であり、
   前記特定結晶面は｛１１０｝面であることを特徴とする半導体装置の製造方法。
8. 前記第１工程は、前記第１金属層を蒸着で形成することを特徴とする請求項７に記載の半導体装置の製造方法。

Images