JP6237046B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6237046B2
JP6237046B2 JP2013198198A JP2013198198A JP6237046B2 JP 6237046 B2 JP6237046 B2 JP 6237046B2 JP 2013198198 A JP2013198198 A JP 2013198198A JP 2013198198 A JP2013198198 A JP 2013198198A JP 6237046 B2 JP6237046 B2 JP 6237046B2
Authority
JP
Japan
Prior art keywords
silicon carbide
insulating film
carbide semiconductor
gate insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013198198A
Other languages
English (en)
Other versions
JP2015065288A (ja
Inventor
透 日吉
透 日吉
拓 堀井
拓 堀井
増田　健良
健良 増田
山田　俊介
俊介 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013198198A priority Critical patent/JP6237046B2/ja
Priority to PCT/JP2014/070557 priority patent/WO2015045626A1/ja
Priority to US15/023,987 priority patent/US9741799B2/en
Publication of JP2015065288A publication Critical patent/JP2015065288A/ja
Application granted granted Critical
Publication of JP6237046B2 publication Critical patent/JP6237046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は炭化珪素半導体装置に関する。
炭化珪素（以下「ＳｉＣ」とも記す）は、次世代のパワー半導体装置用の材料として注目されている。特に近年は、スイッチング素子として有力であるＳｉＣを用いたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の開発が盛んに行なわれている（たとえば非特許文献１参照。）。
M.Grieb1,a et al., "Comparison of the threshold-voltage stability of SiC MOSFETs with thermally grown and deposited gate oxides" Materials Science Forum Vols. 645-648 (2010) pp 681-684
近年、炭化珪素半導体装置の実用化が進められる中で、いくつかの課題が明らかになってきている。その中でも、たとえば非特許文献１に示されるような閾値電圧の変動は、とりわけ喫緊の課題である。これまでの研究で、ＳｉＣを酸化して得た酸化膜や、当該酸化膜とＳｉＣ半導体層との界面には固定電荷や可動イオンが存在しやすく、それらが閾値電圧の安定性に影響していることが示唆されている。しかしながら、炭化珪素半導体装置において閾値電圧を安定化する有効な方法は未だ開発されていない。
本発明は上記のような課題に鑑みてなされたものであって、その目的とするところは安定した閾値電圧を有する炭化珪素半導体装置を提供することにある。
本発明の実施形態に係る炭化珪素半導体装置は、炭化珪素半導体層と、炭化珪素半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備え、ゲート電極は、少なくともゲート絶縁膜との界面側にポリシリコン層を有し、さらに、ゲート絶縁膜は、ゲート絶縁膜とゲート電極のポリシリコン層との界面に、ポリシリコン層に由来する酸化膜を有する。
本発明の実施形態によれば、安定した閾値電圧を有する炭化珪素半導体装置を提供することができる。
本発明の一実施形態における炭化珪素半導体装置の構成の一例を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の構成の一例を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の構成の一例を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の製造過程の一部を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の製造過程の一部を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の製造過程の一部を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の製造過程の一部を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の製造過程の一部を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の製造過程の一部を概略的に示す断面図である。 本発明の一実施形態における炭化珪素半導体装置の構成の一例を概略的に示す断面図である。 本発明の一実施形態に係わるトレンチの断面形状の一例を概略的に示す図である。 本発明の一実施形態に係わるトレンチの断面形状の一例を概略的に示す図である。 本発明の一実施形態に係わるトレンチの断面形状の一例を概略的に示す図である。 本発明の一実施形態に係わる炭化珪素半導体装置における二次イオン質量分析法によるナトリウム濃度の測定結果の一例を示すグラフである。 本発明の一実施形態に係わる炭化珪素半導体装置におけるゲート電圧の印加時間と閾値電圧の変動量との関係の一例を示すグラフである。 本発明の一実施形態における炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
以下、本発明に係わる実施形態についてさらに詳細に説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付し、その説明は繰り返さない。また、本明細書中の結晶学的な記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面｛｝で、それぞれ示すものとする。なおまた、結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付すことで表現するものとする。
［本願発明の実施形態の説明]
まず、本願発明の実施形態（以下、「本実施形態」とも記す）の概要を以下の（１）〜（１５）に列記して説明する。
本発明者は、上記課題を解決するため鋭意研究を行なったところ、炭化珪素半導体装置では、ゲート電極とゲート絶縁膜との界面領域にダングリングボンドが多く存在しており、このダングリングボンドに可動イオンとなる不純物がトラップされることにより、閾値電圧が不安定になっているという知見を得、該知見に基づきさらに研究を重ねることにより本発明を完成させるに至った。すなわち、本実施形態に係る炭化珪素半導体装置は、以下の構成を備える。
（１）炭化珪素半導体層１００と、炭化珪素半導体層１００上に形成されたゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備え、ゲート電極９２は、少なくともゲート絶縁膜９１との界面側にポリシリコン層９２ａを有し、さらに、ゲート絶縁膜９１は、ゲート絶縁膜９１とゲート電極９２のポリシリコン層９２ａとの界面に、ポリシリコン層９２ａに由来する酸化膜９１ａを有する。
従来、ゲート絶縁膜は、炭化珪素半導体層を熱酸化することにより形成されている。しかしながら、炭化珪素半導体層に由来するゲート絶縁膜とゲート電極との界面にはダングリンボンドが多く存在しており、このダングリングボンドの存在によってゲート絶縁膜とゲート電極との界面に不純物が蓄積しやすい状態にある。
本実施形態によれば、炭化珪素半導体装置は、ゲート電極９２とゲート絶縁膜９１との界面領域に、ポリシリコン層９２ａに由来する酸化膜を形成できる。すなわち当該酸化膜９１ａとポリシリコン層９２ａとの界面におけるダングリングボンドを低減できる。したがって、当該領域に不純物がトラップされ難くなり、閾値電圧の安定した炭化珪素半導体装置を提供することができる。
（２）酸化膜９１ａの厚さは、５０ｎｍ以下であることが好ましい。本実施形態において酸化膜９１ａは、ゲート電極９２の一部を構成するポリシリコン層９２ａに由来するものである。シリコンは酸化されると元の体積の２倍の体積となる。そのため、形成されるべき酸化膜９１ａの厚さが５０ｎｍを超えると、酸化膜９１ａの厚さの制御が困難になる場合もある。酸化膜９１ａの厚さが５０ｎｍ以下であれば、所望の厚さの酸化膜９１ａを形成することができ、さらに閾値電圧の安定した炭化珪素半導体装置を得ることができる。
（３）ゲート電極９２は、ポリシリコン層９２ａにより構成されることが好ましい。このような態様によれば、ゲート電極９２を熱酸化することにより、ゲート絶縁膜９１とゲート電極９２との界面に、ポリシリコン層９２ａに由来する酸化膜９１ａを容易に形成することができる。
（４）酸化膜９１ａは、ゲート電極９２の側部表面および上部表面上にまで延在することが好ましい。これにより炭化珪素半導体装置は、ゲート電極９２を覆う層間絶縁膜９３を形成した際に、ゲート電極９２と層間絶縁膜９３との界面におけるダングリングボンドを低減した状態とすることができる。したがって、炭化珪素半導体装置において不純物の蓄積がさらに低減され、信頼性を向上させることができる。
（５）炭化珪素半導体層１００は、主面ＭＰを有し、第１の導電型を有する第１の不純物領域８１と、第１の不純物領域８１内に設けられ第１の導電型と異なる第２の導電型を有する第２の不純物領域８２と、主面ＭＰの一部を構成し第２の不純物領域８２内に設けられ第１の導電型を有する第３の不純物領域８３と、を含み、さらに主面ＭＰには、第２の不純物領域８２および第３の不純物領域８３が側壁ＳＷに表出したトレンチＴＲが設けられており、ゲート絶縁膜９１は、側壁ＳＷ上に形成されていることが好ましい。
これにより、トレンチゲート構造を有し、かつ閾値電圧の安定した炭化珪素半導体装置とすることができる。
（６）炭化珪素半導体層１００は、主面ＭＰを有し、主面ＭＰの一部を構成し第１の導電型を有する第１の不純物領域８１と、主面ＭＰの一部を構成し第１の不純物領域８１内に設けられ第１の導電型と異なる第２の導電型を有する第２の不純物領域８２と、主面ＭＰの一部を構成し第２の不純物領域８２内に設けられ第１の導電型を有する第３の不純物領域８３と、を含み、さらにゲート絶縁膜９１は、第２の不純物領域８２により構成される主面ＭＰ上に形成されていることが好ましい。
これにより、プレーナ構造を有し、かつ閾値電圧の安定した炭化珪素半導体装置とすることができる。
（７）ゲート電極９２とゲート絶縁膜９１（酸化膜９１ａ）との界面から１０ｎｍ以内の領域におけるナトリウム濃度は、１×１０16／ｃｍ3以下であることが好ましい。本発明者の研究によれば、ナトリウム（Ｎａ）は特に可動イオンとなりやすい不純物である。そして、ゲート絶縁膜９１中のナトリウム濃度が１×１０16／ｃｍ3を超えると閾値電圧が不安定になりやすい傾向にある。したがって、当該領域におけるナトリウム濃度を１×１０16／ｃｍ3以下に制限することにより、閾値電圧の安定性をさらに高めることができる。
（８）炭化珪素半導体層１００とゲート絶縁膜９１（下地絶縁膜９１ｂ）との界面から１０ｎｍ以内の領域における窒素濃度は、１×１０21／ｃｍ3以上であることが好ましい。これにより、炭化珪素半導体層１００とゲート絶縁膜９１との界面においてもダングリングボンドを低減し、不純物の蓄積を抑制することができる。したがって、閾値電圧をより一層安定化させることできる。
（９）本実施形態の別の局面に従えば、炭化珪素半導体装置は、炭化珪素半導体層１００と、炭化珪素半導体層１００上に形成されたゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備え、ゲート絶縁膜９１中のナトリウム濃度が、１×１０16／ｃｍ3以下である。
上記のように、ゲート絶縁膜９１中において、閾値電圧の変動要因となるナトリウムの濃度を制限することにより、閾値電圧の安定した炭化珪素半導体装置を提供することができる。
（１０）本実施形態の別局面に従う炭化珪素半導体装置において、ゲート電極９２とゲート絶縁膜９１（酸化膜９１ａ）との界面から１０ｎｍ以内の領域におけるナトリウム濃度は、１×１０16／ｃｍ3以下であることが好ましい。ゲート電極９２とゲート絶縁膜９１との界面から１０ｎｍ以内の領域は、とりわけ不純物が蓄積しやすい領域である。したがって、当該領域におけるナトリウム濃度を制限することにより、さらに閾値電圧を安定化させることができる。
（１１）本実施形態の別局面に従う炭化珪素半導体装置において、炭化珪素半導体層１００は、主面ＭＰを有し、第１の導電型を有する第１の不純物領域８１と、第１の不純物領域８１内に設けられ第１の導電型と異なる第２の導電型を有する第２の不純物領域８２と、主面ＭＰの一部を構成し第２の不純物領域８２内に設けられ第１の導電型を有する第３の不純物領域８３と、を含み、さらに主面ＭＰには、第２の不純物領域８２および第３の不純物領域８３が側壁ＳＷに表出したトレンチＴＲが設けられており、ゲート絶縁膜９１は、側壁ＳＷ上に形成されていることが好ましい。
これにより、トレンチゲート構造を有し、かつゲート絶縁膜９１中のナトリウム濃度が１×１０16／ｃｍ3以下である炭化珪素半導体装置とすることができる。
（１２）本実施形態の別局面に従う炭化珪素半導体装置において、炭化珪素半導体層１００は、主面ＭＰを有し、主面ＭＰの一部を構成し第１の導電型を有する第１の不純物領域８１と、主面ＭＰの一部を構成し第１の不純物領域８１内に設けられ第１の導電型と異なる第２の導電型を有する第２の不純物領域８２と、主面ＭＰの一部を構成し第２の不純物領域８２内に設けられ第１の導電型を有する第３の不純物領域８３と、を含み、さらにゲート絶縁膜９１は、第２の不純物領域８２により構成される主面ＭＰ上に形成されていることが好ましい。
これにより、プレーナ構造を有し、かつゲート絶縁膜９１中のナトリウム濃度が１×１０16／ｃｍ3以下である炭化珪素半導体装置とすることができる。
（１３）本実施形態の炭化珪素半導体装置は、次のような製造方法によって製造することができる。すなわち本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素半導体層１００を準備する工程Ｓ１と、炭化珪素半導体層１００上にゲート絶縁膜９１を構成する下地絶縁膜９１ｂを形成する工程Ｓ２と、下地絶縁膜９１ｂ上にゲート電極９２を設ける工程Ｓ４と、ゲート電極９２を酸素含有雰囲気中で熱処理することにより、ゲート電極９２に由来し、ゲート絶縁膜９１を構成する酸化膜９１ａを、少なくとも下地絶縁膜９１ｂとゲート電極９２との界面に形成する工程Ｓ５と、を備える。
上記の製造方法によれば、ゲート電極９２とゲート絶縁膜９１との界面においてダングリングボンドが低減され、安定した閾値電圧を有する本実施形態の炭化珪素半導体装置を容易に製造することができる。
（１４）ゲート電極を設ける工程Ｓ４において、ゲート電極９２は、少なくともゲート絶縁膜９１との界面にポリシリコン層９２ａを有するように設けられることが好ましい。これにより、工程Ｓ５において酸化膜９１ａを下地絶縁膜９１ｂとゲート電極９２との界面に容易に形成することができる。
（１５）上記の炭化珪素半導体装置の製造方法は、炭化珪素半導体層１００と下地絶縁膜９１ｂとの界面に窒素およびリンの少なくともいずれかを導入する工程Ｓ３を、さらに備えることが好ましい。これにより、ゲート絶縁膜９１と炭化珪素半導体層１００との界面においてもダングリングボンドが低減され、より一層安定した閾値電圧を有する炭化珪素半導体装置を製造することができる。
［本願発明の実施形態の詳細］
以下、本実施形態に係る炭化珪素半導体装置について、より詳細に説明するが、本実施形態はこれらに限定されるものではない。
＜炭化珪素半導体装置＞
図１に示す本実施形態に係る炭化珪素半導体装置２０１はプレーナ構造を有する縦型ＭＯＳＦＥＴとして構成されている。炭化珪素半導体装置２０１は、単結晶基板８０と、炭化珪素半導体層１００（エピタキシャル層）と、ゲート絶縁膜９１と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８とを有する。
ゲート絶縁膜９１は、炭化珪素半導体層１００上に形成されており、下地絶縁膜９１ｂと酸化膜９１ａとから構成されている。下地絶縁膜９１ｂは酸化珪素膜（ＳｉＯ2）であることが好ましい。そしてゲート絶縁膜９１上にはゲート電極９２が設けられている。ゲート電極９２は、ポリシリコン層９２ａと電極層９２ｂとを含む積層構造を有している。電極層９２ｂは、たとえばアルミニウム（Ａｌ）等の導体から構成される。ポリシリコン層９２ａはゲート絶縁膜９１（酸化膜９１ａ）との界面側に位置している。すなわち炭化珪素半導体装置２０１は、ゲート絶縁膜９１とポリシリコン層９２ａとの界面に、酸化膜９１ａを有している。酸化膜９１ａはポリシリコン層９２ａに由来の酸化膜であり、具体的にはポリシリコン層９２ａの一部を熱酸化することにより形成された酸化珪素膜である。したがって酸化膜９１ａは非常に清浄な膜であり、膜中のダングリングボンドが極めて少ない。そして、酸化膜９１ａは下地絶縁膜９１ｂと一体となってゲート絶縁膜９１を構成し、ゲート電極９２と炭化珪素半導体層１００（チャネル領域）との間を絶縁している。
このように、ゲート絶縁膜９１とゲート電極９２（ポリシリコン層９２ａ）との界面にポリシリコンを熱酸化して得た酸化膜９１ａが設けられることにより、当該領域において閾値電圧の変動要因となる不純物の蓄積を防止することができる。
ここで、閾値電圧の変動要因となる不純物としては、たとえば、ナトリウム（Ｎａ）、カリウム（Ｋ）、カルシウム（Ｃａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）等を例示することができる。これらの不純物がゲート絶縁膜中に含まれると可動イオンとなり、温度や電界によって膜中を移動するため閾値電圧のシフトを引き起こすと考えられる。そして、特にＮａは可動イオンとなりやすく、閾値電圧への影響が大きい。したがって、閾値電圧をより安定化させるとの観点から、ゲート電極９２とゲート絶縁膜９１の一部である酸化膜９１ａとの界面から１０ｎｍ以内の領域におけるＮａ濃度は１×１０16／ｃｍ3以下であることが好ましい。本実施形態では、たとえば、酸化膜９１ａの厚さを１０ｎｍ程度とすることにより、当該領域におけるＮａ濃度を容易に１×１０16／ｃｍ3以下とすることができる。
ここで、ポリシリコンを熱酸化して得られた熱酸化珪素膜の体積は、元のポリシリコンの約２倍となることが知られている。前述のように酸化膜９１ａは下地絶縁膜９１ｂと一体となっており、ゲート絶縁膜９１の一部を構成するものである。そのため、酸化膜９１ａの厚さが過度に厚くなると、ゲート絶縁膜９１の膜厚の変動量が大きくなり好ましくない。このような観点から、酸化膜９１ａの厚さは５０ｎｍ以下であることが好ましい。なお酸化膜９１ａの厚さは、好ましくは５ｎｍ以上５０ｎｍ以下であり、より好ましくは５ｎｍ以上４０ｎｍ以下であり、特に好ましくは１０ｎｍ以上３０ｎｍ以下である。
以上のように、本実施形態ではゲート電極９２とゲート絶縁膜９１との界面において不純物の蓄積が防止され、以って閾値電圧が安定化される。さらに本実施形態では、これに加えてゲート絶縁膜９１と炭化珪素半導体層１００との界面においても不純物の蓄積が防止することもできる。
すなわち、炭化珪素半導体層１００とゲート絶縁膜９１（下地絶縁膜９１ｂ）との界面に窒素（Ｎ）およびリン（Ｐ）の少なくともいずれかを導入することにより、当該領域においてもダングリングボンドを低減し、不純物の蓄積を防止することができる。具体的には、炭化珪素半導体層１００とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における窒素濃度およびリン濃度の少なくともいずれかが１×１０21／ｃｍ3以上となるように、窒素およびリンが導入されていることが好ましい。
そして、このような態様によれば、ゲート電極９２からゲート絶縁膜９１を通って炭化珪素半導体層１００に至る領域において不純物の蓄積が防止される。すなわち、ゲート絶縁膜９１中の不純物濃度（Ｎａ濃度）を１×１０16／ｃｍ3以下とすることも可能である。このように、ゲート絶縁膜９１中の不純物濃度（Ｎａ濃度）が１×１０16／ｃｍ3以下であれば、より一層閾値電圧が安定化された炭化珪素半導体装置を実現することができる。
さらに、ダングリングボンドを低減するとの観点から、炭化珪素半導体層１００とゲート絶縁膜９１（下地絶縁膜９１ｂ）との界面に水素（Ｈ）が導入されていてもよい。すなわち、炭化珪素半導体層１００とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における窒素濃度、リン濃度および水素濃度の少なくともいずれかが１×１０21／ｃｍ3以上であってもよい。
なお、上記で説明した各界面領域等におけるＮａ濃度、窒素濃度、リン濃度および水素濃度は、たとえば二次イオン質量分析装置（ＳＩＭＳ：Secondary Ion Mass Spectrometer）によって計測することができる。
以下、炭化珪素半導体装置２０１のその他の構成について説明する。なお以下において各層または領域における導電型はあくまで例示であり、各層または領域はこれらと異なる導電型を有していてもよい。
単結晶基板８０はＳｉＣからなり、ｎ型（第１の導電型）を有している。単結晶基板８０上には炭化珪素半導体層１００が設けられている。
炭化珪素半導体層１００は、単結晶基板８０上にエピタキシャル成長させられたＳｉＣ層である。炭化珪素半導体層１００はポリタイプ４Ｈの六方晶の結晶構造を有することが好ましい。かかる結晶構造を採用することにより、炭化珪素半導体装置２０１のオン抵抗を低くすることができるからである。炭化珪素半導体層１００は、単結晶基板８０に面する下面と、当該下面と反対の上面である主面ＭＰとを有している。さらに炭化珪素半導体層１００は、ｎドリフト層８１（第１の不純物領域）と、ｐボディ層８２（第２の不純物領域）と、ｎ＋層８３（第３の不純物領域）と、ｐコンタクト領域８４とを含んでいる。
ｎドリフト層８１は単結晶基板８０上に設けられ、ｎ型（第１の導電型）を有する。ｎドリフト層８１は一対のｐボディ層８２に挟まれた領域にＪＦＥＴ（Junction Field Effect Transistor）領域を含んでいる。そして、ＪＦＥＴ領域の上端は主面ＭＰの一部を構成しており、ゲート絶縁膜９１（下地絶縁膜９１ｂ）と接している。すなわち、ゲート絶縁膜９１はｎドリフト層８１（第１の不純物領域）により構成される主面ＭＰ上に形成されている。ｎドリフト層８１の不純物濃度は単結晶基板８０の不純物濃度よりも低いことが好ましい。ｎドリフト層８１の不純物濃度は、たとえば１×１０15／ｃｍ3以上５×１０16／ｃｍ3以下である。
ｐボディ層８２はｎドリフト層８１内に設けれ、ｐ型（第１の導電型と異なる第２の導電型）を有している。ｐボディ層８２は主面ＭＰの一部を構成しており、当該部分においてゲート絶縁膜９１（下地絶縁膜９１ｂ）と接している。すなわち、ゲート絶縁膜９１はｐボディ層８２（第２の不純物領域）により構成される主面ＭＰ上に形成されている。そして、このゲート絶縁膜９１と接する部分に沿ってチャネル領域が形成される。ｐボディ層８２の不純物濃度は５×１０15／ｃｍ3以上２×１０18／ｃｍ3以下であることが好ましく、たとえば１×１０18／ｃｍ3程度とすることができる。
ｎ＋層８３はｐボディ層８２内に設けられ、ｎ型（第１の導電型）を有し、かつソース領域として機能する。ｎ＋層８３は、主面ＭＰの一部を構成している。さらにｎ＋層８３に隣接して、ｐコンタクト領域８４がｐボディ層８２上に形成されている。ｐコンタクト領域８４はｐ型の導電型を有し、主面ＭＰの一部を構成している。
ソース電極９４は主面ＭＰ上に設けられており、ｎ＋層８３およびｐコンタクト領域８４の各々に接している。層間絶縁膜９３はゲート電極９２を覆うように、ゲート電極９２上に設けられており、ゲート電極９２とソース電極９４との間を絶縁している。ソース配線層９５は層間絶縁膜９３およびソース電極９４に接して形成されている。ソース配線層９５は、たとえばＡｌ等の導体から構成される。ドレイン電極９８は炭化珪素半導体層１００の主面ＭＰとは反対の下面に単結晶基板８０を介して設けられている。
以上のように、炭化珪素半導体装置２０１はプレーナ構造を有するＭＯＳＦＥＴであり、安定した閾値電圧を有する炭化珪素半導体装置である。また本発明者の研究によれば、炭化珪素半導体装置２０１と同様の構成を有する装置のうち次の構成を有する装置は、特に安定した閾値電圧を有するものである。
すなわち、本実施形態の別の局面に従えば、炭化珪素半導体装置は、炭化珪素半導体層１００と、炭化珪素半導体層１００上に形成されたゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備え、ゲート絶縁膜９１中のナトリウム濃度が、１×１０16／ｃｍ3以下である。
＜炭化珪素半導体装置の製造方法＞
以上に説明した本実施形態に係る炭化珪素半導体装置は、以下に説明する製造方法によって製造することができる。図１６は本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図１６に示すように、当該製造方法は工程Ｓ１、工程Ｓ２、工程Ｓ４および工程Ｓ５を備えるものであり、好ましくは工程Ｓ２の後に工程Ｓ３をさらに備える。以下、各工程について説明する。
（工程Ｓ１）
工程Ｓ１では炭化珪素半導体層１００が準備される。炭化珪素半導体層１００は、たとえば単結晶基板８０上でのエピタキシャル成長と、イオン注入によって準備される。
図４を参照して、炭化珪素半導体層１００の一部となるべきｎドリフト層８１が、単結晶基板８０上にエピタキシャル成長によって形成される。ここで単結晶基板８０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなるインゴット（図示せず）をスライスすることによって得ることができる。ｎドリフト層８１のエピタキシャル成長は、原料ガスとして、たとえばシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとして、たとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行なうことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。このようにして得られたｎドリフト層８１の上面は、炭化珪素半導体層１００の主面ＭＰとなる。
次に、図５を参照して、ｎドリフト層８１内に、ｐボディ層８２、ｎ＋層８３およびｐコンタクト領域８４が形成される。これらの形成は、たとえばｎドリフト層８１の全面上へのイオン注入によって行なうことができる。ｐボディ層８２およびｐコンタクト領域８４を形成するためのイオン注入では、たとえばＡｌ等のｐ型を付与するための不純物がイオン注入される。また、ｎ＋層８３を形成するためのイオン注入では、たとえばリン（Ｐ）等のｎ型を付与するための不純物がイオン注入される。各層および領域のイオン注入には、従来公知のフォトレジスト等の注入マスク（図示せず）が用いられる。なお、イオン注入の代わりに、不純物の添加を伴うエピタキシャル成長を行なってもよい。
次に、不純物を活性化するための熱処理が行なわれる。これにより、各不純物領域において所望のキャリアが生成される。このときの熱処理温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理時間は、たとえば３０分程度とすることができる。熱処理の雰囲気は不活性ガス雰囲気であることが好ましく、たとえばアルゴン（Ａｒ）雰囲気が好ましい。以上のようにして炭化珪素半導体層１００が準備される。
（工程Ｓ２）
工程Ｓ２は、炭化珪素半導体層１００上にゲート絶縁膜９１を構成する下地絶縁膜９１ｂを形成する工程である。図６を参照して、炭化珪素半導体層１００上に下地絶縁膜９１ｂが形成される。下地絶縁膜９１ｂは、たとえば酸化珪素であり、炭化珪素半導体層１００を熱酸化することにより形成されることが好ましい。このときの熱酸化条件は、たとえば酸素（Ｏ2）を含む雰囲気中において炭化珪素半導体層１００を１３００℃程度に加熱することにより、酸化珪素膜である下地絶縁膜９１ｂを形成することができる。
（工程Ｓ３）
本実施形態では、工程Ｓ２の後、炭化珪素半導体層１００と下地絶縁膜９１ｂとの界面に窒素およびリンの少なくともいずれかを導入する工程Ｓ３が実行されることが好ましい。工程Ｓ３が実行されることにより、当該界面においてダングリングボンドが窒素またはリンよって終端化され、不純物の蓄積を防止することができる。すなわち、閾値電圧をより安定化させることができる。
窒素およびリンの少なくともいずれかは、これらの原子を含む雰囲気ガス中において、下地絶縁膜９１ｂおよび炭化珪素半導体層１００を熱処理することによって導入することができる。なおこのとき、窒素およびリンとともに水素が導入されてもよい。すなわち工程Ｓ３は、炭化珪素半導体層１００と下地絶縁膜９１ｂとの界面に窒素、リンおよび水素の少なくともいずれかを導入する工程であってもよい。
窒素を含む気体（ガス）としては、たとえば窒素（Ｎ２）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ2Ｏ）、二酸化窒素（ＮＯ2）およびアンモニア（ＮＨ4）等を挙げることができる。また、リンを含む気体としては、たとえば塩化ホスホリル（ＰＯＣｌ3）等である。また、水素を含む気体としては、水素（Ｈ2）および水蒸気（Ｈ2Ｏ）を挙げることができる。熱処理条件としては、たとえば熱処理温度を１３００℃以上１５００℃以下程度、熱処理時間を１時間程度とする条件が好適である。
なお工程Ｓ３は、窒素を含む雰囲気中での熱処理、リンを含む雰囲気中での熱処理および水素を含む雰囲気中での熱処理が、個別に順次行なわれる工程であってもよく、上記に例示したＮＯ、ＰＯＣｌ3、Ｈ2等の混合ガスを用いた熱処理が行なわれる工程であってもよい。
工程Ｓ３の後、さらに不活性ガスを用いた熱処理が行なわれてもよい。具体的には、Ａｒガス雰囲気中でさらに熱処理が行なわれてもよい。このときの熱処理条件は、熱処理温度を工程Ｓ３での熱処理温度よりも高く、かつ下地絶縁膜９１ｂの融点よりも低くすることが好ましい。また、熱処理時間は、たとえば１時間程度とすることができる。この処理を行なうことにより、ダングリングボンドがさらに低減され、閾値電圧がより安定化される。
（工程Ｓ４）
下地絶縁膜９１ｂが形成された後、下地絶縁膜９１ｂ上にゲート電極９２を設ける工程Ｓ４が実行される。図７を参照して、下地絶縁膜９１ｂ上に、たとえば従来公知のＣＶＤ法や蒸着法によってポリシリコン層９２ａおよび電極層９２ｂがこの順に積層されることによりゲート電極９２が形成される。すなわち、工程Ｓ４において、ゲート電極９２は、少なくともゲート絶縁膜９１（下地絶縁膜９１ｂ）との界面にポリシリコン層９２ａを有するように設けられる。なお、ゲート電極９２は、少なくともゲート絶縁膜９１との界面側にポリシリコン層を有するように構成されていればよく、後述するように全体がポリシリコン層から構成されていてもよいし、当該界面側にポリシリコン層を有する限り３以上の層から構成されていてもよい。
ポリシリコン層９２ａは、たとえばリン等の不純物がドープされたものであってもよい。電極層９２ｂは導体であればよく、たとえばＡｌ層である。なおゲート電極９２の形成後、ゲート電極９２に対して、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）または反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等が行なわれてもよい。
（工程Ｓ５）
工程Ｓ４の後、図８を参照して工程Ｓ５が実行される。工程Ｓ５は、ゲート電極９２を酸素（Ｏ2）含有雰囲気中で熱処理することにより、ゲート電極９２（ポリシリコン層９２ａ）に由来し、ゲート絶縁膜９１を構成する酸化膜９１ａを、少なくとも下地絶縁膜９１ｂとゲート電極９２（ポリシリコン層９２ａ）との界面に形成する工程である。
前述のように、工程Ｓ４を経ることにより下地絶縁膜９１ｂ上にはポリシリコン層９２ａが形成されている。したがって、このポリシリコン層９２ａを熱酸化することにより、下地絶縁膜９１ｂとポリシリコン層９２ａとの界面にポリシリコンに由来する清浄な熱酸化膜である酸化膜９１ａが形成される。
この熱処理温度は、７００℃以上１１００℃未満であることが好ましい。熱処理温度が７００℃未満であると、ポリシリコンが十分酸化されない場合があり、他方１１００℃以上となると炭化珪素半導体層も酸化されてしまう場合があるからである。熱処理時間は、たとえば１時間以上２時間以下程度である。
また熱処理に用いられる雰囲気ガスとしては、酸素（Ｏ2）の他、酸素原子を分子中に含む気体を用いることができる。そのような気体としては、たとえばＮＯ、Ｎ2Ｏ、Ｈ2Ｏ等を挙げることができる。これらの雰囲気ガスは、それぞれ単独で用いてもよいし、混合ガスとして用いてもよい。
以上のようにして、酸化膜９１ａが形成されることにより、ゲート電極９２とゲート絶縁膜９１との界面において、従来に比しダングリングボンドが低減され、炭化珪素半導体装置の閾値電圧を安定化させることができる。
（後工程）
以下、図９を参照して、後工程について説明する。まず、ゲート電極９２（ポリシリコン層９２ａおよび電極層９２ｂ）および酸化膜９１ａの露出面を覆うように、層間絶縁膜９３が形成される。続いて、層間絶縁膜９３および下地絶縁膜９１ｂに開口部が形成されるようにエッチングが行なわれる。この開口部により、ｎ＋層８３およびｐコンタクト領域８４の各々が露出される。そして、露出したｎ＋層８３およびｐコンタクト領域８４の各々に接してソース電極９４が形成される。さらに単結晶基板８０において、主面ＭＰと反対側の下面上にドレイン電極９８が形成される。そして再び図１を参照して、ソース電極９４上にソース配線層９５が形成される。
以上のようにして、安定した閾値電圧を有する本実施形態に係る炭化珪素半導体装置を製造することができる。
＜第１の変形例＞
次に本実施形態の変形例について説明する。図２に示す炭化珪素半導体装置３０１は、本実施形態の第１の変形例であり、図１に示す炭化珪素半導体装置２０１と同様に、プレーナ構造を有する縦型ＭＯＳＦＥＴとして構成されている。
炭化珪素半導体装置３０１は、ゲート電極９２がポリシリコン層により構成されている点において炭化珪素半導体装置２０１と相違する。すなわち、炭化珪素半導体装置３０１においては、実質的にゲート電極９２の全体がポリシリコン層である。ここで、「実質的に全体がポリシリコン層である」とは、ゲート電極９２の体積のうち８０％以上がポリシリコン層で占められることを示す。なお、ゲート電極９２が一部にポリシリコン層と異なるものを含んでいたとしても、ゲート電極９２のうち少なくともゲート絶縁膜９１との界面側はポリシリコン層によって構成されているものとする。
炭化珪素半導体装置３０１も、ゲート絶縁膜９１とゲート電極９２との界面に、ポリシリコン層に由来する酸化膜９１ａを有するため、安定した閾値電圧を有することができる。また、ゲート電極９２の全体がポリシリコン層により構成されることによって、製造プロセスを簡易化することができる。
＜第２の変形例＞
図３に示す炭化珪素半導体装置４０１は、本実施形態の第２の変形例である。炭化珪素半導体装置４０１は、酸化膜９１ａがゲート電極９２の側部表面および上部表面上にまで延在する点において、図２に示す炭化珪素半導体装置３０１と相違する。このような構成は、実質的にゲート電極９２の全体がポリシリコン層により構成されることで容易に実現される。
炭化珪素半導体装置４０１も、ゲート絶縁膜９１とゲート電極９２との界面に、ポリシリコン層に由来する酸化膜９１ａを有するため、安定した閾値電圧を有することができる。また、酸化膜９１ａがゲート電極９２の側部表面および上部表面上にまで延在することにより、層間絶縁膜９３とゲート電極９２との界面にも清浄な熱酸化膜である酸化膜９１ａを有することができる。これにより、当該界面においても、不純物の蓄積が防止され、閾値電圧をより一層安定化することができる。なお同様の観点から、酸化膜９１ａはゲート電極９２の表面全体を覆うことがより好ましい。
＜第３の変形例＞
図１０に示す炭化珪素半導体装置５０１は、本実施形態の第３の変形例である。炭化珪素半導体装置５０１は、トレンチゲート構造を有する縦型ＭＯＳＦＥＴとして構成されている。炭化珪素半導体装置５０１は、単結晶基板８０と、炭化珪素半導体層１００（エピタキシャル層）と、ゲート絶縁膜９１と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８とを有する。
炭化珪素半導体層１００は主面ＭＰを有し、ｎ型（第１の導電型）を有する第１の不純物領域（ｎドリフト層８１）と、ｐ型（第２の導電型）を有する第２の不純物領域（ｐボディ層８２）と、ｎ型を有する第３の不純物領域（ｎ＋層８３）と、ｐ型を有するｐコンタクト領域８４とを含む。
ここで、図１０に示すように、ｐボディ層８２はｎドリフト層８１内に設けられている。また、ｎ＋層８３およびｐコンタクト領域８４はｐボディ層８２内に設けられている。そして、ｎ＋層８３およびｐコンタクト領域８４は主面ＭＰの一部を構成している。
そして、炭化珪素半導体層１００の主面ＭＰにはトレンチＴＲが設けられている。トレンチＴＲは、ｎドリフト層８１が表出する底部ＢＴと、ｎドリフト層８１、ｐボディ層８２およびｎ＋層８３が表出した側壁ＳＷとを有している。そして、ゲート絶縁膜９１（酸化膜９１ａおよび下地絶縁膜９１ｂ）は、トレンチＴＲの底部ＢＴおよび側壁ＳＷ上に形成されている。ここで酸化膜９１ａはゲート電極９２に由来する酸化膜である。さらにトレンチＴＲ内において酸化膜９１ａ上にはポリシリコン層により構成されるゲート電極９２が設けられている。これにより、側壁ＳＷに表出したｐボディ層８２に沿ってチャネル領域が形成される。
ソース電極９４は、ｎ＋層８３およびｐコンタクト領域８４の各々に接して、ｎ＋層８３およびｐコンタクト領域８４上に設けられている。また層間絶縁膜９３は、ゲート電極９２の上方においてゲート絶縁膜９１（酸化膜９１ａおよび下地絶縁膜９１ｂ）を覆うように形成されている。さらにソース配線層９５は層間絶縁膜９３およびソース電極９４に接して、これらの上に形成されている。ドレイン電極９８は炭化珪素半導体層１００の主面ＭＰとは反対の下面に単結晶基板８０を介して設けられている。
以上のように、炭化珪素半導体装置５０１においても、ゲート電極９２はゲート絶縁膜９１との界面側にポリシリコン層を有し、さらにゲート絶縁膜９１は、ゲート絶縁膜９１とゲート電極９２（ポリシリコン層）との界面に、ポリシリコン層に由来する酸化膜９１ａを有している。すなわち、炭化珪素半導体装置５０１はトレンチゲート構造を有し、ゲート絶縁膜９１とゲート電極９２との界面においてダングリングボンドが低減され、かつ安定した閾値電圧を有する炭化珪素半導体装置である。
なお第３の変形例においては、トレンチＴＲを、傾斜した側壁ＳＷと平坦面である底部ＢＴとを有し、台形状の断面形状を有するものとして説明したが、トレンチＴＲの断面形状はこれに限定されず、たとえば図１１に示すような矩形状であってもよいし、図１２に示すようにＶ字形状であってもよい。またあるいは、トレンチＴＲの断面形状は、図１３に示すように底部ＢＴが平坦面ではないＵ字状であってもよい。
以上のように本実施形態に係わる炭化珪素半導体装置を、ＭＯＳＦＥＴを例示して説明したが、本実施形態はこれに限定されず、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよく、ＩＧＢＴであっても上記と同様の効果が示される。
以下、実施例を用いて本実施形態をより詳細に説明するが、本実施形態はこれに限定されるものではない。
＜実施例＞
以下のようにして実施例に係る炭化珪素半導体装置Ａを製造した。
（工程Ｓ１）
まず、ＳｉＣ単結晶からなり、厚さ３００μｍである単結晶基板８０を準備した。単結晶基板８０は、（０００１）面に対して４°のオフ角度を有するものであった。
次いで図４を参照して、原料ガスとしてＳｉＨ4とＣ3Ｈ8との混合ガスを、キャリアガスとしてＨ2を用いたＣＶＤ法によって、単結晶基板８０上に厚さ１５μｍの炭化珪素半導体層１００（ｎドリフト層８１）を成長させた。
次いで、図５を参照して、注入マスク（図示せず）を用いたイオン注入によってｎドリフト層８１内に、ｐボディ層８２、ｎ＋層８３およびｐコンタクト領域８４を形成した。各層または領域における不純物（ドナーまたはアクセプタ）の濃度は、ｎドリフト層８１（Ｎ濃度：７×１０15／ｃｍ3）、ｐボディ層８２（Ａｌ濃度：５×１０16／ｃｍ3）、ｎ＋層（Ｐ濃度：２×１０19／ｃｍ3）、ｐコンタクト領域（Ａｌ濃度：７×１０19／ｃｍ3）である。続いて、Ａｒ雰囲気中において、１７００℃で３０分間熱処理を行なうことにより注入された不純物を活性化した。以上のようにして炭化珪素半導体層１００を準備した。
（工程Ｓ２）
次に図６を参照して、炭化珪素半導体層１００を、Ｏ2を含む雰囲気中１３００℃で１時間熱処理することにより、炭化珪素半導体層１００に由来するＳｉＯ2膜である厚さ４５ｎｍの下地絶縁膜９１ｂを形成した。
（工程Ｓ３）
続いて、ＮＯを含む雰囲気中１４００℃で１時間熱処理することにより、炭化珪素半導体層１００と下地絶縁膜９１ｂとの界面に窒素を導入した。炭化珪素半導体層１００と下地絶縁膜９１ｂとの界面から１０ｎｍ以内の領域における窒素濃度をＳＩＭＳによって測定したところ、窒素濃度は１×１０21／ｃｍ3以上であった。
（工程Ｓ４）
次に図７を参照して下地絶縁膜９１ｂ上に厚さ３００ｎｍのポリシリコン層９２ａと厚さ１００ｎｍのＡｌ層（電極層９２ｂ）とからなるゲート電極９２をＣＶＤ法によって形成した。
（工程Ｓ５）
続いて図８を参照して、厚さ５ｎｍのポリシリコン層９２ａを熱酸化することにより、厚さ１０ｎｍの酸化膜９１ａを形成した。このときの熱酸化は、Ｏ2を含む雰囲気中９００℃で１時間行なった。
その後、図９および図１を参照して、層間絶縁膜９３、ソース電極９４、ソース配線層９５およびドレイン電極９８を形成することにより、実施例に係る炭化珪素半導体装置Ａを得た。なお炭化珪素半導体装置Ａにおいて、ゲート絶縁膜９１のうちポリシリコン層９２ａと接する部分は、厚さ４０ｎｍの下地絶縁膜９１ｂと厚さ１０ｎｍの酸化膜９１ａとから構成され、合計５０ｎｍの厚さを有している。
＜比較例＞
工程Ｓ２において厚さ５０ｎｍの下地絶縁膜を形成し、工程Ｓ３および工程Ｓ５を行なわない以外は炭化珪素半導体装置Ａと同様にして、比較例に係る炭化珪素半導体装置Ｂを製造した。すなわち、比較例に係る炭化珪素半導体装置Ｂでは、ゲート絶縁膜（厚さ５０ｎｍ）は炭化珪素半導体層に由来する酸化珪素膜のみから構成されており、かつゲート絶縁膜と炭化珪素半導体層との界面に窒素が導入されていない。
＜評価＞
以上のようにして得た炭化珪素半導体装置ＡおよびＢを以下のようにして評価した。
（ナトリウム濃度の測定）
まずＳＩＭＳによって、各炭化珪素半導体装置のゲート電極９２と炭化珪素半導体層１００との間における不純物（Ｎａ）濃度の分布を測定した。測定結果を図１４に示す。
図１４は、炭化珪素半導体装置においてゲート電極９２からゲート絶縁膜９１を通って炭化珪素半導体層１００に至る領域のＮａ濃度の分布を示すグラフである。図１４中、横軸は測定対象位置の基準点からの深さ（たとえば、図１等の縦方向の位置）を示し、縦軸は測定対象位置でのＮａ濃度（単位：ａｔｏｍｓ／ｃｍ3）を示す対数軸である。ここで、深さが０．１５μｍ以上０．２５μｍ未満の領域はゲート電極９２（ポリシリコン層）に相当し、深さが０．２５μｍ以上０．３０μｍ以下の領域はゲート絶縁膜９１（酸化膜９１ａおよび下地絶縁膜９１ｂ）に相当し、深さが０．３０μｍを超える領域は炭化珪素半導体層１００に相当する。また図１４中の実線は実施例に係る炭化珪素半導体装置Ａでの測定結果を示し、点線は比較例に係る炭化珪素半導体装置Ｂでの測定結果を示している。なお図１４中、横軸の一目盛は０．０１μｍ（１０ｎｍ）である。
図１４に示すように、実施例に係る炭化珪素半導体装置Ａでは深さが０．１５μｍ以上０．４０μｍ以下の領域の全域に亘って、Ｎａ濃度が１×１０16／ｃｍ3以下である。特に、ゲート電極９２とゲート絶縁膜９１（酸化膜９１ａ）との界面（図１４中において深さ０．２５μｍの位置）から±１０ｎｍ以内の領域におけるＮａ濃度が１×１０16／ｃｍ3以下となっている。この理由は、実施例に係る炭化珪素半導体装置Ａでは、ポリシリコン層に由来する酸化膜９１ａが形成されることにより、この界面周辺に不純物が蓄積し難くなったためであると考えられる。
これに対して、比較例に係る炭化珪素半導体装置Ｂでは、深さが０．２５μｍである近傍（すなわちゲート電極とゲート絶縁膜の界面近傍）で、Ｎａ濃度は１×１０17／ｃｍ3を超える大きなピークを示している。これはゲート電極とゲート絶縁膜との界面近傍（特に界面から±１０ｎｍの領域）に多量のダングリングボンドが存在しており、該ダングリングボンドに不純物であるＮａがトラップされた結果であると考えられる。
次に、ゲート絶縁膜９１と炭化珪素半導体層１００との界面について考察する。当該界面は、図１４中で深さ０．３０μｍの位置に相当する。実施例に係る炭化珪素半導体層Ａでは、当該界面から±１０ｎｍ以内の領域におけるＮａ濃度が１×１０16／ｃｍ3以下となっている。これは、ゲート絶縁膜９１（下地絶縁膜９１ｂ）と炭化珪素半導体層１００との界面に窒素が導入されたことにより、当該界面周辺のダングリングボンドが終端化され、不純物（Ｎａ）が蓄積し難くなった結果であると考えられる。
これに対して、比較例に係る炭化珪素半導体装置Ｂでは、深さ０．３０μｍの近傍で、Ｎａ濃度は１×１０17／ｃｍ3を超える大きなピークを示している。これはゲート絶縁膜と炭化珪素半導体層との界面近傍（特に界面から±１０ｎｍの領域）に多量のダングリングボンドが存在しており、該ダングリングボンドに不純物であるＮａがトラップされた結果であると考えられる。
また以上の結果の中で、特筆すべき点として実施例に係る炭化珪素半導体装置Ａでは、ゲート絶縁膜９１中（すなわち深さ０．２５μｍ以上０．３０μｍ以下の領域）の全域に亘ってＮａ濃度が１×１０16／ｃｍ3以下であることが挙げられる。このようにゲート絶縁膜９１中のＮａ濃度が１×１０16／ｃｍ3以下となった理由は、上記のように特に不純物が蓄積しやすい部分であるゲート電極９２とゲート絶縁膜９１との界面、およびゲート絶縁膜９１と炭化珪素半導体層１００との界面の両方においてＮａの蓄積が防止されたことにより、両界面に挟まれる領域においてもＮａの存在量が低下したものと考えることができる。
（耐久試験）
次に各炭化珪素半導体装置の閾値電圧の安定性を、高温における連続動作試験（耐久試験）によって評価した。すなわち、１５０℃の環境下において各炭化珪素半導体装置に−１０Ｖのゲート電圧を連続印加し、閾値電圧の変動量を測定した。測定結果を図１５に示す。
図１５は、耐久試験におけるゲート電圧の印加時間（単位：ｈｏｕｒ）と閾値電圧の変動量（単位：Ｖ）の関係を示すグラフである。図１５中の白抜き丸で表わされる凡例および実線は実施例に係る炭化珪素半導体装置Ａでの測定結果を示し、黒丸で表わされる凡例および点線は比較例に係る炭化珪素半導体装置Ｂでの測定結果を示している。
図１５に示すように、比較例の炭化珪素半導体装置Ｂでは、試験開始当初から閾値電圧が低下していき、１００時間経過後には当初の閾値電圧から４Ｖ近くマイナス側へシフトしていた。
これに対し、実施例に係る炭化珪素半導体装置Ａでは、閾値電圧は試験開始からほぼ一定のまま推移し、１００時間経過後も変動量はほぼゼロであった。このような結果が得られた理由は、実施例に係る炭化珪素半導体装置Ａでは、ゲート電極から炭化珪素半導体装置に至る領域において不純物（Ｎａ）濃度が１×１０16／ｃｍ3以下であったからであると考えられる。
以上の評価結果から、炭化珪素半導体層１００と、炭化珪素半導体層１００上に形成されたゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備え、ゲート電極９２は、少なくともゲート絶縁膜９１との界面側にポリシリコン層９２ａを有し、さらにゲート絶縁膜９１は、ゲート絶縁膜９１とゲート電極９２のポリシリコン層９２ａとの界面に、ポリシリコン層９２ａに由来する酸化膜９１ａを有する実施例に係る炭化珪素半導体装置は、安定した閾値電圧を有する炭化珪素半導体装置であることが確かめられた。
そして、この実施例に係る炭化珪素半導体装置は、炭化珪素半導体層１００と、炭化珪素半導体層１００上に形成されたゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備え、ゲート絶縁膜９１中のナトリウム濃度が、１×１０16／ｃｍ3以下であり、以って安定した閾値電圧を有する炭化珪素半導体装置である。
以上のように本発明の実施形態および実施例について説明を行なったが、上述の実施形態、各変形例および実施例の構成を適宜組み合わせることも当初から予定している。今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
８０ 単結晶基板
８１ ｎドリフト層（第１の不純物領域）
８２ ｐボディ層（第２の不純物領域）
８３ ｎ＋層（第３の不純物領域）
８４ ｐコンタクト領域
９１ ゲート絶縁膜
９１ａ 酸化膜
９１ｂ 下地絶縁膜
９２ ゲート電極
９２ａ ポリシリコン層
９２ｂ 電極層
９３ 層間絶縁膜
９４ ソース電極
９５ ソース配線層
９８ ドレイン電極
１００ 炭化珪素半導体層
２０１，３０１，４０１，５０１ 炭化珪素半導体装置
ＭＰ 主面
ＴＲ トレンチ
ＢＴ 底部
ＳＷ 側壁

Claims (14)

  1. 炭化珪素半導体層と、
    前記炭化珪素半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
    前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面側にポリシリコン層を有し、
    さらに、
    前記ゲート絶縁膜は、前記炭化珪素半導体層に由来する下地絶縁膜と、前記ポリシリコン層に由来する酸化膜とを含み、
    前記酸化膜は、前記ゲート絶縁膜と前記ゲート電極の前記ポリシリコン層との界面に配置されており、
    前記酸化膜は、前記下地絶縁膜よりも薄い、炭化珪素半導体装置。
  2. 前記酸化膜の厚さは、５０ｎｍ以下である、請求項１に記載の炭化珪素半導体装置。
  3. 前記ゲート電極は、前記ポリシリコン層により構成される、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記酸化膜は、前記ゲート電極の側部表面および上部表面上にまで延在する、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記炭化珪素半導体層は、主面を有し、
    第１の導電型を有する第１の不純物領域と、
    前記第１の不純物領域内に設けられ前記第１の導電型と異なる第２の導電型を有する第２の不純物領域と、
    前記主面の一部を構成し、前記第２の不純物領域内に設けられ前記第１の導電型を有する第３の不純物領域と、を含み、さらに
    前記主面には、前記第２の不純物領域および前記第３の不純物領域が側壁に表出したトレンチが設けられており、
    前記ゲート絶縁膜は、前記側壁上に形成されている、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記炭化珪素半導体層は、主面を有し、
    前記主面の一部を構成し、第１の導電型を有する第１の不純物領域と、
    前記主面の一部を構成し、前記第１の不純物領域内に設けられ前記第１の導電型と異なる第２の導電型を有する第２の不純物領域と、
    前記主面の一部を構成し、前記第２の不純物領域内に設けられ前記第１の導電型を有する第３の不純物領域と、を含み、さらに
    前記ゲート絶縁膜は、前記第２の不純物領域により構成される前記主面上に形成されている、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記ゲート電極内において、前記ゲート電極と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域におけるナトリウム濃度が、１×１０16／ｃｍ3以下であり、
    前記ゲート絶縁膜内において、前記ゲート電極と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域におけるナトリウム濃度が、１×１０ 16 ／ｃｍ 3 以下である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記炭化珪素半導体層内において、前記炭化珪素半導体層と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度が、１×１０21／ｃｍ3以上であり、
    前記ゲート絶縁膜内において、前記炭化珪素半導体層と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度が、１×１０ 21 ／ｃｍ 3 以上である、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 炭化珪素半導体層と、
    前記炭化珪素半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
    前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面側にポリシリコン層を有し、
    前記ゲート絶縁膜は、前記炭化珪素半導体層に由来する下地絶縁膜と、前記ポリシリコン層に由来する酸化膜とを含み、
    前記酸化膜は、前記ゲート絶縁膜と前記ゲート電極の前記ポリシリコン層との界面に配置されており、
    前記ゲート絶縁膜中のナトリウム濃度が、１×１０16／ｃｍ3以下である、炭化珪素半導体装置。
  10. 前記ゲート電極内において、前記ゲート電極と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域におけるナトリウム濃度が、１×１０16／ｃｍ3以下であり、
    前記ゲート絶縁膜内において、前記ゲート電極と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域におけるナトリウム濃度が、１×１０ 16 ／ｃｍ 3 以下である、請求項９に記載の炭化珪素半導体装置。
  11. 前記炭化珪素半導体層は、主面を有し、
    第１の導電型を有する第１の不純物領域と、
    前記第１の不純物領域内に設けられ前記第１の導電型と異なる第２の導電型を有する第２の不純物領域と、
    前記主面の一部を構成し、前記第２の不純物領域内に設けられ前記第１の導電型を有する第３の不純物領域と、を含み、さらに
    前記主面には、前記第２の不純物領域および前記第３の不純物領域が側壁に表出したトレンチが設けられており、
    前記ゲート絶縁膜は、前記側壁上に形成されている、請求項９または請求項１０に記載の炭化珪素半導体装置。
  12. 前記炭化珪素半導体層は、主面を有し、
    前記主面の一部を構成し、第１の導電型を有する第１の不純物領域と、
    前記主面の一部を構成し、前記第１の不純物領域内に設けられ前記第１の導電型と異なる第２の導電型を有する第２の不純物領域と、
    前記主面の一部を構成し、前記第２の不純物領域内に設けられ前記第１の導電型を有する第３の不純物領域と、を含み、さらに
    前記ゲート絶縁膜は、前記第２の不純物領域により構成される前記主面上に形成されている、請求項９または請求項１０に記載の炭化珪素半導体装置。
  13. 炭化珪素半導体層を準備する工程と、
    前記炭化珪素半導体層上にゲート絶縁膜を構成する下地絶縁膜を形成する工程と、
    前記下地絶縁膜上にゲート電極を設ける工程と、
    前記ゲート電極を酸素含有雰囲気中で熱処理することにより、前記ゲート電極に由来し、前記ゲート絶縁膜を構成する酸化膜を、少なくとも前記下地絶縁膜と前記ゲート電極との界面に形成する工程と、を備え、
    前記ゲート電極を設ける工程において、前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面にポリシリコン層を有するように設けられ、
    前記酸化膜は、前記ポリシリコン層に由来しており、
    前記酸化膜は、前記下地絶縁膜よりも薄い、炭化珪素半導体装置の製造方法。
  14. 前記炭化珪素半導体層と前記下地絶縁膜との界面に窒素およびリンの少なくともいずれかを導入する工程を、さらに備える、請求項１３に記載の炭化珪素半導体装置の製造方法。
JP2013198198A 2013-09-25 2013-09-25 炭化珪素半導体装置およびその製造方法 Active JP6237046B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013198198A JP6237046B2 (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置およびその製造方法
PCT/JP2014/070557 WO2015045626A1 (ja) 2013-09-25 2014-08-05 炭化珪素半導体装置およびその製造方法
US15/023,987 US9741799B2 (en) 2013-09-25 2014-08-05 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013198198A JP6237046B2 (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015065288A JP2015065288A (ja) 2015-04-09
JP6237046B2 true JP6237046B2 (ja) 2017-11-29

Family

ID=52742782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013198198A Active JP6237046B2 (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9741799B2 (ja)
JP (1) JP6237046B2 (ja)
WO (1) WO2015045626A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728608B2 (en) * 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP6602263B2 (ja) 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7013685B2 (ja) * 2017-06-08 2022-02-01 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7095500B2 (ja) * 2018-08-31 2022-07-05 株式会社デンソー スイッチング素子
JP7047734B2 (ja) * 2018-12-06 2022-04-05 株式会社デンソー トレンチゲート型半導体装置の製造方法
JP7204547B2 (ja) * 2019-03-15 2023-01-16 株式会社東芝 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2000058839A (ja) * 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US7402467B1 (en) * 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6596593B2 (en) * 2000-12-05 2003-07-22 Seiko Instruments Inc. Method of manufacturing semiconductor device employing oxygen implantation
JP4989074B2 (ja) * 2000-12-05 2012-08-01 セイコーインスツル株式会社 半導体装置
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4096569B2 (ja) 2002-01-31 2008-06-04 株式会社デンソー 炭化珪素半導体装置とその製造方法
JP2003243653A (ja) 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP4742545B2 (ja) * 2004-09-09 2011-08-10 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP2007287992A (ja) * 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
WO2008026181A1 (en) * 2006-09-01 2008-03-06 Nxp B.V. Method for improving inversion layer mobility in a silicon carbide mosfet
US20080108190A1 (en) * 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5171363B2 (ja) * 2008-04-08 2013-03-27 三菱電機株式会社 半導体装置の製造方法
WO2011092808A1 (ja) * 2010-01-27 2011-08-04 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010186905A (ja) 2009-02-13 2010-08-26 Kyushu Institute Of Technology 絶縁膜形成方法、及び該方法により得られた酸化膜をゲート絶縁膜として用いる半導体装置
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
WO2011074237A1 (ja) * 2009-12-16 2011-06-23 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
JP5440454B2 (ja) * 2010-09-03 2014-03-12 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
US9984894B2 (en) * 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
US9087894B2 (en) * 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
KR20150031122A (ko) * 2013-09-13 2015-03-23 현대자동차주식회사 반도체 소자의 제조 방법
US20150236151A1 (en) * 2014-02-18 2015-08-20 General Electric Company Silicon carbide semiconductor devices, and methods for manufacturing thereof

Also Published As

Publication number Publication date
WO2015045626A1 (ja) 2015-04-02
US9741799B2 (en) 2017-08-22
US20160218188A1 (en) 2016-07-28
JP2015065288A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
JP6237046B2 (ja) 炭化珪素半導体装置およびその製造方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
JP5920684B2 (ja) 半導体装置
JP6025007B2 (ja) 炭化ケイ素半導体装置の製造方法
JP6017127B2 (ja) 炭化珪素半導体装置
JP6064614B2 (ja) 炭化珪素半導体装置およびその製造方法
US8941120B2 (en) Semiconductor device and method for manufacturing the same
WO2012165008A1 (ja) 炭化珪素半導体装置およびその製造方法
US9799515B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US20160126347A1 (en) Silicon carbide semiconductor device
JP2014175518A (ja) 炭化珪素半導体装置
JP6135383B2 (ja) 炭化珪素半導体装置
JP2014036032A (ja) 炭化珪素半導体装置およびその製造方法
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9728633B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP7156313B2 (ja) 炭化珪素半導体装置
WO2015049925A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2015076020A1 (ja) 半導体装置
WO2014041879A1 (ja) 炭化珪素半導体装置
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015043453A (ja) 半導体装置
JP2014033031A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6237046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250