JP6773577B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6773577B2 JP6773577B2 JP2017017086A JP2017017086A JP6773577B2 JP 6773577 B2 JP6773577 B2 JP 6773577B2 JP 2017017086 A JP2017017086 A JP 2017017086A JP 2017017086 A JP2017017086 A JP 2017017086A JP 6773577 B2 JP6773577 B2 JP 6773577B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- electrode
- insulating film
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:半導体基板
22:トレンチ
24:ゲート絶縁膜
26:ゲート電極
28:層間絶縁膜
30:エミッタ領域
32:ボディ領域
34:ドリフト領域
36:バッファ領域
38:コレクタ領域
39:カソード領域
40:ピラー領域
42:バリアメタル層
42a:開口
80:上部電極
90:下部電極
Claims (1)
- Siを含有する半導体基板と、
前記半導体基板の上面に設けられたトレンチと、
前記トレンチの内面を覆うゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、
前記ゲート電極の上面を覆う層間絶縁膜と、
Tiを含有しており、前記半導体基板の上面を覆うバリアメタル層と、
前記バリアメタル層の上面を覆うAlSi電極、
を備えており、
前記半導体基板が、
前記半導体基板の上面に露出しており、前記ゲート絶縁膜に接しているn型のエミッタ領域と、
前記エミッタ領域の下側で前記ゲート絶縁膜に接しているp型のボディ領域と、
前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記エミッタ領域から分離されているn型のドリフト領域と、
前記半導体基板の前記上面から前記ボディ領域を貫通して前記ドリフト領域に達するn型のピラー領域、
を備えており、
前記バリアメタル層と前記層間絶縁膜の間に間隔が設けられており、
前記バリアメタル層は、前記エミッタ領域に接しているとともに前記ピラー領域の上方に開口を有しており、
前記AlSi電極は、前記間隔内で前記半導体基板の前記上面に接しているとともに前記開口内で前記ピラー領域にショットキー接触している、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017017086A JP6773577B2 (ja) | 2017-02-01 | 2017-02-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017017086A JP6773577B2 (ja) | 2017-02-01 | 2017-02-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018125443A JP2018125443A (ja) | 2018-08-09 |
JP6773577B2 true JP6773577B2 (ja) | 2020-10-21 |
Family
ID=63111702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017017086A Active JP6773577B2 (ja) | 2017-02-01 | 2017-02-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6773577B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7168094B2 (ja) * | 2019-08-26 | 2022-11-09 | 株式会社デンソー | 半導体装置とその製造方法 |
JP7294097B2 (ja) * | 2019-12-04 | 2023-06-20 | 株式会社デンソー | 半導体装置の製造方法 |
CN115117152A (zh) * | 2022-08-26 | 2022-09-27 | 深圳芯能半导体技术有限公司 | 一种逆导型igbt器件及制备方法 |
CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60117771A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置 |
JP3453325B2 (ja) * | 1999-06-21 | 2003-10-06 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP4858791B2 (ja) * | 2009-05-22 | 2012-01-18 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
US9576868B2 (en) * | 2012-07-30 | 2017-02-21 | General Electric Company | Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices |
JP2014157896A (ja) * | 2013-02-15 | 2014-08-28 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2015216200A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社豊田中央研究所 | 半導体装置 |
JP2016201498A (ja) * | 2015-04-13 | 2016-12-01 | トヨタ自動車株式会社 | ダイオード |
-
2017
- 2017-02-01 JP JP2017017086A patent/JP6773577B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018125443A (ja) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197773B2 (ja) | 半導体装置 | |
JP6773577B2 (ja) | 半導体装置 | |
JP4265684B1 (ja) | 半導体装置 | |
US9853024B2 (en) | Semiconductor device | |
US9666704B2 (en) | Semiconductor device | |
JP6281548B2 (ja) | 半導体装置 | |
US9786746B2 (en) | Semiconductor device with improved reverse recovery characteristics | |
JP6222702B2 (ja) | 半導体装置 | |
JP6213522B2 (ja) | 半導体装置 | |
JP6036765B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016178182A (ja) | 半導体装置およびその製造方法 | |
JP6278048B2 (ja) | 半導体装置 | |
CN106489210B (zh) | 半导体装置 | |
JP6185511B2 (ja) | 半導体装置 | |
US20220149190A1 (en) | Semiconductor device and method for manufacture thereof | |
JP7114901B2 (ja) | 半導体装置 | |
JP6946922B2 (ja) | 半導体装置 | |
JP2016096307A (ja) | 半導体装置 | |
JP2019096732A (ja) | 半導体装置 | |
US20230125063A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6550995B2 (ja) | 半導体装置 | |
JP2019153646A (ja) | 半導体装置 | |
JP6152861B2 (ja) | ダイオードの製造方法 | |
JP6852541B2 (ja) | 半導体装置 | |
JP6825298B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190912 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201001 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6773577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |