JP6068918B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6068918B2
JP6068918B2 JP2012227653A JP2012227653A JP6068918B2 JP 6068918 B2 JP6068918 B2 JP 6068918B2 JP 2012227653 A JP2012227653 A JP 2012227653A JP 2012227653 A JP2012227653 A JP 2012227653A JP 6068918 B2 JP6068918 B2 JP 6068918B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
film
substrate
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012227653A
Other languages
English (en)
Other versions
JP2014082246A (ja
Inventor
和徳 藤本
和徳 藤本
拓 堀井
拓 堀井
真二 木村
真二 木村
美津男 木本
美津男 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Original Assignee
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Renesas Electronics Corp filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012227653A priority Critical patent/JP6068918B2/ja
Priority to PCT/JP2013/074318 priority patent/WO2014061373A1/ja
Priority to CN201380044909.0A priority patent/CN104603915B/zh
Priority to DE112013003623.1T priority patent/DE112013003623B4/de
Priority to US14/052,467 priority patent/US20140103365A1/en
Publication of JP2014082246A publication Critical patent/JP2014082246A/ja
Application granted granted Critical
Publication of JP6068918B2 publication Critical patent/JP6068918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、アルミニウムを含む電極と層間絶縁膜との反応を抑制することにより、特性の安定した半導体装置およびその製造方法に関する。
大電力を扱うことができる半導体装置を構成する基板材料として、炭化珪素（ＳｉＣ）の採用が進められている。ＳｉＣを半導体装置の材料として採用した場合に、ｎ型領域やｐ型領域と接触抵抗の低いオーミック接合を形成することができる電極材料として、アルミニウム（Ａｌ）を含む材料が検討されている。
このとき、ＳｉＣからなる基板を備える半導体装置においては、Ａｌを含む電極をｎ型領域とｐ型領域とオーミック接触させるためには、電極をそれぞれの領域上に形成したのち、例えば、１０００℃程度の高温で合金化処理を行う必要がある。
また、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）において、このようなＡｌを含むソース電極と、ゲート電極、ゲート絶縁膜および層間絶縁膜との位置関係等について検討されている（たとえば、特許文献１および２参照）。 別の例としては、ＭＯＳＦＥＴにおいて、ソース電極は、活性領域が形成された基板の表面上に接触するとともに、当該表面上においてゲート電極を取り囲むように形成された二酸化珪素（ＳｉＯ2）からなる層間絶縁膜の側壁面に接触して形成される場合がある。
米国特許６８３３５６２号明細書 特開２０００−０１２８４６号公報
しかしながら、Ａｌを含むソース電極とＳｉＯ2からなる層間絶縁膜とが接触する場合には、一般に、５００℃程度以上の温度で加熱処理されると、合金化されたＡｌによりＳｉＯ2がＳｉに還元される。すると、層間絶縁膜の絶縁性や容量安定性などの電気特性が劣化することがある。
本発明は上記のような課題を解決するためになされたのものである。本発明の主たる目的は、ＡｌとＳｉＯ2との反応を抑制することができる構成を有する半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、炭化珪素からなる基板と、基板の表面上に形成された絶縁膜と、Ａｌを含まないバッファ膜と、Ａｌを含む電極とを備えている。基板は導電領域を有している。上記半導体装置には、絶縁膜を貫通し、基板の表面を露出させるコンタクトホールが導電領域上に形成されている。バッファ膜は、コンタクトホールの側壁面上において底面から上方に向けて延在している。電極は、コンタクトホールの底面内で導電領域と接触するように形成され、かつ絶縁膜上にバッファ膜を介して形成されている。
これにより、Ａｌを含む電極は、Ａｌを含まないバッファ膜を介してＳｉＯ2を含む絶縁膜上に形成されているため、電極に含まれるＡｌと絶縁膜に含まれるＳｉＯ2との反応を抑制することができる。
ここで、Ａｌを含まないバッファ膜とは、Ａｌを実質的に含まないバッファ膜を意味する。すなわち、当該バッファ膜は、意図的にＡｌが添加されないバッファ膜を意味し、たとえば不可避不純物としてのＡｌが混入したバッファ膜も含む。
上記バッファ膜は、側壁面から絶縁膜の上面上に延在してもよい。このとき、絶縁膜上に位置するバッファ膜の端部は上面上に形成されていてもよい。また、絶縁膜上に位置する電極の端部は、バッファ膜の上記端部よりコンタクトホール側に形成されていてもよい。これにより、電極に含まれるＡｌと絶縁膜に含まれるＳｉＯ2との反応を抑制することができる。
上記半導体装置では、コンタクトホールが複数形成されていてもよい。このとき、バッファ膜は、隣り合う複数のコンタクトホールに挟まれた絶縁膜の部分を覆うように、複数のコンタクトホールのうちの１つの底面から絶縁膜の上面上をわたって複数のコンタクトホールのうちの他の一つの底面にまで延在していてもよい。これにより、隣り合う複数のコンタクトホールに挟まれた絶縁膜の部分において、電極に含まれるＡｌと絶縁膜に含まれるＳｉＯ2との反応を抑制することができる。
上記半導体装置において、絶縁膜上に形成される電極は、バッファ膜の全面を覆うように形成されていてもよい。また、上記半導体装置において、絶縁膜上に形成される電極は、バッファ膜の一部を覆うように形成されていてもよい。このように、バッファ膜が絶縁膜を覆うように延在しているとき、電極のパターン形状によらず、ＡｌとＳｉＯ2との反応を抑制することができる。
本発明によれば、電極に含まれるアルミニウムと絶縁膜に含まれる二酸化珪素との反応を抑制することができる半導体装置およびその製造方法を提供することができる。
本実施の形態１に係る半導体装置の概略断面図である。 本実施の形態２に係る半導体装置の部分断面図である。 図２の変形例を示す図である。 本実施の形態３に係る半導体装置の部分断面図である。 本実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 本実施の形態１に係る半導体装置の製造方法における、オーミック電極形成工程を示すフローチャートである。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
まず、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の構造について説明する。図１を参照して、ＭＯＳＦＥＴ１は、炭化珪素からなる基板１０と、ゲート絶縁膜２０と、ゲート電極３０と、層間絶縁膜４０と、バッファ膜５１と、ソース電極５２と、ソース配線６０と、ドレイン電極７０とを備えている。基板１０は、ベース基板１１と、半導体層（導電領域）１２とを含み、また半導体層１２には、ドリフト領域１３と、ボディ領域１４と、ソース領域１５と、コンタクト領域１６とが形成されている。また、ＭＯＳＦＥＴ１には、ゲート絶縁膜２０と層間絶縁膜４０とを貫通し、基板１０の主表面１０Ａを露出させるコンタクトホール８０がゲート電極３０から離れて形成されている。
ベース基板１１は、たとえばＮ（窒素）等のｎ型不純物を含むことにより導電型がｎ型（第１導電型）となっている。ドリフト領域１３は、ベース基板１１の主表面１１Ａ上に形成されたエピタキシャル成長層である。ドリフト領域１３は、ベース基板１１と同様に、たとえばＮ（窒素）等のｎ型不純物を含むことにより導電型がｎ型となっており、その濃度はベース基板１１よりも低くなっている。
ボディ領域１４は、基板１０の主表面１０Ａを含み、半導体層１２内に互いに分離して形成されている。ボディ領域１４は、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより、導電型がｐ型（第２導電型）となっている。
ソース領域１５は、主表面１０Ａを含み、ボディ領域１４に取り囲まれるように各々のボディ領域１４内に形成されている。ソース領域１５は、たとえばＰ（リン）などのｎ型不純物を含むことにより、ベース基板１１およびドリフト領域１３と同様に導電型がｎ型となっている。また、ソース領域１５に含まれるｎ型不純物の濃度は、ドリフト領域１３に含まれるｎ型不純物の濃度よりも高くなっている。
コンタクト領域１６は、ソース領域１５と同様に、主表面１０Ａを含みつつボディ領域１４に取り囲まれ、かつソース領域１５に隣接するように各々のボディ領域１４内に形成されている。コンタクト領域１６は、ボディ領域１４と同様に、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより導電型がｐ型となっており、その濃度は、ボディ領域１４よりも高くなっている。
ゲート絶縁膜２０は、ＳｉＯ2（二酸化珪素）を含み、主表面１０Ａ上に接触しつつ、一方のソース領域１５の上面から他方のソース領域１５の上面にまで延在するように形成されている。
ゲート電極３０は、ゲート絶縁膜２０上に接触しつつ、一方のソース領域１５上から他方のソース領域１５上にまで延在するように形成されている。ゲート電極３０は、たとえば不純物が添加されたポリシリコンなどの導電体からなっている。
層間絶縁膜４０は、ＳｉＯ2（二酸化珪素）を含み、ゲート絶縁膜２０上においてゲート電極３０を取り囲むように形成されている。
コンタクトホール８０は、側壁面８０Ａと底面８０Ｂとを有し、層間絶縁膜４０およびゲート絶縁膜２０を貫通して形成されている。また、図１に示すように、コンタクトホール８０の側壁面８０Ａは層間絶縁膜４０およびゲート絶縁膜２０により構成され、また、底面８０Ｂはソース領域１５およびコンタクト領域１６の上面となっている。
バッファ膜５１は、コンタクトホール８０内の側壁面８０Ａ上において底面８０Ｂから上方に向けて延在し、さらに側壁面８０Ａから層間絶縁膜４０の上面４０Ａ上に延在している。このとき、バッファ膜５１は、側壁面８０Ａおよび上面４０Ａと接触するように形成されている。また、層間絶縁膜４０上に位置するバッファ膜の端部５１Ａは、上面４０Ａ上に形成されている。バッファ膜５１は、ＡｌおよびＳｉＯ2を含まない膜であって、たとえば窒化チタン（ＴｉＮ）、チタンタングステン（ＴｉＷ）、窒化タンタル（ＴａＮ）などからなる膜であってもよい。
ソース電極５２は、バッファ膜５１、およびコンタクトホール８０を形成することにより露出した基板１０の主表面１０Ａ上に接触するように形成されている。また、ソース電極５２は、バッファ膜５１を介して層間絶縁膜４０およびゲート絶縁膜２０上に形成されている。つまり、コンタクトホールの８０の側壁面８０Ａ上および層間絶縁膜４０の上面４０Ａ上において、ソース電極５２は層間絶縁膜４０およびゲート絶縁膜２０と接触しない。ソース電極５２の端部５２Ａは、バッファ膜５１の端部５１Ａよりもコンタクトホール側に形成されている。ソース電極５２は、Ａｌを含む膜であって、たとえばＴｉＡｌＳｉ合金からなっていてもよい。
ドレイン電極７０は、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に形成されている。ドレイン電極７０は、ソース電極５２と同様に、たとえばＴｉＡｌＳｉ合金からなっており、ベース基板１１に対して電気的に接続されている。
ソース配線６０は、ソース電極５２および層間絶縁膜４０を覆うように形成されている。ソース配線６０は、たとえばＡｌ（アルミニウム）等の金属からなっており、ソース電極５２を介してソース領域１５と電気的に接続されている。
次に、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極３０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極５２とドレイン電極７０との間に電圧が印加されても、ボディ領域１４とドリフト領域１３との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１４に反転層が形成される。その結果、ソース領域１５とドリフト領域１３とが電気的に接続され、ソース電極５２とドレイン電極７０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
以上のように、本実施の形態に係るＭＯＳＦＥＴ１では、ソース電極５２は、層間絶縁膜４０およびゲート絶縁膜２０を貫通するコンタクトホール８０の側壁面８０Ａ上、ならびに層間絶縁膜４０の上面４０Ａ上に、バッファ膜を介して形成されている。このため、ソース電極５２と層間絶縁膜４０とは接触しないため、ソース電極５２に含まれるＡｌと層間絶縁膜４０を構成するＳｉＯ2との反応を抑制することができる。
また、本実施の形態における層間絶縁膜４０の上面４０Ａ上では、ソース電極５２の端部５２Ａは、バッファ膜５１の端部５１Ａよりもコンタクトホール８０側に形成されている。このため、ソース電極５２の形成後に合金化処理等の高温処理を行うことによってＡｌが移動する場合にも、Ａｌがソース電極５２の端部５２Ａから層間絶縁膜４０に到達するのに必要な移動距離をバッファ膜５１によって長くとることができる。その結果、ソース電極５２形成後の高温処理においても、ソース電極５２に含まれるＡｌと層間絶縁膜４０のＳｉＯ2との反応を抑制することができる。
また、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１において、バッファ膜５１は、０．０２５μｍ以上０．１５μｍ以下の厚みを有していてもよい。このようにすることにより、ソース電極５２と層間絶縁膜４０との密着性を向上させることができる。
また、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１において、ゲート絶縁膜２０はＳｉＯ2を含まなくてもよい。例えば、ゲート絶縁膜２０は、Ｓｉ3Ｎ4からなってもよい。
次に、本実施の形態に係る半導体装置の製造方法について、図５を参照して説明する。本実施の形態に係る半導体装置の製造方法においては、上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１が製造される。図５を参照して、まず、基板準備工程（Ｓ１０）が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）〜（Ｓ１４）が実施されることにより、炭化珪素からなる基板１０が準備される。
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、たとえば４Ｈ−ＳｉＣからなるインゴットをスライスすることにより、導電型がｎ型のベース基板１１が準備される。
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、エピタキシャル成長により、ベース基板１１の主表面１１Ａ上に導電型がｎ型の半導体層１２が形成される。
次に、工程（Ｓ１３）として、イオン注入工程が実施される。この工程（Ｓ１３）では、まず、たとえばＡｌイオンが、基板１０の主表面１０Ａを含む領域に注入されることにより、半導体層１２内に導電型がｐ型のボディ領域１４が形成される。次に、たとえばＰイオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域１４内に注入されることにより、導電型がｎ型のソース領域１５が形成される。そして、たとえばＡｌイオンが、ボディ領域１４内にさらに注入されることにより、ソース領域１５と隣接し、かつソース領域１５と同等の深さを有し、導電型がｐ型のコンタクト領域１６が形成される。また、半導体層１２において、ボディ領域１４、ソース領域１５およびコンタクト領域１６のいずれも形成されない領域は、ドリフト領域１３となる。
次に、工程（Ｓ１４）として、活性化アニール工程が実施される。この工程（Ｓ１４）では、基板１０を加熱することにより、上記工程（Ｓ１３）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。このようにして、上記工程（Ｓ１１）〜（Ｓ１４）が実施されることにより、不純物の導入により活性領域が形成された基板１０が準備される。
次に、工程（Ｓ２０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ２０）では、たとえば酸素を含む雰囲気中において基板１０を加熱することにより、基板１０の主表面１０Ａ上を覆うようにＳｉＯ2（二酸化珪素）からなるゲート絶縁膜２０が形成される。
次に、工程（Ｓ３０）として、ゲート電極形成工程が実施される。この工程（Ｓ３０）では、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、不純物を含むポリシリコンからなるゲート電極３０がゲート絶縁膜２０上に形成される。
次に、工程（Ｓ４０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ４０）では、たとえばＰ（Ｐｌａｓｍａ）−ＣＶＤ法により、ＳｉＯ2（二酸化珪素）からなる層間絶縁膜４０が、ゲート絶縁膜２０とともにゲート電極３０を取り囲むようにゲート絶縁膜２０上に形成される。
次に、工程（Ｓ５０）として、コンタクトホール形成工程が実施される。この工程（Ｓ５０）では、側壁面８０Ａおよび底面８０Ｂを有し、基板１０の主表面１０Ａを露出させるコンタクトホール８０が形成される。具体的には、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのエッチング方法を用いて、層間絶縁膜４０およびゲート絶縁膜２０を貫通するようにエッチングを進行させることにより、基板１０の主表面１０Ａ（ソース領域１５およびコンタクト領域１６の上面）を露出させるコンタクトホール８０が形成される。また、この工程（Ｓ５０）では、コンタクトホール８０は、ゲート電極３０から離れて形成されるため、ゲート電極３０がゲート絶縁膜２０と層間絶縁膜４０とにより取り囲まれた状態が維持される。
次に、工程（Ｓ６０）として、バッファ膜形成工程が実施される。この工程（Ｓ６０）では、たとえばスパッタリングにより、バッファ膜５１は、コンタクトホール８０の底面８０Ｂおよび側壁面８０Ａ、ならびに層間絶縁膜４０の上面４０Ａ上に接触するように形成される。この工程（Ｓ６０）では、Ａｌを含まないバッファ膜５１として、たとえばＴｉＮからなる膜が形成されてもよい。また、バッファ膜５１として、ＴｉＷからなる膜や、ＴａＮからなる膜が形成されてもよい。また、この工程（Ｓ６０）では、０．０２５μｍ以上０．１５μｍ以下の厚みを有するバッファ膜５１が形成されてもよい。
次に、工程（Ｓ７０）として、エッチング工程が実施される。この工程（Ｓ７０）では、バッファ膜５１が、コンタクトホール８０の底面８０Ｂから側壁面８０Ａ上を経て層間絶縁膜４０の上面４０Ａ上に延在するように加工される。具体的には、バッファ膜５１を残存させる領域にレジストパターンを形成し、このレジストパターンをマスクとして、基板１０の主表面１０Ａ側よりドライエッチングを実施する。これにより、層間絶縁膜４０の上面４０Ａ上およびコンタクトホール８０の底面８０Ｂ上に形成されたバッファ膜５１の一部が除去され、バッファ膜５１は底面８０Ｂから側壁面８０Ａ上を上方に向かって層間絶縁膜４０の上面４０Ａ上にまで延在するように形成される。絶縁膜４０上に位置するバッファ膜５１の端部５１Ａは、上面４０Ａ上に形成される。このとき、コンタクトホール８０内において基板１０の主表面１０Ａ（ソース領域１５およびコンタクト領域１６の上面）は再び露出される。
次に、工程（Ｓ８０）として、オーミック電極形成工程が実施される。この工程（Ｓ８０）では、図６を参照して、以下に説明する工程（Ｓ８１）〜（Ｓ８４）が実施され、バッファ膜５１、およびコンタクトホール８０を形成することにより露出した基板１０の主表面１０Ａ上に接触し、Ｔｉ、ＡｌおよびＳｉを含むソース電極５２と、ベース基板１１の主表面１１Ｂ上に接触し、たとえばソース電極５２と同様の材料からなるドレイン電極７０が形成される。
まず、工程（Ｓ８１）として、第１金属膜形成工程が実施される。この工程（Ｓ８１）では、たとえばスパッタリングにより、Ｔｉを含む第１金属層と、第１金属層上に接触しＡｌを含む第２金属層と、第２金属層上に接触しＳｉを含む第３金属層とが積層された構造を有する第１金属膜が形成される。また、この工程（Ｓ８１）では、上述のように第１〜第３金属層が積層されることにより第１金属膜が形成されてもよいが、これに限られるものではない。たとえば、Ｔｉ、ＡｌおよびＳｉを同時にスパッタリングすることにより、Ｔｉ、ＡｌおよびＳｉが混合された第１金属膜が形成されてもよい。
次に、工程（Ｓ８２）として、エッチング工程が実施される。この工程（Ｓ８２）では、コンタクトホール８０の近傍にマスク（図示しない）を配置した上で、基板１０の主表面１０Ａ側よりドライエッチングを実施することにより、バッファ膜５１を介さずに層間絶縁膜４０の上に形成された第１金属膜が主に除去される。また、層間絶縁膜４０の上面において、第１金属膜の端部は、バッファ膜５１の端部５１Ａよりもコンタクトホール８０側に位置するように形成される。その結果、第１金属膜は、コンタクトホール８０の側壁面８０Ａ上および底面８０Ｂ上、ならびに絶縁膜４０の上面４０Ａ上に、バッファ膜５１を介して形成される。
次に、工程（Ｓ８３）として、第２金属膜形成工程が実施される。この工程（Ｓ８３）では、たとえばスパッタリングにより、ベース基板１１の主表面１１Ｂ上において、第１金属膜と同様に、Ｔｉ、ＡｌおよびＳｉが積層または混合された第２金属膜が形成される。
次に、工程（Ｓ８４）として、合金化アニール工程が実施される。この工程（Ｓ８４）では、上記工程（Ｓ８１）および（Ｓ８３）にて形成された第１および第２金属膜が加熱される。これにより、第１および第２金属膜を構成するＴｉ、ＡｌおよびＳｉの合金化が進行し、その結果ＴｉＡｌＳｉ合金からなり、基板１０にオーミック接触するソース電極５２およびドレイン電極７０が形成される。このように、この工程（Ｓ８０）では、工程（Ｓ８１）、（Ｓ８２）および（Ｓ８４）が実施されることによりソース電極５２が形成され、また工程（Ｓ８３）および（Ｓ８４）が実施されることによりドレイン電極７０が形成される。アニール温度は、例えば、１０００℃程度としてもよい。
次に、工程（Ｓ９０）として、配線形成工程が実施される。この工程（Ｓ９０）では、たとえば蒸着法により、Ａｌなどの導電体からなるソース配線６０が、ソース電極５２上に接触するように形成される。上記工程（Ｓ１０）〜（Ｓ９０）が実施されることにより、ＭＯＳＦＥＴ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
以上のように、本実施の形態に係る半導体装置の製造方法では、層間絶縁膜４０を貫通するコンタクトホール８０の側壁面８０Ａ上に接触し、Ａｌを含まずＴｉおよびＮを含むバッファ膜５１が形成された後に、バッファ膜５１上に接触し、Ｔｉ、ＡｌおよびＳｉを含むソース電極５２が形成される。このように、本実施の形態に係る半導体装置の製造方法では、Ａｌを含むソース電極５２を形成する前にＡｌを含まないバッファ膜５１を予め形成する。これにより、ソース電極５２に含まれるＡｌと層間絶縁膜４０に含まれるＳｉＯ2との反応を抑制することができる。また、本実施の形態に係る半導体装置の製造方法では、層間絶縁膜４０の上面４０Ａ上におけるソース電極５２の端部５２Ａを、バッファ膜５１の端部５１Ａよりもコンタクトホール８０側に形成する。このため、ソース電極５２の形成後に合金化アニールを行うことによって、ソース電極５２に含まれるＡｌが移動する場合にも、Ａｌがソース電極５２の端部５２Ａから層間絶縁膜４０に到達するのに必要な移動距離をバッファ膜５１によって長くすることができる。その結果、ソース電極５２形成後に合金化アニールを実施しても、ソース電極５２に含まれるＡｌと層間絶縁膜４０のＳｉＯ2との反応を抑制することができる。
したがって、本実施の形態に係る半導体装置の製造方法によれば、アルミニウムを含む電極であるソース電極５２と二酸化珪素を含む層間絶縁膜４０との反応を抑制させることにより特性の安定した上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１を製造することができる。
（実施の形態２）
次に、図２を参照して、本発明の実施の形態２に係る半導体装置およびその製造方法について説明する。本実施の形態に係る半導体装置は、基本的には、実施の形態１に係る半導体装置と同等の構成を備えるが、バッファ膜５１が隣り合う複数のコンタクトホール８０に挟まれた層間絶縁膜４０の部分を覆うように形成される点で異なる。本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１においては、コンタクトホール８０は複数形成され、複数のコンタクトホール８０のうちの１つの側壁面８０Ａ上の底面８０Ｂから層間絶縁膜４０の上面４０Ａ上をわたって複数のコンタクトホール８０のうちの他の１つの側壁面８０Ａ上の底面８０Ｂにまで延在している。つまり、バッファ膜５１の端部は、層間絶縁膜４０の上面４０Ａ上に形成されない。
ソース電極５２は、上述した実施の形態１と同様に、バッファ膜５１、およびコンタクトホール８０を形成することにより露出した基板１０の主表面１０Ａ上に接触するように形成されている。また、ソース電極５２は、層間絶縁膜４０上においてバッファ膜５１の一部を覆うように形成されている。
これにより、隣り合う複数のコンタクトホール８０に挟まれた層間絶縁膜４０において、コンタクトホール８０の側壁面８０Ａ上および層間絶縁膜４０の上面４０Ａ上は、バッファ膜形成工程以降にバッファ膜５１により覆われる。ソース電極５２形成工程や合金化アニール工程において層間絶縁膜４０およびゲート絶縁膜２０に含まれるＳｉＯ2は露出していないため、ソース電極５２に含まれるＡｌとＳｉＯ2とが接触して反応することを、より確実に抑制することができる。バッファ膜５１が導電性を有する材料からなる場合には、バッファ膜５１はソース電極５２を介してソース領域１５と電気的に接続されている。
次に、本実施の形態に係る半導体装置の製造方法について説明する、本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態１と同様の工程を備えるが、バッファ膜をエッチングする工程（Ｓ７０）において、層間絶縁膜４０の上面４０Ａ上にもバッファ膜５１を残存させる点で異なる。これにより、工程（Ｓ７０）後に実施されるオーミック電極形成工程（Ｓ８０）において、隣り合う複数のコンタクトホール８０に挟まれた層間絶縁膜４０は、バッファ膜５１に覆われて露出していない。そのため、合金化アニール工程（Ｓ８４）においてソース電極５２に含まれるＡｌが移動する場合にも、ＡｌとＳｉＯ2との反応を抑制することができる。
また、本実施の形態において、ソース電極５２は、層間絶縁膜４０上において任意に形状で構成されていてもよい。本実施の形態においては、層間絶縁膜４０上においてバッファ膜５１の端部が形成されないため、ソース電極５２の構成は、バッファ膜５１による制限を受けない。例えば、図３を参照して、ソース電極５２は、層間絶縁膜４０上において全面を覆うように形成されてもよい。この場合には、隣り合う複数のソース領域１５およびコンタクト領域１６を、ソース配線６０に加えてソース電極５２によっても電気的に接続することができる。また、この場合には、第１金属膜のエッチング工程（Ｓ８２）を省略することができる。
このように、本実施の形態に係る半導体装置およびその製造方法を用いても、本発明の実施の形態１に係る半導体装置およびその製造方法と同様の効果を得ることができる。
（実施の形態３）
次に、本発明の実施の形態３に係る半導体装置およびその製造方法について説明する。図４を参照して、本実施の形態に係る半導体装置は、基本的には、実施の形態１に係る半導体装置と同等の構成を備えるが、バッファ膜５１において、コンタクトホール８０の底面８０Ｂと反対側に位置する端部５１Ａが側壁面８０Ａ上に形成されており、層間絶縁膜４０上に位置するソース電極５２の端部５２Ａは、バッファ膜５１の端部５１Ａよりコンタクトホール８０の底面８０Ｂ側に形成されている点で異なる。本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１においては、バッファ膜５１およびソース電極５２は、層間絶縁膜４０の上面４０Ａ上に形成されていない。
また、本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態１と同様の工程を備えるが、バッファ膜をエッチングする工程（Ｓ７０）において、層間絶縁膜４０の上面４０Ａ上に形成されたバッファ膜５１が全面除去され、かつ、コンタクトホール８０の側壁面８０Ａ上および底面８０Ｂ上に形成されたバッファ膜５１の一部が除去される点で異なる。さらに、第１金属膜をエッチングする工程（Ｓ８２）において、第１金属膜の端部は、バッファ膜５１の端部５１Ａよりもコンタクトホール８０の底面８０Ｂ側に位置するように形成される点で異なる。これにより、合金化アニール工程において、ソース電極５２に含まれるＡｌが移動してもバッファ膜５１を超えて層間絶縁膜４０と反応することを抑制することができる。
このように、本実施の形態に係る半導体装置およびその製造方法を用いても、本発明の実施の形態１に係る半導体装置およびその製造方法と同様の効果を得ることができる。
また、上述した各実施の形態において、ソース電極５２は、これと同様にキャリア供給機能を有する電極であればよく、たとえばＩＧＢＴのエミッタ電極等を採用することができる。
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置およびその製造方法は、アルミニウムを含む電極と絶縁膜との反応を抑制することが要求される半導体装置およびその製造方法において特に有利に適用される。
１ ＭＯＳＦＥＴ、１０ 基板、１１ ベース基板、１０Ａ，１１Ａ，１１Ｂ 主表面、１２ 半導体層、１３ ドリフト領域、１４ ボディ領域、１５ ソース領域、１６ コンタクト領域、２０ ゲート絶縁膜、３０ ゲート電極、４０ 層間絶縁膜、４０Ａ 上面、５１ バッファ膜、５１Ａ 端部、５２ ソース電極、５２Ａ 端部、６０ ソース配線、７０ ドレイン電極、８０ コンタクトホール、８０Ａ 側壁面、８０Ｂ 底面。

Claims (6)

  1. 炭化珪素からなる基板と、
    前記基板の表面上に形成され、ＳｉＯ ２ を含む絶縁膜と、
    Ａｌを含まないバッファ膜と、
    Ａｌを含む電極とを備え、
    前記基板は導電領域を有し、
    前記絶縁膜を貫通し、前記基板の表面を露出させるコンタクトホールが前記導電領域上に複数形成されており、
    前記バッファ膜は、前記コンタクトホールの側壁面上において底面から上方に向けて延在し、
    前記電極は、前記コンタクトホールの前記底面内で前記導電領域と接触するように形成され、かつ前記絶縁膜上に前記バッファ膜を介して形成されており、
    前記バッファ膜は、隣り合う複数の前記コンタクトホールに挟まれた前記絶縁膜の部分を覆うように、複数の前記コンタクトホールのうちの１つの前記底面から前記絶縁膜の上面上をわたって複数の前記コンタクトホールのうちの他の一つの前記底面にまで延在しており、
    前記絶縁膜上に形成される前記電極は、前記バッファ膜の全面を覆うように形成されており、
    前記電極および前記絶縁膜を覆うように形成され、前記電極を介して前記導電領域と電気的に接続される配線をさらに備えた、半導体装置。
  2. 炭化珪素からなる基板と、
    前記基板の表面上に形成され、ＳｉＯ ２ を含む絶縁膜と、
    Ａｌを含まないバッファ膜と、
    Ａｌを含む電極とを備え、
    前記基板は導電領域を有し、
    前記絶縁膜を貫通し、前記基板の表面を露出させるコンタクトホールが前記導電領域上に形成されており、
    前記バッファ膜は、前記コンタクトホールの側壁面上において底面から上方に向けて延在し、
    前記電極は、前記コンタクトホールの前記底面内で前記導電領域と接触するように形成され、かつ前記絶縁膜上に前記バッファ膜を介して形成されており、
    前記バッファ膜において、前記コンタクトホールの前記底面と反対側に位置する端部は前記側壁面上に形成されており、
    前記絶縁膜上に位置する前記電極の端部は、前記バッファ膜の前記端部より前記コンタクトホールの前記底面側に形成されている、半導体装置。
  3. 前記バッファ膜はＴｉＮからなっている、請求項１または請求項２に記載の半導体装置。
  4. 前記電極はＴｉＡｌＳｉからなっている、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記バッファ膜は、０．０２５μｍ以上０．１５μｍ以下の厚みを有している、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 炭化珪素からなる基板を準備する工程と、
    前記基板の表面上にＳｉＯ ２ を含む絶縁膜を形成する工程と、
    前記絶縁膜を貫通し、前記基板の前記表面を露出させるコンタクトホールを複数形成する工程と、
    隣り合う複数の前記コンタクトホールに挟まれた前記絶縁膜の部分を覆うように、複数の前記コンタクトホールのうちの１つの前記底面から前記絶縁膜の上面上をわたって複数の前記コンタクトホールのうちの他の一つの前記底面にまで延在するようにＡｌを含まないバッファ膜を形成する工程と、
    Ａｌを含む電極を、前記コンタクトホールを形成することにより露出した前記基板の前記表面上に接触し、かつ前記バッファ膜の全面を覆うように前記バッファ膜を介して前記絶縁膜上に形成する工程と、
    前記電極および前記絶縁膜を覆うように、前記電極を介して前記導電領域と電気的に接続される配線を形成する工程とを備える、半導体装置の製造方法。
JP2012227653A 2012-10-15 2012-10-15 半導体装置およびその製造方法 Active JP6068918B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012227653A JP6068918B2 (ja) 2012-10-15 2012-10-15 半導体装置およびその製造方法
PCT/JP2013/074318 WO2014061373A1 (ja) 2012-10-15 2013-09-10 半導体装置およびその製造方法
CN201380044909.0A CN104603915B (zh) 2012-10-15 2013-09-10 半导体器件及其制造方法
DE112013003623.1T DE112013003623B4 (de) 2012-10-15 2013-09-10 Halbleiterbauelement und Verfahren zum Herstellen von diesem
US14/052,467 US20140103365A1 (en) 2012-10-15 2013-10-11 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012227653A JP6068918B2 (ja) 2012-10-15 2012-10-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014082246A JP2014082246A (ja) 2014-05-08
JP6068918B2 true JP6068918B2 (ja) 2017-01-25

Family

ID=50474596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012227653A Active JP6068918B2 (ja) 2012-10-15 2012-10-15 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20140103365A1 (ja)
JP (1) JP6068918B2 (ja)
CN (1) CN104603915B (ja)
DE (1) DE112013003623B4 (ja)
WO (1) WO2014061373A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2017026372A1 (ja) * 2015-08-10 2017-02-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法、および、インセルタッチパネル型表示装置
JP6616691B2 (ja) * 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021012996A (ja) * 2019-07-09 2021-02-04 株式会社豊田中央研究所 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP3623491B2 (ja) * 2002-06-28 2005-02-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010238738A (ja) 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
JP5860580B2 (ja) * 2009-05-25 2016-02-16 日産自動車株式会社 半導体装置及びその製造方法
US8963163B2 (en) * 2009-10-05 2015-02-24 Sumitomo Electric Industries, Ltd. Semiconductor device
JP5809596B2 (ja) 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014082246A (ja) 2014-05-08
US20140103365A1 (en) 2014-04-17
CN104603915B (zh) 2017-09-22
WO2014061373A1 (ja) 2014-04-24
DE112013003623B4 (de) 2024-06-27
CN104603915A (zh) 2015-05-06
DE112013003623T5 (de) 2015-04-09

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
CN106463504B (zh) 半导体装置以及半导体装置的制造方法
JP5809596B2 (ja) 半導体装置およびその製造方法
US20150357405A1 (en) Semiconductor device
JP6312933B2 (ja) 電力用半導体装置
JP2014157896A (ja) 半導体装置とその製造方法
JP2018110164A (ja) 半導体装置
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JP2013235895A (ja) 半導体装置およびその製造方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP6069059B2 (ja) 炭化珪素半導体装置
JP2014175470A (ja) 炭化珪素半導体装置の製造方法
JP6068918B2 (ja) 半導体装置およびその製造方法
JP5547022B2 (ja) 半導体装置
WO2013088855A1 (ja) 半導体装置の製造方法
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP6229443B2 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6068918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250