TW201003782A - Method for manufacturing multistep substrate - Google Patents

Method for manufacturing multistep substrate Download PDF

Info

Publication number
TW201003782A
TW201003782A TW098120255A TW98120255A TW201003782A TW 201003782 A TW201003782 A TW 201003782A TW 098120255 A TW098120255 A TW 098120255A TW 98120255 A TW98120255 A TW 98120255A TW 201003782 A TW201003782 A TW 201003782A
Authority
TW
Taiwan
Prior art keywords
substrate
masks
mask
film
resin
Prior art date
Application number
TW098120255A
Other languages
English (en)
Inventor
Ai Tanaka
Atsushi Kira
Koh Fuwa
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201003782A publication Critical patent/TW201003782A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103Structures having a predefined profile, e.g. sloped or rounded grooves
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0323Grooves
    • B81B2203/033Trenches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0369Static structures characterized by their profile
    • B81B2203/0392Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

201003782 六、發明說明 【發明所屬之技術領域】 本發明,係有關於多段型基板之製造方法。 【先前技術】 在半導體裝置或是微機器以及MEMS裝置之製造方法 中,係經由將光微影技術所致之圖案化技術、真空蒸鑛法 或濺鍍法之類的物理氣相成長法以及化學氣相成長法等之 成膜技術、濕蝕刻以及乾蝕刻之蝕刻技術、乃至基板彼此 間之貼合技術等作組合,而形成有各種之3維構造。 從先前技術起,係經由對基板作蝕刻,而進行有藉由 細微加工來形成例如溝加工、薄膜之中空構造、彎曲桿構 造之類的構造。經由此種細微加工,而進行有能夠發揮電 性以及機械性之特長的具有各種功能之裝置的開發。進而 ,在近年,係開發有一種:利用藉由蝕刻所形成之微少的 區域,來在作了高積體化之裝置內而進行微小化學分析或 化學反應或是生物性反應的被稱爲μ-TAS ( Total Analysis Systems )或是 Lab-on-a-Chip ( Laboratory on a chip )之 系統,並逐漸被實用化。 蝕刻,係被分類爲利用有被加工之基板與溶液之間的 化學反應之濕蝕刻、和主要藉由在真空中來使反應性之氣 體或離子以及自由基作衝突而對基板作加工的乾蝕刻。進 而,在乾蝕刻中,係存在有:藉由暴露在反應性氣體中來 將基板作蝕刻之反應性氣體蝕刻、和藉由電漿來將氣體離 -5- 201003782 子化乃至自由基化並對基板作蝕刻之電漿蝕刻。依存於被 加工之基板的材料和被加工之形狀,來分別使用此些之方 法。 從先前技術起,在乾蝕刻中,係使用矽、氧化矽、氮 化矽等之各種的基板,並將鹵素系氣體等作爲蝕刻氣體來 使用,特別是在矽基板的情況時,係將SF6、CF4等的氟 素系氣體,Cl2、CC14等的氯素系氣體、氟氯素系氣體, 作爲蝕刻氣體來使用。但是,在乾蝕刻中,係存在有無法 將被蝕刻之側壁保持在垂直形狀的問題。 因此,例如在對矽基板作乾鈾刻時,爲了保持側壁之 垂直形狀,係提案有:作爲蝕刻氣體而使用CxFy氣體, 並一面反覆進行用以對側壁作保護之碳化氟膜的形成,一 面進行蝕刻的手法(例如,參考專利文獻η 。 又,當對氧化矽基板以及氮化矽基板作乾蝕刻的情況 時,作爲鈾刻氣體,係提案有:使用chf3等之氣體、或 是CF4與H2之混合氣體、CxFy ( ( y/x ) < 4 )(例如, C2F6等)之類的氣體(例如,參考專利文獻2 )。 在上述一般之乾蝕刻手法中,由於遮罩之材質或是形 狀會對於加工形狀造成很大的影響,因此爲了將加工形狀 保持爲特定之形狀,係有必要對遮罩之材質與形狀作適當 選擇。 進而,係提案有:將由遮光膜所成之遮罩與由負型光 阻所成之遮罩重疊使用,且在從與被作圖案化之側的相反 側來作了全面曝光後’再對膜面側作曝光之多段蝕刻型基 -6 - 201003782 板的製造方法(例如,參考專利文獻3 )。於此 各階段差之蝕刻中’係有需要進行從基板側而來 光工程’因此,除了工程數變多之外,亦並無法 確度來簡便地對基板進行階段差加工。 〔先前技術文獻〕 〔專利文獻〕 〔專利文獻1〕日本特表平7-503815號公報 利範圍) 〔專利文獻2〕日本特開2005-298283號公 專利範圍) 〔專利文獻3〕日本特開平9-54420號公報 利範圍) 【發明內容】 〔發明所欲解決之課題〕 伴隨著近年的半導體裝置之高積體化以及複 之加工工程亦係更加地高度化以及複雜化。特別 是MEMS裝置一般之具有3維性的構造之加工中 著將遮罩圖案化與飩刻作反覆進行之工程。 當進行具有複雜之階段差的溝加工之情況時 係有必要實施如同圖1中所示一般之工程。圖1 發明者作爲預備實驗所進行了的對氧化矽基板作 ,作模式性展示。 情況,在 之全面曝 以良好精 (申請專 報(申請 (申請專 雜化,其 是,在像 ,係多有 ,例如, ,係將本 加工之例 201003782 首先,在基板101上藉由真空蒸鍍或是濺鍍法來形成 Cr膜,並使用光微影法來對Cr膜進行圖案化,而形成第 1遮罩1 02 (圖1 ( a )以及(b ))。對於此基板,使用 C3F8氣體來進行乾蝕刻,並形成相較於第1遮罩102之厚 度而爲充分深的第1溝103 (圖1 ( C))。接著,使用Cr 膜用之剝離液來將第1遮罩1 02剝離(圖1 ( d ))。在如 此這般所得到之基板上,與上述方法相同地來進行Cr膜 之形成以及圖案化,並形成包含第1溝103之底面的一部 份而覆蓋基板表面之第2遮罩104 (圖1(e))。而後, 進行乾蝕刻,而進一步挖掘未被第2遮罩104所覆蓋之第 1溝103的部分,並形成第2溝105(圖1(f))。而後 ,使用Cr膜用之剝離液來將第2遮罩1 04剝離(圖1 ( g ))。如此這般,藉由反覆進行2次之由遮罩之形成與乾 蝕刻所成的製程,而能夠進行具備有2個的階段差之溝加 工。若藉由此製程,則如圖1(e)所示一般,第2遮罩 1〇4,係在隨著接近第1溝1〇3之側壁的下方部分而膜厚 漸漸變薄的同時,在此溝之底面部分處所形成的第2遮罩 之膜厚亦係隨著接近側壁與底面間的相交部分而膜厚漸漸 變薄,且該相交部分之膜厚係變得更薄,(圖中之A部分 )’要設爲涵蓋全體而具備有均一之膜厚的第2遮罩104 一事,係成爲困難。故而,如圖1 (f)中所示一般,在第 2次之蝕刻中,藉由第2遮罩1〇4而被覆蓋了的部分中之 膜厚爲薄的A部分亦係被蝕刻,而可以得知,係存在著被 形成有所謂「洲部」(圖中之B部分)之部分的問題。 -8 _ 201003782 又,在上述製程的情況時,當爲了形成第2遮罩104 ,而藉由旋轉凸部而將光阻劑作塗佈並進行圖案化時,依 存於第1溝103之深度或是寬幅的形狀,會有無法藉由旋 轉塗佈來涵蓋基板全面地而均一地作覆蓋、或是光阻劑無 法將溝之底面部或是側面部(特別是角隅部)完全作覆蓋 的缺點,而有著使加工條件被限定的問題。亦即是,當如 同上述例子一般而將Cr膜作爲遮罩的情況時,對於第1 溝1 03之階段差部或是其之側壁,係無法藉由用以作爲第 2遮罩之Cr膜以及用以使用光微影法來對該第2Cr遮罩進 行圖案化之光阻劑來充分地作覆蓋,而會在第2遮罩處產 生缺陷,且該缺陷部會被作深控蝕刻,而有著無法得到所 期望之形狀的問題。此事,在將光阻劑作爲遮罩的情況時 ,亦爲相同。進而,當在像是第1溝加工部與第2遮罩( 溝加工部)相接一般之構造的情況時,該定位精確度係並 不充分’其結果,會有無法得到所期望之構造的問題。 本發明之課題’係在於解決上述之先前技術以及預備 實驗中之問題點’其目的,係在於提供一種:在基板上形 成複數層之遮罩’而後’實施對應於此遮罩之數目的複數 次之乾蝕刻工程’而以良好精確度來簡便地對於基板而進 行階段差加工,以製造多段型基板之方法。 〔用以解決課題之手段〕 本發明者們’係發現了:經由在基板上形成分別由相 異之材料所成的複數種之遮罩後,對每一遮罩進行乾鈾刻 -9- 201003782 ,亦即是進行多階段飩刻’能夠使具備有複數之階段差的 溝加工成爲可能,而能夠解決上述課題,並完成了本發明 〇 本發明之多段型基板之製造方法,係爲藉由使用有電 漿之乾蝕刻來對基板作加工,並製造具備有複數之階段差 的多段型基板之方法,其特徵爲:在該基板之主面上,將 分別由相異之材料所成且各別之剝離手段亦爲相異之複數 的遮罩,作重疊形成,並經由反映有該複數之遮罩的各別 之形狀地來依序進行乾蝕刻,而進行階段差加工,以製造 具備有複數之階段差的多段型基板。 經由在將分別由相異之材料所成之複數的遮罩作重疊 形成後’依序進行反映有此複數之遮罩的各別之形狀的乾 蝕刻’能夠以良好精確度來簡便地對於基板而進行階段差 加工。又’由於係將各別之遮罩的剝離手段成爲相異之複 數的遮罩重疊形成,因此,亦不會有對下層之遮罩造成影 響的情況’而能夠進行各別之遮罩的剝離。 較理想’前述複數之遮罩的各個,係爲由下述之材料 所構成:(1)由酚樹脂、環氧樹脂、丙烯酸樹脂、甲基 丙嫌酸樹脂、聚醯亞胺以及聚尿素所選擇之非感光性的有 機高分子材料;(2)以由酚樹脂、環氧樹脂、丙烯酸樹 脂、甲基丙烯酸樹脂、聚醯亞胺以及聚尿素所選擇之有機 尚分子材料作爲主成分的具備感光性之光阻劑;(3 )由 Cr、Ti、pt、Au、Ag、A1、Ni、Cu、Fe、Ζί 以及 Ta 所選 擇之金屬、此些金屬之至少2種的合金、還有由此些金屬 -10- 201003782 之氧化物以及氮化物所選擇的材料;或是(4)由半導體 膜材料、前述半導體膜材料之氧化物以及氮化物、前述半 導體膜材料與鎢或是鉬間之合金、還有SiON所選擇之材 料。 較理想’前述遮罩中之其中一個,係由樹脂所成。在 本發明中,所謂樹脂,只要是由有機高分子材料所構成者 ’則並不被特別限定,較理想,係爲上述之樹脂。若是能 夠經由光微影法來作圖案化之感光性樹脂(亦即是光阻劑 )’則遮罩形成工程係爲少’而更爲理想。作爲光阻劑之 主成分’係可列舉出如同上述一般之一般能夠獲得的酚樹 脂(酚醛清漆樹脂)、聚醯亞胺、聚尿素、環氧樹脂、丙 烯酸樹脂、甲基丙烯酸樹脂等。又,當並非爲光阻劑之樹 脂的情況時’例如’係可藉由後述一般之方法來形成由此 樹脂材料所成的遮罩。 較理想’前述遮罩中的其中一個,係爲Cr膜或是鋁 膜。此係因爲,Cr ’係容易與其他之物質形成化合物,一 般而言’係作爲密著層而被使用,並能夠與各種之材質直 接且安定地形成膜’進而’在其之圖案化中,亦能夠使用 剝離法(lift-off)、濕蝕刻法、乾蝕刻法之類的習知技術 之手段之故。 當前述基板之加工面係爲砂的情況時,較理想,該遮 罩之其中一個,係爲由氧化砂膜或是氮化砂膜所成。此氧 化矽膜或是氮化矽膜’係可藉由蒸鍍法或是濺鍍法一般之 物理氣相成長法 '化學氣相成長法、旋轉塗佈法來形成。 -11 - 201003782 又,當前述基板之加工面係爲氧化矽(例如,水晶或 熱氧化膜等)、氮化矽或是SiON的情況時,較理想,前 述遮罩之其中一個,係爲矽膜。矽膜,係可藉由蒸鍍法或 是濺鍍法一般之物理氣相成長法、化學氣相成長法、旋轉 塗佈法等的手段來成膜。 較理想,本發明之多段型基板之製造方法,係爲藉由 使用有電漿之乾蝕刻來對表面由矽所成之基板作加工,並 製造具備有複數之階段差的多段型基板之方法,其特徵爲 :在該基板之主面上,將身爲分別由相異之材料所成且各 別之剝離手段亦爲相異之複數的遮罩,且該複數之遮罩的 其中之一係爲由藉由蒸鍍法、物理氣相成長法、化學氣相 成長法或是旋轉塗佈法所形成之氧化矽膜或是氮化矽膜所 成的複數之遮罩,作重疊形成,並經由反映有該複數之遮 罩的各別之形狀地來依序進行乾蝕刻,而進行階段差加工 ,以製造具備有複數之階段差的多段型基板。較理想,此 情況中之遮罩中之其中一個,係由樹脂所成。 又’較理想,本發明之多段型基板之製造方法,係爲 藉由使用有電漿之乾蝕刻來對氧化矽基板或是氮化矽基板 作加工’並製造具備有複數之階段差的多段型基板之方法 ’其特徵爲:在該氧化矽基板或是氮化矽基板之主面上, 將身爲分別由相異之材料所成且各別之剝離手段亦爲相異 之複數的遮罩,且該複數之遮罩的其中之一係爲由藉由濺 鍍法或是蒸鍍法所形成之矽膜所成的複數之遮罩,作重疊 形成’並經由反映有該複數之遮罩的各別之形狀地來依序 -12- 201003782 進行乾蝕刻’而進行階段差加工,以製造具備 段差的多段型基板。較理想,此情況中之遮罩 個,係由樹脂所成。 〔發明之效果〕 若藉由本發明’則能夠得到以下之效果: 板來精確度良好且簡便地進行複數之階段差加 多段型基板。 【實施方式】 若藉由本發明之多段型基板之製造方法的 則係在基板之主面上形成複數層之用以對並不 之區域作保護的遮罩,而後,以反映有各別之 之方式來進行乾蝕刻。於此情況,由於係在基 別由相異之材料所成且各別之剝離手段亦爲相 遮罩,作重疊形成,並藉由以反映有各別之遮 方式來依序進行使用有電漿之乾蝕刻,而進行 工,因此,係能夠以良好精確度來簡便地進行 備有細微之複數階段差的多段型基板之溝加工 作爲依據本發明而進行加工之基板,只要 乾蝕刻之基板,則能夠並不被特別限定地作使 係可使用:由矽、氧化矽、氮化矽、藍寶石、 、钽酸鋰、鈮酸鋰、碳化矽、砷化鎵以及氮化 之基板,還有由此些之材料的層積物所成之層 有複數之階 中之其中一 能夠對於基 工,並製造 實施形態, 進行乾蝕刻 遮罩的形狀 板上,將分 異之複數的 罩的形狀之 細微之溝加 用以製造具 〇 是能夠進行 用。例如, 玻璃、石英 鎵等所選擇 積基板。在 -13- 201003782 層積基板的情況時,對於並不藉由本發明之方法來作蝕刻 的層之材料,係並不作限制。又,亦可使用作爲用以將身 爲光半導體之半導體光放大器(SOA )作安裝的安裝台之 導波路基板(PLC )等。進而,就算是在基板表面上被形 成有不會由於遮罩之剝離手段而受到損傷的材料之膜的基 板,亦可同樣的作使用。 作爲基板的形狀,只要是能夠加工複數之階段差者, 則並不被特別限定,可爲具備有平坦之表面者,亦可爲具 備有凸狀以及/或是凹狀的球狀表面者。 若藉由本發明,則如同上述一般,藉由在將複數種類 之遮罩於基板之主面上作層積而設置之後,再進行乾蝕刻 ,而成爲能夠以良好精確度來簡便地進行多階段之溝加工 〇 此遮罩材料,係因應於所加工之基板的種類而適宜被 選擇,所使用之複數的遮罩材料,係以使各遮罩之剝離手 段成爲相異的方式來作組合使用。 作爲遮罩之材料,例如,係可使用:(1 )由酚樹脂 (酚醛清漆樹脂等)、環氧樹脂、丙烯酸樹脂、甲基丙烯 酸樹脂、聚醯亞胺 '聚尿素所選擇之非感光性的有機高分 子材料;(2)身爲以由酚樹脂(酚醛清漆樹脂等)、環 氧樹脂、丙烯酸樹脂、甲基丙烯酸樹脂、聚醯亞胺以及聚 尿素所選擇之有機高分子材料作爲主成分的樹脂,且具備 有感光性之光阻劑’或是由市販品之OFPR (商品名,東 京應化工業股份有限公司製)、TMSR-iN(商品名,東京 201003782 應化工業股份有限公司製)、SU-8 (商品名,化藥 MICROCHEM股份有限公司製)、ZPN (日本ΖΕΟΝ股份 有限公司製)等所選擇之光阻劑;(3 )由Cr、Ti、Pt、 Au、Ag、A1、Ni、Cu、Fe、Zr以及Ta等所選擇之金屬、 此些金屬之至少2種的合金、還有由此些金屬之氧化物以 及氮化物(例如,Al2〇3以及A1N ):或是(4 )矽(Si ) 等之半導體膜材料、此些之半導體膜材料之氧化物(例如 Si〇2 )以及氮化物(例如SixNy )、此些之半導體膜材料 與鎢或是鉬等間之合金(Wsi、MoSi )、還有SiON等。 於此些之中,若是對使用之便利性等作考慮,則係以光阻 劑以及Cr爲理想。 另外,若是將與加工表面之材料爲相同的材料作爲遮 罩材,則在將遮罩剝離時,由於亦會對基板之加工面造成 損傷,故並不理想。亦即是,當加工表面爲矽的情況時, 砂係並不適合作爲遮罩。同樣的,當加工表面係爲石英或 是Si〇2的情況時,將氧化矽(Si〇2 )作爲遮罩一事係並 不理想。又,若是採用會由於遮罩之剝離手段而使加工表 面受到損傷一般的組合,例如當加工表面爲石英或是Si02 的情況時,將SiN或是SiON作爲遮罩,則由於加工表面 會經由遮罩之剝離手段而受到損傷,故作爲遮罩材料係爲 不適當。另一方面,若是遮罩材料之剝離手段不會對加工 表面材料造成影響,則可以使用。例如,當加工表面係爲 矽的情況時,則可選擇氧化矽(si〇2)、氮化矽(SixNy) 或者是SiON。又,當加工表面係爲氧化矽(Si02 )、氮 -15- 201003782 化矽(SixNy ) 、SiON等的情況時’則能夠將矽作爲遮罩 來使用。 當作爲遮罩材料而使用由上述樹脂所選擇之非感光性 的有機高分子的情況時,由此樹脂所成之遮罩,係可如下 述一般的來製作。例如’ (1 )將藉由金屬或樹脂所製作 了的依循於所期望之形狀而作了開孔之薄板或是膜,載置 在基板之上,並由其之上來藉由噴霧塗佈或是旋轉塗佈、 蒸鍍等的方法來附加上遮罩材料之樹脂,而後,將薄板或 是膜除去’藉由此,而能夠製作具備有所期望之圖案的遮 罩。(2)從預先在基板上作了圖案化的光阻劑之上,來 藉由噴霧塗佈或是旋轉塗佈、蒸鍍等的方法來附加上遮罩 材料之樹脂’而後,將光阻劑藉由鹼系溶液(例如,東京 應化工業股份有限公司製之光阻劑剝離液1 05 )等來除去 ,藉由此’而能夠製作具備有所期望之圖案的遮罩。(3 )將遮罩材料之樹脂塗佈在基板上,並在該樹脂膜上形成 光阻劑,而對此光阻劑作圖案化,而後,進行〇2灰化等 ,並對樹脂膜進行蝕刻加工,最後,將光阻劑藉由鹼系溶 液(例如,東京應化工業股份有限公司製之光阻剝離液 105)等來除去,藉由此,而能夠製作具備有所期望之圖 案的遮罩。 接著,於表1中,將上述之遮罩材料的成膜方法與剝 離手段間的關係作總括展示,但是,此些係僅爲單純之例 示,不用說,只要是能夠達成本發明之目的者,則並不被 此些所限定。 -16- 201003782 〔表1〕 遮罩材料 成膜方法 剝離手段 酚樹脂(酚醛清漆樹脂等) 、環氧樹脂、丙烯酸樹脂 、甲基丙烯酸樹脂、聚醯 亞胺、聚尿素等之樹脂以 及以此些之樹脂作爲主成 分的光阻劑或是市販品之 光阻劑 旋轉塗佈、噴霧塗 佈、刷毛、蒸鍍重 合 鹼性溶液、酸性溶 液、丙酮或甲基吡 咯烷酮(methyl pyrrolidinone)等之 有機溶媒、介面活 性劑、氧電漿灰化 Cr、Ti、Pt、Au、Ag、A1 、Ni、Cu、Fe、Zr 以及 Ta 之金屬、此些金屬之至少2 種的合金、還有由此些金 屬之氧化物以及氮化物 PVD(蒸鍍、濺鍍)、 CVD(MOCVD) ' 電 銨、凝膠法(旋轉塗 佈等)熱氧化、氨等 所致之直接氮化 強酸、強驗、碘化 鉀、氯化鐵等之各 種蝕刻劑、乾蝕刻 矽等之半導體膜材料、此 些之半導體膜材料之氧化 物以及氮化物、此些之半 導體膜材料與鎢或是鉬等 間之合金、還有SiON PVD、各種 CVD、 熱氧化、熱氮化 強鹼溶液、氫氧化 鉀溶液、氫氧化四 甲基銨、氟酸、過 氧化氫水、乾蝕刻 又,如同於先前亦有所記述一般,將會由於遮罩之剝 離手段而對加工表面造成損傷一般的材料作爲遮罩一事, 係並不理想。 若是從表1中所例示一般之遮罩材料來選擇所期望之 遮罩材料,並將剝離手段相異之遮罩材料作適當組合,而 將由相異之材料所成的複數之遮罩在基板之主面上作重疊 形成,而後,對每一遮罩分別進行乾蝕刻,則在各餓刻後 -17- 201003782 ,不會有對下層之遮罩造成不良影響的情況,而成爲能夠 藉由對應於各別之遮罩的剝離手段來進行遮罩之剝離。於 此情況’在表1中’雖係將遮罩材料作了分組,但是,不 論是相同之組或是相異之組’只要對於所選擇之遮罩材料 的各個,而選擇剝離手段爲相異的遮罩材料即可。 例如,當光阻劑的情況時’關於OFPR (商品名,東 京應化工業股份有限公司製)膜,係可藉由丙酮或是甲基 吡咯烷酮(methylpyrrolidinone )來作剝離,又,關於 SU-8 (商品名,化藥MICROCHEM股份有限公司製)膜, 雖然其對於丙酮或是甲基吡咯烷酮等的有機溶媒係具有耐 性,但是係可藉由強氧化劑之剝離液或是氧電漿所致的灰 化來作剝離。如此這般,就算是遮罩材料同樣均爲光阻劑 ,藉由使用剝離手段爲相異之光阻劑,不會對下層之遮罩 造成不良影響,而能夠實施本發明。 接著,針對上述表1中所示之遮罩材料與剝離手段間 的代表性組合例,以實施具備有2個的階段差之多階段溝 加工的情況作爲例子,而在表2中作總括展示。表2,係 爲針對在基板表面上依序形成遮罩1(下部遮罩)以及遮 罩2(上部遮罩)並進行溝加工的情況,而例示出遮罩1 之材料及其剝離手段以及遮罩2之材料及其剝離手段間的 理想關係。當實施具備有較2爲更多之階段差的多階段溝 加工的情況時,亦只要依據上述敘述來將各遮罩材料與剝 離手段作適當的組合’並依序形成複數的遮罩而進行溝加 工即可。 -18- 201003782 〔表2〕
No 遮罩1(下部摭置) 遮彰(上部遮罩) ~ 遮罩材料 剝離手段 遮罩材料 剝離手ιί ^- 1 金屬:A1 A1飽刻溶液(關東化學( 股份有限公司傲、 樹脂:聚醢亞胺 氧灰化~~~' 2 金屬:Ni Ni蝕刻溶液(關東化學( 股份有限公司)製) 光阻劑:OFPR 有機溶劑~~~'~~~^- 3 金屬:Au Au蝕刻溶液(關東化學( 股份有1¾公司)製、 金屬:Cr Cr蝕刻洛液淋純藥 份有限公司、螂版 4 金屬:Cr Cr蝕刻溶液(林純藥(股 份有限公司)製) 金屬:Au Au蝕刻 (股份有限公司声、 5 金屬:Pt 氟酸 半導體:Si 鹼性溶^ 6 半導體:Si 鹼性溶液 金屬:Pt 氟酸"----'—— 7 金屬:Cr Cr蝕刻溶液(林純藥(股 份有限公司)製) Si氧化物(氮化物):SiO(SiN) 氟酸 δ Si氧化物(氮化物 ):SiO(SiN) 氟酸 金屬:Cr Cr蝕刻溶 份有限公司傲) 9 金屬:Ti 氟酸 合金:Wsi 過氧化氫- 10 合金:Wsi 過氧化氫水 金屬:Ti 氟酸"—— 11 金屬氧化物:Cu20 酸•驗 樹脂麵亞胺 氧灰化'~~~-- 12 金屬氧化物:Ta205 氟酸 光阻劑:SU_7 氧化劑g — 13 金屬氧化物:Α1203 磷酸 金屬:Cu 氣化鐵 -- 14 金屬氧化物:αι2ο3 磷酸 半導體:Si 鹼性溶 15 半導體:Si 鹼性溶液 金屬氧化物:Al2〇3 « ' 16 金屬氧化物:ai2o3 磷酸 Si氧化物(氮化物):SiO(SiN) 氟酸 ~~- 17 Si氧化物(氮化物 ):SiO(SiN) 氟酸 樹脂:聚尿素 氧灰化"--- 18 樹脂:聚尿素 氧灰化 Si氧化物(氮化物):SiO(SiN) 氟酸"-- 19 Si氧化物(氮化物 ):SiO(SiN) 氟酸 光阻劑:TMSR-iN 氧灰7匕' 20 光阻劑:TMSR-iN 氧灰化 Si氧化物(氮化物):SiO(SiN) m ~~'-- 21 Si氧化物(氮化物 ):SiO(SiN) 氟酸 半導體:Si 鹼性溶— 22 半導體:Si 鹼性溶液 S虜化物(氮化物):SiO(SiN) 氟酸"^~~~ 23 Si氧化物(氮化物 ):SiO(SiN) 氟酸 S洽金:MoSi 氟化氫截+過氧化氫 水 24 Si 合金:MoSi 氟化氫銨+過氧化氫水 Si氧化物(氮化物):SiO(SiN) 氟酸"^-- 25 Si 合金:MoSi 氟化氫銨+過氧化氤水 樹脂:丙烯酸樹脂 氧灰化"^— 26 S洽金:MoSi 氟化氫銨+過氧化氣水 光阻劑:ZPN 有機溶 ^---'~~~ 27 Si合金:WSi 過氧化氫水 金屬:Cr Cr蝕刻溶 份有限公司寧、 28 Si合金:WSi 過氧化氫水 金屬氧化物:Cr203 - —*------ 酸 --- 29 Si合金:WSi 過氧化氫水 半導體:Si 鹼性溶'ίί 30 半導體:Si 鹼性溶液 S洽金:Wsi 過氧化' -19- 201003782 若藉由本發明,則在對於具備有由矽所成之表 板進行階段差加工時,複數之遮罩的其中一個,係 化矽或是氮化矽所製作者爲理想,於此情況,若藉 明之加工法,則能夠以更良好之精確度來簡便地進 差加工。若是基板表面係爲由矽所成,則可爲由矽 成之基板,亦可爲最上層爲由矽所成之貼合基板。 爲氧化矽以及氮化矽之成膜手段,係只要採用濺鍍 學氣相成長法(CVD法)等即可。 在使用上述之基板、遮罩材料、成膜方法以及 段’並依據本發明而進行藉由蝕刻所致之階段差加 製造具有複數之階段差的多段型基板之方法中,針 有2個的階段差之多階段的溝加工,依據圖2 ( a : )中所示之加工製程來於以下作說明。 首先,在基板201上,藉由表1中所示之成膜 來形成由成爲第1遮罩之遮罩材料所成的膜,並使 影法等來進行圖案化,而形成第1遮罩202 (圖2 及(b ))。在如此這般所得到的包含有第1遮罩 表面的基板201之表面上’藉由由與第1遮罩202 材料所成且剝離手段亦爲相異的材料,來形成成爲 罩之膜,並進行圖案化,而在第1遮罩202上以 201之表面上的一部份處’形成第2遮罩203 (圖 )。接著,對於所得到之基板進行乾蝕刻,並挖掘 有第2遮罩203之形狀的溝2〇4,而得到具備有溝 基板201a (圖2(d))。而後,將第2遮罩203 面的基 以由氧 由本發 行階段 單獨所 又,作 法或化 剝離手 工,而 對具備 >〜(g 方法, 用光微 (a)以 202之 相異之 第2遮 及基板 2(c) 出反映 204之 剝離, -20- 201003782 並使第1遮罩202以及基板201a之表面露出(圖2(e) )。在此狀態下’進行乾蝕刻,並進而對未被第1遮罩 2 02所覆蓋之溝204的部分與基板201a之表面作挖掘,而 形成反映有第1遮罩202之形狀的溝205,並得到具備有 溝204以及205之基板201b (圖2(f))。最後,若是 將第1遮罩202剝離,則係得到將溝204以及溝205相接 地具備之基板201b (圖2(g)),而能夠以良好精確度 來簡便地實施具有2個的階段差之多階段的溝加工。 如上述一般,若藉由本發明,則由於設置在基板處之 溝的加工,係由較小的溝之加工開始,再進行較大的溝之 加工,因此,作爲進行蝕刻之圖案,相較於先進行蝕刻之 圖案,較後再進行蝕刻之圖案係成爲較大。 針對具備有3個以上的階段差之多階段的溝加工之情 況,亦同樣的,依據圖2(a)〜(g)中所示之製程,藉 由進行複數之遮罩的形成、各乾蝕刻、各遮罩之剝離,來 挖掘反映有各遮罩之形狀的溝,而能夠實施具備有複數之 階段差的多階段之溝加工。 針對在上述方法中之形成溝204以及205的乾蝕刻工 程,於以下作說明。 對於如同上述一般而形成了第2遮罩203之基板,藉 由DRIE (深反應性離子蝕刻)法來進行乾蝕刻。首先’ 將搬入了真空槽內之基板載置在靜電吸盤上,並使其密著 於靜電吸盤上,而進行真空槽內之真空排氣,同時’在基 板下部導入冷卻用之惰性氣體,並以使放電時之基板的表 -21 - 201003782 面成爲特定之溫度(例如,80〜10(TC )的方式來作冷卻 。接著,導入保護膜形成用氣體(例如,C4F8等之氣體) ,並將真空槽內調整爲特定之壓力(例如’ 1〜10Pa ’較 理想爲2Pa ),並對於天線而以特定之時間(例如’ 5〜20 秒間,較理想爲15秒間)來施加特定之電力(例如’ 500W〜lkW),而對基板全體覆蓋保護膜。而後’導入反 應氣體(例如,sf6氣體等),並將真空槽內調整爲特定 之壓力(例如,1〜10Pa,較理想爲5Pa),並以特定之時 間(例如,5〜2 0秒間,較理想爲1 5秒間),而對於天線 來施加特定之電力(例如,500W〜lkW),並對於基板來 作爲偏壓功率而施加特定之電力(例如,3 0〜1 00 W ) ’ 而對基板作蝕刻。反覆進行上述之覆蓋保護膜之工程以及 基板之蝕刻工程,而一面對側壁作保護一面垂直地進行蝕 刻。 在上述乾蝕刻中,例如,當使用:由矽、氧化矽、氮 化矽、藍寶石、玻璃、石英、鉬酸鋰、鈮酸鋰、碳化矽' 砷化鎵以及氮化鎵等所成之基板的情況時,係以將由氟、 氯、溴以及碘所選擇之至少一種的鹵素系氣體作爲蝕刻氣 體來使用爲理想。 在矽基板的情況時,係亦可進而將由sf6、cf4、nf3、 SiF4、BF3、CBrF3以及XeF2等所選擇的氟系氣體、還有 從Cl2、CC14、SiCl4、PC13、BC13以及HC1等所選擇之氯 系氣體、或是如同CiCUFn —般之氟氯氣體,作爲蝕刻氣 體來使用。 -22- 201003782 又,當對氧化矽基板以及氮化矽基板作乾軸 時,作爲蝕刻氣體,例如係亦可使用:chf3 ch3f等之氣體,或是〇?4與h2之混合氣體,或 (y/x) < 4)、例如,C2F6、C3F8之類的氣體。 當對上述之二氧化矽(Si〇2 )基板進行乾鈾 時,首先,將搬入了真空槽內之基板載置在靜電 並使其密著於靜電吸盤上,而進行真空槽內之真 同時,在基板下部導入冷卻用之惰性氣體,並以 之基板的表面成爲80〜100 °c的方式來作冷卻。 入C3F8氣體,並將真空槽內調整爲0.5〜5Pa( 0.5Pa),並對於天線而施加500W〜2kW之電力 基板來作爲偏壓功率而施加50〜500W之電力, 基板作蝕刻。 關於藉由本發明而進行了多階段蝕刻一事所 於溝形狀之影響,若是在各蝕刻中之鈾刻條件係 則最初所蝕刻了的形狀,會在之後之蝕刻工程時 傾向而產生有誤差。因此,爲了得到作爲目的之 要預先對於形狀係會產生何種程度之變化一事作 對於該變化作考慮,而對於最初進行蝕刻的部分 是預先將其挖掘爲更深等的調整即可。又,若是 夠充分地繞入之開口的情況時,則係幾乎不施力D ,而能夠藉由鈾刻之進行來將蝕刻速率差作某種 於上述,係針對在基板之主面上形成複數之 刻的情況 、CH2F2、 是 C X F y ( 刻的情況 吸盤上, 空排氣, 使放電時 接著,導 較理想爲 ,並對於 而能夠對 導致的對 爲相同, 有變淺的 形狀,只 確認,並 來進行像 在氣體能 偏壓功率 程度之縮 遮罩,並 -23- 201003782 藉由乾蝕刻來依序進行控掘,而使基板之底面殘留的情況 ,而作了說明。但是,依存於根據本發明所製造之多段型 基板的用途,亦可使蝕刻進行而穿透基板底面,來以貫通 基板的方式而進行蝕刻,又當基板厚度爲厚的情況等時, 亦可從與基板之主面爲相反側的面起,來同樣的進行蝕刻 並作挖掘,並使基板貫通。 〔實施例1〕 在本實施例中,針對根據圖3(a)及(b)中所示之 基板3 0 1的加工形狀還有圖4 ( a )〜(j )中所示之加工 製程所進行的具備有2個的階段差之溝加工作說明。 對於藉由本實施例而作了加工後之形狀作展示的圖3 (a),係爲基板之上面圖,圖3(b),係爲其之剖面圖 ,並具備有階段差地而形成了 180χ60μιη之長方形的溝 302和φ 30μιη之圓形的溝303。 若參考圖4,則,首先,在基板(矽基板)401上, 使用電漿支援型CVD法,來藉由四乙氧基矽烷(TEOS ) 氣體而形成了 Ιμπι之氧化矽膜402(圖4(a)以及(b) )。在此氧化矽膜4〇2上,形成身爲光阻劑之〇FPR (商 品名,東京應化工業股份有限公司製)膜,並使用光微影 法而進行圖案化’而形成圖案4 0 3 (圖4 ( c )),並將此 圖案403作爲遮罩’而藉由C4F8、C3F8之電獎,來對上 述氧化矽膜4〇2進行乾蝕刻,並使基板401表面露出(圖 4(d))。接著’將由OFPR所成之圖案403藉由丙酮來 -24- 201003782 作剝離,並使氧化矽膜之圖案露出,而作成了第1遮罩 402’(圖4(e))。接著,在第1遮罩402’以及基板401 之表面上形成OFPR膜,並使用光微影法來進行圖案化’ 而形成第2遮罩404(圖4(f))。 對於藉由上述方法所得到之基板,藉由DRIE法而進 行了乾蝕刻。首先,將搬入了真空槽內之基板載置在靜電 吸盤上,並使其密著於靜電吸盤上,而進行真空槽內之真 空排氣,同時,在基板下部導入冷卻用之惰性氣體,並以 使放電時之基板的表面成爲80〜100°C的方式來作冷卻。 接著,導入C4F8氣體,並將真空槽內調整爲2Pa,並對於 天線來以15秒而施加500W〜lkW之電力,而對基板全體 覆蓋保護膜。而後,導入身爲反應氣體之SF6氣體,並將 真空槽內調整爲5Pa,並分別在1 5秒間,對於天線而施加 500W〜lkW之電力,並對於基板來作爲偏壓功率而施加 30〜100W之電力,而以反應有第2遮罩404之形狀的方 式來對基板作了乾蝕刻。反覆進行上述之覆蓋保護膜之工 程以及基板之乾蝕刻工程,而一面對側壁作保護一面垂直 地進行了蝕刻。 如此這般,而被形成有反映了由OFPR所成之第2 @ 罩404的形狀之深度20.5μιη的溝405,並得到了具備有 溝405之基板401a (圖4(g))。接著,在將第2遮罩 藉由丙酮來剝離(圖4 ( h ))後,將由氧化矽所成之第j 遮罩402’作爲遮罩,並藉由與上述DRIE法相同之條件來 進行乾蝕刻,之後,將遮罩402’剝離。其結果,係得到了 -25- 201003782 被形成有深度42·8μιη(ί2)之溝406a與深度1 )之溝406b的2階段之溝的基板401b (圖4 ( U ))。此2階段之溝的深度tl以及t2 (圖3 係由展示以上述方法而作了加工的矽基板之剖面 微鏡照片之圖5而作了觀測。 藉由本實施例,而能夠以良好精確度來簡便 板而進行了階段差加工。 上述溝406b之深度,係與在圖4 ( g )以及 示之溝405的深度相異。此原因,係因爲:當進 鈾刻時,在對於最初進行蝕刻所得之溝405的部 速度,和對於將第1遮罩402’作爲遮罩而進行了 殘留之部分的蝕刻速度之間,係產生有速度差之 求有將各溝之深度設爲相同的情況時,係只要對 蝕刻速度的差分所致之形狀變化預先作考慮,並 進行蝕刻之部分的形狀變深一般之條件來進行蝕 關於此各溝之深度,只要對於蝕刻速度等之 作適當設定,則能夠配合於被加工之基板的使用 易地形成任意之深度的溝。例如,不論是在要求 之深度設爲相同的情況時’或是要求有使各溝之 相異的情況時’只要對於蝕刻條件作適當設定’ 達成。又,在進行乾蝕刻時,經由將施加於基板 (偏壓功率)提高’並設定爲在餓刻速度上不會 的條件,亦能夠將各溝之深度設爲相同’而’藉 壓功率作任意的變化而對蝕刻速度等之條件作設 2.2 μ m ( 11 i )、圖 4 (b)), 的電子顯 地對於基 (h )中所 行第2次 丨分之蝕刻 蝕刻後所 故。當要 於上述之 藉由使先 刻即可。 蝕刻條件 目的來容 有將各溝 深度成爲 則均能夠 處之電壓 產生差異 由使此偏 定,亦能 -26- 201003782 夠對各溝之深度作任意的設定。 〔實施例2〕
在本實施例中,針對根據圖6 ( a )〜(〇 )中所 加工製程所進行的具備有3個的階段差之溝加工作說E 首先,在矽基板601上,使用濺鍍法或是蒸鍍法 形成了 Ιμπι之A1膜602(圖6(a)以及(b))。 A1膜6 02上,形成身爲光阻劑之OFPR (商品名,東 化工業股份有限公司製)膜,並使用光微影法來進行 化,而得到了圖案603(圖6(c))。將圖案603作 罩’並藉由 A1蝕刻液(關東化學股份有限公司製) A1膜602進行濕鈾刻,以使基板601之表面露出(圖 d )),而後,將圖案60 3藉由丙酮來剝離,而得到 爲A1膜之第1遮罩602’(圖6 ( e ))。在如此這般 到了的第1遮罩602’之表面以及露出了的基板601之 上’使用電漿支援型CVD法,來藉由矽烷(SiH4 ) 與一氧化二氮(N20 )氣體而形成了 Ιμιη之氧化矽( )膜 604(圖 6(f))。 在此氧化矽膜604上,形成OFPR膜,並使用光 法來進行圖案化,而得到了圖案605(圖6(g))。 案6 05作爲遮罩,並藉由C3F8之電漿,來對氧化矽膜 進行乾蝕刻,以使基板之表面露出,並將圖案60 5藉 酮來剝離,而得到了由氧化矽膜所成之第2遮罩604 ’ 6(h))。在如此這般所得到之基板上,包含第2 示之 泪。 ,而 在此 京應 圖案 爲遮 來對 6 ( 了身 所得 表面 菊/體 Si〇2 微影 將圖 604 由丙 (圖 遮罩 -27- 201003782 6 〇4’之表面地而形成〇FPR膜,並藉由光微影法來進行圖 案化,而形成第3遮罩606(圖6(i))。 對於藉由上述方法所得到了的基板,依據實施例1中 所記載之方法,而使用DRIE法,並在相同之條件下,反 覆進行覆蓋保護膜之工程以及乾蝕刻工程,而一面對側壁 作保護~面垂直地進行了蝕刻。亦即是,以反映有由 OFPR所成之第3遮罩606之形狀的方式來進行乾蝕刻, 而得到了具備有溝之基板601a (圖6 (j))。 接著,在將第3遮罩606藉由丙酮來剝離(圖6(k) )後,以反映有由氧化矽膜所成之第2遮罩6 04’之形狀的 方式’來藉由與上述DRIE法相同之條件而進行乾蝕刻, 而得到了具備有2段之溝的基板6 0 1 b (圖6 ( 1 ))。而 後,使用氟酸來將第2遮罩604’作了剝離(圖6(m)) 。最後,以反映有由A1膜所成之第1遮罩602’之形狀的 方式來進行乾蝕刻,而得到了具備有3段之溝之基板601c (圖6 ( η )),之後,使用 Α1蝕刻液,而將第1遮罩 602’作了剝離(圖6 ( 〇 ))。 如此這般,能夠以良好精確度而簡便地得到被形成有 3階段之溝的多階段構造基板。 〔實施例3〕 在本實施例中,針對根據圖7 ( a )〜(〇 )中所示之 加工製程,並使用與實施例2相異之基板、遮罩材料以及 剝離手段所進行的具備有3個的階段差之溝加工作說明。 -28- 201003782 首先’在二氧化矽(Si〇2)基板701上,使用濺鍍法 或是蒸鑛法’而形成了丨μιη之Cr膜702 (圖7 ( a )以及 (b ) ) °在此Cr膜702上,形成身爲光阻劑之0FPR ( 商品名’東京應化工業股份有限公司製)膜,並使用光微 影法來進行圖案化’而得到了圖案7 〇 3 (圖7 ( c ))。將 圖案703作爲遮罩’並藉由cr蝕刻液(林純藥工業股份 有限公司製)來對Cr膜7〇2作濕蝕刻,而使基板7〇1之 表面露出(圖7(d))。而後,將圖案703藉由丙酮來作 剝離’並得到C r膜之第1遮罩7 0 2,(圖7 ( e ))。在如 此這般所得到了的第1遮罩7〇2,之表面以及露出了的基板 701之表面上,使用濺鍍法或是電漿支援型CVD法,而形 成了 Si 膜 704 (圖 7 ( f))。 在此Si膜704上’形成〇FPr膜,並使用光微影法來 進行圖案化’而得到了圖案705(圖7(g))。將圖案 7〇5作爲遮罩,並藉由氫氧化鉀溶液,來對以膜7〇4進行 濕蝕刻’以使基板之表面露出,並將圖案705藉由丙酮來 剝離’而得到了由Si膜所成之第2遮罩704’(圖7(h) )。在如此這般所得到之基板上,包含第2遮罩704’之表 面地而形成OFPR膜,並藉由光微影法來進行圖案化,而 形成第3遮罩706(圖7(i))。 對於藉由上述方法所得到了的基板,首先,將搬入了 真空槽內之基板載置在靜電吸盤上,並使其密著於靜電吸 盤上,而進行真空槽內之真空排氣,同時,在基板下部導 入冷卻用之惰性氣體,並以使放電時之基板的表面成爲8 0 -29- 201003782 〜loot:的方式來作冷卻。接著’導入C3F8氣體’並將真 空槽內調整爲0.5Pa,並對於天線而施加500W〜2kW之電 力,並對於基板來作爲偏壓功率而施加50〜5 00W之電力 ,而以反映有由OFPR所成之第3遮罩706之形狀的方式 來進行乾蝕刻,並得到具備有溝之基板7 0 1 a (圖7 ( j ) )。 接著,在將第3遮罩706藉由丙酮來剥離(圖7 (k) )後,以反映有由Si所成之第2遮罩704’之形狀的方式 ,來藉由與上述相同之條件而進行乾蝕刻,而得到了具備 有2段之溝的基板7〇 lb(圖7(1))。而後’使用氫氧 化鉀溶液來將由Si膜所成之第2遮罩7〇4’作了剝離(圖7 (m ))。最後,以反映有由Cr膜所成之第1遮罩702’ 之形狀的方式,來藉由與上述相同之製程條件而進行乾蝕 刻,而得到了具備有3段之溝之基板70 1 c (圖7 ( n )) ,之後,使用Cr蝕刻液(林純藥股份有限公司製),而 將第1遮罩702’作了剝離(圖7 ( 〇 ))。 如此這般,能夠以良好精確度而簡便地得到被形成有 3階段之溝的多階段構造基板。 〔產業上之利用可能性〕 若藉由本發明,則由於能夠對於基板來精確度良好且 簡便地進行多階段之階段差加工,因此’本發明,係能夠 利用於在半導體裝置或是微機器以及MEMS裝置等之技術 領域的細微加工中。 -30- 201003782 【圖式簡單說明】 〔圖1〕展示製造具備有階段差之多段型基板的預備 實驗之方法的模式性工程圖。 〔圖2〕展示根據本發明而製造具備有複數之階段差 之多段型基板的方法之模式性工程圖。 〔圖3〕將根據實施例1所得到的具備有2個的階段 差之多段型基板的加工形狀作模式性展示者,(a )係爲 被作了加工後之基板的上面圖,(b )係爲被作了加工後 之基板的剖面圖。 〔圖4〕展示根據實施例1而製造具備有2個的階段 差之多段型基板的方法之模式性工程圖。 〔圖5〕根據實施例1所得到了的矽基板之剖面的電 子顯微鏡照片。 〔圖6〕展示製造根據實施例2而得到了的具備有3 個的階段差之多段型基板的方法之模式性工程圖。 〔圖7〕展示製造根據實施例3而得到了的具備有3 個的階段差之多段型基板的方法之模式性工程圖。 【主要元件符號說明】 1 〇 1 :基板 102 :第1遮罩 103 :第1溝 104 :第2遮罩 -31 - 201003782 1 0 5 :第2溝 201、201a、20 1b :基板 202 :第1遮罩 203 :第2遮罩 204 、 205 :溝 3 0 1 :基板 302 ' 303 :溝 401、 401a、 401b:基板 402 :氧化矽膜 402 ’ :第1遮罩 4 03 :圖案 404 :第2遮罩 405、 406a、 406b:溝 601、 601a、 601b' 601c :矽基板 602 : A1 膜 602’ :第1遮罩 603 :圖案 604 :氧化矽膜 604’ :第2遮罩 6 05 :圖案 6 0 6 :第3遮罩 701、701a、701b、701c :二氧化矽基板 702 : Cr 膜 7 0 2,:第1遮罩 32- 201003782 703 :圖案 704 : Si 膜 704,:第2遮罩 705 :圖案 7 0 6 :第3遮罩

Claims (1)

  1. 201003782 七、申請專利範圍 1. 一種多段型基板之製造方法,係爲藉由使用有電 漿之乾蝕刻來對基板作加工,並製造具備有複數之階段差 的多段型基板之方法,其特徵爲: 在該基板之主面上,將分別由相異之材料所成且各別 之剝離手段亦爲相異之複數的遮罩,作重疊形成,並經由 反映有該複數之遮罩的各別之形狀地來依序進行乾蝕刻, 而進行階段差加工,以製造具備有複數之階段差的多段型 基板。 2 ·如申請專利範圍第1項所記載之多段型基板之製 造方法’其中,前述複數之遮罩的各個,係爲由下述之材 料所構成: (1) 由酚樹脂、環氧樹脂、丙烯酸樹脂、甲基丙烯 酸樹脂、聚醯亞胺以及聚尿素所選擇之非感光性的有機高 分子材料; (2) 以由酚樹脂、環氧樹脂、丙烯酸樹脂、甲基丙 烯酸樹脂、聚醯亞胺以及聚尿素所選擇之有機高分子材料 作爲主成分的具備感光性之光阻劑; (3) 由 Cr、Ti、Pt、Au、Ag、Al、Ni、Cu、Fe、Zr 以及Ta所選擇之金屬、此些金屬之至少2種的合金、還 有由此些金屬之氧化物以及氮化物所選擇的材料;或是 (4) 由半導體膜材料、前述半導體膜材料之氧化物 以及氮化物、前述半導體膜材料與鎢或是鉬間之合金、還 有SiON所選擇之材料。 -34 - 201003782 3. 如申請專利範圍第1項所記載之多段型基板之製 造方法,其中’前述遮罩的其中之一,係由樹脂所成。 4. 如申請專利範圍第1項或第3項所記載之多段型 基板之製造方法,其中,前述遮罩的其中之一,係由鉻膜 或是鋁膜所成。 5 .如申請專利範圍第1〜3項中之任一項所記載之多 段型基板之製造方法,其中’前述基板係具有由矽所成之 表面,前述遮罩的其中之一,係由氧化矽膜或是氮化矽膜 所成。 6. 如申請專利範圍第5項所記載之多段型基板之製 造方法,其中,作爲前述遮罩的其中之一所使用的氧化矽 膜或是氮化矽膜,係經由蒸鍍法、物理氣相成長法、化學 氣相成長法或是旋轉塗佈法所形成。 7. 如申請專利範圍第1〜3項中之任一項所記載之多 段型基板之製造方法,其中,前述基板係具有由氧化矽、 氮化矽或是SiON所成之表面,前述遮罩的其中之一,係 由矽膜所成。 8· —種多段型基板之製造方法,係爲藉由使用有電 漿之乾蝕刻來對表面由矽所成之基板作加工,並製造具備 有複數之階段差的多段型基板之方法,其特徵爲: 在該基板之主面上,將身爲分別由相異之材料所成且 各別之剝離手段亦爲相異之複數的遮罩,且該複數之遮罩 的其中之一係爲由藉由蒸鍍法、物理氣相成長法、化學氣 相成長法或是旋轉塗佈法所形成之氧化砍膜或是氮化砂膜 -35- 201003782 所成的複數之遮罩,作重疊形成,並經由反映有該複數之 遮罩的各別之形狀地來依序進行乾蝕刻,而進行階段差加 工,以製造具備有複數之階段差的多段型基板。 9 ·如申請專利範圍第8項所記載之多段型基板之製 造方法,其中,前述遮罩的其中之一,係由樹脂所成。 10. —種多段型基板之製造方法,係爲藉由使用有電 漿之乾鈾刻來對氧化矽基板或是氮化矽基板作加工,並製 造具備有複數之階段差的多段型基板之方法,其特徵爲: 在該氧化矽基板或是氮化矽基板之主面上,將身爲分 別由相異之材料所成且各別之剝離手段亦爲相異之複數的 遮罩,且該複數之遮罩的其中之一係爲由藉由濺鍍法或是 蒸鍍法所形成之矽膜所成的複數之遮罩,作重疊形成,並 經由反映有該複數之遮罩的各別之形狀地來依序進行乾蝕 刻,而進行階段差加工,以製造具備有複數之階段差的多 段型基板。 11. 如申請專利範圍第1 〇項所記載之多段型基板之 製造方法,其中,前述遮罩的其中之一,係由樹脂所成。 -36-
TW098120255A 2008-06-17 2009-06-17 Method for manufacturing multistep substrate TW201003782A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008158538 2008-06-17

Publications (1)

Publication Number Publication Date
TW201003782A true TW201003782A (en) 2010-01-16

Family

ID=41434089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098120255A TW201003782A (en) 2008-06-17 2009-06-17 Method for manufacturing multistep substrate

Country Status (7)

Country Link
US (1) US20110089141A1 (zh)
EP (1) EP2306498A1 (zh)
JP (1) JPWO2009154173A1 (zh)
KR (1) KR20110028506A (zh)
CN (1) CN102067289A (zh)
TW (1) TW201003782A (zh)
WO (1) WO2009154173A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201200465A (en) * 2010-06-29 2012-01-01 Univ Nat Central Nano/micro-structure and fabrication method thereof
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN102543682A (zh) * 2012-02-17 2012-07-04 上海先进半导体制造股份有限公司 多级深台阶的形成方法
CN102602881B (zh) 2012-04-01 2014-04-09 杭州士兰集成电路有限公司 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
CN102642806A (zh) * 2012-04-28 2012-08-22 上海先进半导体制造股份有限公司 半导体多级台阶结构的制作方法
HK1199605A2 (zh) * 2014-04-23 2015-07-03 Master Dynamic Ltd 製造微型元件的方法,並且通過這種方法形成組件
CN104445051A (zh) * 2014-12-02 2015-03-25 中国科学院半导体研究所 在衬底上制备多级台阶的方法
CN106032265A (zh) * 2015-03-12 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106032268A (zh) * 2015-03-20 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
JP6759004B2 (ja) 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
CN107546114B (zh) * 2017-09-07 2020-01-03 中国工程物理研究院电子工程研究所 一种SiC高压功率器件结终端的制备方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
CN109956446A (zh) * 2019-03-08 2019-07-02 武汉耐普登科技有限公司 一种台阶结构及其制造方法
US11220742B2 (en) * 2019-03-22 2022-01-11 International Business Machines Corporation Low temperature lift-off patterning for glassy carbon films
CN110112079B (zh) * 2019-04-29 2021-06-15 中国电子科技集团公司第十三研究所 台阶样块的刻蚀工艺参数评价方法
CN110329985B (zh) * 2019-06-18 2022-02-15 长沙新材料产业研究院有限公司 一种金刚石表面复杂结构及其制备方法
CN111099554A (zh) * 2019-11-29 2020-05-05 杭州臻镭微波技术有限公司 一种微***模组中硅空腔下tsv地互联孔结构的制作方法
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111071986B (zh) * 2019-12-30 2023-05-16 北京航空航天大学 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
CN111204704B (zh) * 2020-01-14 2023-09-19 无锡韦感半导体有限公司 一种台阶结构的制造方法
KR102125712B1 (ko) 2020-04-07 2020-06-23 황인 습식 에칭을 이용한 다단형 기판의 제조방법
JP7045428B2 (ja) * 2020-09-02 2022-03-31 東京エレクトロン株式会社 被処理体を処理する方法
CN112758888B (zh) * 2021-02-20 2022-12-27 北京航天控制仪器研究所 一种带有硅通孔的硅mems微结构的加工工艺
CN116344437B (zh) * 2023-04-13 2023-10-20 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172336A (ja) * 1985-01-25 1986-08-04 Mitsubishi Electric Corp 半導体装置電極開口部の形成方法
EP0570609B1 (de) * 1992-05-20 1999-11-03 International Business Machines Corporation Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3415335B2 (ja) 1995-08-11 2003-06-09 大日本印刷株式会社 多段エッチング型基板の製造方法
JP3352895B2 (ja) * 1996-12-25 2002-12-03 株式会社東芝 半導体集積回路、半導体集積回路の設計方法および製造方法
KR100751826B1 (ko) * 1998-03-20 2007-08-23 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP4094174B2 (ja) * 1999-06-04 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
US6242344B1 (en) * 2000-02-07 2001-06-05 Institute Of Microelectronics Tri-layer resist method for dual damascene process
JP3669681B2 (ja) * 2000-03-31 2005-07-13 株式会社東芝 半導体装置の製造方法
JP4477750B2 (ja) * 2000-06-26 2010-06-09 東京エレクトロン株式会社 エッチング方法
JP2003282704A (ja) * 2002-03-26 2003-10-03 Nec Electronics Corp デュアルダマシンによる半導体装置の製造方法
JP2004106199A (ja) * 2002-09-13 2004-04-08 Hitachi Koki Co Ltd インクジェットヘッドのノズル形成方法
JP4104426B2 (ja) * 2002-10-30 2008-06-18 富士通株式会社 半導体装置の製造方法
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
JP4399310B2 (ja) 2004-04-13 2010-01-13 株式会社アルバック ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
EP1948852B1 (en) * 2005-11-18 2018-08-29 Luxembourg Institute of Science and Technology (LIST) Master electrode and method of forming the master electrode

Also Published As

Publication number Publication date
US20110089141A1 (en) 2011-04-21
KR20110028506A (ko) 2011-03-18
JPWO2009154173A1 (ja) 2011-12-01
EP2306498A1 (en) 2011-04-06
WO2009154173A1 (ja) 2009-12-23
CN102067289A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
TW201003782A (en) Method for manufacturing multistep substrate
Chang et al. Etching submicrometer trenches by using the Bosch process and its application to the fabrication of antireflection structures
TW200806567A (en) Method of deep etching
JP2012178378A (ja) 半導体装置の製造方法
JP2011161915A (ja) シリコン基板の加工方法
CN104465369B (zh) 锗的刻蚀方法
KR102251149B1 (ko) 반도체 구조물을 제조하는 방법
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
JP2009004703A (ja) 半導体装置の製造方法
TWI300593B (en) Method of segmenting wafer
TWI452625B (zh) Manufacturing method of semiconductor device
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
Dowling et al. Multilayer etch masks for 3-dimensional fabrication of robust silicon carbide microstructures
CN111099555B (zh) 一种适用于圆片级真空封装的玻璃腔体制造方法
JP7146572B2 (ja) 基板の成膜方法、及び液体吐出ヘッドの製造方法
EP1719159A2 (en) Polymer via etching process
JP2015133472A (ja) 異方性及び等方性エッチングを使用することによる基板上のサーモパイル・ピクセルの解放のためのcmos集積方法
CN104934293B (zh) 一种金属层图形化方法
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
US7205243B2 (en) Process for producing a mask on a substrate
CN117092881B (zh) 一种纳米压印母版的制备方法
JP2002004034A (ja) 蒸着用マスクおよびその製造方法
US6653121B2 (en) Roughened and oxidized well chips and method of making same
JP2011091127A (ja) Si基板加工方法