JPS61172336A - 半導体装置電極開口部の形成方法 - Google Patents
半導体装置電極開口部の形成方法Info
- Publication number
- JPS61172336A JPS61172336A JP1302485A JP1302485A JPS61172336A JP S61172336 A JPS61172336 A JP S61172336A JP 1302485 A JP1302485 A JP 1302485A JP 1302485 A JP1302485 A JP 1302485A JP S61172336 A JPS61172336 A JP S61172336A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- electrode
- electrode opening
- step difference
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title claims 2
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置電極開口部の形成方法に関し、特
にＬＳＩ（Ｌａｒｇｅ ５ｃａｌｅ Ｉｎｔｅｇｒａｔ
ｉｏｎ−大規模集積回路）において、電極開口部を微細
かつ平坦に形成するための方法に係るものである。
にＬＳＩ（Ｌａｒｇｅ ５ｃａｌｅ Ｉｎｔｅｇｒａｔ
ｉｏｎ−大規模集積回路）において、電極開口部を微細
かつ平坦に形成するための方法に係るものである。
従来例によるこの種、のＬＳＩにおける電極開口部の形
成方法を、第２図（Ａ）ないしくＤ）に工程順。
成方法を、第２図（Ａ）ないしくＤ）に工程順。
かつ模式的に示しである。
すなわち、この従来例方法においては、まず同図（Ａ）
に示すように、シリコン半導体基板１上に絶縁酸化膜２
を形成させ、かつ同絶縁酸化膜２上にフォトレジスト膜
３をパターニング被覆させ、ついで同図ＣＢ）に示すよ
うに、このフォトレジスト膜３をマスクとする選択的エ
ツチングにより、電極開口部４を開口させ、また同図（
Ｃ）に示すように、フォトレジスト膜３を除去したのち
、同図（Ｄ）に示すように、アルミニウムなどの電極、
配線金属層５を形成して、図示しない素子間の電気的接
続をなすのである。
に示すように、シリコン半導体基板１上に絶縁酸化膜２
を形成させ、かつ同絶縁酸化膜２上にフォトレジスト膜
３をパターニング被覆させ、ついで同図ＣＢ）に示すよ
うに、このフォトレジスト膜３をマスクとする選択的エ
ツチングにより、電極開口部４を開口させ、また同図（
Ｃ）に示すように、フォトレジスト膜３を除去したのち
、同図（Ｄ）に示すように、アルミニウムなどの電極、
配線金属層５を形成して、図示しない素子間の電気的接
続をなすのである。
こ−で一般的にこの種のＬＳＩにおいては、集積密度向
上の目的で、パターンの可及的微細化が要求されてきて
おり、このため製造時のエツチング操作についても、従
来の湿式エツチングから、被エツチング層となる下地を
７オトレジストとはＣ同形にエツチングし得るところの
９すなわちサイドエツチング量の少ない反応性エツチン
グとか、イオンエツチングなどの乾式エツチングが利用
されるようになってきている。
上の目的で、パターンの可及的微細化が要求されてきて
おり、このため製造時のエツチング操作についても、従
来の湿式エツチングから、被エツチング層となる下地を
７オトレジストとはＣ同形にエツチングし得るところの
９すなわちサイドエツチング量の少ない反応性エツチン
グとか、イオンエツチングなどの乾式エツチングが利用
されるようになってきている。
しかしながら一方、この乾式エツチングにおいては、サ
イドエツチング量が少ない反面、エツチング部分、殊に
こ〜では電極開口部の断面形状が急峻な段差部になって
、同部分に前記の電極、配線金属層５を形成した場合に
は、第２図（Ｄ）に見られる通り、この段差部で電極、
配線材料に“くびれ部分”を生じて、接続不良、断線な
どを誘起し易いという問題点を有するものであった。
イドエツチング量が少ない反面、エツチング部分、殊に
こ〜では電極開口部の断面形状が急峻な段差部になって
、同部分に前記の電極、配線金属層５を形成した場合に
は、第２図（Ｄ）に見られる通り、この段差部で電極、
配線材料に“くびれ部分”を生じて、接続不良、断線な
どを誘起し易いという問題点を有するものであった。
この発明は従来例方法のこのような問題点に鑑み、電極
開口部における段差部の急峻さを緩和して、電極、配線
金属層の接続不良、断線などを解消し得るようにした半
導体装置電極開口部の形成方法を提供することを目的と
している。
開口部における段差部の急峻さを緩和して、電極、配線
金属層の接続不良、断線などを解消し得るようにした半
導体装置電極開口部の形成方法を提供することを目的と
している。
前記目的を達成するために、この発明方法は、電極開口
部を断面階段状段差部を有する形状に形成させるように
したものである。
部を断面階段状段差部を有する形状に形成させるように
したものである。
従ってこの発明方法においては、電極開口部を断面階段
状に段差形成させるために、段差部での落差が大幅に緩
和されて、同開口部の微細かつ平坦化を達成できる。
状に段差形成させるために、段差部での落差が大幅に緩
和されて、同開口部の微細かつ平坦化を達成できる。
以下この発明に係る半導体装置電極開口部の形成方法の
一実施例につき、第１図（Ａ）ないしくＧ）を参照して
詳綱に説明する。
一実施例につき、第１図（Ａ）ないしくＧ）を参照して
詳綱に説明する。
第１Ａ（Ａ）ないしくＧ）はこの実施例方法を工程順に
示すそれぞれ断面図であり、この実施例方法においては
、まず同図（Ａ）に示すように、シリコン半導体基板１
１上に絶縁酸化膜１２を形成させ、かつ同絶縁酸化膜１
２上に第１の２オドレジスト膜１３を、後述する電極開
口部に相当する寸法ａの開口を形成してパターニング被
覆させ、また同図（Ｂ）に示すように、この第１のフォ
トレジスト膜１３上に第２のフォトレジスト膜１４を、
今度は電極開口部よりも大きい寸法すの開口を形成して
パターニング被覆させる。つまり開口部分が階段状にな
るように２層のフォトレジスト膜１３．１４を形成させ
る。こ〜で、これらの各フォトレジスト膜１３．１４は
同一材料、異なる材料の如何を問わない。
示すそれぞれ断面図であり、この実施例方法においては
、まず同図（Ａ）に示すように、シリコン半導体基板１
１上に絶縁酸化膜１２を形成させ、かつ同絶縁酸化膜１
２上に第１の２オドレジスト膜１３を、後述する電極開
口部に相当する寸法ａの開口を形成してパターニング被
覆させ、また同図（Ｂ）に示すように、この第１のフォ
トレジスト膜１３上に第２のフォトレジスト膜１４を、
今度は電極開口部よりも大きい寸法すの開口を形成して
パターニング被覆させる。つまり開口部分が階段状にな
るように２層のフォトレジスト膜１３．１４を形成させ
る。こ〜で、これらの各フォトレジスト膜１３．１４は
同一材料、異なる材料の如何を問わない。
ついで同図（Ｃ）に示すように、これらの各フォトレジ
ストｌｌｉ！ １Ｌ１４をエラ手ングマス／ＦＪ−１、
で例えばＣＦ、＋Ｈ２ガスを用いた反応性イオンエツチ
ングにより、前記絶縁酸化膜１２を選択的にエツチング
して、前記第１のフォトレジスト膜１３の開口寸法ｄに
一致、換言すると所定大きさの電極開口部１５を開口さ
せ、続いて同図（Ｄ）に示すように、例えば０２ガスに
よりこれらの各フォトレジスト膜１３．１４をエツチン
グして、ｉｔの７オトレジスト膜１３の露出部分を除去
し、これらの両膜１３．１４の階段状の段差をなくして
、開口の大きさを寸法すに統一させ、電極開口部１５に
絶縁酸化膜１２の一部を露出させる。
ストｌｌｉ！ １Ｌ１４をエラ手ングマス／ＦＪ−１、
で例えばＣＦ、＋Ｈ２ガスを用いた反応性イオンエツチ
ングにより、前記絶縁酸化膜１２を選択的にエツチング
して、前記第１のフォトレジスト膜１３の開口寸法ｄに
一致、換言すると所定大きさの電極開口部１５を開口さ
せ、続いて同図（Ｄ）に示すように、例えば０２ガスに
よりこれらの各フォトレジスト膜１３．１４をエツチン
グして、ｉｔの７オトレジスト膜１３の露出部分を除去
し、これらの両膜１３．１４の階段状の段差をなくして
、開口の大きさを寸法すに統一させ、電極開口部１５に
絶縁酸化膜１２の一部を露出させる。
次に同図（Ｅ）に示すように、再度、 ＣＦ４＋Ｈ２
ガスを用いた反応性イオンエツチングにより、前記電極
開口部１５の露出された絶縁酸化膜１２を部分的かつ選
択的にエツチングして、この電極開口部１５に前記開口
寸法すに一致する階段状の段差開口部１５ａを形成させ
、さらに同図（Ｆ）に示すように、再度、０２ガスによ
りこれらの残された各フォトレジスト膜１３．１４をす
べてエツチング除去し、このようにして平坦化された断
面階段状の段差部１５ａをもつ電極開口部１５に対し、
同図（Ｇ）に示すように、アルミニウムなどの電極、配
線金属層１６を形成して、図示しない素子間の電気的接
続をなすのである。
ガスを用いた反応性イオンエツチングにより、前記電極
開口部１５の露出された絶縁酸化膜１２を部分的かつ選
択的にエツチングして、この電極開口部１５に前記開口
寸法すに一致する階段状の段差開口部１５ａを形成させ
、さらに同図（Ｆ）に示すように、再度、０２ガスによ
りこれらの残された各フォトレジスト膜１３．１４をす
べてエツチング除去し、このようにして平坦化された断
面階段状の段差部１５ａをもつ電極開口部１５に対し、
同図（Ｇ）に示すように、アルミニウムなどの電極、配
線金属層１６を形成して、図示しない素子間の電気的接
続をなすのである。
すなわち、この実施例方法においては、電極開口部を階
段状に段差形成させるために、段差部での落差が大幅に
緩和されることになる。
段状に段差形成させるために、段差部での落差が大幅に
緩和されることになる。
なお、前記実施例方法においては、エツチングマスクと
してフォトレジストを用いているが、その他、電子線レ
ジスト、Ｘ線レジスト、イオンビームレジストなどであ
ってもよく、また絶縁膜としても、酸化膜以外のアルミ
ナ膜、窒化膜などを用いることができ、さらに電極、配
線金属層についても、アルミニウムのほかにＡｕ、Ｔｉ
Ｗなどの任意の金属であってよい、そしてまた前記実施
例方法の場合には、エツチングマスクを２層に設けて、
電極開口部を２段の階段状に段差形成させているが、よ
り以上複数段の階段状に段差形成させてもよいことは勿
論である。
してフォトレジストを用いているが、その他、電子線レ
ジスト、Ｘ線レジスト、イオンビームレジストなどであ
ってもよく、また絶縁膜としても、酸化膜以外のアルミ
ナ膜、窒化膜などを用いることができ、さらに電極、配
線金属層についても、アルミニウムのほかにＡｕ、Ｔｉ
Ｗなどの任意の金属であってよい、そしてまた前記実施
例方法の場合には、エツチングマスクを２層に設けて、
電極開口部を２段の階段状に段差形成させているが、よ
り以上複数段の階段状に段差形成させてもよいことは勿
論である。
以上詳述したようにこの発明方法によれば、電極開口部
を複数段の階段状に段差形成させるようにしたから、段
差部での落差が大幅に緩和されることになって、この電
極開口部の微細かつ平坦化が容易に達成され、このため
電極開口部に、その後形成される電極、配線金属層に、
従来のような“くびれ部分”などを生ずる慣れがなく、
従って電極、配線の接続不良、断線などを効果的に防止
できるものである。
を複数段の階段状に段差形成させるようにしたから、段
差部での落差が大幅に緩和されることになって、この電
極開口部の微細かつ平坦化が容易に達成され、このため
電極開口部に、その後形成される電極、配線金属層に、
従来のような“くびれ部分”などを生ずる慣れがなく、
従って電極、配線の接続不良、断線などを効果的に防止
できるものである。
第１図（Ａ）ないしくＧ）はこの発明に係る電極開口部
の形成方法の一実施例を工程順に示すそれぞれ断面図で
あり、また第２図（Ａ）ないしくＤ）は同上従来例方法
を工程順に示すそれぞれ断面図である。 １１・・・・半導体基板、１２・・・・酸化絶縁膜、１
３および１４・・・・第１および第２の７オトレジスト
ｌ！Ｉ（第１および第２のエツチングマスク）、１５・
・・・電極開口部、１５ａ・・・・電極開口部の階段状
の段差開口部、ＩＢ・・・・電極、配線金属層。 ｗｉ１図 （Ａ） （Ｃ） １ｃ； （Ｅ） 第１図 （Ｆ） ＣＧ） ｔａ ２ 図 （Ａ） ＣＢ） （Ｃ） ム 手続補正書（自発）
の形成方法の一実施例を工程順に示すそれぞれ断面図で
あり、また第２図（Ａ）ないしくＤ）は同上従来例方法
を工程順に示すそれぞれ断面図である。 １１・・・・半導体基板、１２・・・・酸化絶縁膜、１
３および１４・・・・第１および第２の７オトレジスト
ｌ！Ｉ（第１および第２のエツチングマスク）、１５・
・・・電極開口部、１５ａ・・・・電極開口部の階段状
の段差開口部、ＩＢ・・・・電極、配線金属層。 ｗｉ１図 （Ａ） （Ｃ） １ｃ； （Ｅ） 第１図 （Ｆ） ＣＧ） ｔａ ２ 図 （Ａ） ＣＢ） （Ｃ） ム 手続補正書（自発）
Claims (2)
- （１）半導体基板上に形成される絶縁膜に選択的に電極
開口部をエッチング開口させ、この電極開口部に電極、
配線金属層を形成させるようにした半導体装置の製造方
法において、前記電極開口部を少なくとも複数段の階段
状段差部を有する断面形状に形成する工程を含むことを
特徴とする半導体装置電極開口部の形成方法。 - （２）半導体基板の絶縁膜上に、第１のエッチングマス
クを所定開口寸法のパターンで、またこの第１のエッチ
ングマスク上に、第２のエッチングマスクをこれよりも
大きい開口寸法のパターンでそれぞれに形成させ、つい
でこれらの各マスクを利用し、前記絶縁膜を選択的にエ
ッチングして所定寸法の電極開口部を形成させ、続いて
前記第１のエッチングマスクの開口パターンを、第２の
エッチングマスクの開口パターンに一致するまでエッチ
ング除去して、前記電極開口部に絶縁膜の一部を露出さ
せ、さらにこれらの各マスクを利用し、前記露出された
絶縁膜部分を、部分的かつ選択的にエッチング除去して
、前記電極開口部を断面階段状の段差部に形成すること
を特徴とする特許請求の範囲第１項の半導体装置電極開
口部の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302485A JPS61172336A (ja) | 1985-01-25 | 1985-01-25 | 半導体装置電極開口部の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302485A JPS61172336A (ja) | 1985-01-25 | 1985-01-25 | 半導体装置電極開口部の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61172336A true JPS61172336A (ja) | 1986-08-04 |
Family
ID=11821568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302485A Pending JPS61172336A (ja) | 1985-01-25 | 1985-01-25 | 半導体装置電極開口部の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61172336A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208833A (ja) * | 1985-03-13 | 1986-09-17 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPH0637065A (ja) * | 1992-05-20 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | 基板中に多段構造を作製する方法 |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| JP2013207006A (ja) * | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
-
1985
- 1985-01-25 JP JP1302485A patent/JPS61172336A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208833A (ja) * | 1985-03-13 | 1986-09-17 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPH0637065A (ja) * | 1992-05-20 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | 基板中に多段構造を作製する方法 |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| JP2013207006A (ja) * | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JP2769332B2 (ja) | 電気的にプログラム可能な集積回路の製法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPH0453131A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH01144651A (ja) | 半導体装置の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPS6260237A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| KR20020002934A (ko) | 반도체 소자의 제조 방법 | |
| JPH0223029B2 (ja) | ||
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH10112498A (ja) | 半導体装置のパターン形成方法 |