CN106032265A - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106032265A CN106032265A CN201510107693.9A CN201510107693A CN106032265A CN 106032265 A CN106032265 A CN 106032265A CN 201510107693 A CN201510107693 A CN 201510107693A CN 106032265 A CN106032265 A CN 106032265A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- wafer
- groove
- semiconductor device
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1:提供晶圆,在所述晶圆上形成有具有第一开口的光刻胶层;步骤S2:对所述光刻胶层进行后烘,以固化所述光刻胶层;步骤S3:在所述光刻胶层和所述第一开口表面上贴敷感光性的膜层材料,步骤S4:对所述膜层材料曝光、显影,以在所述第一开口底部的所述膜层材料上形成第二开口;步骤S5:以所述光刻胶层和所述膜层材料为掩膜蚀刻所述晶圆,以在所述晶圆中形成深度不同的凹槽和台阶形结构。本发明中所述该方法充分利用了多次光刻工艺,将原来需要多次刻蚀才能实现的结构,减少到了一次刻蚀。本发明所述方法大大简化了现有工艺流程,不增加光罩。具有成本低、实施性强等优点。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着对高容量的半导体存储装置需求的日益增加,半导体存储装置的集成密度受到人们的关注,为了增加半导体存储装置的集成密度,现有技术中采用了许多不同的方法,例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元。
在电子消费领域,多功能设备越来越受到消费者的喜爱,相比于功能简单的设备,多功能设备制作过程将更加复杂,比如需要在电路版上集成多个不同功能的芯片,因而出现了3D集成电路(integrated circuit,IC)技术。
其中,微电子机械***(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势,至今已经开发出多种不同的传感器,例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
在MEMS器件常会用到多层台阶结构(如图1右侧图形所示)。现有的多层台阶形成方法常采用“涂胶-光刻-刻蚀……-……涂胶-光刻-刻蚀-…”的方法。这样,有几层台阶,就需要做几个这样的循环(loop),如图2所示。
此外,由于从第二次光刻开始,都是在有形貌的台阶上涂胶,因此在图案(pattern)角落的地方总会不可避免的出现光刻胶堆积变厚。这就使得该位置的光刻胶既难完全曝光,也难以完全显影。进而使后续工艺受到影响。
因此需要对目前所述半导体器件的制备方法作进一步的改进,以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题,提供了一种半导体器件的制备方法,包括:
步骤S1:提供晶圆,在所述晶圆上形成有具有第一开口的光刻胶层;
步骤S2:对所述光刻胶层进行后烘,以固化所述光刻胶层;
步骤S3:在所述光刻胶层和所述第一开口表面上贴敷感光性的膜层材料,
步骤S4:对所述膜层材料曝光、显影,以在所述第一开口底部的所述膜层材料上形成第二开口;
步骤S5:以所述光刻胶层和所述膜层材料为掩膜蚀刻所述晶圆,以在所述晶圆中形成深度不同的凹槽和台阶形结构。
可选地,所述步骤S1包括:
步骤S11:提供晶圆并在所述晶圆上形成光刻胶层;
步骤S12:对所述刻胶层进行曝光显影,以形成所述第一开口。
可选地,在所述步骤S3中选用真空贴膜方法贴敷所述膜层材料。
可选地,在所述步骤S5中,以所述光刻胶层和所述膜层材料为掩膜蚀刻所述晶圆,以分别在所述晶圆中形成中第一凹槽和第二凹槽,其中所述第一凹槽的尺寸大于所述第二凹槽的尺寸,所述第一凹槽的深度小于所述第二凹槽的深度。
可选地,在所述步骤S4之后还进一步包括后烘的步骤。
可选地,在所述步骤S5之后,所述方法还进一步去除所述光刻胶层的步骤。
本发明还提供了一种基于上述方法制备得到的半导体器件。
本发明还提供了一种电子装置,包括上述的半导体器件。
本发明为了解决现有技术中存在的问题,提供了一种利用两次(多次)光刻实现3D光刻胶形貌的方法。首先,在晶圆上旋涂光刻胶,其光刻胶厚度应根据刻蚀工艺要求,选择合适的厚度,对光刻胶进行曝光、显影,并对其加热后烘,使光刻胶变坚固。然后利用真空贴膜技术,在之前形成的图形上贴敷一层具有感光性的膜层材料,该膜层材料的厚度可根据刻蚀要求具体选择。对上层的感光膜层材料进行曝光,显影,使其形成图形。通过两层光刻胶形成了具有3D结构的光刻胶图形。最后,将光刻胶图形刻蚀传递到晶圆上。
本发明中所述该方法充分利用了多次光刻工艺,利用光刻胶上形成了具有3D结构的图形,将原来需要多次刻蚀才能实现的结构,减少到了一次刻蚀。本发明所述方法大大简化了现有工艺流程,不增加光罩。具有成本低、实施性强等优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1a-1f为现有技术中半导体器件制备的过程示意图;
图2为现有技术中所述半导体器件的制备工艺流程图;
图3a-3f为本发明一具体实施方式中所述半导体器件制备的过程示意图;
图4为本发明一具体实施方式中所述半导体器件的制备工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
在半导体器件的制备过程中常会用到多层台阶结构,如图1f所示。下面结合附图1a-1f对台阶形结构的制备方法进行说明。
首先,如图1a所示,提供半导体衬底101,在所述半导体衬底101上形成光刻胶层102,然后对所述光刻胶层102进行曝光显影,以在所述光刻胶层中形成开口,如图1b所示;以所述光刻胶层为掩膜蚀刻所述半导体衬底以在所述半导体衬底中第一凹槽,如图1c,接着,沉积第二光刻胶层103以填充所述凹槽并覆盖所述半导体衬底101,如图1d所示,由于在所述半导体衬底中形成有凹槽,其具有台阶形结构,因此从第二次光刻开始,都是在有形貌的台阶上涂胶,因此在图案(pattern)角落的地方总会不可避免的出现光刻胶堆积变厚。这就使得该位置的光刻胶既难完全曝光,也难以完全显影。进而使后续工艺受到影响。接着图案化所述第二光刻胶层103,以形成开口图案,如图1e所示,最后以所述第二光刻胶层为掩膜蚀刻所述半导体衬底,以在所述凹槽中形成第二凹槽,进而形成多个台阶形结构,如图1f所示。
所述方法在制备过程中在图案(pattern)角落的地方光刻胶既难完全曝光,也难以完全显影,进而使后续工艺受到影响。因此需要对目前所述半导体器件的制备方法作进一步的改进,以便消除上述问题。
实施例1
为了解决现有技术中存在的问题,本发明提供了一种半导体器件的制备方法,下面结合附图3a-3f对所述方法做进一步的说明。
首先,执行步骤201,提供晶圆301,所述晶圆301上形成有光刻胶层302。
具体地,在本发明中形成的半导体器件可以为传感器,例如压力传感器、加速度传感器等,或者MEMS麦克风,或其他种类半导体器件,并不局限于某一种。
如图3a所示,其中所述MEMS晶圆301可以选用硅、多晶硅或者SiGe等半导体材料,并不局限于某一种。
其中,所述光刻胶层302可以选用常规的光刻胶,或者也可以选用对特定波长感光的光刻胶。其光刻胶厚度应根据光刻及后续刻蚀工艺要求,选择合适的厚度。
在该步骤中可以通过旋转涂覆的方法形成所述光刻胶层。
在该步骤中还包括根据第一光刻胶层特性要求完成前烘,所述前烘的步骤和参数可以选用本领域常用步骤和方法。
执行步骤202,对所述光刻胶层302进行曝光、显影,以在所述光刻胶层中形成第一开口。
具体地,如图3b所示,在该步骤中选用一定波长光源在光罩的作用下对所述光刻胶层302曝光,例如在该步骤中选用波长为365nm的光源对所述光刻胶层曝光。
在该步骤中,调节光刻条件,使得最佳胶面位于光刻胶层302的上表面。
其中,所述第一开口的尺寸并不局限于某一数值范围。
执行步骤203,对所述光刻胶层302进行后烘,以固化所述光刻胶层,同时也可使光刻胶失去光活性。
具体地,如图3c所示,在该步骤中对所述光刻胶层加热后烘,使光刻胶变坚固,所述后烘温度为120-160℃,时间为30-60分钟。
在该步骤中提高所述光刻胶层硬度的同时,使光刻胶失去光活性,以避免在后续的曝光显影中受到影响。
执行步骤204,在所述光刻胶层302上和所述第一开口的表面贴敷感光性的膜层材料303。
具体地,如图3d所示,利用真空贴膜技术,在步骤204所获结构上贴敷一层具有感光性的膜层材303,该膜层材料303的厚度可根据刻蚀要求具体选择。
执行步骤205,对所述膜层材料303曝光、显影,以在所述第一开口底部的所述膜层材料303上形成第二开口。
具体地,如图3e所示,对步骤204所获的结构进行曝光、显影,即可获得具有3D结构的光刻胶图形。
其中,所述曝光显影方法可以选用本领常用的方法,并不局限于某一种,在此不再赘述。
可选地,所述第二开口位于所述第一开口中,所述第二开口的尺寸小于所述第一开口的尺寸。
执行步骤206,在所述步骤204之后还进一步包括后烘的步骤,使光刻胶满足刻蚀工艺要求。
可选地,所述后烘温度为120-160℃,时间为30-60分钟。
执行步骤207,以所述光刻胶层302和所述膜层材料303为掩膜蚀刻所述晶圆,以在所述晶圆中形成深度不同的凹槽和台阶形结构。
如图3f所示,以步骤206所获的结构进行刻蚀传递,即可在晶圆上获得目标图形结构。具体地,以所述光刻胶层302和所述膜层材料303为掩膜蚀刻所述晶圆,以在所述晶圆中形成中第一凹槽和第二凹槽,其中所述第一凹槽的尺寸大于所述第二凹槽的尺寸,所述第一凹槽的深度小于所述第二凹槽的深度。
执行步骤208,所述方法还进一步去除所述光刻胶层302的步骤。
具体地去除方法可以为灰化法或者其他常用的方法,在此不再赘述。
至此,完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后,还可以包括其他相关步骤,此处不再赘述。并且,除了上述步骤之外,本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤,这些步骤均可以通过现有技术中的各种工艺来实现,此处不再赘述。
本发明为了解决现有技术中存在的问题,提供了一种利用两次(多次)光刻实现3D光刻胶形貌的方法。首先,在晶圆上旋涂光刻胶,其光刻胶厚度应根据刻蚀工艺要求,选择合适的厚度,对光刻胶进行曝光、显影,并对其加热后烘,使光刻胶变坚固。然后利用真空贴膜技术,在之前形成的图形上贴敷一层具有感光性的膜层材料,该膜层材料的厚度可根据刻蚀要求具体选择。对上层的感光膜层材料进行曝光,显影,使其形成图形。通过两层光刻胶形成了具有3D结构的光刻胶图形。最后,将光刻胶图形刻蚀传递到晶圆上。
本发明中所述该方法充分利用了多次光刻工艺,利用光刻胶上形成了具有3D结构的图形,将原来需要多次刻蚀才能实现的结构,减少到了一次刻蚀。本发明所述方法大大简化了现有工艺流程,不增加光罩。具有成本低、实施性强等优点。
图4为本发明一具体实施方式中所述半导体器件的制备工艺流程图,包括:
(1)在wafer上旋涂光刻胶,其光刻胶厚度应根据光刻及后续刻蚀工艺要求,选择合适的厚度;
(2)对步骤(1)所获的结构上进行曝光、显影,并对其加热后烘,使光刻胶变坚固,同时也可使光刻胶失去光活性;
(3)利用真空贴膜技术,在步骤(2)所获结构上贴敷一层具有感光性的膜层材料,该膜层材料的厚度可根据刻蚀要求具体选择。
(4)对步骤(3)所获的结构进行曝光,显影,即可获得具有3D结构的光刻胶图形。
(5)对步骤(4)所获的结构进行后烘,使光刻胶满足刻蚀工艺要求。
(6)对步骤(5)所获的结构进行刻蚀传递,即可在wafer上获得目标图形结构。
实施例2
本发明还提供了一种半导体器件,所述半导体器件通过实施例1所述方法制备得到,在所述半导体器件中所述台阶形结构更加可控,而且更加符合设计图案的要求,解决了现有技术中所述台阶形结构不可控的问题,进一步提高了半导体器件的性能和良率。此外,还大大简化了现有工艺流程,不增加光罩。具有成本低、实施性强等优点。
实施例3
本发明还提供了一种电子装置,包括实施例2所述的半导体器件。其中,半导体器件为实施例2所述的半导体器件,或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置,由于使用了上述的半导体器件,因而具有更好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件的制备方法,包括:
步骤S1:提供晶圆,在所述晶圆上形成有具有第一开口的光刻胶层;
步骤S2:对所述光刻胶层进行后烘,以固化所述光刻胶层;
步骤S3:在所述光刻胶层和所述第一开口表面上贴敷感光性的膜层材料,
步骤S4:对所述膜层材料曝光、显影,以在所述第一开口底部的所述膜层材料上形成第二开口;
步骤S5:以所述光刻胶层和所述膜层材料为掩膜蚀刻所述晶圆,以在所述晶圆中形成深度不同的凹槽和台阶形结构。
2.根据权利要求1所述的方法,其特征在于,所述步骤S1包括:
步骤S11:提供晶圆并在所述晶圆上形成光刻胶层;
步骤S12:对所述刻胶层进行曝光显影,以形成所述第一开口。
3.根据权利要求1所述的方法,其特征在于,在所述步骤S3中选用真空贴膜方法贴敷所述膜层材料。
4.根据权利要求1所述的方法,其特征在于,在所述步骤S5中,以所述光刻胶层和所述膜层材料为掩膜蚀刻所述晶圆,以分别在所述晶圆中形成中第一凹槽和第二凹槽,其中所述第一凹槽的尺寸大于所述第二凹槽的尺寸,所述第一凹槽的深度小于所述第二凹槽的深度。
5.根据权利要求1所述的方法,其特征在于,在所述步骤S4之后还进一步包括后烘的步骤。
6.根据权利要求1所述的方法,其特征在于,在所述步骤S5之后,所述方法还进一步去除所述光刻胶层的步骤。
7.一种基于权利要求1至6之一所述方法制备得到的半导体器件。
8.一种电子装置,包括权利要求7所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510107693.9A CN106032265A (zh) | 2015-03-12 | 2015-03-12 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510107693.9A CN106032265A (zh) | 2015-03-12 | 2015-03-12 | 一种半导体器件及其制备方法、电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106032265A true CN106032265A (zh) | 2016-10-19 |
Family
ID=57149826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510107693.9A Pending CN106032265A (zh) | 2015-03-12 | 2015-03-12 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106032265A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635337A (en) * | 1992-05-20 | 1997-06-03 | International Business Machines | Method for producing a multi-step structure in a substrate |
CN101055421A (zh) * | 2006-04-12 | 2007-10-17 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
CN101903998A (zh) * | 2007-12-19 | 2010-12-01 | 飞兆半导体公司 | 用于形成具有宽上部和窄下部的沟道的方法 |
CN102067289A (zh) * | 2008-06-17 | 2011-05-18 | 株式会社爱发科 | 多段型衬底的制造方法 |
CN102299097A (zh) * | 2010-06-28 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种金属连线刻蚀方法 |
-
2015
- 2015-03-12 CN CN201510107693.9A patent/CN106032265A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635337A (en) * | 1992-05-20 | 1997-06-03 | International Business Machines | Method for producing a multi-step structure in a substrate |
CN101055421A (zh) * | 2006-04-12 | 2007-10-17 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
CN101903998A (zh) * | 2007-12-19 | 2010-12-01 | 飞兆半导体公司 | 用于形成具有宽上部和窄下部的沟道的方法 |
CN102067289A (zh) * | 2008-06-17 | 2011-05-18 | 株式会社爱发科 | 多段型衬底的制造方法 |
CN102299097A (zh) * | 2010-06-28 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种金属连线刻蚀方法 |
Non-Patent Citations (2)
Title |
---|
吴松山、谢保忠: "《现代名牌商标装饰技术》", 30 April 1990, 四川科学技术出版社出版发行 * |
张汝京: "《纳米集成电路制造工艺》", 31 July 2014, 清华大学出版社 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7469401B2 (en) | Method for using partitioned masks to build a chip | |
JP2003045893A (ja) | 薄膜トランジスタの製造方法及び素子の形成方法 | |
CN104025256B (zh) | 双重图案化光刻技术 | |
CN107304038B (zh) | 一种mems器件及其制备方法、电子装置 | |
JP2015138971A (ja) | 埋め込み絶縁領域を備えた半導体基板上のサーモパイル・ピクセルの形成のためのcmos集積方法 | |
TW201104741A (en) | Discontinuous thin semiconductor wafer surface features | |
CN107533288A (zh) | 用于解耦合光致抗蚀剂的扩散和溶解性切换机制的手段 | |
CN106032265A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105584985B (zh) | 一种mems器件及其制备方法、电子装置 | |
CN106957044A (zh) | 一种mems器件及其制造方法和电子装置 | |
CN106904567B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105848075A (zh) | 一种mems器件及其制备方法、电子装置 | |
CN108083225A (zh) | 一种mems器件及其制备方法、电子装置 | |
CN105260052A (zh) | 盖板及其制作方法、显示装置及其制作方法 | |
CN105633014B (zh) | 具有套设在基层第一过孔上的第二过孔的层结构制备方法 | |
CN105439075B (zh) | 一种mems器件及其制备方法、电子装置 | |
CN108107683B (zh) | 具有高台阶结构的硅片表面光刻方法 | |
CN102437092A (zh) | 一种半导体通孔开设方法 | |
CN105565252B (zh) | 一种mems器件及其制备方法、电子装置 | |
CN100595921C (zh) | 耐高温单片集成微传感器***集成方法 | |
CN105988311A (zh) | 一种对准图形及其制作方法 | |
CN106185788A (zh) | 一种mems器件及其制备方法、电子装置 | |
CN107416761B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN106365109A (zh) | 一种mems器件及其制备方法、电子装置 | |
CN108550596A (zh) | 器件结构形成方法以及图像传感器形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161019 |