CN102642806A - 半导体多级台阶结构的制作方法 - Google Patents
半导体多级台阶结构的制作方法 Download PDFInfo
- Publication number
- CN102642806A CN102642806A CN2012101323379A CN201210132337A CN102642806A CN 102642806 A CN102642806 A CN 102642806A CN 2012101323379 A CN2012101323379 A CN 2012101323379A CN 201210132337 A CN201210132337 A CN 201210132337A CN 102642806 A CN102642806 A CN 102642806A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- substrate
- semiconductor
- ledge structure
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本发明提供了一种半导体多级台阶结构的制作方法，包括：提供基底；在所述基底上形成阻挡层；图案化所述阻挡层；以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面；去除图案化的阻挡层；形成第一保护层，所述第一保护层覆盖所述第一级台阶面及阶梯顶面；以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶；去除所述第一保护层。通过该制作方法，能够简单、可靠地形成半导体多级台阶结构，从而实现MEMS技术应用到光学领域。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体多级台阶结构的制作方法。
背景技术
光学是微电子机械***(Micro-Electro-Mechanical Systems，MEMS)技术应用最早且最为活跃的领域之一，典型的应用领域包括数字光投影、全彩色数字显示、可调光源及传感器、光纤光开关、自由空间通信等。
MEMS技术应用在光学领域有其特有的优势。由于光子几乎没有质量，并且施加在微结构上的力很小，而硅微加工所形成的器件只和这些光子有相互作用，所以它们在光学应用上非常合适。而且，光学MEMS的封装也相对简单，只要将光学MEMS部件密封在透光的外壳内保证它们不收粒子、气流、直接接触等环境因素的干扰即可。
当然，把MEMS技术应用到光学领域也面临一些挑战。例如在微机械部件上制备抛光平滑的镜面通常是比较困难的；相比于常规的半导体工艺，在光学领域中应用的半导体结构尺寸较大，不仅具有较大的尺寸，还具有较深和较多的台阶等特殊结构，因此，如何制作半导体多级台阶结构对现有的MEMS技术应用到光学领域提出了一定的挑战。
发明内容
本发明的目的在于提供一种半导体多级台阶结构的制作方法，以形成一种半导体多级台阶结构，从而实现MEMS技术应用到光学领域。
为此，本发明提供一种半导体多级台阶结构的制作方法，包括：
提供基底；
在所述基底上形成阻挡层；
图案化所述阻挡层；
以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面；
去除图案化的阻挡层；
形成第一保护层，所述第一保护层覆盖所述第一级台阶面及阶梯顶面；
以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶面；
去除所述第一保护层。
可选的，在所述的半导体多级台阶结构的制作方法中，在形成所述第二级台阶面的同时形成第二级台阶。
可选的，在所述的半导体多级台阶结构的制作方法中，去除所述第一保护层之后，还包括如下工艺步骤：
形成第二保护层，所述第二保护层覆盖所述阶梯顶面、第一级台阶面及第二级台阶面；
以所述第二保护层为掩膜，刻蚀所述基底，形成第二级台阶及第三级台阶面；
去除所述第二保护层。
可选的，在所述的半导体多级台阶结构的制作方法中，在形成所述第三级台阶面的同时形成第三级台阶。
可选的，在所述的半导体多级台阶结构的制作方法中，在去除所述第二保护层之后，还包括形成后续n级台阶的工艺步骤，n为自然数。
可选的，在所述的半导体多级台阶结构的制作方法中，以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶面的工艺包括如下工艺步骤：
以所述第一保护层为掩膜，利用各向同性刻蚀工艺刻蚀所述基底至第一级台阶面；
以所述第一保护层为掩膜，利用各向异性刻蚀工艺刻蚀所述基底以形成第一级台阶及第二级台阶面。
可选的，在所述的半导体多级台阶结构的制作方法中，所述阻挡层的材料包括二氧化硅、氮化硅中的一种或多种。
可选的，在所述的半导体多级台阶结构的制作方法中，所述第一保护层的材料包括二氧化硅、氮化硅、多晶硅中的一种或多种。
可选的，在所述的半导体多级台阶结构的制作方法中，所述第一级台阶面和阶梯顶面的高度差为1微米～100微米。
可选的，在所述的半导体多级台阶结构的制作方法中，所述第二级台阶面和第一级台阶面的高度差为1微米～100微米。
通过上述半导体多级台阶结构的制作方法，能够简单、可靠地形成半导体多级台阶结构，从而实现MEMS技术应用到光学领域。
附图说明
图1是本发明实施例一的半导体多级台阶结构的制作方法的流程示意图；
图2a～2h是本发明实施例一的半导体多级台阶结构的制作方法的剖面示意图；
图3是本发明实施例二的半导体多级台阶结构的制作方法的流程示意图；
图4a～4d是本发明实施例二的半导体多级台阶结构的制作方法的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的半导体多级台阶结构的制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图1，其为本发明实施例一的半导体多级台阶结构的制作方法的流程示意图。如图1所示，所述半导体多级台阶结构的制作方法包括：
S10：提供基底；
S11：在所述基底上形成阻挡层；
S12：图案化所述阻挡层；
S13：以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面；
S14：去除图案化的阻挡层；
S15：形成第一保护层，所述第一保护层覆盖所述第一级台阶面及阶梯顶面；
S16：以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶；
S17：去除所述第一保护层。
具体的，请参考图2a～2h，其为本发明实施例一的半导体多级台阶结构的制作方法的剖面示意图。
首先，如图2a所示，提供一基底20，所述基底20的材料可以为硅或者其他半导体材料，例如锗、锗硅等。
接着，如图2b所示，在所述基底20上形成阻挡层21，所述阻挡层21的材料为氧化物、氮化物或氮氧化物，例如二氧化硅或氮化硅等相对于基底20具有高刻蚀选择比的材料，所述阻挡层21可以为单层或多层结构。当所述阻挡层21为单层结构时，其可以仅通过二氧化硅或者氮化硅一种材料形成；当所述阻挡层21为多层结构时，其可以通过二氧化硅和氮化硅两种材料形成上下两层结构。
如图2c所示，图案化所述阻挡层21，在此，形成具有两个开口210的图案化阻挡层21’。具体的，可通过一道掩膜对所述阻挡层21进行光刻工艺，接着，对光刻后的阻挡层21进行灰化工艺，从而形成具有两个开口210的图案化阻挡层21’。
如图2d-1所示，以图案化的阻挡层21’为掩膜，刻蚀所述基底20，形成第一级台阶面a和阶梯顶面b。具体的，可通过干法刻蚀工艺在所述基底20中形成沟槽211，所述沟槽211的底面即为第一级台阶面a。优选的，所述第一级台阶面a和阶梯顶面b的高度差(即所述沟槽211的深度)为1微米～100微米。而所述沟槽211的宽度及深度可具体通过刻蚀工艺的时间、干刻刻蚀工艺的气体及剂量予以控制，此为现有工艺，在此不再赘述。
接着，如图2e所示，去除图案化的阻挡层21’，在本实施例中，可接着对图2e中所示的基底20进行清洗，以去除刻蚀工艺之后有可能残留下的一些杂质，从而提高产品的可靠性。
接着，如图2f-2所示，形成第一保护层22’，所述第一保护层22’覆盖所述第一级台阶面a及阶梯顶面b，即覆盖第二级台阶区域外的基底表面。在此，所述第一保护层22’的材料包括二氧化硅、氮化硅、多晶硅中的一种或多种。具体的，可通过如下工艺步骤形成所述第一保护层22’：
首先，如图2f-1所示，形成第一保护材料层22，所述第一保护材料层22覆盖所述基底20所露出的表面，包括第一级台阶面a、阶梯顶面b及位于所述第一级台阶面a一侧的、与所述阶梯顶面b相对的基底表面；
接着，如图2f-2所示，利用一道掩膜对所述第一保护材料层22进行光刻工艺，对光刻后的第一保护材料层22进行灰化工艺，从而形成第一保护层22’，所述第一保护层22’覆盖所述第一级台阶面a及阶梯顶面b。
接着，如图2g-1所示，以所述第一保护层22’为掩膜，刻蚀所述基底20，形成第一级台阶23及第二级台阶24。在此，通过刻蚀工艺同时形成了第一级台阶23及第二级台阶24，即在形成第二级台阶面c的同时，形成了第二级台阶24。其中，所述第二级台阶面c和第一级台阶面a的高度差为1微米～100微米。
最终，如图2h所示，去除所述第一保护层22’，从而便形成了一半导体两级台阶结构2，所述半导体两级台阶结构2包括第一级台阶23及第二级台阶24。上述半导体多级台阶结构的制作方法通过两道光刻工艺在一半导体基底20上简单、可靠地形成半导体两级台阶结构2，从而利用该半导体两级台阶结构2便可实现MEMS技术应用到光学领域。需说明的是，本发明的主要目的是通过一种简便、可靠的工艺形成一种半导体多级台阶结构，具体将所形成的半导体多级台阶结构应用到光学领域是现有技术，本申请对此不再赘述。
此外，考虑到执行工艺步骤S13(以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面)时，由于工艺条件的限制，所形成的第一级台阶面a’具有尖角d(即第一级台阶面的中间低于两端)(可相应参考图2d-2)，所述尖角d最终将影响半导体多级台阶结构的器件性能。
为此，在执行工艺步骤S16(以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶)时，可以分两步刻蚀工艺实现，具体的，可相应参考图2g-2及图2g-3。
如图2g-2所示，以第一保护层22’为掩膜，利用各向同性刻蚀工艺刻蚀所述基底20至第一级台阶面a’；
如图2g-3所示，继续以所述第一保护层22’为掩膜，利用各向异性刻蚀工艺刻蚀所述基底20以形成第一级台阶23’及第二级台阶24’。
在此，利用了各向同性刻蚀工艺的工艺特性，便可有效去除尖角d，从而提高最终形成的半导体多级台阶结构的器件性能；同时，为了保证所形成的第一级台阶23’具有很好的侧壁结构，即侧壁更为平直，在用各向同性刻蚀工艺刻蚀所述基底20至第一级台阶面a’之后，又利用各向异性刻蚀工艺刻蚀所述基底20以形成第一级台阶23’及第二级台阶24’，即利用了各向异性刻蚀工艺的工艺特性。由此，可得到最终形成的半导体多级台阶结构具有平整的台阶面及台阶壁，从而保证了半导体多级台阶结构的性能。此外，需说明的是，在此，主要利用了各向同性刻蚀工艺及各向异性刻蚀工艺本身所具有的工艺特性，具体的工艺条件，可根据尖角d的大小，所要形成的台阶高度、宽度等结构参数予以调整，此为现有技术，本申请对此不再赘述。
实施例二
请参考图3，其为本发明实施例二的半导体多级台阶结构的制作方法的流程示意图。如图3所示，所述半导体多级台阶结构的制作方法包括：
S30：提供基底；
S31：在所述基底上形成阻挡层；
S32：图案化所述阻挡层；
S33：以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面；
S34：去除图案化的阻挡层；
S35：形成第一保护层，所述第一保护层覆盖第二级台阶区域外的基底表面；
S36：以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶面；
S37：去除所述第一保护层；
S38：形成第二保护层，所述第二保护层覆盖第三级台阶区域外的基底表面；
S39：以所述第二保护层为掩膜，刻蚀所述基底，形成第二级台阶及第三级台阶；
S40：去除所述第二保护层。
本实施例相较于实施例一中的半导体两级台阶结构多了一级台阶结构，即为半导体三级台阶结构。
具体的，在执行步骤S35，形成第一保护层42’时，所述第一保护层42’除了覆盖第一级台阶面a”及阶梯顶面b’之外，还覆盖第三级台阶区域40a的表面，即覆盖第二级台阶区域40b外的基底40表面(如图4a所示，同时还可相应参考图2f-2，以进一步了解本实施例与实施例一在制作工艺上的差别)。
接着，如图4b所示，执行步骤S36：以所述第一保护层42’为掩膜，刻蚀所述基底40，形成第一级台43阶及第二级台阶面c”。
在本实施例中，如图4c所示，接着去除所述第一保护层42’，去除所述第一保护层42’之后，再形成第二保护层46，所述第二保护层46覆盖第三级台阶区域40b外的基底40表面。由此，所形成的第二保护层46可很好地覆盖第三级台阶区域40b外的基底40表面，即保护第三级台阶区域40b外的基底40表面。在本发明的其他实施例中，也可不去除该第一保护层42’，而直接形成第二保护层，通过第一保护层42’和第二保护层共同保护第三级台阶区域外的基底表面，由此，可节省工艺步骤，提高生产效率。
接着，如图4d所示，以所述第二保护层46为掩膜，刻蚀所述基底，形成第二级台阶44及第三级台阶45。最终，去除第二保护层46，便可形成一半导体三级台阶结构。
此外，在发明的其他实施例中，还可进一步形成多级台阶，例如半导体四级台阶结构、半导体五级台阶结构、半导体六级台阶结构等。具体制作方法，本领域技术人员根据上述两个实施例的教导，可不付出创造性劳动的予以实现。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种半导体多级台阶结构的制作方法，其特征在于，包括：
提供基底；
在所述基底上形成阻挡层；
图案化所述阻挡层；
以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面；
去除图案化的阻挡层；
形成第一保护层，所述第一保护层覆盖所述第一级台阶面及阶梯顶面；
以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶；
去除所述第一保护层。
2.如权利要求1所述的半导体多级台阶结构的制作方法，其特征在于，以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶的工艺包括如下工艺步骤：
以所述第一保护层为掩膜，利用各向同性刻蚀工艺刻蚀所述基底至第一级台阶面；
以所述第一保护层为掩膜，利用各向异性刻蚀工艺刻蚀所述基底以形成第一级台阶及第二级台阶。
3.如权利要求1或2所述的半导体多级台阶结构的制作方法，其特征在于，所述阻挡层的材料包括二氧化硅、氮化硅中的一种或多种。
4.如权利要求1或2所述的半导体多级台阶结构的制作方法，其特征在于，所述第一保护层的材料包括二氧化硅、氮化硅、多晶硅中的一种或多种。
5.如权利要求1或2所述的半导体多级台阶结构的制作方法，其特征在于，所述第一级台阶面和阶梯顶面的高度差为1微米～100微米。
6.如权利要求1或2所述的半导体多级台阶结构的制作方法，其特征在于，所述第二级台阶面和第一级台阶面的高度差为1微米～100微米。
7.一种半导体多级台阶结构的制作方法，其特征在于，包括：
提供基底；
在所述基底上形成阻挡层；
图案化所述阻挡层；
以图案化的阻挡层为掩膜，刻蚀所述基底，形成第一级台阶面和阶梯顶面；
去除图案化的阻挡层；
形成第一保护层，所述第一保护层覆盖第二级台阶区域外的基底表面；
以所述第一保护层为掩膜，刻蚀所述基底，形成第一级台阶及第二级台阶面；
去除所述第一保护层；
形成第二保护层，所述第二保护层覆盖第三级台阶区域外的基底表面；
以所述第二保护层为掩膜，刻蚀所述基底，形成第二级台阶及第三级台阶面；
去除所述第二保护层。
8.如权利要求7所述的半导体多级台阶结构的制作方法，其特征在于，在去除所述第二保护层之后，还包括形成后续n级台阶的工艺步骤，n为自然数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101323379A CN102642806A (zh) | 2012-04-28 | 2012-04-28 | 半导体多级台阶结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101323379A CN102642806A (zh) | 2012-04-28 | 2012-04-28 | 半导体多级台阶结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102642806A true CN102642806A (zh) | 2012-08-22 |
Family
ID=46655937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101323379A Pending CN102642806A (zh) | 2012-04-28 | 2012-04-28 | 半导体多级台阶结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102642806A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355557B2 (en) * | 1998-07-22 | 2002-03-12 | Applied Materials, Inc. | Oxide plasma etching process with a controlled wineglass shape |
| JP2005118943A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | マイクロマシンの製造方法およびマイクロマシン |
| CN101140877A (zh) * | 2006-09-06 | 2008-03-12 | 东部高科股份有限公司 | 闪速存储器件 |
| CN101903998A (zh) * | 2007-12-19 | 2010-12-01 | 飞兆半导体公司 | 用于形成具有宽上部和窄下部的沟道的方法 |
| CN101958239A (zh) * | 2010-07-23 | 2011-01-26 | 上海宏力半导体制造有限公司 | 台阶式顶层单晶硅的绝缘体上硅衬底硅片的加工方法 |
| CN102067289A (zh) * | 2008-06-17 | 2011-05-18 | 株式会社爱发科 | 多段型衬底的制造方法 |
| JP2011167780A (ja) * | 2010-02-17 | 2011-09-01 | Toppan Printing Co Ltd | パターン形成方法およびパターン形成体 |
-
2012
- 2012-04-28 CN CN2012101323379A patent/CN102642806A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355557B2 (en) * | 1998-07-22 | 2002-03-12 | Applied Materials, Inc. | Oxide plasma etching process with a controlled wineglass shape |
| JP2005118943A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | マイクロマシンの製造方法およびマイクロマシン |
| CN101140877A (zh) * | 2006-09-06 | 2008-03-12 | 东部高科股份有限公司 | 闪速存储器件 |
| CN101903998A (zh) * | 2007-12-19 | 2010-12-01 | 飞兆半导体公司 | 用于形成具有宽上部和窄下部的沟道的方法 |
| CN102067289A (zh) * | 2008-06-17 | 2011-05-18 | 株式会社爱发科 | 多段型衬底的制造方法 |
| JP2011167780A (ja) * | 2010-02-17 | 2011-09-01 | Toppan Printing Co Ltd | パターン形成方法およびパターン形成体 |
| CN101958239A (zh) * | 2010-07-23 | 2011-01-26 | 上海宏力半导体制造有限公司 | 台阶式顶层单晶硅的绝缘体上硅衬底硅片的加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250353B2 (en) | Method and system of releasing a MEMS structure | |
| CN102263117B (zh) | 晶片封装体及其形成方法 | |
| JP5685257B2 (ja) | マイクロメカニカル可変同調型ファブリー・ペロー干渉計及びその製造方法 | |
| US9029961B2 (en) | Wafer level method of sealing different pressure levels for MEMS sensors | |
| JP6861214B2 (ja) | ファブリペロー干渉フィルタ | |
| JP2011027780A (ja) | ファブリペロー干渉計及びその製造方法 | |
| CN103426832B (zh) | 芯片封装体及其形成方法 | |
| JP5545199B2 (ja) | ファブリペロー干渉計 | |
| IT202000011755A1 (it) | Procedimento di fabbricazione di un dispositivo micro-elettro-meccanico, in particolare sensore di movimento con comando/rilevazione di tipo capacitivo, e relativo dispositivo mems | |
| JP2006527481A (ja) | シリコンウエハ用の反射防止サブ波長構造 | |
| JP6861213B2 (ja) | ファブリペロー干渉フィルタ | |
| KR102163052B1 (ko) | 압력 센서 소자 및 그 제조 방법 | |
| TW200727418A (en) | Method for wafer level package and fabricating cap structures | |
| CN102642806A (zh) | 半导体多级台阶结构的制作方法 | |
| TW200727371A (en) | Method for wafer level package and fabricating cap structures | |
| JP5067209B2 (ja) | ファブリペロー干渉計 | |
| TWI652728B (zh) | 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 | |
| US20110261460A1 (en) | Optical filter, optical filter module, and analyzer | |
| US7709940B2 (en) | Micro device encapsulation | |
| JP6057728B2 (ja) | 固体撮像装置の製造方法 | |
| CN114981969A (zh) | 制造具有改进的吸气剂保护的检测装置的方法 | |
| EP4215958A1 (en) | Image sensor, electronic device including the image sensor and method of manufacturing the image sensor | |
| JP5454381B2 (ja) | リッジ型半導体光素子の製造方法 | |
| KR20240052898A (ko) | 흡착 방법 | |
| WO2007109394A3 (en) | Integrated multi-wavelength fabry-perot filter and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120822 |