CN102602881B - Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构 - Google Patents

Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构 Download PDF

Info

Publication number
CN102602881B
CN102602881B CN201210096370.0A CN201210096370A CN102602881B CN 102602881 B CN102602881 B CN 102602881B CN 201210096370 A CN201210096370 A CN 201210096370A CN 102602881 B CN102602881 B CN 102602881B
Authority
CN
China
Prior art keywords
mask layer
layer
mask
etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210096370.0A
Other languages
English (en)
Other versions
CN102602881A (zh
Inventor
闻永祥
刘琛
季峰
李立文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN201210096370.0A priority Critical patent/CN102602881B/zh
Publication of CN102602881A publication Critical patent/CN102602881A/zh
Priority to PCT/CN2013/072799 priority patent/WO2013149547A1/zh
Priority to US14/389,565 priority patent/US10081541B2/en
Application granted granted Critical
Publication of CN102602881B publication Critical patent/CN102602881B/zh
Priority to US16/109,045 priority patent/US10513431B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00—Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/002—Electrostatic motors
    • H02N1/006—Electrostatic motors of the gap-closing type
    • H02N1/008—Laterally driven motors, e.g. of the comb-drive type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种MEMS封帽硅片的多硅槽形成方法及其刻蚀掩膜结构，该方法包括：步骤S11，提供MEMS封帽硅衬底；步骤S12，在MEMS封帽硅衬底上形成相叠的n层掩膜层，在形成每一层掩膜层之后对该掩膜层及其下方的其他全部掩膜层进行光刻和刻蚀以形成多个不同的刻蚀窗口；步骤S13，以当前最上层的掩膜层及其下层掩膜材料为掩膜，对MEMS封帽硅衬底进行刻蚀；步骤S14，去除当前最上层的掩膜层；步骤S15，重复步骤S13和S14，直至掩膜层被全部去除。本发明能够用半导体常规工艺，在MEMS封帽硅片上形成多个具有高深宽比的深槽，避免无法用光刻胶在有深槽的封帽硅片上常规匀胶的问题，且具有良好的工业实用性。

Description

MEMS封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
技术领域
本发明涉及一种MEMS封帽硅片的多硅槽形成方法及其刻蚀掩膜结构，尤其涉及一种在MEMS帽硅片上形成多个具有不同槽深的硅槽的方法。
背景技术
微电子机械***(MEMS，Micro Electro Mechanical Systems)技术被誉为21世纪带有革命性的高新技术，其发展始于20世纪60年代，是微电子和微机械的巧妙结合，是近年来发展起来的一种新型多学科交叉的技术，该技术将对未来人类生活产生革命性的影响。
MEMS的基础技术主要包括硅各向异性刻蚀技术、硅/硅键合技术、表面微机械技术、LIGA技术等，上述各种技术已成为研制生产MEMS必不可少的核心技术。在以硅为基础的MEMS加工技术中，最关键的加工工艺主要包括深宽比大的各向异性腐蚀技术、键合技术和表面牺牲层技术等。各向异性腐蚀技术是体硅微机械加工的关键技术，采用干法等离子体刻蚀技术已经成为微机械加工技术的主流。随着集成电路工艺的发展，干法刻蚀深宽比大的硅槽已不再是难题。例如采用感应耦合等离子体、高密度等离子体刻蚀设备等都可以得到比较理想的大深宽比的硅槽。但是，当硅槽的深宽比大于2或槽深大于3um时，先前形成的深槽将导致后续形成的光刻胶陷在深槽内，导致无法使用常规的匀胶工艺在硅片上得到均匀的胶厚平面，使后续的光刻工艺无法正常进行。作为MEMS键合用的封帽硅片，一般具多种以上不同槽宽和深度的槽，槽的深度达到几十甚至上百微米(μm)，因而这一现象更为严重，为此，需要一种新型的在MEMS封帽硅衬底片上形成具有多种槽深的硅槽的方法。
发明内容
本发明要解决的技术问题是提供一种MEMS封帽硅片的多硅槽形成方法及其刻蚀掩膜结构，能够在MEMS封帽硅片上形成具有不同槽深的多个硅槽，操作简单，具有较高的工业实用性。
为解决上述技术问题，本发明提供了一种MEMS封帽硅片的多硅槽形成方法，包括：
步骤S11，提供MEMS封帽硅衬底；
步骤S12，在所述MEMS封帽硅衬底上形成相叠的n层掩膜层，所述n为大于等于2的正整数，在形成每一层掩膜层之后对该掩膜层及其下方的其他全部掩膜层进行光刻和刻蚀以形成多个不同的刻蚀窗口，其中相邻两层掩膜层具有不同的材料；
步骤S13，以所述n层掩膜层中当前最上层的掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，所述刻蚀对所述MEMS封帽硅衬底和当前最上层的掩膜层的刻蚀选择比大于等于10∶1；
步骤S14，去除所述当前最上层的掩膜层；
步骤S15，重复所述步骤S13和S14，直至所述n层掩膜层被全部去除。
可选地，所述步骤S13中，所述刻蚀对所述MEMS封帽硅衬底和当前最上层的掩膜层的刻蚀选择比为10∶1至100∶1。
可选地，所述刻蚀形成的硅槽的深宽比大于2且深度大于3μm。
可选地，所述掩膜层的数量为3层，所述步骤S12包括：
在所述MEMS封帽硅衬底上形成第一掩膜层；
对所述第一掩膜层进行光刻和刻蚀，在所述第一掩膜层上形成第一刻蚀窗口；
在所述第一掩膜层上形成第二掩膜层；
对所述第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第二掩膜层和第一掩膜层上形成第二刻蚀窗口；
在所述第二掩膜层上形成第三掩膜层；
对所述第三掩膜层、第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第三掩膜层、第二掩膜层和第一掩膜层上形成第三刻蚀窗口。
可选地，所述步骤S13至S15包括：
以所述第三掩膜层、第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d3的第一硅槽；
去除所述第三掩膜层；
以所述第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d2的第二硅槽，并将所述第一硅槽加深为d3+d2；
去除所述第二掩膜层；
以所述第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d1的第三硅槽，并将所述第一硅槽加深为d3+d2+d1，将所述第二硅槽加深至d2+d1；
去除所述第一掩膜层。
可选地，所述d3为10μm～100μm，所述d2为10μm～80μm，所述d1为10μm～60μm。
可选地，所述第一掩膜层为氧化硅层，所述第二掩膜层为铝层或氮化硅层，所述第三掩膜层为光刻胶层。
可选地，所述掩膜层的数量为2层，所述步骤S12包括：
在所述MEMS封帽硅衬底上形成第一掩膜层；
对所述第一掩膜层进行光刻和刻蚀，在所述第一掩膜层上形成第一刻蚀窗口；
在所述第一掩膜层上形成第二掩膜层；
对所述第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第二掩膜层和第一掩膜层上形成第二刻蚀窗口。
可选地，所述步骤S13至S15包括：
以所述第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d2的第一硅槽；
去除所述第二掩膜层；
以所述第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d1的第二硅槽，并将所述第一硅槽加深为d2+d1；
去除所述第一掩膜层。
可选地，所述d2为10μm～100μm，所述d1为10μm～80μm。
可选地，所述第一掩膜层为氧化硅层，所述第二掩膜层为光刻胶层。
可选地，所述n大于等于4，所述n层掩膜层包括相互间隔的多个第一掩膜层和第二掩膜层，其中第一掩膜层为氧化硅层，第二掩膜层为铝层或氮化硅层。
本发明还提供了一种MEMS封帽硅片的多硅槽形成方法，包括：
提供MEMS封帽硅衬底；
在所述MEMS封帽硅衬底上形成氧化硅层作为第一掩膜层；
对所述第一掩膜层进行光刻和刻蚀，在所述第一掩膜层上形成第一刻蚀窗口；
在所述第一掩膜层上形成铝层或氮化硅层作为第二掩膜层；
对所述第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第二掩膜层和第一掩膜层上形成第二刻蚀窗口；
在所述第二掩膜层上形成光刻胶层作为第三掩膜层；
对所述第三掩膜层、第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第三掩膜层、第二掩膜层和第一掩膜层上形成第三刻蚀窗口；
以所述第三掩膜层、第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d3的第一硅槽；
去除所述第三掩膜层；
以所述第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d2的第二硅槽，并将所述第一硅槽加深为d3+d2；
去除所述第二掩膜层；
以所述第二掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d1的第三硅槽，并将所述第一硅槽加深为d3+d2+d1，将所述第二硅槽加深至d2+d1；
去除所述第一掩膜层。
本发明还提供了一种MEMS封帽硅片的多硅槽刻蚀掩膜结构，包括：
MEMS封帽硅衬底；
位于所述MEMS封帽硅衬底上依次相叠的n层掩膜层，n为大于等于2的正整数，其中，相邻两层掩膜层具有不同的材料且所述MEMS封帽硅衬底和每一掩膜层的刻蚀选择比大于等于10∶1，所述n层掩膜层中的第i掩膜层上具有第i刻蚀窗口，i为大于等于1小于等于n的正整数，该第i刻蚀窗口向下延伸贯穿该第i层掩膜层下方的其他全部掩膜层。
可选地，所述MEMS封帽硅衬底和所述n层掩膜层中每一层掩膜层的刻蚀选择比为10∶1至100∶1。
可选地，所述掩膜层的数量为3层，其中，第一掩膜层为氧化硅层，所述第二掩膜层为铝层或氮化硅层，所述第三掩膜层为光刻胶层。
可选地，所述掩膜层的数量为2层，其中，所述第一掩膜层为氧化硅层，所述第二掩膜层为光刻胶层。
可选地，所述n大于等于4，所述n层掩膜层包括相互间隔的多个第一掩膜层和第二掩膜层，其中第一掩膜层为氧化硅层，第二掩膜层为铝层或氮化硅层。
与现有技术相比，本发明具有以下优点：
本发明实施例的MEMS封帽硅片的多硅槽形成方法中，在MEMS封帽硅衬底上形成相叠的至少两层掩膜层，在形成每一层掩膜层之后对该掩膜层及其下方的其他全部掩膜层进行光刻和刻蚀以形成多个不同的刻蚀窗口，之后以当前最上层的掩膜层为掩膜对MEMS封帽硅衬底进行刻蚀，刻蚀之后将当前最上层的掩膜层去除，之后重复刻蚀MEMS封帽硅衬底和去除最上层掩膜层的步骤，直至掩膜层被全部去除，其中，在对MEMS封帽硅衬底进行刻蚀时，对MEMS封帽硅衬底和掩膜层的刻蚀选择比大于等于10∶1，优选为10∶1至100∶1。采用上述方法，由于多个掩膜层都形成于MEMS封帽硅衬底上的硅槽之前，因而掩膜层的形成和分布并不受硅槽的影响，避免了现有技术中无法用常规的光刻胶匀胶工艺在具有高深宽比深槽的硅片上进行匀胶的问题。
此外，本发明实施例的MEMS封帽硅片的多硅槽形成方法中，MEMS封帽硅衬底和掩膜层之间的刻蚀选择比较大，因而在刻蚀形成硅槽的过程中，掩膜层很少被刻蚀，在掩膜层厚度较小(例如小于2微米)的情况下，能够得到几十至几百微米深的硅槽，能够充分满足各类产品对槽深的要求。
另外，本发明实施例的MEMS封帽硅片的多硅槽形成方法能够多种不同深度的硅槽，例如2种深度、3种深度、4种以及4种以上的深度。
附图说明
图1是本发明实施例的MEMS封帽硅片的多硅槽形成方法的流程示意图；
图2至图9是本发明第一实施例的MEMS封帽硅片的多硅槽形成方法中各步骤的剖面结构示意图；
图10至图15是本发明第二实施例的MEMS封帽硅片的多硅槽形成方法中各步骤的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图1示出了本实施例的MEMS封帽硅片的多硅槽形成方法的流程示意图，包括：
步骤S11，提供MEMS封帽硅衬底；
步骤S12，在所述MEMS封帽硅衬底上形成相叠的n层掩膜层，所述n为大于等于2的正整数，在形成每一层掩膜层之后对该掩膜层及其下方的其他全部掩膜层进行光刻和刻蚀以形成多个不同的刻蚀窗口，其中相邻两层掩膜层具有不同的材料；
步骤S13，以所述n层掩膜层中当前最上层的掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，所述刻蚀对所述MEMS封帽硅衬底和当前最上层的掩膜层的刻蚀选择比大于等于10∶1；
步骤S14，去除所述当前最上层的掩膜层；
步骤S15，重复所述步骤S13和S14，直至所述n层掩膜层被全部去除。
其中，步骤S13中，在对MEMS封帽硅衬底进行刻蚀时，对MEMS封帽硅衬底和当前最上层的掩膜层的刻蚀选择比优选为10∶1至100∶1，刻蚀后在MEMS封帽硅衬底上形成的硅槽的深宽比大于2且深度大于3μm。其中，刻蚀选择比的大小可以通过对掩膜层的材料进行选择、对刻蚀工艺参数(例如刻蚀气体的种类)进行调整来实现。
下面结合图2至图9对第一实施例进行详细说明。
参考图2，提供MEMS封帽硅衬底100，在该MEMS封帽硅衬底100上形成氧化硅层101作为第一掩膜层。其中，氧化硅层101可以采用热氧化或者化学气相沉积(CVD)等方法形成，其厚度可以为
Figure BDA0000149931620000061
之后参考图3，对氧化硅层101进行光刻和刻蚀，在其上形成第一刻蚀窗口D1。具体地，刻蚀设备可以是LAM公司的Rainbow4500，刻蚀气体可以是CF4、CH3F、Ar气体。
之后参考图4，在氧化硅层101上形成铝层102作为第二掩膜层，并对铝层102和其下方的氧化硅层101进行光刻和刻蚀，在铝层102和其下方的氧化硅层101上形成第二刻蚀窗口D2。具体地，可以采用溅射或者蒸发的方法形成铝层102，其厚度为
Figure BDA0000149931620000071
形成的铝层102还填充在第一刻蚀窗口D1内，使得第一刻蚀窗口D1受到铝层102的覆盖保护。第二刻蚀窗口D2的形成方法可以包括：先通过应用材料公司的AM8330金属刻蚀机，使用Cl2、BCl3、CF4、CHF3、Ar气体对铝层102进行干法刻蚀，在铝层102上形成第二刻蚀窗口D2；之后再采用LAM公司的Rainbow4500设备对氧化硅层101进行刻蚀，从而在铝层102和下方的氧化硅层101上形成第二刻蚀窗口D2。需要说明的是，第二掩膜层也可以是氮化硅层，其材料可以是化学气相沉积(CVD)等。
参考图5，在铝层102上形成光刻胶层103作为第三掩膜层，并对光刻胶层103及其下方的铝层102和氧化硅层101进行光刻和刻蚀，在其中形成第三刻蚀窗口D3。具体地，可以采用采用微电子集成电路工艺中常规的方法(如旋涂等)形成光刻胶层103，其厚度约为2μm，形成的光刻胶层103还填充第一刻蚀窗口D1和第二刻蚀窗口D2；之后通过光刻和刻蚀工艺，对光刻胶层103进行图案化，以及对铝层102和氧化硅层101进行刻蚀，从而在光刻胶层103、铝层102和氧化硅层101上形成第三刻蚀窗口D3，在刻蚀过程中，第一刻蚀窗口D1和第二刻蚀窗口D2受到光刻胶层103的保护。
之后参考图6，以当前最上层的光刻胶层103为掩膜，即以光刻胶层103、铝层102和氧化硅层101上的第三刻蚀窗口D3为掩膜，对MEMS封帽硅衬底100进行刻蚀，形成深度为d3的第一硅槽。具体地，可以采用Alcatel公司的AMS200刻蚀设备，刻蚀气体为SF6和C4F8，刻蚀工艺可以是MEMS领域中公知的Bosch工艺，即硅槽刻蚀和钝化交替进行的工艺。第一硅槽的深度d3可以根据产品的需要来设定，本实施例中为10μm～100μm。此外，MEMS封帽硅衬底100和光刻胶层103的刻蚀选择比大于60∶1，因而刻蚀过程中，光刻胶层103很少被刻蚀，即使光刻胶层103的厚度较小(例如小于2μm)，所形成的第一硅槽的深度d3也可以达到数十至数百μm。
在刻蚀形成第一硅槽之后，将光刻胶层103去除，去除过程可以在氧气等离子体气氛中采用干法工艺完成。去除之后，铝层102成为当前最上层的掩膜层。
参考图7，以铝层102为掩膜，即以铝层102和氧化硅层101中的第二刻蚀窗口D2为掩膜对MEMS封帽硅衬底100进行刻蚀，在MEMS封帽硅衬底100中形成深度为d2的第二硅槽，同时将第一硅槽的深度加深为d3+d2。第二硅槽的深度d2可以根据产品的需要进行调节，本实施例中为10μm～80μm，d2+d3为20μm～180μm。MEMS封帽硅衬底100和铝层102的刻蚀选择比大于200∶1，因而刻蚀过程中，铝层102很少被刻蚀，即使铝层102的厚度较小(例如小于2μm)，所形成的硅槽的深度也可以达到数十至数百μm。
之后可以采用微电子集成电路工艺中常用的湿法工艺将铝层102去除，将氧化硅层101暴露为最上层的掩膜层。
参考图8，以氧化硅层101为掩膜，即以氧化硅层101上的第一刻蚀窗口D1为掩膜对MEMS封帽硅衬底100进行刻蚀，在MEMS封帽硅衬底100中形成深度为d1的第三硅槽，同时将第一硅槽加深为d3+d2+d1，将第二硅槽加深为d2+d1。第三硅槽d1的深度可以根据产品的需要进行调节，本实施例中为10μm～60μm，d2+d1为20μm～140μm，d3+d2+d1为30μm～240μm。MEMS封帽硅衬底100和氧化硅层103的刻蚀选择比大于200∶1，因而刻蚀过程中，氧化硅层103很少被刻蚀，即使氧化硅层103的厚度较小，所形成的硅槽的深度也可以满足设计需要。
之后可以采用常规的HF酸或者BOE腐蚀液，湿法腐蚀去除氧化硅层101，从而得到产品设计所要求的具有不同深度和宽度的第一硅槽、第二硅槽和第三硅槽，具体结构如图9所示。
下面结合图10至图15对第二实施例进行详细说明。
首先参考图10，提供MEMS封帽硅衬底200，在该MEMS封帽硅衬底200上形成氧化硅层201作为第一掩膜层。其中，氧化硅层201可以采用热氧化或者化学气相沉积(CVD)等方法形成，其厚度可以为
Figure BDA0000149931620000081
之后参考图11，对氧化硅层201进行光刻和刻蚀，在其上形成第一刻蚀窗口D1。具体地，刻蚀设备可以是LAM公司的Rainbow4500，刻蚀气体可以是CF4、CH3F、Ar气体。
参考图12，在氧化硅层201上形成光刻胶层202作为第二掩膜层，并对光刻胶层202和其下方的氧化硅层201进行光刻和刻蚀，在光刻胶层202和其下方的氧化硅层201上形成第二刻蚀窗口D2。其中，光刻胶层202的厚度可以是2μm。
参考图13，以光刻胶层202为掩膜，对MEMS封帽硅衬底200进行刻蚀，在其中形成深度为d2的第一硅槽，刻蚀设备可以是Alcatel公司的AMS200，气体是SF6和C4F8，采用MEMS业界熟知的Bosch工艺，即刻蚀和钝化交替进行的工艺，深度d2可以是10μm～100μm。
之后可以在氧气等离子体气氛中干法去除光刻胶层202，暴露出氧化硅层201。
参考图14，以氧化硅层201为掩膜，对MEMS封帽硅衬底200进行刻蚀，在其中形成深度为d1的第二硅槽，并将第一硅槽的深度加深为d2+d1，刻蚀设备可以是Alcatel公司的AMS200，深度d1为10μm～80μm，d1+d2Wie20μm～180μm。
之后将氧化硅层201去除，形成如图15所示的结构，在第一刻蚀窗口D1处具有深度为d1的第二硅槽，在第二刻蚀窗口D2处具有深度为d2+d1的第一硅槽。
以上所描述的第一实施例中，采用氧化硅层、铝层和光刻胶层为掩膜层，形成了具有3种不同深度或深宽比的硅槽；第二实施例中，采用氧化硅层和光刻胶层位掩膜层，形成了具有2种不同深度或深宽比的硅槽。类似地，在其他具体实施例中，也可以采用相互间隔的多个第一掩膜层和第二掩膜层来形成具有4种或种以上深度或深宽比的硅槽，即第一掩膜层和第二掩膜层相互间隔并重复若干次，其中第一掩膜层为氧化硅层，第二掩膜层为铝层或氮化硅层，例如，采用氧化硅层-铝层或氮化硅层-氧化硅层-铝层或氮化硅层的掩膜层结构来形成4种不同深度的硅槽，或者采用氧化硅层-铝层或氮化硅层-氧化硅层-铝层或氮化硅层-氧化硅层来形成5种不同深度的硅槽。
此外，需要说明的是，以上各实施例中各个掩膜层的具体材料仅是非限制性的例子，只要在对MEMS封帽硅衬底刻蚀过程中队MEMS封帽硅衬底和掩膜层的刻蚀选择比大于等于10∶1(优选为10∶1至100∶1)即可，掩膜层可以选自氧化硅层、铝层、光刻胶层、氮化硅层等，但是并不限于此。
本发明的实施例还提供了MEMS封帽硅片的多硅槽刻蚀掩膜结构，其具体结构可以参考图5、图12以及相应的说明，这里不再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (13)

1.一种MEMS封帽硅片的多硅槽形成方法，其特征在于，包括：
步骤S11，提供MEMS封帽硅衬底；
步骤S12，在所述MEMS封帽硅衬底上依次形成相叠的n层掩膜层，所述n为大于等于3的正整数，在形成每一层掩膜层之后对该掩膜层及其下方的其他全部掩膜层进行光刻和刻蚀以在该掩膜层及其下方的其他全部掩膜层形成多个不同的刻蚀窗口，其中相邻两层掩膜层具有不同的材料；
步骤S13，以所述n层掩膜层中当前最上层的掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，所述刻蚀对所述MEMS封帽硅衬底和当前最上层的掩膜层的刻蚀选择比大于等于10：1；
步骤S14，去除所述当前最上层的掩膜层；
步骤S15，重复所述步骤S13和S14，直至所述n层掩膜层被全部去除。
2.根据权利要求1所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述步骤S13中，所述刻蚀对所述MEMS封帽硅衬底和当前最上层的掩膜层的刻蚀选择比为10：1至100：1。
3.根据权利要求1所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述刻蚀形成的硅槽的深宽比大于2且深度大于3μm。
4.根据权利要求1所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述掩膜层的数量为3层，所述步骤S12包括：
在所述MEMS封帽硅衬底上形成第一掩膜层；
对所述第一掩膜层进行光刻和刻蚀，在所述第一掩膜层上形成第一刻蚀窗口；
在所述第一掩膜层上形成第二掩膜层；
对所述第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第二掩膜层和第一掩膜层上形成第二刻蚀窗口；
在所述第二掩膜层上形成第三掩膜层；
对所述第三掩膜层、第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第三掩膜层、第二掩膜层和第一掩膜层上形成第三刻蚀窗口。
5.根据权利要求4所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述步骤S13至S15包括：
以所述第三掩膜层、第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d3的第一硅槽；
去除所述第三掩膜层；
以所述第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d2的第二硅槽，并将所述第一硅槽加深为d3+d2；
去除所述第二掩膜层；
以所述第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d1的第三硅槽，并将所述第一硅槽加深为d3+d2+d1，将所述第二硅槽加深至d2+d1；
去除所述第一掩膜层。
6.根据权利要求5所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述d3为10μm～100μm，所述d2为10μm～80μm，所述d1为10μm～60μm。
7.根据权利要求4至6中任一项所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述第一掩膜层为氧化硅层，所述第二掩膜层为铝层或氮化硅层，所述第三掩膜层为光刻胶层。
8.根据权利要求1所述的MEMS封帽硅片的多硅槽形成方法，其特征在于，所述n大于等于4，所述n层掩膜层包括相互间隔的多个第一掩膜层和第二掩膜层，其中第一掩膜层为氧化硅层，第二掩膜层为铝层或氮化硅层。
9.一种MEMS封帽硅片的多硅槽形成方法，其特征在于，包括：
提供MEMS封帽硅衬底；
在所述MEMS封帽硅衬底上形成氧化硅层作为第一掩膜层；
对所述第一掩膜层进行光刻和刻蚀，在所述第一掩膜层上形成第一刻蚀窗口；
在所述第一掩膜层上形成铝层或氮化硅层作为第二掩膜层；
对所述第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第二掩膜层和第一掩膜层上形成第二刻蚀窗口；
在所述第二掩膜层上形成光刻胶层作为第三掩膜层；
对所述第三掩膜层、第二掩膜层和第一掩膜层进行光刻和刻蚀，在所述第三掩膜层、第二掩膜层和第一掩膜层上形成第三刻蚀窗口；
以所述第三掩膜层、第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d3的第一硅槽；
去除所述第三掩膜层；
以所述第二掩膜层和第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d2的第二硅槽，并将所述第一硅槽加深为d3+d2；
去除所述第二掩膜层；
以所述第一掩膜层为掩膜，对所述MEMS封帽硅衬底进行刻蚀，在其中形成深度为d1的第三硅槽，并将所述第一硅槽加深为d3+d2+d1，将所述第二硅槽加深至d2+d1；
去除所述第一掩膜层。
10.一种MEMS封帽硅片的多硅槽刻蚀掩膜结构，其特征在于，包括：
MEMS封帽硅衬底；
位于所述MEMS封帽硅衬底上依次相叠的n层掩膜层，n为大于等于3的正整数，其中，相邻两层掩膜层具有不同的材料且所述MEMS封帽硅衬底和每一掩膜层的刻蚀选择比大于等于10：1，所述n层掩膜层中的第i掩膜层上具有第i刻蚀窗口，i为大于等于1小于等于n的正整数，该第i刻蚀窗口向下延伸贯穿该第i层掩膜层下方的其他全部掩膜层。
11.根据权利要求10所述的MEMS封帽硅片的多硅槽刻蚀掩膜结构，其特征在于，所述MEMS封帽硅衬底和所述n层掩膜层中每一层掩膜层的刻蚀选择比为10：1至100：1。
12.根据权利要求10所述的MEMS封帽硅片的多硅槽刻蚀掩膜结构，其特征在于，所述掩膜层的数量为3层，其中，第一掩膜层为氧化硅层，第二掩膜层为铝层或氮化硅层，第三掩膜层为光刻胶层。
13.根据权利要求10所述的MEMS封帽硅片的多硅槽刻蚀掩膜结构，其特征在于，所述n大于等于4，所述n层掩膜层包括相互间隔的多个第一掩膜层和第二掩膜层，其中第一掩膜层为氧化硅层，第二掩膜层为铝层或氮化硅层。
CN201210096370.0A 2012-04-01 2012-04-01 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构 Active CN102602881B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210096370.0A CN102602881B (zh) 2012-04-01 2012-04-01 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
PCT/CN2013/072799 WO2013149547A1 (zh) 2012-04-01 2013-03-18 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
US14/389,565 US10081541B2 (en) 2012-04-01 2013-03-18 Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof
US16/109,045 US10513431B2 (en) 2012-04-01 2018-08-22 Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210096370.0A CN102602881B (zh) 2012-04-01 2012-04-01 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构

Publications (2)

Publication Number Publication Date
CN102602881A CN102602881A (zh) 2012-07-25
CN102602881B true CN102602881B (zh) 2014-04-09

Family

ID=46520755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210096370.0A Active CN102602881B (zh) 2012-04-01 2012-04-01 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构

Country Status (3)

Country Link
US (2) US10081541B2 (zh)
CN (1) CN102602881B (zh)
WO (1) WO2013149547A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2540893A (en) * 2013-07-22 2017-02-01 Atlantic Inertial Systems Ltd DRIE lead silicon etching process
CN103395736B (zh) * 2013-08-09 2015-12-09 杭州士兰集成电路有限公司 Mems玻璃浆料键合结构及其制造方法
FI127168B (en) * 2014-05-20 2017-12-29 Murata Manufacturing Co Process for preparing a MEMS structure and using the method
JP6590510B2 (ja) * 2015-04-20 2019-10-16 キヤノン株式会社 シリコンウエハの加工方法
US20180290882A1 (en) * 2015-06-17 2018-10-11 Agency For Science, Technology And Research Semiconductor packages and methods for fabricating semiconductor packages
US10157842B1 (en) 2017-05-31 2018-12-18 International Business Machines Corporation Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
US11049844B2 (en) 2019-07-01 2021-06-29 International Business Machines Corporation Semiconductor wafer having trenches with varied dimensions for multi-chip modules

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077475A2 (en) * 1999-08-11 2001-02-21 Applied Materials, Inc. Method of micromachining a multi-part cavity
DE102007030121A1 (de) * 2007-06-29 2009-01-02 Litef Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil
CN102285637A (zh) * 2011-09-14 2011-12-21 上海先进半导体制造股份有限公司 带侧壁保护的腔体制造方法
CN102328899A (zh) * 2011-08-05 2012-01-25 上海先进半导体制造股份有限公司 不同深度腔体的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
US6538675B2 (en) * 1998-04-17 2003-03-25 Canon Kabushiki Kaisha Display control apparatus and display control system for switching control of two position indication marks
TW461039B (en) * 2000-11-14 2001-10-21 United Microelectronics Corp Method for manufacturing self-aligned contact of MOS device and structure manufactured by the same
TWI234819B (en) * 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method
KR100641006B1 (ko) * 2004-11-04 2006-11-02 엘지.필립스 엘시디 주식회사 인쇄판
US20110089141A1 (en) 2008-06-17 2011-04-21 Ulvac,Inc. Method for the production of multi-stepped substrate
US8474972B2 (en) * 2011-07-07 2013-07-02 Hewlett-Packard Development Company, L.P. Rib profile for reduced contact pressure in a printing device
US9046690B2 (en) * 2011-10-20 2015-06-02 Si-Ware Systems Integrated monolithic optical bench containing 3-D curved optical elements and methods of its fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077475A2 (en) * 1999-08-11 2001-02-21 Applied Materials, Inc. Method of micromachining a multi-part cavity
DE102007030121A1 (de) * 2007-06-29 2009-01-02 Litef Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil
CN102328899A (zh) * 2011-08-05 2012-01-25 上海先进半导体制造股份有限公司 不同深度腔体的制造方法
CN102285637A (zh) * 2011-09-14 2011-12-21 上海先进半导体制造股份有限公司 带侧壁保护的腔体制造方法

Also Published As

Publication number Publication date
CN102602881A (zh) 2012-07-25
US10513431B2 (en) 2019-12-24
US20180362339A1 (en) 2018-12-20
WO2013149547A1 (zh) 2013-10-10
US20150091140A1 (en) 2015-04-02
US10081541B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN102602881B (zh) Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
US7898081B2 (en) MEMS device and method of making the same
US9082719B2 (en) Method for removing a dielectric layer from a bottom of a trench
CN106115602B (zh) Mems器件及其制造方法
CN106044701B (zh) 用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件
CN104039687A (zh) 用于蚀刻复杂图案的方法
US11524893B2 (en) Method for manufacturing micromechanical structures in a device wafer
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
EP2829512B1 (en) Forming features having differing aspect ratios by reactive ion etching
KR101001666B1 (ko) 마이크로 수직 구조체의 제조 방법
CN103050434A (zh) 硅通孔的刻蚀方法
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
US9277656B2 (en) Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate
TW201906081A (zh) 射流組裝基板及製造此基板之方法
CN107799386B (zh) 半导体装置及其制造方法
CN103063788A (zh) 气相色谱柱及其形成方法、以及气相色谱仪
CN102120561B (zh) 形成晶圆穿通孔的方法
JP5330558B2 (ja) 微小電気機械システム音圧センサーデバイスおよびその製造方法
US8282845B2 (en) Etching with improved control of critical feature dimensions at the bottom of thick layers
Zhao et al. Sacrificial grid release technology: a versatile release concept for MEMS structures
EP2199252A1 (en) Method of making a micro electro mechanical system (MEMS) device
JP2011526841A (ja) 改善された均一性を有する微小ポストおよびそれを製作する方法
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
KR101337568B1 (ko) 마이크로 그리드 구조체 제조방법
EP3669979A1 (en) Multilevel microfluidic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant