CN111099554A - 一种微***模组中硅空腔下tsv地互联孔结构的制作方法 - Google Patents

一种微***模组中硅空腔下tsv地互联孔结构的制作方法 Download PDF

Info

Publication number
CN111099554A
CN111099554A CN201911197944.1A CN201911197944A CN111099554A CN 111099554 A CN111099554 A CN 111099554A CN 201911197944 A CN201911197944 A CN 201911197944A CN 111099554 A CN111099554 A CN 111099554A
Authority
CN
China
Prior art keywords
etching
photoresist
silicon
tsv
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911197944.1A
Other languages
English (en)
Inventor
郭西
郁发新
***
张兵
周琪
李里
康宏毅
宋启河
徐思凯
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Zhenlei Microwave Technology Co ltd
Original Assignee
Hangzhou Zhenlei Microwave Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhenlei Microwave Technology Co ltd filed Critical Hangzhou Zhenlei Microwave Technology Co ltd
Priority to CN201911197944.1A priority Critical patent/CN111099554A/zh
Publication of CN111099554A publication Critical patent/CN111099554A/zh
Priority to CN202010588340.6A priority patent/CN111689460B/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种微***模组中硅空腔下TSV地互联孔结构的制作方法，具体包括如下步骤：101)初步刻蚀步骤、102)刻蚀深硅空腔步骤、103)加深刻蚀步骤、104)成型步骤；本发明提供了可以有力的提高结构精度，提高生产效率，减小工艺难度的一种微***模组中硅空腔下TSV地互联孔结构的制作方法。

Description

一种微***模组中硅空腔下TSV地互联孔结构的制作方法
技术领域
本发明涉及半导体封装领域，特别是一种微***模组中硅空腔下TSV地互联孔结构的制作方法。
背景技术
随着硅基微机电(MEMS)和射频硅通孔(RF TSV)工艺技术的发展，三维异构集成微***技术成为下一代军用高集成电子***技术发展重要方向。三维异构集成是将不同尺寸质地的芯片埋入硅基衬底上的硅空腔通过后布线技术扇出，再通过硅通孔来实现高密度集成的集成方法。但由于集成密度较高而导致的产热密度较高的问题，现有结构常常在微***中引入微流道结构，也就是在内埋芯片的深硅通孔底部刻蚀与芯片底部相连的TSV接地金属地孔，之后通过接地TSV与微流道中的液体进行热交换达到大功率散热的目的。
但是在深硅空腔中刻蚀TSV并填充金属的结构对于半导体后道工艺加工而言是十分具有挑战性的。若先从晶圆背部刻蚀TSV并填充，之后再从晶圆正面刻蚀深硅空腔的话，将会出现由于TSV刻蚀有5％的深度差异而导致刻蚀硅空腔时有些TSV金属已经过暴露而有些TSV金属还未露头。若先刻蚀深硅通孔，再临时键合之后，从晶圆背部刻蚀TSV的话，将会出现大开口空腔不利于临时键合、临时键合晶圆难以承受TSV的400度高温退火，背部TSV通孔难以实现金属填充的问题。现有的最好的得到这种接地散热结构的方法是在一片与深硅空腔深度相同的晶圆上刻蚀深硅空腔，再在另一片晶圆上刻蚀并填充TSV，之后通过晶圆级键合形成深硅空腔下TSV结构。这种方法虽然能得到深硅空腔下TSV的结构但晶圆级键合工艺大大的增加了整个工艺的成本与工艺难度；而且晶圆级键合两片各自带有结构的晶圆容易破坏两片晶圆的结构不利于结构精度要求；再者加工两种结构不同的晶圆会降低生产效率。
发明内容
本发明克服了现有技术的不足，提供了可以有力的提高结构精度，提高生产效率的一种微***模组中硅空腔下TSV地互联孔结构的制作方法。
为了解决上述技术问题，本发明的技术方案如下：
一种微***模组中硅空腔下TSV地互联孔结构的制作方法，具体包括如下步骤：
101)初步刻蚀步骤：在SOI晶圆上表面涂光刻胶，通过曝光显影技术在光刻胶上形成相应图形，SOI晶圆的厚度分布满足绝缘层上的硅基厚度等于最终的硅空腔的深度；通过刻蚀加深相应图形的深度，形成地孔TSV，并在刻蚀之后去除光刻胶；加深刻蚀后的地孔TSV深度范围为1微米到100微米之间，
102)刻蚀深硅空腔步骤：在步骤101)处理后的晶圆上涂布硅空腔的图形化掩模层；通过刻蚀形成初步硅空腔，并加深刻蚀之前所形成的地孔TSV，加深刻蚀到地孔TSV的底部碰到SOI晶圆中的绝缘层时为止；
103)加深刻蚀步骤：通过第一次更换刻蚀反应物将地孔TSV的绝缘层打开，再进行第二次更换刻蚀反应物，并加深硅空腔和地孔TSV的底部，直到硅空腔底部碰到SOI晶圆中的绝缘层，形成最终刻蚀结构；去除晶圆表面的图形化掩模层；
104)成型步骤：对SOI晶圆上表面覆盖绝缘层，再通过PVD的方式在绝缘层上形成一层整面的种子层，采用电镀的方式对SOI晶圆上表面进行电镀，并采用CMP工艺将SOI晶圆表面多余的电镀金属、种子层、绝缘层进行平坦化去除。
进一步的，步骤101)中涂布的光刻胶的厚度为5微米到10微米，硅空腔的深度为100微米到200微米；光刻胶为正胶或负胶；涂布光刻胶的方式采用旋涂法或干膜直接粘贴。
进一步的，地孔TSV的刻蚀深度为最终地孔深度减去SOI晶圆中绝缘层的深度。
进一步的，去胶方式采用槽式去胶或干法去胶。
进一步的，图形化掩模层采用涂覆液体光刻胶之后，通过曝光显影的方式获得；或者采用贴附干膜光刻胶之后，通过曝光显影的方式获得；或者采用二氧化硅或者氮化硅硬质掩模板的hard-mask方式获得。
进一步的，覆盖绝缘层采用热氧化工艺或化学气相沉积工艺，覆盖绝缘层的厚度范围为1微米到10微米；种子层的整体厚度范围为0.1到10微米，种子层包含钛金属层、铜金属层、钨金属层中的一种或多种的组合。
本发明相比现有技术优点在于：
本发明通过SOI晶圆中的绝缘层作为刻蚀反应停止层与刻蚀结构保护层实现深硅空腔与TSV结构的同时刻蚀，可有力的提高结构精度，提高生产效率。同时对深硅空腔与TSV进行绝缘层沉积，种子层沉积与金属电镀，可避免复合工艺中繁琐的工艺流程的加减从而提高加工精度减小工艺难度。
附图说明
图1为本发明的SOI晶圆的结构图；
图2为本发明的图1上设置光刻胶的结构图；
图3为本发明的图2设置地孔TSV的结构图；
图4为本发明的图3设置图形化掩模层的结构图；
图5为本发明的图4上设置初步硅空腔的结构图；
图6为本发明的图5上加深刻蚀打开绝缘层的结构图；
图7为本发明的图6上最后加深刻蚀的结构图；
图8为本发明的图7设置新绝缘层的结构图；
图9为本发明的图8设置种子层的结构图；
图10为本发明的图9设置电镀金属的结构图；
图11为本发明的结构图。
图中标识：绝缘层101、光刻胶102、地孔TSV103、图形化掩模层104、地孔105、初步硅空腔106、新绝缘层108、种子层109、电镀金属110。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图9所示，一种微***模组中硅空腔下TSV地互联孔结构的制作方法，具体包括如下步骤：
101)初步刻蚀步骤：在SOI晶圆上表面涂光刻胶102，光刻胶102的厚度为5微米到10微米。通过曝光显影技术在光刻胶102上形成相应图形，SOI晶圆的厚度分布满足绝缘层101上的硅基厚度等于最终的硅空腔的深度，最终硅空腔的深度范围为100微米到200微米之间。SOI晶圆中的绝缘层101可以为二氧化硅也可以为氮化硅等绝缘材料；光刻胶102可为正胶也可为负胶；涂胶方式可以为旋涂法也可以用干膜直接粘贴。
通过刻蚀加深相应图形的深度，形成地孔TSV103，并在刻蚀之后去除光刻胶102。其中，地孔TSV103的刻蚀深度为最终地孔105的深度减去SOI中绝缘层101的深度，加深刻蚀后的地孔TSV103深度范围为1微米到100微米之间。此处可以有更好的地孔105TSV103刻蚀深度来满足最终结构的进度要求；此处刻蚀方法可为干法刻蚀也可为湿法刻蚀；此处的去除光刻胶102方式可为槽式去胶也可为干法去胶。
102)刻蚀深硅空腔步骤：在步骤101)处理后的晶圆上涂布硅空腔的图形化掩模层104。图形化掩模层104采用涂覆液体光刻胶102之后，通过曝光显影的方式获得；或者采用贴附干膜光刻胶102之后，通过曝光显影的方式获得；或者采用二氧化硅或者氮化硅硬质掩模板的hard-mask方式获得。
通过刻蚀形成初步硅空腔106，并加深刻蚀之前所形成的地孔TSV103，加深刻蚀到地孔TSV103的底部碰到SOI晶圆中的绝缘层101时为止；刻蚀方法可为湿法刻蚀也可以为干法刻蚀；刻蚀反应物可以任意选择以调整刻蚀选择比从而达到良好的刻蚀效果即可。
103)加深刻蚀步骤：通过第一次更换刻蚀反应物将地孔TSV103的绝缘层101打开，此处刻蚀方法可为湿法刻蚀也可以为干法刻蚀；所用到的刻蚀反应物可以任意选择以调整刻蚀选择比从而达到良好的刻蚀效果即可。
再进行第二次更换刻蚀反应物，并加深硅空腔和地孔TSV103的底部，直到硅空腔底部碰到SOI晶圆中的绝缘层101，形成最终刻蚀结构；去除晶圆表面的图形化掩模层104；刻蚀方法可为湿法刻蚀也可以为干法刻蚀；所用到的刻蚀反应物可以任意选择以调整刻蚀选择比从而达到良好的刻蚀效果；此处的去胶方式可为槽式去胶也可为干法去胶。
104)成型步骤：对SOI晶圆上表面覆盖新绝缘层108，覆盖新绝缘层108采用热氧化工艺或化学气相沉积工艺，新绝缘层108厚度范围为1微米到10微米之间。再通过PVD的方式在新绝缘层108上形成一层整面的种子层109，种子层109的整体厚度范围为0.1到10微米。此处的种子层109可包含钛金属层，铜金属层，钨金属层中的一种或多种组合。
采用电镀的方式对SOI晶圆上表面进行电镀形成电镀金属110，并采用CMP(化学机械抛光工艺)工艺将SOI晶圆表面多余的电镀金属110、种子层109、绝缘层101进行平坦化去除。此电镀过程中所用到的电镀液中的各种添加剂(包括抑制剂、整平剂、增速剂等)的比例可任意调整已达到最好的结构精度要求即可。CMP去除停止的具***置可任意调整以适应具体的整体结构要求即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (6)

1.一种微***模组中硅空腔下TSV地互联孔结构的制作方法，其特征在于，具体包括如下步骤：
101)初步刻蚀步骤：在SOI晶圆上表面涂光刻胶，通过曝光显影技术在光刻胶上形成相应图形，SOI晶圆的厚度分布满足绝缘层上的硅基厚度等于最终的硅空腔的深度；通过刻蚀加深相应图形的深度，形成地孔TSV，并在刻蚀之后去除光刻胶；加深刻蚀后的地孔TSV深度范围为1微米到100微米之间，
102)刻蚀深硅空腔步骤：在步骤101)处理后的晶圆上涂布硅空腔的图形化掩模层；通过刻蚀形成初步硅空腔，并加深刻蚀之前所形成的地孔TSV，加深刻蚀到地孔TSV的底部碰到SOI晶圆中的绝缘层时为止；
103)加深刻蚀步骤：通过第一次更换刻蚀反应物将地孔TSV的绝缘层打开，再进行第二次更换刻蚀反应物，并加深硅空腔和地孔TSV的底部，直到硅空腔底部碰到SOI晶圆中的绝缘层，形成最终刻蚀结构；去除晶圆表面的图形化掩模层；
104)成型步骤：对SOI晶圆上表面覆盖绝缘层，再通过PVD的方式在绝缘层上形成一层整面的种子层，采用电镀的方式对SOI晶圆上表面进行电镀，并采用CMP工艺将SOI晶圆表面多余的电镀金属、种子层、绝缘层进行平坦化去除。
2.根据权利要求书1所述的一种微***模组中硅空腔下TSV地互联孔结构的制作方法，其特征在于：步骤101)中涂布的光刻胶的厚度为5微米到10微米，硅空腔的深度为100微米到200微米；光刻胶为正胶或负胶；涂布光刻胶的方式采用旋涂法或干膜直接粘贴。
3.根据权利要求书1所述的一种微***模组中硅空腔下TSV地互联孔结构的制作方法，其特征在于：地孔TSV的刻蚀深度为最终地孔深度减去SOI晶圆中绝缘层的深度。
4.根据权利要求书1所述的一种微***模组中硅空腔下TSV地互联孔结构的制作方法，其特征在于：去胶方式采用槽式去胶或干法去胶。
5.根据权利要求书1所述的一种微***模组中硅空腔下TSV地互联孔结构的制作方法，其特征在于：图形化掩模层采用涂覆液体光刻胶之后，通过曝光显影的方式获得；或者采用贴附干膜光刻胶之后，通过曝光显影的方式获得；或者采用二氧化硅或者氮化硅硬质掩模板的hard-mask方式获得。
6.根据权利要求书1所述的一种微***模组中硅空腔下TSV地互联孔结构的制作方法，其特征在于：覆盖绝缘层采用热氧化工艺或化学气相沉积工艺，覆盖绝缘层的厚度范围为1微米到10微米；种子层的整体厚度范围为0.1到10微米，种子层包含钛金属层、铜金属层、钨金属层中的一种或多种的组合。
CN201911197944.1A 2019-11-29 2019-11-29 一种微***模组中硅空腔下tsv地互联孔结构的制作方法 Withdrawn CN111099554A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911197944.1A CN111099554A (zh) 2019-11-29 2019-11-29 一种微***模组中硅空腔下tsv地互联孔结构的制作方法
CN202010588340.6A CN111689460B (zh) 2019-11-29 2020-06-24 一种微***模组中硅空腔下tsv地互联孔结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911197944.1A CN111099554A (zh) 2019-11-29 2019-11-29 一种微***模组中硅空腔下tsv地互联孔结构的制作方法

Publications (1)

Publication Number Publication Date
CN111099554A true CN111099554A (zh) 2020-05-05

Family

ID=70421238

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911197944.1A Withdrawn CN111099554A (zh) 2019-11-29 2019-11-29 一种微***模组中硅空腔下tsv地互联孔结构的制作方法
CN202010588340.6A Active CN111689460B (zh) 2019-11-29 2020-06-24 一种微***模组中硅空腔下tsv地互联孔结构的制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010588340.6A Active CN111689460B (zh) 2019-11-29 2020-06-24 一种微***模组中硅空腔下tsv地互联孔结构的制作方法

Country Status (1)

Country Link
CN (2) CN111099554A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111892015A (zh) * 2020-07-15 2020-11-06 杭州见闻录科技有限公司 一种mems器件的晶圆级封装方法和封装结构
CN113479841A (zh) * 2021-05-24 2021-10-08 中国电子科技集团公司第五十五研究所 一种硅基微流道基板制备方法
CN115621197A (zh) * 2022-11-22 2023-01-17 湖北三维半导体集成创新中心有限责任公司 一种硅通孔互联的空腔结构及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078131B (zh) * 2021-03-23 2024-06-07 浙江集迈科微电子有限公司 一种tsv结构及tsv电镀工艺
CN113517222B (zh) * 2021-03-26 2023-06-16 中国船舶重工集团公司第七二三研究所 基于重布线技术的微***组件堆叠方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457635B (en) * 2000-04-21 2001-10-01 Ind Tech Res Inst Manufacturing process of copper structure
US6849549B1 (en) * 2003-12-04 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dummy structures for improved CMP and reduced capacitance
US20110089141A1 (en) * 2008-06-17 2011-04-21 Ulvac,Inc. Method for the production of multi-stepped substrate
US9142508B2 (en) * 2011-06-27 2015-09-22 Tessera, Inc. Single exposure in multi-damascene process
CN103700617B (zh) * 2013-11-04 2016-01-20 中国航天科技集团公司第九研究院第七七一研究所 基于soi衬底高可靠性的tsv工艺方法
CN105742178A (zh) * 2016-04-16 2016-07-06 扬州国宇电子有限公司 一种集成电路t型孔的干法刻蚀制备方法
CN110010547B (zh) * 2018-12-25 2021-06-15 浙江集迈科微电子有限公司 一种底部带tsv结构的硅空腔结构的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111892015A (zh) * 2020-07-15 2020-11-06 杭州见闻录科技有限公司 一种mems器件的晶圆级封装方法和封装结构
CN113479841A (zh) * 2021-05-24 2021-10-08 中国电子科技集团公司第五十五研究所 一种硅基微流道基板制备方法
CN113479841B (zh) * 2021-05-24 2024-05-28 中国电子科技集团公司第五十五研究所 一种硅基微流道基板制备方法
CN115621197A (zh) * 2022-11-22 2023-01-17 湖北三维半导体集成创新中心有限责任公司 一种硅通孔互联的空腔结构及其形成方法

Also Published As

Publication number Publication date
CN111689460A (zh) 2020-09-22
CN111689460B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
CN111689460B (zh) 一种微***模组中硅空腔下tsv地互联孔结构的制作方法
US20200035641A1 (en) Post cmp processing for hybrid bonding
US8697493B2 (en) Bonding surfaces for direct bonding of semiconductor structures
EP2345070B1 (en) High-yield method of exposing and contacting through-silicon vias
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
KR20100108293A (ko) 비아 구조 및 그것을 형성하는 비아에칭 방법
US8913402B1 (en) Triple-damascene interposer
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN111682013A (zh) 一种用于射频微***垂直互联的混合基通孔微同轴结构及其制作方法
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
US7427565B2 (en) Multi-step etch for metal bump formation
CN115799194A (zh) 晶圆散热微流道、制备方法及三维集成方法
Burkett et al. Advanced processing techniques for through-wafer interconnects
CN111968953A (zh) 硅通孔结构及其制备方法
EP2095416B1 (en) Method of manufacturing openings in a substrate, in particular of vias through the substrate
JP2015508234A (ja) 電子デバイスの三次元実装のための方法
CN114388472A (zh) 半导体元件、半导体组件及其制备方法
KR20110087129A (ko) 관통 실리콘 비아 제조 방법
WO2022027222A1 (zh) 多芯片堆叠封装、电子设备及制备方法
US9478464B2 (en) Method for manufacturing through-hole silicon via
US9960081B1 (en) Method for selective etching using dry film photoresist
CN107293484A (zh) 一种转接板制造方法
Burkett et al. Materials aspects to consider in the fabrication of through-silicon vias
CN113539945B (zh) 半导体结构及其形成方法
WO2022252087A1 (en) Method of manufacturing active reconstructed wafers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200505

WW01 Invention patent application withdrawn after publication