JP3669681B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3669681B2
JP3669681B2 JP2000099760A JP2000099760A JP3669681B2 JP 3669681 B2 JP3669681 B2 JP 3669681B2 JP 2000099760 A JP2000099760 A JP 2000099760A JP 2000099760 A JP2000099760 A JP 2000099760A JP 3669681 B2 JP3669681 B2 JP 3669681B2
Authority
JP
Japan
Prior art keywords
film
mask
insulating film
hard mask
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000099760A
Other languages
English (en)
Other versions
JP2001284329A (ja
Inventor
渉二 瀬田
貴哉 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000099760A priority Critical patent/JP3669681B2/ja
Priority to TW090107230A priority patent/TW536749B/zh
Priority to US09/819,770 priority patent/US6627557B2/en
Priority to KR1020010016788A priority patent/KR20010095141A/ko
Publication of JP2001284329A publication Critical patent/JP2001284329A/ja
Application granted granted Critical
Publication of JP3669681B2 publication Critical patent/JP3669681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ドライエッチングを行う半導体装置の製造方法に係り、とくに下地を加工するためのマスクの形成方法及びマスクを用いたエッチング加工方法及びこの方法により形成された半導体装置に関するものである。
【０００２】
【従来の技術】
現在、半導体装置は、その高集積化に伴いさらなるパタ−ンの微細化が要求されるようになってきている。さらに高速応答化のために配線抵抗や寄生抵抗の低減等が試みられている。また、フォトレジスト膜の直下には反射防止膜を形成し、フォトレジスト膜のパターニングを行っている。
現在の半導体装置の製造技術において、層間絶縁膜に配線溝とそれに繋がるコンタクト孔を形成し、この中に金属配線及び接続プラグを埋め込むデュアルダマシン（Dual Damascene）加工を行う際に、コンタクト孔などの穴を形成してからこれに重ねるように配線溝などの溝を形成する方法（穴先、溝後開口）と配線溝を形成してからその中にコンタクト孔を作る方法（溝先、穴後開口）２つの方法がある。
【０００３】
【発明が解決しようとする課題】
前述の半導体装置の製造において、配線溝を先に形成する方法の場合、配線溝の加工後、コンタクト孔のパターニングをするので、溝の段差の影響でＤＯＦ （Depth of Focus）が下がり、パターンサイズが小さくなると共に、充分なパターニングができなくなる。また、コンタクト孔を先に形成する方法の場合、コンタクト孔を加工してから、配線溝のパターニングをするので、反射防止膜及びレジスト（フォトレジスト）がコンタクト孔の中に入ってしまう。また、現在、半導体装置の微細化に伴い、レジストが薄膜化されるので、配線溝加工の際にレジストと層間絶縁膜との高選択エッチングが必須である。そのため、配線溝を加工する際にコンタクト孔に入った反射防止膜及びレジストがコンタクト孔側壁のマスクとなって配線溝形成する時にコンタクト孔上に層間絶縁膜の残滓が発生する。これは、配線材料のリフロー特性を悪くし、さらに、電気特性にも悪い影響を与える。
【０００４】
また、チップの１部分で一部はデュアルダマシン加工、一部は高アスペクトのコンタクト孔加工を行う場合、デュアルダマシン加工は、少なくとも２度のパターニングが必要なため、ある一部の高アスペクトのコンタクト孔を形成することは、リソグラフィの合わせずれが生じ、また、二度目のパターニングの際にコンタクト孔に反射防止膜及びレジストが入り、それがマスクとなって加工が困難になる。
半導体装置に形成された配線が微細になるに伴い、配線間の幅が狭まる。そのため、配線抵抗が大きくなり、伝播速度が遅くなってしまうという問題が発生している。また、前述のように、デュアルダマシン加工では、微細パターンになるにしたがって、レジストもさらに薄膜になり、層間絶縁膜の対レジスト選択比をさらに高くしたエッチングが要求される。この結果、配線溝加工の際、さらにコンタクト孔上部の層間絶縁膜の残滓をさらに形成することになる。これは、配線材料のリフロー特性をさらに悪くすると共に電気特性もさらに悪化させる要因となっている。
【０００５】
また、チップの一部に層間絶縁膜、他の部分でポリシリコン膜の様に混合膜が存在し、各々にパターンを形成する場合、１つの膜に対しパターニングを行い、ＲＩＥにより加工を行うことから工程数が多くなり生産性が低下する。
また、半導体の微細加工に伴い、絶縁膜あるいは金属膜を配線加工する時、反射防止膜で引きレジストでパターン形成を行うが、配線が密集している部分（密部分）と配線が孤立している部分（疎部分）でＤＯＦが異なることから、孤立の配線を形成しようとすると、密部がアンダードーズ（ｕｎｄｅｒ ｄｏｓｅ）になってしまいテーパー状になってしまう。また、密部を形成しようとすると、疎部分がオーバードーズ（ｏｖｅｒ ｄｏｓｅ）になるためパターンが形成されずパターン飛びが発生してしまうという問題が発生する。
本発明は、この様な事情によりなされたものであり、チップの各部分で異なる加工形状が制御良く形成でき、且つ下地が部分的に異なる膜がチップ内に存在していても充分制御良く加工することができ、また、正確なパターンが形成される半導体装置の製造方法及びこの方法により得られる半導体装置を提供する。
【０００６】
【課題を解決するための手段】
本発明は、ハードマスク加工した後、レジストのマスク加工を行うことにより、あるものはハードマスクをレジスト内に全て組み込まれた状態にし、あるものは、一部はレジストマスクが存在する箇所、他の一部はハードマスクが存在する箇所を形成させる。これにより、チップの各部分で異なる加工形状が制御良く形成でき、且つ下地が部分的に異なる膜がチップ内に存在していても充分制御良く加工をすることができる。
【０００７】
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜あるいは金属膜を形成する工程と、前記絶縁膜あるいは金属膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクを被加工部分が疎又は密である領域に形成する工程と、前記ハードマスクが形成されない前記絶縁膜あるいは金属膜上にカーボンを含む膜を形成し、これをパターニングして前記被加工部分が密又は疎である領域にカーボンを含む膜のマスクを形成する工程と、前記ハードマスク及び前記カーボンを含む膜のマスクを同時に使用して、前記絶縁膜あるいは金属膜にエッチング加工を施す工程とを具備し、前記絶縁膜あるいは金属膜にエッチング加工を施す工程において、前記被加工部分が前記密又は疎である領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴としている。
【０００８】
また、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクを配線の疎部分又は密部分が形成される領域に形成する工程と、前記ハードマスクが形成された前記絶縁膜上にカーボンを含む膜を形成し、これをパターニングして前記配線の密部分又は疎部分が形成される領域にカーボンを含む膜のマスク形成する工程と、前記ハードマスク及び前記カーボンを含む膜のマスクを同時に用いて、前記絶縁膜にエッチング加工を施し、配線溝を形成する工程と、前記ハードマスク及び前記カーボンを含む膜のマスクを除去してから、前記ハードマスクが形成されていた領域の配線溝に疎部分又は密部分の配線を形成し、前記カーボンを含む膜のマスクが形成されていた領域の配線溝に密部分又は疎部分の配線を形成する工程とを具備し、前記絶縁膜にエッチング加工を施し、配線溝を形成する工程において、前記配線の密部分又は疎部分が形成される領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴としている。
【０００９】
また、本発明の半導体装置の製造方法は、半導体基板の絶縁膜上にゲート電極の膜を形成する工程と、前記ゲート電極の膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクをゲート部の疎部分又は密部分が形成される領域に形成する工程と、前記ハードマスクが形成された前記ゲート電極の膜上にカーボンを含む膜を形成し、これをパターニングしてゲート部の密部分又は疎部分が形成される領域にカーボンを含む膜のマスク形成する工程と、前記ハードマスク及び前記カーボンを含む膜のマスクを同時に用いて、前記ゲート電極の膜にエッチング加工を施し、ゲート部を形成する工程とを具備し、前記ゲート電極の膜にエッチング加工を施し、ゲート部を形成する工程において、前記ゲート部の密部分又は疎部分が形成される領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴としている。
【００１０】
また、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクを素子分離領域の疎部分が形成される領域に形成する工程と、前記ハードマスクが形成された前記絶縁膜上にカーボンを含む膜を形成し、これをパターニングして前記素子分離領域の密部分又は疎部分が形成される領域にマスク形成する工程と、前記ハードマスク及び前記カーボンを含む膜のマスクを同時に用いて、前記絶縁膜及びその下の前記絶縁膜にエッチング加工を施し、前記半導体基板に溝を形成する工程と、前記ハードマスク及び前記カーボンを含む膜のマスクを除去してから、前記ハードマスクが形成されていた領域の溝に疎部分又は密部分の素子分離絶縁膜を埋め込み、前記カーボンを含む膜のマスクが形成されていた領域の溝に密部分又は疎部分の素子分離絶縁膜を埋め込む工程とを具備し、前記絶縁膜及びその下の絶縁膜にエッチング加工を施し、前記半導体基板に溝を形成する工程において、前記素子分離領域の密部分又は疎部分が形成される領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴としている。
【００１４】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。まず、図１乃至図６を参照して参考例を説明する。図１乃至図５は、ハードマスク及びレジストを用いて配線間の層間絶縁膜（シリコン酸化膜）のデュアルダマシン構造の配線を作成した半導体装置の製造工程断面図、図６は、この実施例で用いたエッチング装置の概略断面である。真空チャンバー１の内部には、被処理物２を載置する載置台３が設けられており、この載置台３に対向して対向電極４が設けられている。載置台３は、温度調節機構を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバー１の天壁４には、ガス導入管５が接続されている。ガス導入管５から、真空チャンバー１の内部にガスが導入され、排気口６の弁により圧力が調整される。圧力が安定を示した後、載置台３下の高周波電極７から高周波を印可することにより真空チャンバー１内にプラズマが発生する。また、真空チャンバー１の外周部には磁石８が設けており、真空中に高密度な磁界を作り、プラズマ中のイオンに異方性を持たせて被処理物２がエッチングされる。この装置は、マグネトロンＲＩＥ装置である。この実施例では、図６のマグネトロンＲＩＥ装置を使用したが、これ以外にも、ＥＣＢ、ヘリコン、誘導結合型プラズマ等の他のドライエッチング装置を使用することが可能である。
【００１５】
次に、このエッチング装置を用いて、まず、ハードマスクの加工を行う。
シリコン半導体などの半導体基板１０にはシリコン酸化膜などの層間絶縁膜１１が形成され、層間絶縁膜１１にＴｉＮなどのバリアメタル１３に被覆されたアルミニウムなどの金属配線１２が埋め込まれている。層間絶縁膜１１の上にシリコン酸化膜などの層間絶縁膜１４が形成されている。この上にポリシリコン膜１５が形成されている。ポリシリコン膜１５上には有機塗布型などの反射防止膜１６を介してレジスト１７が形成されている（図１（ａ））。
層間絶縁膜１４のハードマスクとしてポリシリコン膜１５を用いる。即ちポリシリコン膜１５をレジストマスクを用いて溝加工する。レジスト１７を配線溝形状にパターニングし、これをマスクとして、反射防止膜１６をエッチングする。次に、パターニングされたレジスト１７をマスクにしてポリシリコン膜１５をエッチングする（図１（ｂ））。この時エッチング条件として、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この時、層間絶縁膜とポリシリコンとの選択比が約１００程度と非常に高いため、層間絶縁膜１４がストッパーとなって、過剰に層間絶縁膜が削れることはない。これは、配線溝加工の深さ制御性の面で非常にメリットがある。
【００１６】
次に、レジスト１７及び反射防止膜１６を剥離してから（図２（ａ））、レジスト１８をパターニングされたポリシリコン膜１５及び層間絶縁膜１４の全面に７００ｎｍ程度堆積させ、次に、レジスト１８上にＳＯＧ膜１９を１００ｎｍ程度堆積させ、ＳＯＧ(Spin on Glass) 膜１９の上にレジスト２０を３００ｎｍ程度塗布する。ＳＯＧ膜は、シラノール（Ｓｉ（ＯＨ）4 ）をアルコールに溶かしたものを回転する基板に塗布し、２００−３００℃程度の温度でベーキングして形成される膜をいう。その後、レジスト２０をレジスト１８を反射防止膜としてコンタクト孔形状にパターニングする（図２（ｂ））。この時ＳＯＧ膜上に反射防止膜を塗布し、レジスト２０を塗布し、コンタクト孔形状のパターニングを行っても良い。次に、ＳＯＧ膜１９を反射防止膜としてコンタクト孔のパターニングを行う。この時、上部のパターニングされたレジスト２０は、ＳＯＧ膜１９を加工するマスクとして使用され、その後ＳＯＧ膜１９からなるマスクは、下層レジスト１８を加工する。この時のＳＯＧ膜１９のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この下層レジスト１８の加工条件は、４０ｍＴｏｒｒ、４００Ｗ、Ｎ2 ／Ｏ2 ＝１００／２０ｓｃｃｍでＳＯＧ膜１９との選択比として１００以上を採ることができる。また、層間絶縁膜１４との選択比も１００以上採ることができる。この時、コンタクト用のマスクパターンを形成する（図３（ａ））。この場合、下層レジスト１８の部分にレジストを用いているが、スパッタリングあるいは塗布型のカーボン膜、フレア、シルクなどのシリコンを含有していない低誘電率化された絶縁膜（以下、Ｌｏｗ−ｋ膜という）を用いても同様の効果が得られる。
【００１７】
次に、これらのマスク形成後、コンタクト孔２１の加工を行う。この時のガス条件は、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００ｓｃｃｍ条件を用いて加工を行う。この条件での、レジスト１８と層間絶縁膜１４とのエッチング選択比は、約１５程度であり、また、ポリシリコン膜とのエッチング選択比は、４０程度である。層間絶縁膜１４の厚さは、１０００ｎｍ程度の加工に対し、Ｊ＋７０（％）程度で加工を行う（図３（ｂ））。次に、コンタクト孔２１の加工を行った後、レジスト１８をＯ2 ＲＩＥにより剥離する。この実施例では、Ｏ2 ＲＩＥによりレジスト１８の剥離を行っているが、ダウンフローアッシャーを用いても良い（図４（ａ））。レジスト１８の剥離後、レジスト１８の下部内にあったパターニングされたポリシリコン膜１５をマスクにして、深さ４００ｎｍ程度の配線溝２２の加工を行う。この時のエッチング条件は、コンタクト孔と同じ条件、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００ｓｃｃｍを用いて加工する。この条件では、対ポリシリコン選択比を４０程度取ることができる。これにより、制御性良くデュアルダマシン加工（溝穴一括加工）が行え、配線溝２２が形成される（図４（ｂ））。この後、例えば、ＴｉＮなどのバリアメタルを引き、Ａｌを成膜し（図５（ａ））、ＣＭＰにより平坦化を行って、配線溝及びコンタクト孔にＴｉＮなどのバリアメタル２４で被覆された接続プラグが一体的に形成されたアルミニウムなどの金属配線２３が形成される（図５（ｂ））。配線材料として、ＮｂＬｉｎｅｒを引いた後、Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇなどを使用して成膜を行っても良い。
【００１８】
この参考例では、ハードマスクとしてポリシリコン膜を用いているが、本発明では、シリコン酸化窒化膜、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜、ＳｉＮ膜などの絶縁膜、Ｗ膜、ＷＳｉ膜、Ｔｉ膜、ＴｉＮ膜、Ｎｂ膜、Ａｌ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜、などの金属膜を用いることもできる。また、この実施例では層間絶縁膜としてシリコン酸化膜を用いているが、本発明は、有機シリコン酸化膜、無機シリコン酸化膜を用いることができる。また、この実施例では、ハードマスク部分は、配線を加工しているが、本発明は、コンタクトホールパターンや他のパターンの加工でも良い。また、この実施例では絶縁膜の加工を例として挙げているが、金属膜の加工も可能である。この時のハードマスクは、絶縁膜としてＳｉＯＮ膜、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx膜、ＳｉＮ膜の絶縁膜あるいはＴｉＮ膜などの金属膜を用いる。この実施例ではハードマスク加工後、レジストのマスク加工を行うことにより、ハードマスクをレジスト内に全て組み込まれた状態にすることにより、チップ内での異なる加工形状が制御良く形成できる。
【００１９】
次に、図７乃至図９を参照して参考例を説明する。図７乃至図９は、ハードマスク及びレジストを用いて配線間の層間絶縁膜（シリコン酸化膜）のデュアルダマシン構造の配線及びコンタクト孔内に形成した接続プラグを作成した半導体装置の製造工程を説明する工程断面図である。この参考例では層間絶縁膜に形成するハードマスクとして、ポリシリコン膜を用いている。ここでは、多層配線のうち層の異なる配線に対するコンタクトの形成及びコンタクト形成のみとコンタクト及び配線の両方を同時に形成する異種の加工を層間絶縁膜に施す方法を説明する。シリコン半導体などの半導体基板３０にはシリコン酸化膜などの層間絶縁膜３１が形成され、層間絶縁膜３１にＴｉＮなどのバリアメタル３３に被覆されたアルミニウムなどの第１層の金属配線３２が埋め込まれている。また、層間絶縁膜３１の上にシリコン酸化膜などの層間絶縁膜３４が形成されている。この層間絶縁膜３４にＴｉＮなどのバリアメタル３３′に被覆されたアルミニウムなどの第２層の金属配線３２′が埋め込まれている。層間絶縁膜３４の上にポリシリコン膜３５が形成されている。
【００２０】
この実施例では、Ａ領域で第１層の金属配線に対するコンタクト形成を行い、Ｂ領域で第２層の金属配線に対するコンタクトと上層の配線形成を行う。
Ａ領域及びＢ領域において、層間絶縁膜３４のハードマスクとしてポリシリコン膜３５を用いる。すなわち、ポリシリコン膜３５にレジスト（図示しない）を形成し、これをマスクとして用いる。このレジストをＡ領域ではコンタクト孔形状に、Ｂ領域では配線溝形状にパターニングし、これをマスクとしてポリシリコン膜３５をエッチングする。
ポリシリコン膜３５をレジストマスクを用いて加工するエッチング条件として、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用い、この条件で異方性エッチング（ＲＩＥ）を行う。この時、層間絶縁膜３４とポリシリコン膜３５との選択比が約１００程度と非常に高いため、層間絶縁膜３４がストッパーとなり、過剰に層間絶縁膜３４が削れることはない。これは、溝加工の深さ制御性の面で非常にメリットがある。次に、レジスト剥離後、レジスト３６を全面に７００ｎｍ程度堆積させ、次に、ＳＯＧ膜３７を１００ｎｍ程度、レジスト（図示しない）を３００ｎｍ程度塗布する。次に、レジスト３６を反射防止膜としてコンタクト孔のパターニングを行う。この時、ＳＯＧ膜上に反射防止膜を塗布し、レジストを塗布パターニングを行っても良い。
【００２１】
この時、上部のレジストは、ＳＯＧ膜を加工するマスクとして使用し、その後、ＳＯＧ膜のマスクは、下層レジスト３６を加工する。この時、ＳＯＧ膜３７のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、Ｃ4 Ｆ／Ｏ2 ＝６０／１０ｓｃｃｍに混合ガスを用いて、異方性エッチングを行う。また、下層レジスト３６のエッチング条件は、４０ｍＴｏｒｒ、５００Ｗ、Ｎ2 ／Ｏ2 ＝１５０／１０ｓｃｃｍの混合ガスを用いる条件であり、この条件で異方性エッチングを行う。この下層レジスト３６の加工条件は、ＳＯＧとの選択比が１００以上採ることができる。また、層間絶縁膜３４との選択比も１００以上採ることができる。この時、コンタクトのプラグのみを形成させる箇所（Ａ領域）については下層レジスト膜３６を取り除き、ポリシリコン膜３５のハードマスクのみとする（図７（ａ））。この実施例では、３６部分にレジストを用いているが、スパッタあるいは塗布で成膜したカーボン膜、あるいはフレアーシルクなどのシリコンを含有していないＬｏｗ−ｋ膜を用いても同様の効果が得られる。
【００２２】
次に、これらのマスクを形成し、コンタクト孔の加工を行う。この時のガス条件は、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００ｓｃｃｍであり、この条件で加工を行って、コンタクト孔３８、３９を形成する。この条件でのレジスト３６と層間絶縁膜３４のエッチング選択比は、約１５程度、また、ポリシリコン膜とのエッチング選択比は、４０程度である。層間絶縁膜３４の厚さは、１０００ｎｍ程度の加工に対し、Ｊ＋７０％程度で加工を行う。この時、ポリシリコン膜３５のマスクによるコンタクト孔部分は、１７００ｎｍ程度削れている（図７（ｂ））。次に、レジスト３６をＯ2 ＲＩＥにより剥離する。この実施例では、Ｏ2 ＲＩＥによりレジスト３６の剥離を行っているが、本発明ではダウンフローアッシャーでも良い（図８（ａ））。次に、レジスト３６の下部内にあった配線溝形状のポリシリコン膜３５のマスクにより溝加工を５００ｎｍ程度行って配線溝４０を形成する。この時のエッチング条件は、コンタクト孔と同じ条件、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００ｓｃｃｍであり、この条件で加工を行う。これにより、制御良くデュアルダマシン加工（溝穴一括加工）が可能になる。また、ポリシリコン膜３５のマスクのコンタクト孔部分は、この条件では、さらに、５００ｎｍ以上（この条件は、開口部分が狭いコンタクト孔の方がエッチングレートが約１．３倍程度早い）加工することができる。
【００２３】
これにより、ポリシリコン膜３５で形成したコンタクト孔３８は、２２００ｎｍ程度以上加工することができ、２０００ｎｍの層間絶縁膜コンタクト孔３８を充分加工することができる。この結果、層間絶縁膜３４中でデュアルダマシン加工及び高アスペクトのコンタクト孔３８を加工することができる（図８（ｂ））。この時の層間絶縁膜の加工条件でのＴｉＮバリアメタルの選択比が４０以上であるので問題は無い。次に、この後、例えば、配線材料として、ＮｂＬｉｎｅｒを引いた後、Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−ＣｕもしくはＣｕ、Ａｇなどを使用して成膜を行い（図９（ａ））、ＣＭＰにより平坦化を行って、Ａ領域には、コンタクト孔内にバリアメタル４２に被覆された接続プラグ４１が埋め込まれ、Ｂ領域には、コンタクト孔を有する配線溝にバリアメタル４４に被覆され、接続プラグを有するアルミニウムなどの金属配線４３が埋め込まれている（図９（ｂ））。
この実施例では、ハードマスクとしてポリシリコン膜を用いているが、本発明は、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜などの絶縁膜、Ｗ膜、ＷＳｉ膜、Ｔｉ膜、ＴｉＮ膜、Ｎｂ膜、Ａｌ膜などを用いることもできる。また、層間絶縁膜としてシリコン酸化膜を用いているが、本発明は、有機シリコン酸化膜、無機シリコン酸化膜を用いても同様に加工することができる。また、ハードマスク部分は、コンタクト孔を加工しているが、配線パターンや他のパターンでも同様にできる。
【００２４】
以上のように、この実施例では、ハードマスク加工した後、レジストのマスク加工を行うことによりあるものはハードマスクをレジスト内に全て組み込まれた状態にし、あるものは一部はレジストマスクが存在する箇所、他の一部はハードマスクが存在する箇所を形成させることにより、１つの層間絶縁膜にに１つの加工形状又は２つの加工により作られる形状を形成することができると共にチップの各部分で異なる加工形状が制御良く形成できる。この場合、一部はコンタクトホール、一部はデュアルダマシンの加工を行っているが、他の加工形状を部分的に作ることが可能である。
【００２５】
次に、図１０乃至図１６、図１９を参照して参考例を説明する。この参考例では、高密度配線構造を有する半導体装置の構造及び製造方法を説明する。図１０乃至図図１６は、半導体装置の製造工程断面図、図１９は、この半導体装置の斜視図である。現在、半導体装置には多層の配線構造が多く用いられている。この様な配線構造において、ある所定の配線層は、どの配線も実質的にほぼ同じ平面上に配列されている。したがって、接続プラグが接続された配線は、複数の配線が並べた場合において、配線領域が密接していても、配線幅より径の小さい接続プラグの部分は、配線領域よりも疎の状態にある。この実施例では、ある２つの配線が並列されている場合に両者の間にある配線が両隣の配線より少なくとも配線厚さ分は上に配置されていることに特徴がある。このように構成すると、両隣の配線に対向するそれらの中間の配線は、径の小さい接続プラグが対向することになるので、配線のみが対向する場合よりも近接させることができる。
【００２６】
シリコン半導体などの半導体基板５０にはシリコン酸化膜などの層間絶縁膜５１が形成され、層間絶縁膜５１にＴｉＮなどのバリアメタル５３に被覆されたアルミニウムなどの第１層の金属配線５２が埋め込まれている。また、層間絶縁膜５１の上にシリコン酸化膜などの層間絶縁膜５４が形成されている。層間絶縁膜５４の上にポリシリコン膜５５が形成されている（図１０（ａ））。
まず、層間絶縁膜（シリコン酸化膜）のハードマスクとして、ポリシリコン膜５５を用いている。ポリシリコン膜５５に反射防止膜を成膜し、レジスト５６をパターニングしてマスクとしてエッチングを施す（図１０（ｂ））。この時、パターン形成は、溝形成と穴形成を交互に行う。この時、エッチング条件として、反射防止膜は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１００ｓｃｃｍの条件で行い、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用い、この条件で異方性エッチングを行う。この時、層間絶縁膜５４とポリシリコン膜５５との選択比が約１００程度と非常に高いため、層間絶縁膜５４がストッパーとなり、過剰に層間絶縁膜５４が削れることはない。
【００２７】
次に、レジスト５６、反射防止膜を剥離してから（図１１（ａ））、レジスト５７を層間絶縁膜５４及びポリシリコン膜５５全面に７００ｎｍ程度堆積させ、次に、ＳＯＧ膜５８を１００ｎｍ、レジスト５９を３００ｎｍ程度順次塗布する（図１１（ｂ））。その後、ＳＯＧ膜５８を反射防止膜としてハードマスクの配線溝が形成される部分にコンタクト孔のパターニング、また、ハードマスクで穴の形成される部分には、穴が露出するように、溝のパターニングを行う。この時、上部のレジスト５９は、ＳＯＧ膜５８を加工するマスクとして使用し、その後ＳＯＧ膜５８のマスクは、下層レジスト５７を加工する。この時、ＳＯＧ膜５８のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１０ｓｃｃｍの混合ガスを用い、この条件で異方性エッチングを行う。また、下層レジスト５７のエッチング条件は、４０ｍＴｏｒｒ、５００Ｗ、Ｎ2 ／Ｏ2 ＝１５０／１０ｓｃｃｍの混合ガスを用い、この条件で異方性エッチングを行う。この下層レジスト５７の加工条件は、ＳＯＧ膜との選択比を１００以上採ることができる。この時、配線溝穴を形成する部分は、レジストパターンを形成させ、コンタクト孔部分のみには、ハードマスクのみでマスクを形成する。
【００２８】
この実施例では、５７部分にレジストを用いているが、スパッタあるいは塗布型のカーボン膜あるいはフレアー、シルクなどのシリコンを含有していないＬｏｗ−ｋ膜を用いても同様の効果が得られる。このパターン形成を交互に行う（図１２（ａ））。次に、コンタクト孔６０、６１の加工を行う。この時のガス条件は、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００（ｓｃｃｍ）条件を用いて加工を行う。この条件での、レジストと層間絶縁膜のエッチング選択比は、約１５程度及びポリシリコンとのエッチング選択比は、４０程度である。次に、コンタクト孔の加工を行った後（図１２（ｂ））、レジスト５７をＯ2 ＲＩＥにより剥離を行う。その後、ポリシリコン膜５８のハードマスクを用いて加工を行う。この時、一部は配線溝６２、一部はコンタクト孔のパターンでの加工を行う（図１３（ａ））。この時のエッチング条件は、先程のコンタクト孔と同条件で加工を行う。これにより、交互のデュアルダマシン加工の配線溝６２とコンタクト孔６１を形成することができる。この後、ＮｂＬｉｎｅｒを引いた後、Ａｌ−Ｃｕ配線材料の埋め込みＣＭＰにより平坦化する。このときハードマスクは、ＣＭＰにより除去される。
【００２９】
コンタクト孔にはバリアメタル６４に被覆されたアルミニウムなどの金属からなる接続プラグ６３が埋め込まれ、コンタクト孔を有する配線溝にはバリアメタル６４′に被覆され、接続プラグを有する金属配線６４′が埋め込まれる。また、埋め込みを行った後、ＣＭＰにより平坦化を行う。この実施例では、Ａｌ−Ｃｕを配線材料として用いているが、Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｇ配線などを用いても良い（図１３（ｂ））。この後、層間絶縁膜６５の成膜を行う（図１４（ａ））。その後、反射防止膜６６、レジスト６７を塗布し、配線のパターニングを行い（図１４（ｂ））、層間絶縁膜６５の加工を行って配線溝を形成する（図１５（ａ））。その後、反射防止膜、レジスト６７の剥離をアッシャーにより行い（図１５（ｂ））、再度、Ａｌ−Ｃｕの配線材料の埋め込みを行い、ＣＭＰにより平坦化を行って配線溝にバリアメタル６９に被覆されたアルミニウムなどの金属配線６８を埋め込む（図１６）。これにより、配線層が同じでも配線６３′、６８の高さが交互に異なる配線構造が得られる（図１９参照）。また、配線間の間隔が微細になるに伴って発生する伝播速度の低下を抑制することができる。
【００３０】
この実施例では、ハードマスクとしてポリシリコン膜を用いているが、ＳｉＯＮ膜、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜、ＳｉＮ膜などの絶縁膜、Ｗ膜、ＷＳｉ膜、Ｔｉ膜、ＴｉＮ膜、Ｎｂ膜、Ａｌ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜などの金属膜でも良い。また、この実施例では層間絶縁膜としてシリコン酸化膜を用いているが、本発明では有機シリコン酸化膜又は無機シリコン酸化膜を使用することができる。
【００３１】
次に、図１７及び図１８を参照して参考例を説明する。図１７及び図１８は、半導体装置の製造工程断面図である。この参考例では、ハードマスク及びレジストをマスクに用いて配線パターンを形成するプロセスにおいて、下地の１部分がポリシリコンのようなメタルからなり、他の部分が層間絶縁膜である場合に、それぞれの部分を加工する例を説明する。シリコン半導体などの半導体基板７０にはシリコン酸化膜などの層間絶縁膜７１が形成され、この上に部分的にポリシリコン膜７２が形成されている。図では、Ａ領域にはポリシリコン膜７２が形成され、Ｂ領域には層間絶縁膜７１のみが形成されている。まず、層間絶縁膜７１のハードマスクとしてシリコン窒化膜７３を用いている。まず、シリコン窒化膜７３にレジストマスク（図示しない）を用いてエッチング加工を施す。この時、エッチング条件として、４０ｍＴｏｒｒ、１４００Ｗ、ＣＨＦ3 ／ＣＯ＝５０／１００ｓｃｃｍの混合ガスを用いて、異方性エッチングを行う。この加工によりパターニングされたシリコン窒化膜（ハードマスク）７３が形成される。次に、前記レジストを剥離してから、下層レジスト７４を全面に７００ｎｍ程度堆積させ、次に、ＳＯＧ膜７５を１００ｎｍ、上層レジスト７９を３００ｎｍ程度順次塗布形成する。その後、下層レジスト７４を反射防止膜として上層レジスト７９をパターニングする。この時、ＳＯＧ膜上に反射防止膜を塗布し、レジストを塗布し、パターニングしても良い。
【００３２】
この時、上層レジスト７９は、ＳＯＧ膜７５を加工するマスクとして使用し、その後の工程で、ＳＯＧ膜７５は、マスクとして下層レジスト７４を加工する。この時のＳＯＧ膜７５のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１０ｓｃｃｍの混合ガスを用いる。この条件で異方性エッチングが行われる。また、下層レジスト７４のエッチング条件は、４０ｍＴｏｒｒ、５００Ｗ、Ｎ2 ／Ｏ2 ＝１５０／１０ｓｃｃｍの混合ガスを用いる。この条件で異方性エッチングが行われる。この下層レジストの加工条件は、ＳＯＧとの選択比を１００以上にすることができる。また、層間絶縁膜との選択比も１００以上にすることができる。また、ポリシリコンとの選択比も１００以上にすることができる（図１７（ａ））。この実施例では、７４部分にレジストを用いているが、スパッタあるいは塗布により形成したカーボン膜あるいはフレアー、シルクなどのシリコンを含有していないＬｏｗ−ｋ膜を用いても同様の効果が認められる。次に、これらマスク形成後、層間絶縁膜７１にコンタクト孔７６の加工を行う。この時のガス条件は、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００ｓｃｃｍである。この条件を用いて層間絶縁膜７１をエッチング加工する。
【００３３】
この条件でのレジストと層間絶縁膜のエッチング選択比は、約１５程度であり、また、ＳｉＮとのエッチング選択比は、３０程度である（図１７
（ｂ））。次に、層間絶縁膜７１の加工に用いたＳＯＧ膜７５及び下層レジスト７４をＯ2 ＲＩＥにより剥離する。その後、ハードマスク（シリコン窒化膜）７３を用いて、層間絶縁膜７１に配線溝７７の加工を行う。エッチング条件は、先のコンタクト孔加工と同じである（図１８（ａ））。その後、また、ハードマスクＳｉＮ７３を用いてポリシリコンの溝加工を行う。この時のエッチング条件は７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用いる。この時ハードマスクとの選択比は、５０以上と非常に高い。この条件でポリシリコン膜７２を異方性エッチングする。この時、層間絶縁膜とポリシリコンとの選択比は、約１００程度と非常に高いためポリシリコン膜７２をエッチングしている間は層間絶縁膜は殆ど削れることはない（図５（ｄ））。ポリシリコン膜の加工後は、ウエット処理（ホットりん酸処理）又はＣＭＰ処理などによりハードマスク（シリコン窒化膜）を除去する（図１８（ｂ））。以上、この参考例の方法により、半導体基板上に種類の異なる下地膜を同時に容易に加工することができる。
【００３４】
この参考例では、下地の層間絶縁膜、ポリシリコンは、コンタクト孔や他のパターンを対象としても良い。また、この参考例では層間絶縁膜としてシリコン酸化膜を用いているが、本発明は、有機シリコン酸化膜、無機シリコン酸化膜などを用いても同様に加工することができる。さらに、この参考例ではメタル膜としてポリシリコンを用いているが、本発明は、層間絶縁膜材料と選択比の取れるＷ、ＷＳｉ、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｒｕ、Ｔｉ、ＴｉＮ、Ａｇ等のメタル材料を用いることもできる。本発明は、以上のように、ハードマスク加工後、レジスト、ＳＯＧ膜を順次塗布し、レジストをパターニングし、ＲＩＥによりＳＯＧ膜と選択的にレジストを加工することにより、２種類の異なるマスクをウェーハ上に、あるものは全てにレジスト内にハードマスクが組み込まれた状態、また、あるものは一部をレジスト内に組み込まれた状態にする。このようにして、２パターンの加工形成、あるいはウェーハ内に１部は１パターン、その他の部分は２パターンの加工などが容易に行うことができるようになった。
なお、本発明は、ＳＯＧ膜の上に反射防止膜を形成することができる。また、上記の説明では各種類のマスクに合わせて、前記絶縁膜又は金属膜に対して２つの加工について説明したが、本発明は、３つ以上の加工について実施することができる。
【００３５】
次に、図２０乃至図２２を参照して第１の実施例を説明する。図２０乃至図２２は、半導体装置の製造工程断面図である。半導体基板（図示しない）上の層間絶縁膜１４のハードマスクとしてポリシリコン膜１５を用いる。すなわち、ポリシリコン膜１５をレジストマスクを用いて溝加工する。このとき、疎部分にドーズを合わせ、孤立パターン部分のみ形成させる。レジスト１７を配線溝形状にパターニングし、これをマスクとして、反射防止膜１６をエッチングする。次に、パターニングされたレジスト１７をマスクにしてポリシリコン膜１５をエッチングする（図２０（ｂ））。この時、エッチング条件として、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この時、層間絶縁膜とポリシリコンとの選択比が約１００程度と非常に高いため、層間絶縁膜１４がストッパーとなって、過剰に層間絶縁膜が削れることはない。これは配線溝加工の深さ制御性の面で非常にメリットがある。次に、レジスト１７及び反射防止膜１６を剥離してから（図２０（ｃ））、レジスト１８をパターニングされたポリシリコン膜１５及び層間絶縁膜１４の全面に７００ｎｍ程度堆積させ、次に、レジスト１８上にＳＯＧ膜１９を１００ｎｍ程度堆積させ、ＳＯＧ(Spin on Glass) 膜１９の上にレジスト２０を３００ｎｍ程度塗布する。
【００３６】
ＳＯＧ膜は、シラノール（Ｓｉ（ＯＨ）4 ）をアルコールに溶かしたものを回転する基板に塗布し、２００−３００℃程度の温度でベーキングして形成される膜をいう。その後、レジスト２０を溝の密部分にドーズを合わせ密部分の溝をレジスト１８を反射防止膜としてコンタクト孔形状にパターニングする（図２１ （ａ））。この時ＳＯＧ膜上に反射防止膜を塗布し、レジスト２０を塗布し、コンタクト孔形状のパターニングを行っても良い。
この時、上部のパターニングされたレジスト２０は、ＳＯＧ膜１９を加工するマスクとして使用され、その後ＳＯＧ膜１９からなるマスクは、下層レジスト１８を加工する。この時のＳＯＧ膜１９のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この下層レジスト１８の加工条件は、４０ｍＴｏｒｒ、４００Ｗ、Ｎ2 ／Ｏ2 ＝１００／２０ｓｃｃｍでＳＯＧ膜１９との選択比として１００以上を採ることができる。また、層間絶縁膜１４との選択比も１００以上採ることができる。この時、コンタクト用のマスクパターンを形成する（図２１（ｂ））。この場合、下層レジスト１８の部分にレジストを用いているが、スパッタリングあるいは塗布型のカーボン膜、フレア、シルクなどのシリコンを含有していない低誘電率化された絶縁膜（以下、Ｌｏｗ−ｋ膜という）を用いても同様の効果が得られる。
【００３７】
レジスト及びポリシリコン膜１５をマスクにして、深さ４００ｎｍ程度の配線溝２２の加工を行う。この時のエッチング条件は、２０ｍＴｏｒｒ、１４００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／５０／５／１００ｓｃｃｍを用いて加工する。この条件は、対ポリシリコン選択比を４０程度取ることができる。これにより、配線の密部分及び疎部分の溝加工が制御性良く行え、配線溝２２が形成される（図２１（ｃ））。この後、例えば、ＴｉＮなどのバリアメタルメタを引き、Ａｌを成膜し（図２２（ａ））、ＣＭＰにより平坦化を行って、配線溝にＴｉＮなどのバリアメタル２４で被覆されたアルミニウムなどの金属配線２３が形成される（図２２（ｂ））。また、配線材料として、ＮｂＬｉｎｅｒを引いた後、Ａｌ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇなどを使用して成膜を行ってもよい。この実施例では、ハードマスクとしてポリシリコン膜を用いているが、本発明では、シリコン酸化窒化膜、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜、ＳｉＮ膜などの絶縁膜、Ｗ膜、ＷＳｉ膜、Ｔｉ膜、Ｎｂ膜、Ａｌ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜、ＴｉＮ膜などの金属膜を用いることもできる。また、この実施例では層間絶縁膜としてシリコン酸化膜を用いているが、本発明は、有機シリコン酸化膜、無機シリコン酸化膜を用いることができるまた、この実施例では、ハードマスク部分は、配線を加工しているが、本発明はコンタクトホールパターンや他のパターンの加工でも良い。また、この実施例では絶縁膜の加工を例として挙げているが、金属膜の加工も可能である。この時のハードマスクは、ＳｉＯＮ膜、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜、ＳｉＮ膜の絶縁膜あるいはＴｉＮ膜などの金属膜などを用いる。
【００３８】
この実施例ではハードマスク加工後、ハードマスクをレジスト内に全て組み込まれた状態にすることにより、チップ内での異なる加工形状を制御良く形成することができる。
この実施例ではハードマスク加工を孤立パターンで行い、密部分にレジストマスクを形成し、加工を行っているが、密部分をハードマスクで加工し、疎部分にレジストマスクを形成し、加工を行っても良い。また、この実施例では溝加工について述べているが、コンタクト孔あるいはアイランド状のパターン及び他のパターンでも同様に形成可能である。
【００３９】
次に、図２３乃至図２７を参照して第２の実施例を説明する。図２３乃至図２７は、半導体装置の製造工程断面図である。この実施例では、ゲート部が密に配置された領域（密部分）疎に配置された領域（疎部分）を有する半導体装置を形成する。シリコン半導体基板１０上にゲート酸化膜（ＯＸ）、ポリシリコン膜、ＷＳｉ膜、ＳｉＮ膜を成膜後、ＳｉＮ膜上にハードマスクとして用いられるポリシリコン膜１５、反射防止膜１６を堆積させる。そして、ポリシリコン膜１５をレジストマスク１７を用いて溝加工する。この時、ゲート部の疎部分（孤立部分）にドーズを合わせ、孤立パターン部分のみパターンを形成させる。レジスト１７を配線溝形状にパターニングし（図２３（ａ））、これをマスクとして、反射防止膜１６をエッチングする。次に、パターニングされたレジスト１７をマスクにしてポリシリコン膜１５をエッチングする（図２３（ｂ））。この時、エッチング条件として、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この時、層間絶縁膜とポリシリコンとの選択比が約１００程度と非常に高いため、層間絶縁膜１４がストッパーとなって、過剰に層間絶縁膜が削れることはない。これは、配線溝加工の深さ制御性の面で非常にメリットがある。
【００４０】
次に、レジスト１７及び反射防止膜１６を剥離してから（図２４（ａ））、レジスト１８をパターニングされたポリシリコン膜１５及び層間絶縁膜１４の全面に７００ｎｍ程度堆積させ、次に、レジスト１８上にＳＯＧ膜１９を１００ｎｍ程度堆積させ、ＳＯＧ膜１９の上にレジスト２０を３００ｎｍ程度塗布する。ＳＯＧ膜は、シラノール（Ｓｉ（ＯＨ）4 ）をアルコールに溶かしたものを回転する基板に塗布し、２００−３００℃程度の温度でベーキングして形成される膜をいう。その後、レジスト２０を溝の密集部分にドーズを合わせ、密集部分の溝をレジスト１８を反射防止膜としてパターニングする（図２４（ｂ））。この時ＳＯＧ膜上に反射防止膜を塗布し、レジスト２０を塗布し、溝のパターニングを行っても良い。
次に、ＳＯＧ膜１９を反射防止膜として溝のパターニングを行う。この時、上部のパターニングされたレジスト２０は、ＳＯＧ膜１９を加工するマスクとして使用され、その後ＳＯＧ膜１９からなるマスクは、下層レジスト１８を加工する。この時のＳＯＧ膜１９のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この下層レジスト１８の加工条件は、４０ｍＴｏｒｒ、４００Ｗ、Ｎ2 ／Ｏ2 ＝１００／２０ｓｃｃｍでＳＯＧ膜１９との選択比として１００以上を採ることができる。また、層間絶縁膜１４との選択比も１００以上採ることができる。この時、溝のマスクパターンを形成する（図２４（ｃ））。この場合、下層レジスト１８の部分にレジストを用いているが、スパッタリングあるいは塗布型のカーボン膜、フレア、シルクなどのシリコンを含有していない低誘電率化された絶縁膜（以下、Ｌｏｗ−ｋ膜という）を用いても同様の効果が得られる。
【００４１】
レジスト１８及びポリシリコン膜１５をマスクにして、ゲート部の加工を行う。この時のエッチング条件は、ＳｉＮを、２０ｍＴｏｒｒ、１４００Ｗ、ＣＦ4 ／Ｏ2 ／Ａｒ＝１００／１０／１００ｓｃｃｍを用いて加工する。この条件は、対ポリシリコン選択比を２０程度取ることができる。これにより、ゲート部の密部分及び疎部分が制御性良く配線加工が行え、ゲート構造が形成される（図２５）。次に、レジスト剥離後、加工したＳｉＮをマスクにしてＷＳｉ及びポリシリコンをエッチング加工する。エッチング条件は、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍを用いて加工する。この条件は、対ＳｉＮ選択比を５０程度、対ＳｉＯ2 選択比は、１００程度取ることができる。この時、疎部分のポリシリコンハードマスクは、ＷＳｉ、ポリシリコン加工中にエッチングされる。ゲート部を形成してから、ゲート部をＳｉＮ膜で保護被覆し（図２６（ａ））、さらに、層間絶縁膜（シリコン酸化膜）を堆積させてから後工程を行う（図２６（ｂ））。図２７は、ゲート部の平面形状を示す平面図である。
【００４２】
この実施例では、ハードマスクとしてポリシリコン膜を用いているが、本発明では、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜、ＳｉＮ膜などの絶縁膜、Ｗ膜、ＷＳｉ膜、Ｔｉ膜、ＴｉＮ膜、Ｎｂ膜、Ａｌ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜などの金属膜を用いることもできる。また、この実施例では層間絶縁膜としてシリコン酸化膜を用いているが、本発明は、有機シリコン酸化膜、無機シリコン酸化膜を用いることができる。また、この実施例では、ハードマスク部分は、配線を加工しているが、本発明は、コンタクトホールパターンや他のパターンの加工でも良い。
この実施例ではハードマスク加工後、レジストのマスク加工を行うことにより、ハードマスクをレジスト内に全て組み込まれた状態にすることにより、チップ内での異なる加工形状が制御良く形成できる。
この実施例ではハードマスク加工を疎部分の孤立パターンで行い、密部分にレジストマスクを形成し、加工を行っているが、密部分をハードマスクで加工し、疎部分をレジストマスクで加工しても良い。
【００４３】
次に、図２８乃至図３１を参照して第３の実施例を説明する。この実施例では、疎部分及び密部分を有する素子分離領域を備えた半導体装置を説明する。図２８乃至図３１は、ハードマスク及びレジストを用いて素子分離領域を形成する製造工程断面図である。シリコン半導体基板１０にシリコン窒化膜（ＳｉＮ）及びシリコン酸化膜（ＳｉＯ2 ）を順次成膜させる。この時、用途によってはシリコン窒化膜のみでも良い。次に、ハードマスクとしてポリシリコン膜１５を用いる。そしてポリシリコン膜１５をレジストマスクを用いて溝加工する。このとき、疎部分（孤立部分）にドーズを合わせ、孤立パターン部分のみパターンを形成させる。レジスト１７を配線溝形状にパターニングし、これをマスクとして反射防止膜１６をエッチングする。次に、パターニングされたレジスト１７をマスクにしてポリシリコン膜１５をエッチングする（図２８（ｂ））。この時、エッチング条件として、７５ｍＴｏｒｒ、３００Ｗ、Ｃｌ／Ｏ2 ＝７５／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この時、層間絶縁膜（ＳｉＯ 2 ）とポリシリコンとの選択比が約５０程度と非常に高いため、層間絶縁膜（ＳｉＯ 2 ）がストッパーとなって、過剰に層間絶縁膜が削れることはない。これは、配線溝加工の深さ制御性の面で非常にメリットがある。
【００４４】
次に、レジスト１７及び反射防止膜１６を剥離してから（図２９（ａ））、レジスト１８をパターニングされたポリシリコン膜１５及び層間絶縁膜（ＳｉＯ 2 ）の全面に７００ｎｍ程度堆積させ、次に、レジスト１８上にＳＯＧ膜１９を１００ｎｍ程度堆積させ、ＳＯＧ膜１９の上にレジスト２０を３００ｎｍ程度塗布する。ＳＯＧ膜は、シラノール（Ｓｉ（ＯＨ）4 ）をアルコールに溶かしたものを回転する基板に塗布し、２００−３００℃程度の温度でベーキングして形成される膜をいう。その後、レジスト２０を溝の密集部分にドーズを合わせ密集部分の溝をレジスト１８を反射防止膜としてコンタクト孔形状にパターニングする（図２９（ｂ））。この時ＳＯＧ膜１９上に反射防止膜を塗布し、レジスト２０を塗布し、コンタクト孔形状のパターニングを行っても良い。この時上部のパターニングされたレジスト２０は、ＳＯＧ膜１９を加工するマスクとして使用され、その後ＳＯＧ膜１９からなるマスクは、下層レジスト１８を加工する。この時のＳＯＧ膜１９のエッチング条件は、２０ｍＴｏｒｒ、１０００Ｗ、ＣＦ4 ／Ｏ2 ＝６０／１０ｓｃｃｍの混合ガスを用いて、異方性エッチング（ＲＩＥ）を行う。この下層レジスト１８の加工条件は、４０ｍＴｏｒｒ、４００ＷＮ2 ／Ｏ2 ＝１００／２０ｓｃｃｍでＳＯＧ膜１９との選択比として１００以上を採ることができる。また、層間絶縁膜（ＳｉＯ 2 ）との選択比も１００以上採ることができる。この時、コンタクト用のマスクパターンを形成する（図２９（ｃ））。
【００４５】
この場合、下層レジスト１８の部分にレジストを用いているが、スパッタリングあるいは塗布型のカーボン膜、フレア、シルクなどのシリコンを含有していない低誘電率化された絶縁膜（以下、Ｌｏｗ−ｋ膜という）を用いても同様の効果が得られる。レジスト１８及びポリシリコン膜１５をマスクにして、素子分離（アイランド状）を形成する。この時のエッチング条件は、ＳｉＯ2 膜、ＳｉＮ膜を、２０ｍＴｏｒｒ、１４００Ｗ、ＣＦ4 ／Ｏ2 ／Ａｒ＝１００／１０／１００ｓｃｃｍを用いて加工する。この条件は、対ポリシリコン選択比を２０程度取ることができる。これにより、配線の密部分と疎部分が制御性良く加工が行え、素子分離（アイランド状）が形成される。次に、ＳｉＯ2 膜、ＳｉＮ膜をマスクに半導体基板１０を３００ｎｍ程度エッチング加工する（図３０（ａ））。エッチング条件は、２０ｍＴｏｒｒ、６００Ｗ、Ｃｌ／Ｏ2 ／ＣＦ4 ＝７５／１０／８ｓｃｃｍを用いて加工する。このとき、ＳｉＯ2 との選択比を２０程度取ることができる。このとき、疎部分のポリシリコンハードマスク１５は、半導体基板１０を加工中にエッチングされる。加工後、希弗酸（ＨＦ）によりＳｉＯ2 膜を取り除き（図３０（ｂ））、ついで、シリコン酸化膜（有機シリコン酸化膜、無機シリコン酸化膜などでも良い。）を成膜し（図３１（ａ））、ＣＭＰにより平坦化させる（図３１（ｂ））。シリコン酸化膜が半導体基板１０の密部分及び疎部分の溝に埋め込まれて素子分離領域が形成される。図３１（ｃ）は、半導体基板１０の平面図である。
【００４６】
この実施例では、ハードマスクとしてポリシリコン膜を用いているが、本発明では、ＳｉＣ膜、Ａｌ2 Ｏ3 膜、ＷＯ3 膜、ＴｉＯx 膜、ＳｉＮ膜などの絶縁膜、Ｗ膜、ＷＳｉ膜、Ｔｉ膜、ＴｉＮ膜、Ｎｂ膜、Ａｌ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜などの金属膜を用いることもできる。また、この実施例では層間絶縁膜としてシリコン酸化膜を用いているが、本発明は、有機シリコン酸化膜、無機シリコン酸化膜を用いることができる。また、この実施例では、ハードマスク部分は、配線を加工しているが、本発明は、コンタクトホールパターンや他のパターンの加工でも良い。
この実施例ではハードマスク加工を孤立パターンで行い、密部分をレジストマスクにより加工を行っているが、密部分をハードマスクで加工し、疎部分をレジストマスクを用いて加工しても良い。
１
【００４７】
【発明の効果】
本発明は、以上の構成により、チップの各部分で疎密領域が存在するなどの異なる加工形状が制御良く形成でき、且つ下地が部分的に異なる膜がチップ内に存在していても充分制御良く加工することができる。
【図面の簡単な説明】
【図１】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図２】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図３】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図４】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図５】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図６】 本発明の一実施例に適用する、マグネトロンＲＩＥ装置の概略図。
【図７】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図８】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図９】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１０】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１１】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１２】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１３】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１４】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１５】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１６】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１７】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１８】 参考例のコンタクト孔及び配線溝加工方法を説明する製造工程断面図。
【図１９】 図１６に示す製造工程の斜視図。
【図２０】 本発明の疎密に配置された配線形成方法を説明する製造工程断面図。
【図２１】 本発明の疎密に配置された配線形成方法を説明する製造工程断面図。
【図２２】 本発明の疎密に配置された配線形成方法を説明する製造工程断面図。
【図２３】 本発明の疎密に配置されたゲート部形成方法を説明する製造工程断面図。
【図２４】 本発明の疎密に配置されたゲート部形成方法を説明する製造工程断面図。
【図２５】 本発明の疎密に配置されたゲート部形成方法を説明する製造工程断面図。
【図２６】 本発明の疎密に配置されたゲート部形成方法を説明する製造工程断面図。
【図２７】 本発明の疎密に配置されたゲート部形成方法を説明する製造工程断面図。
【図２８】 本発明の疎密に配置された素子領域形成方法を説明する製造工程断面図。
【図２９】 本発明の疎密に配置された素子領域形成方法を説明する製造工程断面図。
【図３０】 本発明の疎密に配置された素子領域形成方法を説明する製造工程断面図。
【図３１】 本発明の疎密に配置された素子領域形成方法を説明する製造工程断面図。
【符号の説明】
１・・・真空チャンバー、 ２・・・被処理物（ウェーハ）、３・・・載置台、 ４・・・対向電極、 ５... ガス導入口、６・・・排気孔、 ７... 高周波電極、 ８... 磁石、１０、３０、５０、７０・・・半導体基板、１１、１４、３１、３４、５１、５４、６５、７１・・・層間絶縁膜（シリコン酸化膜）、１２２３、３２、３２′、４３、５２、６３′、６８・・・金属配線、１３、２４、３３、３３′、４２、４４、５３、６４、６４′、６９・・・バリアメタル、 １５、３５、５５、７２・・・ポリシリコン膜、１６、６６・・・反射防止膜、１７、１８、２０、３６、５６、５７、５９、６７、７４、７９・・・レジスト １９、３７、５８、７５・・・ＳＯＧ膜、２１、３８、３９、６０、６１、７６・・・コンタクト孔、２２、４０、６２、７７・・・配線溝、 ６３・・・接続プラグ、７８・・・溝。

Claims (9)

  1. 半導体基板上に絶縁膜あるいは金属膜を形成する工程と、
    前記絶縁膜あるいは金属膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクを被加工部分が疎又は密である領域に形成する工程と、
    前記ハードマスクが形成されない前記絶縁膜あるいは金属膜上にカーボンを含む膜を形成し、これをパターニングして前記被加工部分が密又は疎である領域にカーボンを含む膜のマスクを形成する工程と、
    前記ハードマスク及び前記カーボンを含む膜のマスクを同時に使用して、前記絶縁膜あるいは金属膜にエッチング加工を施す工程とを具備し、
    前記絶縁膜あるいは金属膜にエッチング加工を施す工程において、前記被加工部分が前記密又は疎である領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴とする半導体装置の製造方法。
  2. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクを配線の疎部分又は密部分が形成される領域に形成する工程と、
    前記ハードマスクが形成された前記絶縁膜上にカーボンを含む膜を形成し、これをパターニングして前記配線の密部分又は疎部分が形成される領域にカーボンを含む膜のマスク形成する工程と、
    前記ハードマスク及び前記カーボンを含む膜のマスクを同時に用いて、前記絶縁膜にエッチング加工を施し、配線溝を形成する工程と、
    前記ハードマスク及び前記カーボンを含む膜のマスクを除去してから、前記ハードマスクが形成されていた領域の配線溝に疎部分又は密部分の配線を形成し、前記カーボンを含む膜のマスクが形成されていた領域の配線溝に密部分又は疎部分の配線を形成する工程とを具備し、
    前記絶縁膜にエッチング加工を施し、配線溝を形成する工程において、前記配線の密部分又は疎部分が形成される領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴とする半導体装置の製造方法。
  3. 半導体基板の絶縁膜上にゲート電極の膜を形成する工程と、
    前記ゲート電極の膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクをゲート部の疎部分又は密部分が形成される領域に形成する工程と、
    前記ハードマスクが形成された前記ゲート電極の膜上にカーボンを含む膜を形成し、これをパターニングしてゲート部の密部分又は疎部分が形成される領域にカーボンを含む膜のマスク形成する工程と、
    前記ハードマスク及び前記カーボンを含む膜のマスクを同時に用いて、前記ゲート電極の膜にエッチング加工を施し、ゲート部を形成する工程とを具備し、
    前記ゲート電極の膜にエッチング加工を施し、ゲート部を形成する工程において、前記ゲート部の密部分又は疎部分が形成される領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴とする半導体装置の製造方法。
  4. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上にハードマスクの膜を形成し、この膜をパターニングしてハードマスクを素子分離領域の疎部分が形成される領域に形成する工程と、
    前記ハードマスクが形成された前記絶縁膜上にカーボンを含む膜を形成し、これをパターニングして前記素子分離領域の密部分又は疎部分が形成される領域にマスク形成する工程と、
    前記ハードマスク及び前記カーボンを含む膜のマスクを同時に用いて、前記絶縁膜及びその下の前記絶縁膜にエッチング加工を施し、前記半導体基板に溝を形成する工程と、
    前記ハードマスク及び前記カーボンを含む膜のマスクを除去してから、前記ハードマスクが形成されていた領域の溝に疎部分又は密部分の素子分離絶縁膜を埋め込み、前記カーボンを含む膜のマスクが形成されていた領域の溝に密部分又は疎部分の素子分離絶縁膜を埋め込む工程とを具備し、
    前記絶縁膜及びその下の絶縁膜にエッチング加工を施し、前記半導体基板に溝を形成する工程において、前記素子分離領域の密部分又は疎部分が形成される領域の内、一方の領域は、ハードマスクを用いてエッチング加工を施し、他方の領域は、カーボンを含む膜のマスクを用いてエッチング加工を施すことを特徴とする半導体装置の製造方法。
  5. 前記ハードマスクは、前記絶縁膜を加工する場合には、この絶縁膜とは異なる絶縁膜であることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
  6. 前記カーボンを含む膜は、レジスト、低誘電率化された絶縁膜及びカーボン膜のいずれかであることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置の製造方法。
  7. 前記エッチング加工を行う絶縁膜には金属膜もしくは前記絶縁膜とは異なる絶縁膜を埋め込むことを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記カーボンを含む膜をパターニングする方法は、前記カーボンを含む膜上にＳＯＧ膜及びレジストを順次成膜する工程と、前記レジストをパターニングし、このパターニングされたレジストをマスクにして前記ＳＯＧ膜を加工する工程と、この加工されたＳＯＧ膜をマスクにして、前記カーボンを含む膜をエッチング加工する工程とを具備していることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
  9. 前記ＳＯＧ膜上には反射防止膜を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2000099760A 2000-03-31 2000-03-31 半導体装置の製造方法 Expired - Fee Related JP3669681B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000099760A JP3669681B2 (ja) 2000-03-31 2000-03-31 半導体装置の製造方法
TW090107230A TW536749B (en) 2000-03-31 2001-03-27 Semiconductor device and its manufacturing method
US09/819,770 US6627557B2 (en) 2000-03-31 2001-03-29 Semiconductor device and method for manufacturing the same
KR1020010016788A KR20010095141A (ko) 2000-03-31 2001-03-30 반도체 장치의 제조 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000099760A JP3669681B2 (ja) 2000-03-31 2000-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001284329A JP2001284329A (ja) 2001-10-12
JP3669681B2 true JP3669681B2 (ja) 2005-07-13

Family

ID=18614067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000099760A Expired - Fee Related JP3669681B2 (ja) 2000-03-31 2000-03-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6627557B2 (ja)
JP (1) JP3669681B2 (ja)
KR (1) KR20010095141A (ja)
TW (1) TW536749B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
JP2003152074A (ja) * 2001-11-09 2003-05-23 Sony Corp 半導体装置の製造方法
TWI276153B (en) * 2001-11-12 2007-03-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
JP4235404B2 (ja) * 2002-06-12 2009-03-11 キヤノン株式会社 マスクの製造方法
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
TWI335615B (en) * 2002-12-27 2011-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask
US20040175918A1 (en) * 2003-03-05 2004-09-09 Taiwan Semiconductor Manufacturing Company Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
KR100568425B1 (ko) * 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
DE10330795B4 (de) * 2003-07-08 2008-01-24 Qimonda Ag Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung
US7122903B2 (en) * 2003-10-21 2006-10-17 Sharp Kabushiki Kaisha Contact plug processing and a contact plug
JP2005203672A (ja) * 2004-01-19 2005-07-28 Sony Corp 半導体装置の製造方法
KR100568257B1 (ko) * 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
KR100726149B1 (ko) * 2005-06-29 2007-06-13 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
US20070212333A1 (en) * 2005-10-11 2007-09-13 University Of Illinois Urbana Methods and compositions for the treatment of dystonia
US20070093069A1 (en) * 2005-10-21 2007-04-26 Chien-Hua Tsai Purge process after dry etching
US7473648B2 (en) * 2006-03-07 2009-01-06 International Business Machines Corporation Double exposure double resist layer process for forming gate patterns
DE102006028389A1 (de) * 2006-06-19 2007-12-27 Vacuumschmelze Gmbh & Co. Kg Magnetkern und Verfahren zu seiner Herstellung
JP5067039B2 (ja) * 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
US8062971B2 (en) 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
EP2306498A1 (en) * 2008-06-17 2011-04-06 Ulvac, Inc. Method for manufacturing multistep substrate
KR100996172B1 (ko) * 2008-07-24 2010-11-24 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US9059250B2 (en) * 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
US8865600B2 (en) * 2013-01-04 2014-10-21 Taiwan Semiconductor Manufacturing Company Limited Patterned line end space
US9721887B2 (en) * 2015-08-19 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming metal interconnection
CN111627855B (zh) 2019-06-27 2021-05-25 长江存储科技有限责任公司 互连结构及其形成方法
JP7402715B2 (ja) * 2020-03-06 2023-12-21 東京エレクトロン株式会社 ウエハを処理する方法
JP2023128046A (ja) * 2022-03-02 2023-09-14 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279488A (ja) 1995-04-05 1996-10-22 Sony Corp 半導体装置の製造方法
JPH10274620A (ja) 1997-03-28 1998-10-13 Shimadzu Corp ガス分析装置
US6066569A (en) 1997-09-30 2000-05-23 Siemens Aktiengesellschaft Dual damascene process for metal layers and organic intermetal layers
JP2000077618A (ja) 1998-06-15 2000-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW415028B (en) * 1999-05-17 2000-12-11 Mosel Vitelic Inc Dual damascene process
JP2001015711A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 半導体装置の製造方法
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making

Also Published As

Publication number Publication date
KR20010095141A (ko) 2001-11-03
TW536749B (en) 2003-06-11
US6627557B2 (en) 2003-09-30
JP2001284329A (ja) 2001-10-12
US20010029105A1 (en) 2001-10-11

Similar Documents

Publication Publication Date Title
JP3669681B2 (ja) 半導体装置の製造方法
JPH033383B2 (ja)
US5554560A (en) Method for forming a planar field oxide (fox) on substrates for integrated circuit
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
US6278189B1 (en) High density integrated circuits using tapered and self-aligned contacts
JP3312604B2 (ja) 半導体装置の製造方法
US7575997B2 (en) Method for forming contact hole of semiconductor device
JP4039504B2 (ja) 半導体装置の製造方法
JP3742243B2 (ja) ドライエッチング方法および半導体装置の製造方法
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
JPH10116904A (ja) 半導体装置の製造方法
US20020072217A1 (en) Method for improving contact reliability in semiconductor devices
TW200540985A (en) Method for forming contact plug of semiconductor device
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure
US6303484B1 (en) Method of manufacturing dummy pattern
KR20000076893A (ko) 반도체장치 및 반도체장치의 제조방법
JPH09129730A (ja) 半導体装置の製造方法
KR100677990B1 (ko) 반도체 소자의 제조 방법
JP3803516B2 (ja) ドライエッチング方法及び半導体装置の製造方法
US20030045091A1 (en) Method of forming a contact for a semiconductor device
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
JP2007012823A (ja) 半導体装置及びその製造方法
KR101033985B1 (ko) 반도체소자의 비트라인 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
TW202141694A (zh) 半導體結構與其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees