KR860004406A - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR860004406A
KR860004406A KR1019850008167A KR850008167A KR860004406A KR 860004406 A KR860004406 A KR 860004406A KR 1019850008167 A KR1019850008167 A KR 1019850008167A KR 850008167 A KR850008167 A KR 850008167A KR 860004406 A KR860004406 A KR 860004406A
Authority
KR
South Korea
Prior art keywords
sense amplifier
cell array
bit lines
lines
memory
Prior art date
Application number
KR1019850008167A
Other languages
English (en)
Other versions
KR900004631B1 (ko
Inventor
쓰네오 마쓰무라 (외 3)
Original Assignee
신또히사시
닛뽕텔리그래프앤드 텔리포운코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신또히사시, 닛뽕텔리그래프앤드 텔리포운코오포레이숀 filed Critical 신또히사시
Publication of KR860004406A publication Critical patent/KR860004406A/ko
Application granted granted Critical
Publication of KR900004631B1 publication Critical patent/KR900004631B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 개방비트 라인구조(architecture)를 적용한 반도체 메모리의 개략도,
제2도는 제1도에 도시된 반도체 메모리의 플레이네 메모리셀 구조의 상세한 단면도,
제3도는 접힌비트라인 구조를 적용한 반도체 메모리의 개략도.
＊도면의 주요부분에 대한 부호의 설명
1:메모리셀 어레이, 2:감지증촉기컬럼, 3:컬럼디코우더, 4:로우디코우더, 5:접점, 6:메모리셀, 6′:셀트랜지스터의 게이트부, 7:전환스위치, 8,8′:서브워어드라인, 9,9′:서브어레이, 10:유닛셀어레이, 11:주워어드라인, 12:관통구, 13:멀티플렉서, 14:확산영역, 15:셀플레이트.

Claims (10)

  1. 메모리 셀어레이가 워어드 라인들에 수직인 방향으로 다수의 서브어레이들로 분할되고 : 서브워어드라인들 및 비트라인들이 서로 교차하도록 각각의 서브어레이에 배치되고 : 메모리셀들이 서브워어드 라인들과 비트라인들의 모든 교점들에 배치되고 : 두개의 다른 서브어레이들이 유닛셀 어레이로 결합되고 : 유닛셀 어레이를 형성하는 서브어레이들중 하나에서의 셀트랜지스터들에 연결된 서브워어드 라인들이 특정주워어드 라인에 연결되고 : 다른 서브어레이에서의 셀트랜지스터들에 연결된 서브워어드 라인들이 다른 주워어드 라인에 연결되고 : 상기 특정 주워어드 라인이 다른 서브어레이를 통과하고 : 그리고 상기 다른 주워어드 라인이 상기한 서브어레이를 통과하는 것을 특징으로 하는 반도체 메모리.
  2. 제1항에 있어서, 유닛셀 어레이의 두개의 다른 서브어레이들에 속하는 비트라인들이 비트라인 쌍들을 형성하고; 각각의 비트라인쌍의 비트라인들이 감지증폭기 컬럼의 한 감지증폭기에 연결되는 것을 특징으로 하는 반도체 메모리.
  3. 제2항에 있어서, 감지증폭기 컬럼이 메모리 셀어레이의 한쪽에 배치되는 것을 특징으로 하는 반도체 메모리.
  4. 제2항에 있어서, 감지증폭기 컬럼들이 메모리 셀어레이의 양쪽에 배치되고, 비트라인 쌍들이 각각 감지증포기 컬럼들중 어느 하나의 한 감지증폭기에 연결되는 것을 특징으로 하는 반도체 메모리.
  5. 제2항에 있어서, 감지증폭기 컬럼들 및 전환스위치들이 메모리 셀어레이의 양쪽에 배치되고, 비트라인 쌍들이 각각 감지증폭기 컬럼들중 하나의 한 감지증폭기에 한 전환스위치를 통해 연결디는 것을 특징으로 하는 반도체 메모리.
  6. 제2 내지 5항중의 어느 하나에 있어서, 주워어드 라인들에 수직인 방향으로 인접한 서브어레이들이 유닛셀 어레이로 결합되고, 유닛셀 어레이들이 각각 메모리셀 어레이를 형성하도록 인접 유닛셀 어레이들 사이의 경계에 관해 대칭으로 접혀지는 것을 특징으로 하는 반도체 메모리.
  7. 제2 내지 5항중 어느 하나에 있어서, 주워어드 라인들에 수직인 방향으로 인접하는 서브어레이들이 유닛셀 어레이로 결합되고, 유닛셀 어레이들의 메모리셀 어레이를 형성하도록 연속으로 배열되는 것을 특징으로 하는 반도체 메모리.
  8. 제6항에 있어서, 인접하는 유닛셀 어레이들의 서브어레이들의 서브워어드 라인들이 상호 연결되고, 하나의 관통구가 각각 연결된 서브워어드 라인에 제공되고, 그리고 각각의 서브워어드 라인들이 관통구들을 통해 다른 주워어드 라인들이 교대로 연결되는 것을 특징으로 하는 반도체 메모리.
  9. 제1항에 있어서, 메모리셀 어레이들이 감지증폭기 컬럼의 양쪽에 배치되고, 서브어레이의 비트라인들과 각각의 유닛셀 어레이의 다른 서브어레이의 비트라인들이 하나씩 상호 연결되고, 하나의 메모리셀 어레이의 상호 연결된 비트라인들이 각각 감지증폭기 컬럼의 한 감지증폭기의 한 입력단자에 연결되고, 다른메모리셀 어레이의 상호 연결된 비트라인들이 각각 감지증폭기 컬럼의 한 감지증폭기의 다른 입력단자에 연결되고, 양메모리셀 어레이들로부터의 비트라인들이 비트라인 쌍들의 형성하는 것을 특징으로 하는 반도체 메모리.
  10. 제1항에 있어서, 메모리셀 어레이들 및 전환스위치들이 감지증폭기 컬럼의 양쪽에 배치되고, 각각의 메모리세 어레이의 유닛셀 어레이들의 각개의 서브어레이들의 비트라인들이 전환스위치를 통하여 감지증폭기 컬럼의 한 감지증폭기에 그것의 옆에 연결되고, 양쪽의 셀어레이들로부터의 비트라인들은 비트라인 쌍들을 형성하고, 전환스위치가 제1제어신호에 의하여 한 서브어레이의 비트라인들 각각에 감지증폭기 컬럼의 한 감지증폭기를 연결하고 제2제어신호에 의하여 다른 서브 어레이의 비트라인들의 각각에 감지증폭기 컬럼의 감지증폭기를 연결하는 것을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850008167A 1984-11-02 1985-11-02 반도체 메모리 KR900004631B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59-232083 1984-11-02
JP59232083A JPS61110459A (ja) 1984-11-02 1984-11-02 半導体メモリ
JP232083 1985-11-02

Publications (2)

Publication Number Publication Date
KR860004406A true KR860004406A (ko) 1986-06-20
KR900004631B1 KR900004631B1 (ko) 1990-06-30

Family

ID=16933726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008167A KR900004631B1 (ko) 1984-11-02 1985-11-02 반도체 메모리

Country Status (5)

Country Link
US (1) US4694428A (ko)
JP (1) JPS61110459A (ko)
KR (1) KR900004631B1 (ko)
DE (1) DE3538530A1 (ko)
GB (1) GB2166592B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254461A (ja) * 1985-09-03 1987-03-10 Toshiba Corp 半導体記憶装置
US4980860A (en) * 1986-06-27 1990-12-25 Texas Instruments Incorporated Cross-coupled complementary bit lines for a semiconductor memory with pull-up circuitry
JP2511415B2 (ja) * 1986-06-27 1996-06-26 沖電気工業株式会社 半導体装置
JPS6367771A (ja) * 1986-09-09 1988-03-26 Mitsubishi Electric Corp 半導体記憶装置
JPH0775116B2 (ja) * 1988-12-20 1995-08-09 三菱電機株式会社 半導体記憶装置
JPH02246099A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 大規模半導体集積回路装置とその欠陥救済法
JPH07114077B2 (ja) * 1989-06-01 1995-12-06 三菱電機株式会社 不揮発性半導体記憶装置
JP2515037B2 (ja) * 1990-05-14 1996-07-10 シャープ株式会社 半導体メモリ
JP2564695B2 (ja) * 1990-09-14 1996-12-18 富士通株式会社 半導体記憶装置
KR930008310B1 (ko) * 1991-02-05 1993-08-27 삼성전자 주식회사 반도체 메모리장치의 워드라인드라이버단 배치방법
US5652723A (en) 1991-04-18 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JP3150747B2 (ja) * 1992-02-24 2001-03-26 株式会社リコー 半導体メモリ装置とその製造方法
US5303196A (en) * 1992-05-22 1994-04-12 International Business Machines Corporation Open bit line memory devices and operational method
JPH0827715B2 (ja) * 1993-03-03 1996-03-21 日本電気株式会社 記憶装置
KR100253012B1 (ko) * 1993-08-26 2000-04-15 사와무라 시코 반도체 메모리 장치
EP0643418B1 (en) * 1993-09-10 1998-12-02 STMicroelectronics S.r.l. Process for the manufacture of a Zener Diode for flash-EEPROM devices
JPH0798979A (ja) * 1993-09-29 1995-04-11 Toshiba Corp 半導体記憶装置
JPH07230696A (ja) * 1993-12-21 1995-08-29 Toshiba Corp 半導体記憶装置
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement
KR0140097B1 (ko) * 1994-11-30 1998-07-15 김광호 읽기변환쓰기기능을 가지는 메모리 모듈
US5606529A (en) * 1994-12-20 1997-02-25 Hitachi, Ltd. Semiconductor disk storage
US5546349A (en) * 1995-03-13 1996-08-13 Kabushiki Kaisha Toshiba Exchangeable hierarchical data line structure
US5636158A (en) * 1995-03-13 1997-06-03 Kabushiki Kaisha Toshiba Irregular pitch layout for a semiconductor memory device
US5600603A (en) * 1995-08-22 1997-02-04 Intel Corporation Common centroid differential sensing scheme
KR970051170A (ko) * 1995-12-29 1997-07-29 김주용 메모리 셀 어레이 및 그를 이용한 프로그램 방법
US6381166B1 (en) * 1998-09-28 2002-04-30 Texas Instruments Incorporated Semiconductor memory device having variable pitch array
US7184290B1 (en) * 2000-06-28 2007-02-27 Marvell International Ltd. Logic process DRAM
TW449885B (en) 2000-07-13 2001-08-11 Nanya Technology Corp Arrangement of DRAM cells with vertical transistors and deep trench capacitors
KR100706233B1 (ko) * 2004-10-08 2007-04-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
KR100886353B1 (ko) * 2007-04-02 2009-03-03 삼성전자주식회사 이중 패터닝 기술을 사용한 반도체 메모리 장치 및 그레이아웃 방법
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601710B2 (ja) * 1979-09-03 1985-01-17 株式会社日立製作所 半導体メモリ
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS58111183A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd ダイナミツクｒａｍ集積回路装置
JPS59161061A (ja) * 1983-02-10 1984-09-11 Fujitsu Ltd 半導体記憶装置

Also Published As

Publication number Publication date
KR900004631B1 (ko) 1990-06-30
JPH0377668B2 (ko) 1991-12-11
GB8526977D0 (en) 1985-12-04
DE3538530A1 (de) 1986-05-07
GB2166592B (en) 1988-01-06
JPS61110459A (ja) 1986-05-28
US4694428A (en) 1987-09-15
DE3538530C2 (ko) 1988-01-21
GB2166592A (en) 1986-05-08

Similar Documents

Publication Publication Date Title
KR860004406A (ko) 반도체 메모리
KR950010300B1 (ko) 반도체 판독전용 메모리
KR970006225B1 (ko) 반도체 독출전용 메모리
US6069815A (en) Semiconductor memory having hierarchical bit line and/or word line architecture
KR970018352A (ko) 계층적 입/출력 라인 쌍 구성을 갖는 반도체 기억 장치
KR930017189A (ko) 반도체롬
KR910005307A (ko) 비트라인 접촉영역과 스토레이지 캐패시터 접촉영역을 갖는 반도체 메모리 장치
KR850008569A (ko) 반도체 메모리장치
KR910003663A (ko) 다이나믹형 반도체메모리장치
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
US4590588A (en) Monolithic semiconductor memory
KR970024193A (ko) 소형 칩 사이즈와 리던던시 액세스 타임을 갖는 반도체 메모리 디바이스(Semiconductor Memory Device Having Small Chip Size and Redundancy Access Time)
KR920010632A (ko) 반도체 메모리 디바이스
KR970051384A (ko) 불휘발성 반도체 메모리소자
KR890015270A (ko) 반도체메모리장치
US5319605A (en) Arrangement of word line driver stage for semiconductor memory device
KR950009710A (ko) 고집적화에 적합한 반도체 기억장치
KR870006573A (ko) Cm0s-게이트 배열
KR900006972A (ko) 반도체 기억장치
KR860004408A (ko) 반도체 메모리 장치
KR960030245A (ko) 반도체 기억장치
JPH05283655A (ja) マスクｒｏｍ
US20010007540A1 (en) Input/output line structure of a semiconductor memory device
KR960036055A (ko) 반도체 메모리
KR940022852A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 16

EXPY Expiration of term