KR960036055A - 반도체 메모리 - Google Patents
반도체 메모리 Download PDFInfo
- Publication number
- KR960036055A KR960036055A KR1019960008242A KR19960008242A KR960036055A KR 960036055 A KR960036055 A KR 960036055A KR 1019960008242 A KR1019960008242 A KR 1019960008242A KR 19960008242 A KR19960008242 A KR 19960008242A KR 960036055 A KR960036055 A KR 960036055A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- semiconductor memory
- digital lines
- memory
- cell array
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 10
- 238000003491 array Methods 0.000 claims abstract 6
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
소정의 번호(al. a2. b1. b2)로 메모리 셀 어레이 볼록(A1)의 다수의 메모리 셀을 수집하므로써 형성된 메모리 셀 열은 “al. b1. b2. a2”의 순서로 배열되며 메모리 셀 열(al과 a2)을 위한 워드 라인을 선택하는 행 디코더(D1)와 메모리 셀 열(b1 및 b2)을 위한 워드 라인을 선택하는 행 디토더가 메모리 셀 어레이 블록(A1)의 양측에 배열되며, 워드 라인은 접촉 영역(C1. C3. C2)을 지나 접속되고, 워드라인은 메모리 셀 열(al 및 b1)과 메모리 셀 열(b2 및 a2) 사이의 메모리 셀 각각의 사이에 영역(H1 및 H2)으로 분리되고, 디지탈 라인은 메모리 셀 열(al 및 b1)과 메모리 셀 열(b2 및 a2) 사이에서 서로 접속되고, 한 센스 증폭기 회로는 두 셀 사이의 매 피치마다 배열된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제1실시예를 개략적으로 도시하는 블록도.
Claims (9)
- 반도체 메모리에 있어서, 다른 메모리 셀 어레이 블록에서의 다수의 디지탈 라인이 각각 한 센스 증폭기 회로에 접속되는 것을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 다수의 디지탈 라인이 상기 동일한 라인을 거쳐 접속되는 것을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 다수의 디지탈 라인에 접속된 메모리 셀이 다른 워드 라인에 접속되는 것을 특징으로 하는 반도체 메모리.
- 동일한 메모리 셀 어레이 블록에서의 다수의 디지탈 라인이 각각 한 센스 증폭기 회로에 접속되는 것을 특징으로 하는 반도체 메모리.
- 제4항에 있어서, 메모리 셀 어레이 블록의 다수의 워드 라인을 각각 드라이빙 하는 행 디코더로서 기능하는 워드 라인 드라이빙 회로가 상기 메모리 셀 어레이 블록의 양측에 배열되고, 상기 워드 라인의 방향으로 나란히 놓인 한 그룹의 메모리 셀이 소정의 다수의 워드 라인에 접속되는 것을 특징으로 하는 반도체 메모리.
- 제5항에 있어서, 다수의 디지탈 라인이 상기 동일한 신호 라인을 거쳐 접속되는 것을 특징으로 하는 반도체 메모리.
- 제6항에 있어서, 센스 증폭기 회로가 제공된 메모리 셀 어레이 블록(a1 및 a2)의 소정의 번호의 메모리 셀을 포함하는 제1 및 제1메모리 셀 열과, 센스 증폭기 회로가 없는 제1 및 제2메모리 셀 열(b1 및 b2)은 a1. b1. b2. a2의 순서로 배열되거나, 또는 상기 메모리 셀 열은 다른 순서로 배열되며, 상기 메모이 셀 열(a1 및 b1)의 디지탈 라인은 서로 접속되고, 상기 메모리 셀 열(a2 및 b2)의 디지탈 라인은 서로 접속되는 것을 특징으로 하는 반도체 메모리.
- 제5항에 있어서, 다수의 메모리 셀 열이 소정의 번호마다 반복적으로 배열되므로 한 메모리 셀어레이 블록을 구성하는 것을 특징으로 하는 반도체 메모리.
- 제5항 또는 제6항에 있어서, 다수의 디지탈 라인이 상기 동일한 신호 라인을 지나 링으로 접속되는 것을 특징으로 하는 반도체 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7072698A JPH08273362A (ja) | 1995-03-30 | 1995-03-30 | 半導体記憶装置 |
JP95-72698 | 1995-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960036055A true KR960036055A (ko) | 1996-10-28 |
KR100259673B1 KR100259673B1 (ko) | 2000-06-15 |
Family
ID=13496852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960008242A KR100259673B1 (ko) | 1995-03-30 | 1996-03-26 | 반도체 메모리 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5822238A (ko) |
JP (1) | JPH08273362A (ko) |
KR (1) | KR100259673B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10133908A (ja) * | 1996-10-29 | 1998-05-22 | Mitsubishi Electric Corp | マイクロプロセッサ |
KR100256053B1 (ko) * | 1997-11-20 | 2000-05-01 | 윤종용 | 트리플 웰 구조를 갖는 반도체 메모리 장치의 레이 아웃 |
US6038185A (en) * | 1998-05-12 | 2000-03-14 | Atmel Corporation | Method and apparatus for a serial access memory |
US5995415A (en) * | 1998-09-23 | 1999-11-30 | Advanced Micro Devices, Inc. | Simultaneous operation flash memory device with a flexible bank partition architecture |
JP2011146094A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体集積回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163684A (en) * | 1979-06-01 | 1980-12-19 | Fujitsu Ltd | Semiconductor memory device |
JPS60167188A (ja) * | 1984-12-24 | 1985-08-30 | Hitachi Ltd | 半導体メモリ |
JP3058431B2 (ja) * | 1990-06-12 | 2000-07-04 | 株式会社東芝 | 半導体記憶装置 |
JP2519593B2 (ja) * | 1990-10-24 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置 |
JP3186084B2 (ja) * | 1991-05-24 | 2001-07-11 | 日本電気株式会社 | 半導体メモリー装置 |
KR940008296B1 (ko) * | 1991-06-19 | 1994-09-10 | 삼성전자 주식회사 | 고속 센싱동작을 수행하는 센스앰프 |
JPH07230696A (ja) * | 1993-12-21 | 1995-08-29 | Toshiba Corp | 半導体記憶装置 |
-
1995
- 1995-03-30 JP JP7072698A patent/JPH08273362A/ja active Pending
-
1996
- 1996-03-20 US US08/618,780 patent/US5822238A/en not_active Expired - Lifetime
- 1996-03-26 KR KR1019960008242A patent/KR100259673B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH08273362A (ja) | 1996-10-18 |
KR100259673B1 (ko) | 2000-06-15 |
US5822238A (en) | 1998-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE32993E (en) | Semiconductor memory device | |
KR920006997A (ko) | 용장회로(冗長回路) | |
KR910013266A (ko) | 반도체 메모리 어레이의 구성방법 | |
KR960008833A (ko) | 반도체 기억 장치 | |
KR890008833A (ko) | 반도체메모리 | |
KR970076848A (ko) | 집적 회로 메모리 | |
EP1603136A3 (en) | Semiconductor memory device | |
KR900005451A (ko) | 반도체메모리장치 | |
KR930018595A (ko) | 반도체 기억장치 | |
KR900000904A (ko) | 반도체기억장치와 이것을 이용한 데이터패스(data path) | |
TW359826B (en) | Semiconductor memory device with split word lines | |
KR870009384A (ko) | 반도체 기억 장치 | |
KR920001545A (ko) | 반도체 기억장치 | |
KR920008773A (ko) | 반도체 기억장치 | |
KR910010523A (ko) | 마스터 슬라이스형 반도체 집적 회로 | |
KR920010632A (ko) | 반도체 메모리 디바이스 | |
KR940003040A (ko) | 반도체 기억장치와 그 동작방법 | |
KR870002583A (ko) | 반도체 기억장치 | |
KR960019313A (ko) | 반도체 메모리 장치 | |
KR920017101A (ko) | 반도체 메모리 장치의 워드라인 드라이버단 배치방법 | |
KR960036055A (ko) | 반도체 메모리 | |
KR930005036A (ko) | 반도체 메모리 장치의 리던던트 셀어레이 배열방법 | |
KR900002310A (ko) | 반도체기억장치의 디코드방법 및 그 방법을 채택한 반도체 기억장치 | |
KR900019047A (ko) | 반도체 기억장치 | |
KR900015155A (ko) | 다이나믹형 반도체 기억 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |