KR970051170A - 메모리 셀 어레이 및 그를 이용한 프로그램 방법 - Google Patents

메모리 셀 어레이 및 그를 이용한 프로그램 방법 Download PDF

Info

Publication number
KR970051170A
KR970051170A KR1019950065617A KR19950065617A KR970051170A KR 970051170 A KR970051170 A KR 970051170A KR 1019950065617 A KR1019950065617 A KR 1019950065617A KR 19950065617 A KR19950065617 A KR 19950065617A KR 970051170 A KR970051170 A KR 970051170A
Authority
KR
South Korea
Prior art keywords
lines
decoder
source
memory cell
cell array
Prior art date
Application number
KR1019950065617A
Other languages
English (en)
Inventor
홍순원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950065617A priority Critical patent/KR970051170A/ko
Priority to GB9626916A priority patent/GB2308908B/en
Priority to JP35985996A priority patent/JP2966363B2/ja
Priority to DE19654561A priority patent/DE19654561B4/de
Publication of KR970051170A publication Critical patent/KR970051170A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 셀 어레이 및 그를 이용한 프로그램 방법에 관한 것으로, 소자의 크기를 최소화시키기 위하여 제1 및 제2디코더에 의해 짝수번째 및 홀수번째의 소오스 라인에 선택적으로 프로그램 바이어스 전압이 인가되도록 하므로써 소자의 집적도를 향상시키며 소자의 동작을 단순화시킬 수 있도록 한 메모리 셀 어레이 및 그를 이용한 프로그램 방법에 관한 것이다.

Description

메모리 셀 어레이 및 그를 이용한 프로그램 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리 셀 어레이를 설명하기 위한 회로도.

Claims (2)

  1. 메모리 셀 어레이에 있어서, 다수의 워드 라인과, 상기 다수의 워드 라인에 각각의 게이트가 접속된 다수의 메모리 셀과, 상기 다수의 워드 라인과 교차되는 다수의 비트 라인과, 상기 다수의 비트 라인과 평행하며, 상기 다수의 비트 라인 각각에 인접하는 두개의 상기 메모리 셀의 소오스가 각각 접속된 다수의 소오스 라인과, 상기 다수의 소오스 라인중 홀수번째의 소오스 라인과 접속되며, 상기 홀수번째의 소오스 라인에 바이어스 전압을 인가하기 위한 제1디코더와, 상기 다수의 소오스 라인중 짝수번째의 소오스 라인과 접속되며, 상기 짝수번째의 소오스 라인에 바이어스 전압을 인가하기 위한 제2디코더로 이루어지는 것을 특징으로 하는 메모리 셀 어레이.
  2. 프로그램 방법에 있어서, 다수의 워드 라인과, 상기 다수의 워드 라인에 각각의 게이트가 접속된 다수의 메모리 셀과, 상기 다수의 워드 라인과 교차되는 다수의 비트 라인과, 상기 다수의 비트 라인과 평행하며, 상기 다수의 비트 라인 각각에 인접하는 두개의 상기 메모리 셀의 소오스가 각각 접속된 다수의 소오스 라인과, 상기 다수의 소오스 라인중 홀수번째의 소오스 라인과 접속되며, 상기 홀수번째의 소오스 라인에 바이어스 전압을 인가하기 위한 제1디코더와, 상기 다수의 소오스 라인중 짝수번째의 소오스 라인과 접속되며, 상기 짝수번째의 소오스 라인에 바이어스 전압을 인가하기 위한 제2디코더로 이루어진 메모리 셀 어레이의 프로그램 하고져 하는 메모리 셀의 드레인과 접속된 상기 비트 라인에는 0V보다 큰 전압이 공급되도록 하고, 상기 메모리 셀의 게이트와 접속된 상기 워드 라인에는 상기 비트 라인에 공급되는 전압보다 큰 전압이 공급되도록 하며, 상기 제1 또는 제2디코더중 상기 메모리 셀의 소오스와 접속된 하나의 디코더의 출력이 0V가 되도록 하고, 상기 제1 또는 제2디코더중 다른 하나의 디코더의 출력이 플로팅 상태가 되도록 하는 것을 특징으로 하는 프로그램 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065617A 1995-12-29 1995-12-29 메모리 셀 어레이 및 그를 이용한 프로그램 방법 KR970051170A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950065617A KR970051170A (ko) 1995-12-29 1995-12-29 메모리 셀 어레이 및 그를 이용한 프로그램 방법
GB9626916A GB2308908B (en) 1995-12-29 1996-12-24 Memory cell array
JP35985996A JP2966363B2 (ja) 1995-12-29 1996-12-27 不揮発性半導体記憶装置におけるメモリセルアレー
DE19654561A DE19654561B4 (de) 1995-12-29 1996-12-27 Speicherzellenfeld

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065617A KR970051170A (ko) 1995-12-29 1995-12-29 메모리 셀 어레이 및 그를 이용한 프로그램 방법

Publications (1)

Publication Number Publication Date
KR970051170A true KR970051170A (ko) 1997-07-29

Family

ID=19447098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065617A KR970051170A (ko) 1995-12-29 1995-12-29 메모리 셀 어레이 및 그를 이용한 프로그램 방법

Country Status (4)

Country Link
JP (1) JP2966363B2 (ko)
KR (1) KR970051170A (ko)
DE (1) DE19654561B4 (ko)
GB (1) GB2308908B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704039B1 (ko) * 2006-01-20 2007-04-04 삼성전자주식회사 디코딩 신호가 워드라인 방향으로 버싱되는 반도체 메모리장치
KR100643481B1 (ko) * 1998-12-08 2007-12-04 삼성전자주식회사 비휘발성 반도체 메모리장치_

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241523B1 (ko) * 1996-12-28 2000-02-01 김영환 플래쉬 메모리 소자 및 이를 이용한 프로그램, 소거 및 독출방법
JP2003157682A (ja) 2001-11-26 2003-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US9997253B1 (en) * 2016-12-08 2018-06-12 Cypress Semiconductor Corporation Non-volatile memory array with memory gate line and source line scrambling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281397A (en) * 1979-10-29 1981-07-28 Texas Instruments Incorporated Virtual ground MOS EPROM or ROM matrix
US4387447A (en) * 1980-02-04 1983-06-07 Texas Instruments Incorporated Column and ground select sequence in electrically programmable memory
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
JPS61110459A (ja) * 1984-11-02 1986-05-28 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
KR910004166B1 (ko) * 1988-12-27 1991-06-22 삼성전자주식회사 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치
JP3032240B2 (ja) * 1990-05-22 2000-04-10 富士通株式会社 半導体記憶装置
JPH0567759A (ja) * 1991-07-05 1993-03-19 Sony Corp 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法
DE69319162T2 (de) * 1992-03-26 1999-03-25 Hitachi Ltd Flash-Speicher
JPH05342892A (ja) * 1992-06-09 1993-12-24 Fujitsu Ltd 不揮発性半導体記憶装置
JP3695539B2 (ja) * 1993-02-01 2005-09-14 ナショナル・セミコンダクター・コーポレイション 超高密度交互金属仮想接地ｒｏｍ、ならびにその読み出し方法及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643481B1 (ko) * 1998-12-08 2007-12-04 삼성전자주식회사 비휘발성 반도체 메모리장치_
KR100704039B1 (ko) * 2006-01-20 2007-04-04 삼성전자주식회사 디코딩 신호가 워드라인 방향으로 버싱되는 반도체 메모리장치

Also Published As

Publication number Publication date
DE19654561B4 (de) 2005-06-09
GB2308908A (en) 1997-07-09
GB2308908B (en) 2000-07-05
GB9626916D0 (en) 1997-02-12
DE19654561A1 (de) 1997-07-03
JPH09191094A (ja) 1997-07-22
JP2966363B2 (ja) 1999-10-25

Similar Documents

Publication Publication Date Title
KR920006988A (ko) 불휘발성 반도체메모리
KR940018874A (ko) 불휘발성 반도체 기억장치
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR910006996A (ko) 비휘발성 메모리 어레이
CN101656102A (zh) 半导体存储装置及其驱动方法
TW335492B (en) Method and circuit for driving semiconductor memory device
KR950012729A (ko) 반도체 집적회로 장치
KR960039014A (ko) 블럭 단위로 스트레스 가능한 회로
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR960702157A (ko) 반도체 장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR890013657A (ko) 반도체메모리 장치
KR960700527A (ko) 반도체 기억장치
KR890015270A (ko) 반도체메모리장치
KR970051170A (ko) 메모리 셀 어레이 및 그를 이용한 프로그램 방법
KR970016535A (ko) 어드레스 디코더
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
US5867445A (en) Local word line decoder for memory with 2 MOS devices
KR930022370A (ko) 반도체 메모리 장치
KR970051427A (ko) 리던던시 효율을 높인 반도체 메모리 장치
KR870002590A (ko) 상보형 반도체 메모리장치
KR970051273A (ko) 워드라인 구동 장치
KR960005622A (ko) 마스크 rom의 워드선 구동회로
KR910016006A (ko) Rom 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application