KR101501627B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR101501627B1
KR101501627B1 KR1020080125601A KR20080125601A KR101501627B1 KR 101501627 B1 KR101501627 B1 KR 101501627B1 KR 1020080125601 A KR1020080125601 A KR 1020080125601A KR 20080125601 A KR20080125601 A KR 20080125601A KR 101501627 B1 KR101501627 B1 KR 101501627B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic device
semiconductor chip
antenna
external connection
Prior art date
Application number
KR1020080125601A
Other languages
English (en)
Other versions
KR20090071386A (ko
Inventor
도모하루 후지이
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090071386A publication Critical patent/KR20090071386A/ko
Application granted granted Critical
Publication of KR101501627B1 publication Critical patent/KR101501627B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명에 따른 전자 장치는, 반도체칩(15)와, 제1 면(10a)에 안테나(12)가 형성되고 제2 면(10b)에 반도체칩(15)이 탑재되는 제1 기판(10A)과, 제1 기판(10A)이 반도체칩(15)을 대면시키도록 설치되고 외측으로 접속되는 제2 기판(20A)과, 제1 기판(10A)과 제2 기판(20A)을 전기적으로 접속하는 구리 코어 솔더 볼(18)과, 제1 기판(10A)과 제2 기판(20A)의 사이에 배치된 수지 재료(30)를 포함한다. 제2 기판(20A)에는 반도체칩(15)에서의 열을 방열하는 서멀 비어(thermal via)(27)가 설치된다.
전자 소자, 제1 기판, 제2 기판, 구리 코어 솔더 볼, 수지 재료, 서멀 비어

Description

전자 장치{ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 것으로서, 구체적으로, 안테나 및 열을 발생하는 전자 소자를 갖는 전자 장치에 관한 것이다.
최근, 무선 통신 장치의 소형화에 따라, 무선 통신 장치에 탑재되는 전자 장치의 소형화가 요청되고 있다. 소형화 전자 장치로서는, 예를 들면 특허문헌1에 개시된 것이 공지되어 있다. 도 1은 특허문헌1에 개시된 전자 장치(100)의 개략적인 구성을 나타내는 도면이다.
이 도면에 나타낸 전자 장치(100)는 기판(110), 반도체칩(115), 구리 코어 솔더 볼(118) 등에 의해 구성된다. 기판(110)은 양면 인쇄 회로 기판이다. 안테나(112)는 기판 본체(111)의 상면에 형성되고, 배선 패턴(113)은 기판 본체의 하면에 형성된다. 안테나(112)와 배선 패턴(113)은 비어(114)에 의해 함께 접속된다.
반도체칩(115)은 그 위에 형성된 범프(116)를 가지며, 기판(110)의 배선 패턴(113)에 형성된 패드에 플립칩 접합된다. 또한, 반도체칩(115)과 기판 본체(111)의 사이에는 언더필 수지(117)가 배치된다. 또한, 배선 패턴(113)의 단부에는 외부 접속 단자가 되는 구리 코어 솔더 볼(118)이 설치된다.
상기와 같이 구성된 전자 장치(100)는, 도 2에 나타낸 바와 같이, 마더 보드(119) 상에 실장된다. 이 경우, 전자 장치(100)는 반도체칩(115)이 마더 보드(119)에 대면하도록, 즉 안테나(112)가 외측에 위치되도록 마더 보드(119) 상에 실장된다.
한편, 일반적으로, 안테나(112)를 따라 배치되는, 고주파에 대응하는 반도체칩(115)은 많은 열을 발생한다. 통상, 이와 같이 열을 발생하는 반도체 칩의 냉각에는 방열 부재(예를 들면, 방열 핀(radiating fin) 등)가 사용된다. 그러나, 전자 장치(100)는 실장 상태에서는 반도체칩(115)이 마더 보드(119)에 대면하도록 구성되므로(도 2 참조), 반도체칩(115)에는 방열 부재가 설치될 수 없다.
또한, 반도체칩(115)이 배치된 면의 반대편의 기판(110)의 표면에 방열 부재가 설치되는 것도 고려될 수 있다. 그러나, 전자 장치(100)에서는, 안테나(112)가 이 반대 면에 형성된다. 그러므로, 이 부분에는 방열 부재가 설치될 수 없다. 이 때문에, 방열 핀과 같은 방열 부재에 따르면, 반도체칩(115)에서 발생된 열이 효과적으로 방열될 수 없다.
따라서, 도 2에 나타낸 바와 같이, 실장 상태에서의 반도체칩(115)과 마더 보드(119)의 사이에 TIM(120)(방열 재료:Thermal Interface Material)이 개재됨으로써, 반도체칩(115)으로부터의 열이 마더 보드(119)로 방열되는 것이 고려될 수 있다. 이 TIM(120)으로서는, 유지(油脂;grease), 탄성 중합체(elastomer;탄성을 갖는 고분자) 시트(sheet), RTV(Room Temperature Vulcanization) 고무 등이 사용될 수 있다.
[특허문헌1] 일본국 공개특허 제2007-266443호 공보
그러나, 이 방법이 실제로 사용되는 경우, 구리 코어 솔더 볼(118)이 리플로우 처리(reflow processing)에 의해 마더 보드(119)에 솔더링되기 전에, 미리 반도체칩(115)과 마더 보드(119)의 사이에 TIM(120)을 배치할 필요가 있다. 이 때문에, 사용될 TIM(120)은 리플로우 열 저항을 필요로 한다. 그 결과, TIM(120)의 선택은 제한되고, TIM(120)의 비용 증가가 예상된다.
또한, TIM(120)의 두께는 구리 코어 솔더 볼(118)과 마더 보드(119)의 실장성(mountability)과 관련이 있다. 즉, TIM(120)의 두께가 정격치(rated value)보다 크다면, 구리 코어 솔더 볼(118)과 마더 보드(119)의 사이에 간극이 생성될 수 있어, 실장 신뢰성이 열화될 수 있다. 이를 방지하기 위해서, TIM(120)의 두께 제어는 정확하게 행해져야 한다는 문제가 있다.
본 발명은 상기한 관점에서 이루어진 것이며, 본 발명의 목적은 실장성의 열화 없이 전자 소자에서 발생된 열을 신뢰성있게 방열할 수 있는 전자 장치를 제공하는 것이다.
상기한 문제점을 해결하기 위해, 본 발명의 제1 양태에 따르면,
전자 소자와,
한 면에 안테나가 형성되고 다른 면에 상기 전자 소자가 탑재되는 제 1 기판과,
상기 제 1 기판이 상기 전자 소자를 대면시키도록 설치되고, 외부 접속부가 설치되는 제 2 기판과,
상기 제 1 기판과 상기 제 2 기판을 전기적으로 접속하는 접속 부재와,
상기 제 1 기판과 상기 제 2 기판의 사이에 배치되는 수지 재료를 포함하는 전자 장치로서,
상기 제 2 기판에는 상기 전자 소자에서의 열을 방열하는 서멀 비어(thermal via)가 설치되는 전자 장치가 제공된다.
본 발명의 제2 양태에 따르면,
상기 제1 양태에 있어서,
상기 서멀 비어는 상기 전자 소자에 대면하는 위치에 설치되는 전자 장치가 제공된다.
본 발명의 제3 양태에 따르면,
전자 소자와,
한 면에 안테나가 형성되고 다른 면에 상기 전자 소자가 탑재되는 제 1 기판과,
상기 제 1 기판이 상기 전자 소자를 대면시키도록 설치되고, 외부 접속부가 설치되는 제 2 기판과,
상기 제 1 기판과 상기 제 2 기판을 전기적으로 접속하는 접속 부재와,
상기 제 1 기판과 상기 제 2 기판의 사이에 배치되는 수지 재료를 포함하는 전자 장치로서,
상기 수지 재료에는 열전도성을 증가시키는 무기질 필러(inorganic filler)가 혼합되는 전자 장치가 제공된다.
본 발명의 제4 양태에 따르면,
상기 제3 양태에 있어서,
상기 수지 재료에 대한 상기 무기질 필러의 충전 비율은 70% 이상 90% 이하로 설정되는 전자 장치가 제공된다.
본 발명의 제5 양태에 따르면,
상기 제3 또는 제4 양태에 있어서,
상기 무기질 필러의 입자 직경은 30㎛ 이상 70㎛ 이하로 설정되는 전자 장치가 제공된다.
본 발명의 제6 양태에 따르면,
상기 제3 내지 제5 양태 중 어느 하나에 있어서,
상기 무기질 필러의 재료는 질화알루미늄인 전자 장치가 제공된다.
본 발명의 제7 양태에 따르면,
상기 제1 내지 제6 양태 중 어느 하나에 있어서,
상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나는 다층 배선 기판이고,
상기 다층 배선 기판에서의 내층(內層) 중 한 층은 그라운드층인 전자 장치가 제공된다.
본 발명에 따르면, 전자 소자에서 발생된 열은 제2 기판에 형성된 서멀 비어(thermal via) 또는 무기질 필러(inorganic filler)가 혼합된 수지 재료를 통하여 방열된다. 서멀 비어는 제2 기판에 형성되고, 제1 기판과 제2 기판의 사이에는 몰드 수지가 배치된다. 따라서, 전자 장치가 기판 등(예를 들면, 마더 보드 등)에 실장되는 경우, 서멀 비어 또는 몰드 수지는 실장성에 영향을 미치지 않는다. 그러므로, 기판에 대한 전자 장치의 실장성이 향상되면서, 전자 소자에서 발생된 열이 효과적으로 방열될 수 있다.
이하, 본 발명을 행하기 위한 최적의 실시예를 도면에 따라 설명한다.
도 3은 본 발명의 제1 실시예인 전자 장치(1A)를 나타내는 단면도이다. 전자 장치(1A)는 안테나(12)가 표면부에 형성되고 반도체칩(15)이 내장되어 있는 기판 구조를 갖는다. 또한, 전자 장치(1A)는 (상기 도면에서 일점쇄선으로 나타낸) 마더 보드(45)와 같은 실장용 기판상에 실장된다.
전자 장치(1A)는 일반적으로 제1 기판(10A), 반도체칩(15), 구리 코어 솔더 볼(18), 제2 기판(20A), 몰드 수지(30) 등에 의해 구성된다.
제1 기판(10A)은 양면 인쇄 회로 기판이고, FR-4와 같은 구리박 적층판(copper-clad laminate)을 사용한다. 구체적으로, 구리막(copper film)은 에폭시 등으로 이루어진 절연성을 갖는 기판 본체(11)의 양측에 형성되고, 에칭 등에 의해 구리막을 패터닝함으로써 안테나(12)와 배선 패턴(13)이 형성되도록 구성된다.
안테나(12)는 제1 기판(10A)의 외측으로 노출된 제1 면(10a)(도 3에서 상면) 에 형성된다. 또한, 배선 패턴(13)은 제1 면(10a)의 반대면인 제1 기판(10A)의 제2 면(10b)에 형성된다. 또한, 제1 기판(10A)에는 기판 본체(11)를 관통하는 비어(14)가 형성됨으로써, 제1 면(10a)이 제2 면(10b)과 연통하게 되고, 안테나(12)와 배선 패턴(13)이 비어(14)에 의해 함께 전기적으로 접속되도록 구성된다.
이 실시예에서, 제1 기판(10A)의 제1 면(10a)은 안테나(12)에 의해서만 형성되도록 구성된다. 그러므로, 안테나(12)의 패턴은 자유도(degree of freedom)를 가지고 설정될 수 있다. 안테나(12)의 구조로서는, 패치 안테나(patch antenna), 리버스 F형 안테나(reverse F-type antenna), 및 쌍극 안테나(dipole antenna)와 같은 다양한 구조를 채용하는 것이 가능하다.
반도체칩(15)은 고주파에 대응하는 칩이며, 칩의 작동에 의해 열을 발생한다. 반도체칩(15)은 제1 기판(10A)의 제2 면(10b)에 플립칩 접합되도록 탑재된다. 즉, 반도체칩(15) 상에 형성된 전극 상에 범프(16)가 미리 형성되고, 제2 면(10b)에 형성된 배선 패턴(13)의 범프 접합 위치에는 패드가 설치된다. 또한, 배선 패턴(13)의 패드에 범프(16)를 접합함으로써 제1 기판(10A) 상에 반도체칩(15)이 탑재된다. 또한, 접속 신뢰성을 향상시키기 위해서, 반도체칩(15)과 제1 기판(10A)의 사이에 언더필 수지(17)가 충전된다.
또한, 도시의 편의상, 각각의 도면은 배선 패턴(13)이 복수의 모든 범프(16)와 접속되어 있는 것을 나타낸다. 그러나, 실제의 배선 패턴(13)은 패드가 범프(16)에 대응하도록 독립적으로 형성된 패턴이다.
제2 기판(20A)은, 제1 기판(10A)과 유사하게, FR-4와 같은 구리박 적층판을 사용한다. 즉, 구리막은 에폭시 등으로 이루어진 절연성을 갖는 기판 본체(21)의 양측에 형성되며, 범프 접합 전극(22), 외부 접속용 전극(23), 제1 방열 패턴(25), 제2 방열 패턴(26) 등이 에칭에 의해 이 구리막을 패터닝함으로써 형성되도록 구성된다.
범프 접합 전극(22)과 외부 접속용 전극(23)은 구리 코어 솔더 볼(18) 또는 후술하게 될 외부 접속용 볼(35)의 배열 위치에 형성된다. 또한, 제1 및 제2 방열 패턴(25, 26)은 소위 솔리드 패턴이며, 반도체칩(15)에 대면하는 영역에 형성된다. 범프 접합 전극(22)과 제1 방열 패턴(25)은 내측에 위치하는 제2 기판(20A)의 제1 면(20a)(제1 기판(10A)에 대면하는 측)에 형성되며, 외부 접속용 전극(23)과 제2 방열 패턴(26)은 외측에 위치하는 제2 면(20b)(제1 면(20a)의 반대 측)에 형성된다.
또한, 제2 기판(20A)에는 기판 본체(21)를 관통하도록 형성된 복수의 비어(24)와 서멀 비어(27)가 형성된다. 비어(24)는 구리 코어 솔더 볼(18)의 배열 위치에 형성되며, 범프 접합 전극(22)을 외부 접속용 전극(23)과 전기적으로 접속시킨다.
또한, 복수의 서멀 비어(27)는 제1 및 제2 방열 패턴(25, 26)이 형성되는 영역 내(즉, 반도체칩(15)에 대면하는 영역 내)에 형성된다. 서멀 비어(27)는 제1 방열 패턴(25)을 제2 방열 패턴(26)과 열적으로 접속한다.
즉, 서멀 비어(27)는 제1 방열 패턴(25)으로부터 제2 방열 패턴(26)으로 열이 전달되도록 하는 열 통로로서 기능한다. 따라서, 비어(24)와 서멀 비어(27)의 직경이 서로 동일하게 이루어질 필요는 없다. 반도체칩(15)의 열발생값이 크다면, 서멀 비어(27)는 비어(24)보다 큰 직경을 갖도록 구성될 수 있다.
또한, 제1 기판(10A)과 제2 기판(20A)은 동일한 형상을 갖게 되고, 예를 들면 15㎜X15㎜X0.2㎜를 갖도록 크기조정된다. 또한, 반도체칩(15)은, 예를 들면 10㎜X10㎜X0.3㎜를 갖도록 크기조정된다.
구리 코어 솔더 볼(18)의 각각은 솔더 막(18b)이 구형 구리 코어(18a) 상에 코팅되도록 구성된다. 구리 코어 솔더 볼(18)은 배선 패턴(13)을 범프 접합 전극(22)과 전기적으로 접속시키고, 또한 제1 기판(10A)과 제2 기판(20A)의 사이의 이간 거리를 정격치로 유지하는 스페이서로서 기능한다. 이 실시예에서, 0.5㎜의 직경을 갖는 구리 볼은 구리 코어(18a)로서 사용된다. 또한, 구리 코어(18a) 대신에, 다른 재료로 이루어진 금속 구 또는 수지로 이루어진 솔리드 구를 사용하는 것도 가능하다.
구리 코어 솔더 볼(18)을 개재시킴으로써, 제1 기판(10A)과 제2 기판(20A)의 사이에 형성된 공간(28)에 몰드 수지(30)가 배치된다(도 5의 (e) 참조). 몰드 수지(30)는 높은 열전도성을 갖는 무기질 필러가, 예를 들면 에폭시 수지 등에 혼합되도록 구성된다.
이 무기질 필러로서는, 질화알루미늄, 알루미나, 실리카, 탄화규소 등이 사용될 수 있다. 또한, 몰드 수지(30)에 혼합되는 무기질 필러의 충전 비율은 70% 이상 90% 이하인 것이 바람직하다. 왜냐하면, 충전 비율이 70% 미만이면, 제1 및 제2 기판(10A, 20A), 반도체칩(15), 및 몰드 수지(30)의 열팽창률의 정합이 어려워 진다는 문제(몰드 수지(30)의 열팽창률이 높아진다는 문제)가 발생하며, 충전 비율이 90%를 초과하면, 몰드 수지(30)의 성형성이 열화된다(몰드 수지의 점착성이 높아진다)는 문제가 발생한다.
또한, 몰드 수지(30)에 혼합될 무기질 필러의 입자 직경은 30㎛ 이상 70㎛ 이하인 것이 바람직하다. 왜냐하면, 필러의 입자 직경이 30㎛ 미만으로 되면, 몰드 수지(30)의 성형성이 열화된다(몰드 수지(30)의 점착성이 높아진다)는 문제가 발생하며, 필러의 입자 직경이 70㎛를 초과하면, 제1 및 제2 기판(10A, 20A), 반도체칩(15), 및 몰드 수지(30)의 열팽창률의 정합이 어려워진다는 문제(몰드 수지(30)의 열팽창률이 높아진다는 문제)가 발생한다.
외부 접속용 볼(35)과 방열 볼(36)은 모두 솔더 볼이다. 외부 접속용 볼(35)은 마더 보드(45)와 전기적으로 접속되는 솔더 볼이다. 즉, 방열 볼(36)은 반도체칩(15)에서 발생되어 서멀 비어(27)를 통하여 열 전달되는 열을 마더 보드(45)로 방열하는 솔더 볼이다. 그러므로, 방열 볼이 솔더 볼에 제한될 필요는 없고, 높은 열전도성을 갖는 다른 재료로 이루어진 볼이 사용될 수도 있다.
상기와 같이 구성된 전자 장치(1A)에서, 몰드 수지(30)는 제1 기판(10A)과 제2 기판(20A)의 사이에 배치된 반도체칩(15)을 밀봉하도록 배치되고, 전술한 특성을 가지며 높은 열전도성을 갖는 필러가 몰드 수지(30)에 혼합된다. 그러므로, 반도체칩(15)에서 발생된 열은 몰드 수지(30)로 효과적으로 방열될 수 있다.
또한, 제1 방열 패턴(25), 서멀 비어(27), 및 제2 방열 패턴(26)은 반도체칩(15)에 대면하는 제2 기판(20A)의 영역에 형성된다. 또한, 반도체칩(15)과 제1 방열 패턴(25)의 사이의 이간된 부분도 높은 열전도성을 갖는 몰드 수지(30)로 충전된다.
이 때문에, 반도체칩(15)에서 발생된 열은, 몰드 수지(30)와 제1 방열 패턴(25)을 통하여 서멀 비어(27)로 열전도되며, 서멀 비어(27)로부터 제2 방열 패턴(26)과 방열 볼(36)을 통하여 마더 보드(45)로 방열된다. 그러므로, 반도체칩(15)에서 발생된 열이 외측으로 효과적으로 방열되는 것이 가능하다.
또한, 이 실시예에서는, 반도체칩(15)의 방열에 필요한 소자로서 사용되는 서멀 비어(27)와 몰드 수지(30)가 전자 장치(1A)를 구성한다. 구체적으로, 서멀 비어(27)는 제2 기판(20A)에 형성되며, 몰드 수지(30)는 제1 기판(10A)과 제2 기판(20A)의 사이에 배치된다.
따라서, 전자 장치(1A)가 마더 보드(45) 상에 탑재되는 경우, 서멀 비어(27)와 몰드 수지(30)는 실장성에 영향을 미치지 않는다. 그러므로, 마더 보드(45)에 대한 전자 장치(1A)의 실장성이 향상될 수 있고, 전술한 바와 같이, 반도체칩(15)에서 발생된 열이 외측으로 효과적으로 방열될 수 있다.
다음으로, 본 발명의 제2 실시예를 설명한다.
도 4는 제2 실시예인 전자 장치(1B)를 나타낸다. 또한, 도 3에 나타낸 구성요소에 대응하는 도 4에서의 구성요소는 동일한 참조부호에 의해 지시되며, 그 설명을 생략한다.
전술한 제1 실시예에 관한 전자 장치(1A)에서, 양면 인쇄 회로 기판은 제1 및 제2 기판(10A, 20A)으로서 사용되었다. 반면, 이 실시예에서는, 다층 배선 기 판이 제1 기판(10B)과 제2 기판(20B)으로서 사용된다.
제1 기판(10B)은 절연층(37)에 3개의 도전층이 형성되도록 구성된다. 최상층에 설치된 도전층은 안테나(12)로서 사용된다. 또한, 최하층에 형성된 도전층은 배선 패턴(13)으로서 사용된다. 또한, 중간층에 형성된 배선층은 그라운드층(40)으로서 사용된다.
제2 기판(20B)은 절연층(38)에 4개의 도전층이 형성되도록 구성된다. 최상층에 설치된 도전층은 범프 접합 전극(22)과 제1 방열 패턴(25)으로서 사용된다. 또한, 최하층에 형성된 도전층은 외부 접속용 전극(23)과 제2 방열 패턴(26)으로서 사용된다. 또한, 내부층에는 내층 배선(39)과 그라운드층(41)이 형성된다.
이 실시예에서는, 도면에서의 참조부호 35A에 의해 지시되는 외부 접속용 볼은 마더 보드(45)의 그라운드에 접속된다. 또한, 외부 접속용 볼(35A)은 비어(24)를 통하여 그라운드층(41)과 접속되고, 구리 코어 솔더 볼(18)과 제1 기판(10B)에 형성된 비어(48)를 통하여 그라운드층(40)과 접속된다. 따라서, 그라운드층(40, 41)은 그라운드 전위(ground potential)로 설정된다.
여기서, 그라운드층(40, 41)의 배열 위치에 주목하면, 그라운드층(40)은 반도체칩(15)의 위의 위치에 배치되고, 그라운드층(41)은 반도체칩(15)의 아래에 배치된다. 또한, 그라운드층(40, 41)의 형성 영역은 반도체칩(15)의 면적보다 넓게 형성(평면도에서의 전자 장치(1B)의 형상과 거의 동일한 형상을 갖게 됨)된다.
즉, 이 실시예에 따른 전자 장치(1B)는, 반도체칩(15)이 그라운드 전위로 설정된 그라운드층(40, 41)의 사이에 끼워지도록 구성된다. 이에 의해, 고주파를 사 용하는 칩이 반도체칩(15)으로서 사용되더라도, 그라운드층(40, 41)에 의해 반도체칩(15)으로부터의 방열이 차단될 수 있다. 이에 의해, 전자 장치(1B)가 마더 보드(45) 상에 실장되는 경우, 전자 장치(1B)로부터 노이즈가 발생하지 않으며, 결과적으로, 전자 장치(1B)의 근방에 실장되는 부품에 악영향이 미치는 것을 방지할 수 있다.
다음으로, 상기와 같이 구성된 전자 장치의 제조 방법을 도 5 및 도 6을 참조하여 설명한다.
또한, 이하의 설명에서는, 전술한 전자 장치(1A)의 제조 방법을 예시한다. 또한, 도 5 및 도 6에서도, 도 3에 나타낸 구성요소에 대응하는 구성요소는 동일한 참조부호에 의해 지시되며, 그 설명을 생략한다.
전자 장치(1A)를 제조할 때, 절연 재료로 이루어진 기판 본체(11)의 양면에 구리막이 형성된 양면 구리박 적층판을 우선 준비한다. 양측에 구리막이 형성되는 기판 본체(11)를 관통하는 비어(14)가 기판 본체에 형성된다. 또한, 기판 본체(11)의 제1 면(10a) 및 제2 면(10b)에 레지스트 재료가 배치된 후, 안테나(12)와 배선 패턴(13)의 형성 위치를 제외하고는 레지스트가 제거된다.
다음으로, 이와 같이 패터닝된 레지스트를 마스크로서 사용하여 구리막에 에칭을 실시함으로써, 제1 면(10a)에 안테나(12)가 형성되고, 제2 면(10b)에 배선 패턴(13)이 형성된다.
도 5의 (a)는 안테나(12)와 배선 패턴(13)이 형성된 제1 기판(10A)을 나타낸다. 또한, 전술한 바와 같이, 도시의 편의상, 각각의 도면은 배선 패턴(13)이 복 수의 모든 범프(16)와 접속된 것을 나타낸다. 그러나, 실제의 배선 패턴(13)은 패드가 범프(16)에 대응하도록 독립적으로 형성된 패턴이다.
다음으로, 반도체칩(15)이 제1 기판(10A) 상에 탑재된다. 반도체칩(15)의 전극 상에는 범프(16)가 미리 형성되고, 반도체칩(15)은 제1 기판(10A)의 제2 면(10b)에 플립칩 접합된다. 반도체칩(15)의 범프(16)에 접합되는 패드는 제1 기판(10A)에 형성된 배선 패턴(13)에 형성된다. 범프(16)는 배선 패턴(13)에 형성된 패드에 접합된다.
이에 의해, 반도체칩(15)이 배선 패턴(13)에 접속되고, 비어(14)를 통하여 안테나(12)와 접속된다. 또한, 반도체칩(15)과 제1 기판(10A)의 접합 신뢰성을 증가시키기 위해, 반도체칩(15)과 제1 기판(10A)의 사이에 언더필 수지(17)가 형성된다. 도 5의 (b)는 반도체칩(15)이 제1 기판(10A) 상에 탑재된 상태를 나타낸다.
반도체칩(15)이 제1 기판(10A) 상에 탑재되는 경우, 구리 코어 솔더 볼(18)은 제1 기판(10A)에 연속적으로 배치된다. 배선 패턴(13)에는 구리 코어 솔더 볼(18)이 접속되는 접속 패드가 형성된다. 제1 기판(10A)에 구리 코어 솔더 볼(18)을 배치할 때, 우선, 이 배선 패턴(13)에 형성된 접속 패드에 크림 솔더(cream solder)가 가해진 후, 그 크림 솔더 상에 구리 코어 솔더 볼(18)이 배치된다. 도 5의 (c)는 구리 코어 솔더 볼(18)이 제1 기판(10A)에 배치된 상태를 나타낸다.
또한, 전술한 바와 같이, 구리 코어 솔더 볼(18)은 솔더 막(18b)이 구리 코어(18a)의 표면에 코팅되도록 구성된다. 그러나, 구리 코어(18a) 대신에 다른 재 료로 이루어진 코어를 사용하는 것도 가능하다.
다음으로, 전술한 바와 같이, 제1 기판(10A) 상에 배치된 구리 코어 솔더 볼(18) 상에 제2 기판(20A)이 배치된다. 이 경우, 구리 코어 솔더 볼(18)의 상부에는 미리 크림 솔더가 가해진다.
제2 기판(20A)은, 전술한 제1 기판(10A)과 유사하게, 절연 재료로 이루어진 기판(21)의 양측 상에 구리막이 형성된 양면 구리박 적층판으로 형성될 수 있다. 제2 기판(20A)에서는, 범프 접합 전극(22), 외부 접속용 전극(23), 제1 방열 패턴(25), 제2 방열 패턴(26), 비어(24), 및 서멀 비어(27)가 미리 형성된다. 그러나, 이 형성 방법은 제1 기판(10A)의 제조 방법에서 설명된 동일한 기술에 의해 실시될 수 있다.
전술한 바와 같이, 구리 코어 솔더 볼(18)을 통하여 제1 기판(10A) 상에 제2 기판(20A)이 설치되면, 설치된 제1 및 제2 기판(10A, 20A)은 리플로우 처리가 행해지는 리플로우 장치에 연속적으로 탑재된다. 이에 의해, 크림 솔더에 포함된 솔더, 및 구리 코어 솔더 볼(18)의 솔더 막(18b)이 용융되고, 제1 기판(10A)의 배선 패턴(13) 및 제2 기판(20A)의 범프 접합 전극(22)에 구리 코어(18a)가 솔더링된다.
이 경우, 제1 기판(10A)의 제2 면(10b)과 제2 기판(20A)의 제1 면(20a)의 사이의 이간 거리는 구리 코어(18a)의 직경과 동일한 거리로 된다. 그러므로, 구리 코어(18a)의 직경에 대응하는 이간 거리를 갖게 되는 공간(28)은 제1 기판(10A)과 제2 기판(20A)의 사이에 형성된다. 도 5의 (d)는 제1 기판(10A)과 제2 기판(20A)이 구리 코어 솔더 볼(18)을 통하여 설치된 상태를 나타낸다.
다음으로, 도 5의 (e)에 나타낸 바와 같이, 설치된 제1 및 제2 기판(10A, 20A)이 몰드(31)에 탑재된다. 몰드(31)는 상부 몰드(31A)와 하부 몰드(31B)에 의해 구성되고, 설치된 제1 및 제2 기판(10A, 20A)이 탑재되는 공동(空洞)이 상부 몰드(31A)와 하부 몰드(31B)에 형성된다. 또한, 제1 및 제2 기판(10A, 20A)이 탑재된 상태에서, 몰드(31)의 공간(28)과 연통하는 위치에 몰드 게이트(mold gate)(32)가 형성된다.
몰드 수지(30)가 몰드 게이트(32)로부터 몰드(31) 내로 가압된다. 전술한 바와 같이, 몰드 게이트(32)는 공간(28)과 연통하므로, 몰드 게이트(32)로부터 도입된 몰드 수지(30)가 공간(28)에 충전된다. 도 5의 (e)는 몰드 수지(30)가 공간(28)에 충전되는 상태를 나타낸다.
또한, 몰드 수지(30)를 충전하는 동안, 몰드(31)의 몰드 게이트(32)에 대면하는 위치에는 흡입 홀(suction hole)이 형성될 수 있고, 흡입 홀로부터 진공 흡입이 행해지면서 몰드(31)에 몰드 수지(30)가 충전될 수 있다. 이 방법을 사용함으로써, 몰드 수지(30)의 공간(28) 내로의 충전 효율이 향상될 수 있고, 상기 공간에서의 공극의 형성이 방지될 수 있다.
몰드 수지(30)가 공간(28)에 충전되면, 제1 및 제2 기판(10A, 20A)이 몰드(31)로부터 분리된다. 도 6의 (a)는 몰드 수지(30)가 형성되고 제1 및 제2 기판(10A, 20A)이 몰드(31)로부터 분리된 것을 나타낸다. 그후, 필요에 따라, 디버링(deburring)이나 클리닝(cleaning)이 행해진다.
다음으로, 도 6의 (b)에 나타낸 바와 같이, 제2 기판(20A)의 제2 면(20b)에 형성된 외부 접속용 전극(23)에는 외부 접속용 볼(35)이 배치되고, 제2 방열 패턴(26) 상에는 방열 볼(36)이 배치된다. 이에 의해, 도 3에 나타낸 전자 장치(1A)가 제조된다. 이와 같이, 일반적인 기판 제조 기술을 이용하여 이 실시예에 따른 제조 방법이 행해질 수 있으므로, 설비 기반에 필요한 비용을 절감할 수 있고, 생산 비용을 줄일 수 있다.
본 발명의 바람직한 실시예를 상세히 설명했지만, 본 발명이 상기 특정 실시예에 제한되는 것은 아니며, 청구항에 기재된 본 발명의 요지의 범위 내에서 다양한 변형 및 변경이 가능하다.
예를 들면, 상기 실시예에서는 전자 소자로서 반도체칩(15)을 사용한 예를 예시했다. 그러나, 제1 기판(10A) 상에 탑재되는 칩이 반도체칩에 제한되는 것은 아니며, 다른 전자 소자(예를 들면, 커패시터, 레지스터, 인덕터 등)가 사용될 수 있다.
도 1은 종래 예인 전자 장치를 나타내는 단면도.
도 2는 종래 예인 전자 장치가 마더 보드 상에 실장된 상태를 나타내는 도면.
도 3은 본 발명의 제1 실시예인 전자 장치를 나타내는 단면도.
도 4는 본 발명의 제2 실시예인 전자 장치를 나타내는 단면도.
도 5의 (a) 내지 (e)는 본 발명의 제1 실시예인 전자 장치의 제조 방법(방법1)을 나타내는 단면도.
도 6의 (a) 및 (b)는 본 발명의 제1 실시예인 전자 장치의 제조 방법(방법2)을 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
1A : 전자 장치 10A : 제1 기판
10a : 제1 면 10b : 제2 면
11 : 기판 본체 12 : 안테나
13 : 배선 패턴 14 : 비어
15 : 반도체칩 16 : 범프
17 : 언더필 수지 18 : 구리 코어 솔더 볼
18a : 구리 코어 18b : 솔더 막
20A : 제2 기판 20a : 제1 면
20b : 제2 면 21 : 기판 본체
22 : 범프 접합 전극 23 : 외부 접속용 전극
24 : 비어 25 : 제1 방열 패턴
26 : 제2 방열 패턴 27 : 서멀 비어
28 : 공간 30 : 몰드 수지
35 : 외부 접속용 볼 36 : 방열 볼
45 : 마더 보드

Claims (13)

  1. 전자 소자와,
    한 면에 안테나가 형성되고 다른 면에 상기 전자 소자가 탑재되는 제 1 기판과,
    상기 제 1 기판이 상기 전자 소자를 대면시키도록 설치되고, 외부 접속부가 설치되는 제 2 기판과,
    상기 제 1 기판과 상기 제 2 기판을 전기적으로 접속하는 접속 부재와,
    상기 제 1 기판과 상기 제 2 기판의 사이에 배치되는 수지 재료를 포함하는 전자 장치로서,
    상기 제 2 기판에는 상기 전자 소자에서의 열을 방열하는 서멀 비어(thermal via)가 설치되며,
    상기 제 2 기판에는 상기 접속 부재와 상기 외부 접속부를 전기적으로 접속하기 위한 비어가 형성된 전자 장치.
  2. 제 1 항에 있어서,
    상기 서멀 비어는 상기 전자 소자에 대면하는 위치에 설치되는 전자 장치.
  3. 전자 소자와,
    한 면에 안테나가 형성되고 다른 면에 상기 전자 소자가 탑재되는 제 1 기판과,
    상기 제 1 기판이 상기 전자 소자를 대면시키도록 설치되고, 외부 접속부가 설치되는 제 2 기판과,
    상기 제 1 기판과 상기 제 2 기판을 전기적으로 접속하는 접속 부재와,
    상기 제 1 기판과 상기 제 2 기판의 사이에 배치되는 수지 재료를 포함하는 전자 장치로서,
    상기 수지 재료에는 열전도성을 증가시키는 무기질 필러(inorganic filler)가 혼합되며,
    상기 제 2 기판에는 상기 접속 부재와 상기 외부 접속부를 전기적으로 접속하기 위한 비어가 형성된 전자 장치.
  4. 제 3 항에 있어서,
    상기 수지 재료에 대한 상기 무기질 필러의 충전 비율은 70% 이상 90% 이하로 설정되는 전자 장치.
  5. 제 3 항에 있어서,
    상기 무기질 필러의 입자 직경은 30㎛ 이상 70㎛ 이하로 설정되는 전자 장치.
  6. 제 3 항에 있어서,
    상기 무기질 필러의 재료는 질화알루미늄, 알루미나, 실리카, 및 탄화 규소 중 적어도 어느 하나를 포함하는 전자 장치.
  7. 제 1 항에 있어서,
    상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나는 다층 배선 기판이고,
    상기 다층 배선 기판에서의 내층(內層) 중 한 층은 그라운드층인 전자 장치.
  8. 제 3 항에 있어서,
    상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나는 다층 배선 기판이고,
    상기 다층 배선 기판에서의 내층 중 한 층은 그라운드층인 전자 장치.
  9. 제 1 항에 있어서,
    상기 접속 부재는 솔더 볼로 이루어지는 전자 장치.
  10. 제 1 항에 있어서,
    상기 전자 소자가 플립칩 접합에 의해 상기 제 1 기판에 탑재되어 이루어지는 전자 장치.
  11. 제 3 항에 있어서,
    상기 접속 부재는 솔더 볼로 이루어지는 전자 장치.
  12. 제 3 항에 있어서,
    상기 전자 소자가 플립칩 접합에 의해 상기 제 1 기판에 탑재되어 이루어지는 전자 장치.
  13. 제 3 항에 있어서,
    상기 제 2 기판의 전자 소자에 대면하는 위치에 서멀 비어가 설치되는 전자 장치.
KR1020080125601A 2007-12-27 2008-12-11 전자 장치 KR101501627B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007335689A JP4833192B2 (ja) 2007-12-27 2007-12-27 電子装置
JPJP-P-2007-335689 2007-12-27

Publications (2)

Publication Number Publication Date
KR20090071386A KR20090071386A (ko) 2009-07-01
KR101501627B1 true KR101501627B1 (ko) 2015-03-11

Family

ID=40798071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125601A KR101501627B1 (ko) 2007-12-27 2008-12-11 전자 장치

Country Status (4)

Country Link
US (1) US7782624B2 (ko)
JP (1) JP4833192B2 (ko)
KR (1) KR101501627B1 (ko)
TW (1) TW200928699A (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040684B2 (en) * 2007-12-31 2011-10-18 Honeywell International Inc. Package for electronic component and method for manufacturing the same
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
KR101067088B1 (ko) * 2009-09-10 2011-09-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5533881B2 (ja) * 2009-11-10 2014-06-25 日本電気株式会社 電子装置及びノイズ抑制方法
JP5589462B2 (ja) * 2010-03-16 2014-09-17 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
JP5421863B2 (ja) * 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法
JPWO2012014527A1 (ja) 2010-07-29 2013-09-12 株式会社村田製作所 高周波モジュールおよび通信装置
JP5172925B2 (ja) 2010-09-24 2013-03-27 株式会社東芝 無線装置
GB2484704A (en) * 2010-10-21 2012-04-25 Bluwireless Tech Ltd Patch antenna structure formed with an air gap in a flip-chip assembly
GB2484908A (en) * 2010-10-21 2012-05-02 Bluwireless Tech Ltd Layered structures comprising controlled height structures
WO2012073400A1 (ja) * 2010-11-29 2012-06-07 株式会社村田製作所 抵抗内蔵基板およびこの基板を備える電流検出モジュール
DE102010055627A1 (de) * 2010-12-22 2012-06-28 Epcos Ag Elektrisches Modul zur Aufnahme durch Bestückungsautomaten mittels Erzeugung eines Vakuums
EP2469592A1 (en) 2010-12-23 2012-06-27 Karlsruher Institut für Technologie Integrated circuit chip package device
JP2012147403A (ja) * 2011-01-14 2012-08-02 Mitsumi Electric Co Ltd 高周波モジュール
JP5284382B2 (ja) * 2011-02-01 2013-09-11 株式会社東芝 無線装置及び無線機器
JP5693710B2 (ja) * 2011-04-14 2015-04-01 三菱電機株式会社 高周波パッケージ
KR20120118686A (ko) 2011-04-19 2012-10-29 엘지이노텍 주식회사 발광소자 모듈
DE102011076273A1 (de) * 2011-05-23 2012-11-29 Continental Automotive Gmbh Leiterplatte für elektrische Bauelemente und Leiterplattensystem
KR101434003B1 (ko) 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP5414749B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5417389B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5729186B2 (ja) 2011-07-14 2015-06-03 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US9001002B2 (en) * 2011-09-30 2015-04-07 Apple Inc. Portable electronic device housing having insert molding around antenna
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
FR2987170A1 (fr) * 2012-02-17 2013-08-23 St Microelectronics Grenoble 2 Boitier et dispositif electroniques
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US9325056B2 (en) * 2012-09-11 2016-04-26 Alcatel Lucent Radiation efficient integrated antenna
JP2014067819A (ja) * 2012-09-25 2014-04-17 Fujikura Ltd 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP6121705B2 (ja) 2012-12-12 2017-04-26 株式会社東芝 無線装置
WO2014106891A1 (ja) * 2013-01-04 2014-07-10 富士通株式会社 無線通信装置、及び、電子装置
JP5942273B2 (ja) 2013-01-29 2016-06-29 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線モジュールの製造方法
JP6027905B2 (ja) * 2013-01-31 2016-11-16 新光電気工業株式会社 半導体装置
JP5931799B2 (ja) 2013-05-28 2016-06-08 株式会社日立製作所 層間接続基板およびその製造方法
JPWO2014196143A1 (ja) * 2013-06-04 2017-02-23 パナソニックＩｐマネジメント株式会社 無線モジュール
US10319688B2 (en) 2013-12-09 2019-06-11 Intel Corporation Antenna on ceramics for a packaged die
JP6341293B2 (ja) * 2014-10-20 2018-06-13 株式会社村田製作所 無線通信モジュール
US10490893B2 (en) * 2015-08-19 2019-11-26 Phase Sensitive Innovations, Inc. Optically fed antenna and optically fed antenna array
JP6020943B2 (ja) * 2015-10-19 2016-11-02 株式会社フジクラ 部品内蔵基板の製造方法
WO2017127590A1 (en) 2016-01-19 2017-07-27 Phase Sensitive Innovations , Inc. Beam steering antenna transmitter, multi-user antenna mimo transmitter and related methods of communication
TWI593165B (zh) * 2016-02-04 2017-07-21 矽品精密工業股份有限公司 電子封裝件
CN107645033B (zh) * 2016-07-21 2020-10-02 环旭电子股份有限公司 电子模块
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US10593634B2 (en) 2016-12-30 2020-03-17 Analog Devices, Inc. Packaged devices with integrated antennas
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
DE102017200127A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI678772B (zh) * 2017-04-28 2019-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI684260B (zh) * 2017-05-11 2020-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
US10944180B2 (en) 2017-07-10 2021-03-09 Viasat, Inc. Phased array antenna
KR20190018812A (ko) 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US11005178B2 (en) 2017-11-21 2021-05-11 Phase Sensitive Innovations, Inc. Antenna and antenna array configurations, antenna systems and related methods of operation
JP6920184B2 (ja) * 2017-12-19 2021-08-18 新光電気工業株式会社 電子装置及び電子モジュール
US10530038B2 (en) * 2018-03-06 2020-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor package device
US11005155B2 (en) * 2018-03-08 2021-05-11 Sony Corporation Microwave antenna apparatus and package
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
DE102019121191B4 (de) 2018-08-16 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
US10971461B2 (en) * 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102018220712B4 (de) * 2018-11-30 2024-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-level packaging-basiertes modul sowie verfahren zur herstellung desselben
CN109887893B (zh) * 2019-03-13 2024-02-02 黄山学院 大功率ipm模块的先进封装结构及加工工艺
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
CN111128908B (zh) * 2019-11-22 2024-04-16 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法
JP2022154932A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を備える半導体装置
US20230078536A1 (en) * 2021-09-14 2023-03-16 Apple Inc. Conductive features on system-in-package surfaces
FR3129525B1 (fr) * 2021-11-23 2024-01-26 St Microelectronics Grenoble 2 Circuit électronique
US20240022001A1 (en) * 2022-07-15 2024-01-18 Aptiv Technologies Limited Solderable Waveguide Antenna
WO2024054268A1 (en) * 2022-09-07 2024-03-14 Viasat, Inc. Method of creating embedded components on an antenna substrate and antenna apparatus formed with same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100698A (ja) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JP2002231974A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 光受信装置及びその実装構造及びその製造方法
KR20060050355A (ko) * 2004-08-11 2006-05-19 소니 가부시끼 가이샤 전자 회로 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
JP2006505973A (ja) * 2002-11-07 2006-02-16 フラクタス・ソシエダッド・アノニマ 微小アンテナを含む集積回路パッケージ
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
SG165149A1 (en) * 2003-10-22 2010-10-28 Zhang Yue Ping Integrating an antenna and a filter in the housing of a device package
US7227502B2 (en) * 2003-12-18 2007-06-05 Matsushita Electric Industrial Co., Ltd. Patch antenna whose directivity is shifted to a particular direction, and a module integrated with the patch antenna
US7119745B2 (en) * 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
JP4725582B2 (ja) * 2005-10-27 2011-07-13 株式会社村田製作所 高周波モジュール
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
JP4912716B2 (ja) 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100698A (ja) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JP2002231974A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 光受信装置及びその実装構造及びその製造方法
KR20060050355A (ko) * 2004-08-11 2006-05-19 소니 가부시끼 가이샤 전자 회로 장치

Also Published As

Publication number Publication date
US7782624B2 (en) 2010-08-24
TW200928699A (en) 2009-07-01
JP4833192B2 (ja) 2011-12-07
JP2009158742A (ja) 2009-07-16
US20090168367A1 (en) 2009-07-02
KR20090071386A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
KR101501627B1 (ko) 전자 장치
US6489685B2 (en) Component built-in module and method of manufacturing the same
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US9456492B2 (en) Printed circuit board with warpage prevention layer
EP1304742B1 (en) Method for producing a component built-in module
EP1804562B1 (en) Composite multilayer substrate and its manufacturing method
US6815810B2 (en) High-frequency semiconductor device
WO2003071603A1 (fr) Piece de module
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20090267221A1 (en) Semiconductor device
JP5100878B1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
TW200908262A (en) Mounting substrate and manufacturing method thereof
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US9345125B2 (en) Wiring substrate
US20050258533A1 (en) Semiconductor device mounting structure
US11317541B2 (en) Electronic component module, electronic component unit, and method for manufacturing electronic component module
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
JP2007299887A (ja) 半導体集積回路素子搭載用基板および半導体装置
CN112543546B (zh) 具有散热结构的线路板及其制作方法
KR100650707B1 (ko) 임베디드 인쇄회로기판 및 그 제작 방법
JP4287757B2 (ja) 回路部品内蔵モジュール及びその製造方法
US20040124541A1 (en) Flip chip package
US20240194579A1 (en) Electronic component module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 6