JP4912716B2 - 配線基板の製造方法、及び半導体装置の製造方法 - Google Patents

配線基板の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4912716B2
JP4912716B2 JP2006091483A JP2006091483A JP4912716B2 JP 4912716 B2 JP4912716 B2 JP 4912716B2 JP 2006091483 A JP2006091483 A JP 2006091483A JP 2006091483 A JP2006091483 A JP 2006091483A JP 4912716 B2 JP4912716 B2 JP 4912716B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring structure
metal plate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006091483A
Other languages
English (en)
Other versions
JP2007266443A (ja
Inventor
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006091483A priority Critical patent/JP4912716B2/ja
Priority to KR1020070029569A priority patent/KR20070098568A/ko
Priority to US11/727,547 priority patent/US7841076B2/en
Publication of JP2007266443A publication Critical patent/JP2007266443A/ja
Application granted granted Critical
Publication of JP4912716B2 publication Critical patent/JP4912716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H01Q13/106—Microstrip slot antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層配線構造体と、多層配線構造体に設けられる電子部品及びアンテナとを備えた配線基板の製造方法、及び半導体装置の製造方法に関する。
近年の無線通信機器の小型に伴い、無線通信機器に搭載される半導体装置の小型化が望まれており、小型化された半導体装置としては、例えば、図１に示すような半導体装置３００がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置３００は、配線基板３０１と、電子部品３０２，３０３と、金属板３０８と、スロットアンテナ３１０とを有する。配線基板３０１は、コア基板３０５と、第１の多層配線構造体３０６と、第２の多層配線構造体３０７とを有する。
第１の多層配線構造体３０６は、複数の絶縁層及び配線パターン（図示せず）が積層された構成とされており、コア基板３０５の上面３０５Ａに設けられている。第２の多層配線構造体３０７は、複数の絶縁層及び配線パターン（図示せず）が積層された構成とされており、コア基板３０５の下面３０５Ｂに設けられている。第２の多層配線構造体３０７の配線パターン（図示せず）は、コア基板３０５に設けられた貫通ビア（図示せず）を介して、第１の多層配線構造体３０６の配線パターン（図示せず）と電気的に接続されている。
金属板３０８は、第２の多層配線構造体３０７の面３０７Ａに設けられている。金属板３０８は、板状とされており、グラウンド電位とされている。スロットアンテナ３１０は、金属板３０８に設けられている。スロットアンテナ３１０は、金属板３０８に設けられた貫通溝３０９と、貫通溝３０９の側壁に対応する金属板３０８とにより構成されている。
電子部品３０２，３０３は、第１の多層配線構造体３０６の配線パターン（図示せず）と電気的に接続されている。電子部品３０２としては、例えば、ＲＦＩＣ（信号を発生させる回路素子）を用いることができる。また、電子部品３０３としては、例えば、ＲＦＩＣからの信号を制御する制御回路素子を用いることができる。
このように、配線基板３０１の一方の面に電子部品３０２，３０３を接続し、配線基板３０１の他方の面にスロットアンテナ３１０を設けることにより、配線基板３０１の同一平面上に電子部品３０２，３０３とスロットアンテナ３１０とを設けた場合と比較して、配線基板３０１の面方向のサイズを小型化することが可能となるため、半導体装置３００の小型化を図ることができる（例えば、特許文献１参照。）。
上記配線基板３０１は、ビルドアップ法により、コア基板３０５の両面３０５Ａ，３０５Ｂに第１及び第２の多層配線構造体３０６，３０７を形成することで製造される。
特開２０００−９１７１７号公報
しかしながら、従来の配線基板３０１の製造方法では、配線基板３０１の生産性を向上させることが困難であり、配線基板３０１の製造コストを低減することができないという問題があった。これにより、半導体装置３００の製造コストが増加してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化された配線基板及び半導体装置の製造コストを低減することのできる配線基板の製造方法、及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナとを備え、前記多層配線構造体の前記一方の面とは反対側の他方の面に電子部品が実装される配線基板の製造方法であって、前記多層配線構造体を形成するときの支持板となる金属板上に前記多層配線構造体を形成する多層配線構造体形成工程と、前記多層配線構造体形成工程の後に、前記金属板をパターニングして前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、多層配線構造体を形成するときの支持板となる金属板をパターニングしてアンテナを形成することにより、多層配線構造体を形成後に金属板を除去する工程が不要となるため、配線基板の製造工程数を削減することが可能となるので、配線基板の製造コストを低減することができる。
本発明の他の観点によれば、積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナとを備え、前記多層配線構造体の前記一方の面とは反対側の他方の面に電子部品が実装される配線基板の製造方法であって、前記多層配線構造体を形成するときの支持板となる第１及び第２の金属板を準備する金属板準備工程と、前記多層配線構造体が形成される第１の金属板の面とは反対側の面と、前記多層配線構造体が形成される第２の金属板の面とは反対側の面とが対向するように、第１の金属板と第２の金属板とを貼り合わせる金属板貼り合わせ工程と、前記第１及び第２の金属板に前記多層配線構造体を同時に形成する多層配線構造体形成工程と、前記多層配線構造体形成工程後に、前記第１及び第２の金属板を切断して、前記多層配線構造体が形成された第１の金属板と前記多層配線構造体が形成された第２の金属板とを分離させる金属板切断工程と、前記金属板切断工程の後に、前記第１及び第２の金属板をパターニングして、前記第１及び第２の金属板から前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、貼り合わせられた第１及び第２の金属板に多層配線構造体を形成する多層配線構造体形成工程と、第１及び第２の金属板をパターニングして第１及び第２の金属板にアンテナを形成するアンテナ形成工程とを設けることにより、一度に２枚の配線基板を製造することが可能となるため、配線基板の製造コストを低減することができる。
本発明のその他の観点によれば、積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナと、前記多層配線構造体の前記一方の面とは反対側の他方の面に設けられ、前記多層配線構造体と電気的に接続される電子部品と、を備えた半導体装置の製造方法であって、前記多層配線構造体を形成するときの支持板となる金属板上に前記多層配線構造体を形成する多層配線構造体形成工程と、前記多層配線構造体形成工程の後に、前記金属板をパターニングして前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、多層配線構造体を形成するときの支持板となる金属板をパターニングしてアンテナを形成することにより、多層配線構造体を形成後に金属板を除去する工程が不要となるため、配線基板の製造工程数を削減することが可能となるので、半導体装置の製造コストを低減することができる。
本発明のその他の観点によれば、積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナと、前記多層配線構造体の前記一方の面とは反対側の他方の面に設けられ、前記多層配線構造体と電気的に接続される電子部品と、を備えた半導体装置の製造方法であって、前記多層配線構造体を形成するときの支持板となる第１及び第２の金属板を準備する金属板準備工程と、前記多層配線構造体が形成される第１の金属板の面とは反対側の面と、前記多層配線構造体が形成される第２の金属板の面とは反対側の面とが対向するように、第１の金属板と第２の金属板とを貼り合わせる金属板貼り合わせ工程と、前記第１及び第２の金属板に前記多層配線構造体を同時に形成する多層配線構造体形成工程と、前記多層配線構造体形成工程後に、前記第１及び第２の金属板を切断して、前記多層配線構造体が形成された第１の金属板と前記多層配線構造体が形成された第２の金属板とを分離させる金属板切断工程と、前記金属板切断工程の後に、前記第１及び第２の金属板をパターニングして、前記第１及び第２の金属板から前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、貼り合わせられた第１及び第２の金属板に多層配線構造体を形成する多層配線構造体形成工程と、第１及び第２の金属板をパターニングして第１及び第２の金属板にアンテナを形成するアンテナ形成工程とを設けることにより、一度に２枚の配線基板を製造することが可能となるため、半導体装置の製造コストを低減することができる。
本発明によれば、多層配線構造体と、多層配線構造体に設けられる電子部品及びアンテナとを備えた配線基板、及び該配線基板を備えた半導体装置の小型化を図ると共に、配線基板及び半導体装置の製造コストを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図２を参照して、第１の実施の形態の半導体装置１０について説明する。本実施の形態では、半導体装置１０として、無線通信器に用いられる半導体装置を例に挙げて説明する。
半導体装置１０は、配線基板１１と、電子部品１２とを有する。配線基板１１は、コアレス基板であり、多層配線構造体１３と、第１の外部接続端子５１と、第２の外部接続端子５２〜５４と、金属板５７と、アンテナであるスロットアンテナ６０とを有する。
多層配線構造体１３は、絶縁層１４，２４，３６と、第１のビア１６，１７と、第１の配線１９〜２２と、第２のビア２６〜２９と、第２の配線３１〜３４と、第３のビア３８〜４１と、第３の配線４３〜４６と、保護膜４８とを有する。
絶縁層１４は、金属板５７の面５７Ａを覆うように設けられている。絶縁層１４は、開口部１４Ａ，１４Ｂを有する。開口部１４Ａは、金属板５７の面５７Ａの一部を露出するように形成されている。開口部１４Ｂは、金属板５７に設けられた溝５８の形成位置に対応する絶縁層１４を貫通するように形成されている。絶縁層１４としては、例えば、樹脂層を用いることができる。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
第１のビア１６は、開口部１４Ａに設けられている。第１のビア１６は、金属板５７と接触している。第１のビア１７は、開口部１４Ｂに設けられている。第１のビア１７は、電子部品１２の信号用パッド６３と電気的に接続されている。第１のビア１７の一方の端部は、溝５８に露出されている。第１のビア１６，１７の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
第１の配線１９〜２２は、絶縁層１４の面１４Ｃに設けられている。第１の配線１９は、第１の外部接続端子５１と電気的に接続されている。第１の配線２０は、第１のビア１６と一体的に構成されている。第１の配線２０は、第１のビア１６を介して、金属板５７と電気的に接続されている。第１の配線２０は、電子部品１２のグラウンド用パッド６１と電気的に接続されている。第１の配線２１は、電子部品１２の電源用パッド６２と電気的に接続されている。第１の配線２２は、第１のビア１７と一体的に構成されている。第１の配線１９〜２２の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
絶縁層２４は、第１の配線１９〜２２を覆うように絶縁層１４の面１４Ｃに設けられている。絶縁層２４は、第１の配線１９の一部を露出する開口部２４Ａと、第１の配線２０の一部を露出する開口部２４Ｂと、第１の配線２１の一部を露出する開口部２４Ｃと、第１の配線２２の一部を露出する開口部２４Ｄとを有する。絶縁層２４としては、例えば、樹脂層を用いることができる。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
第２のビア２６は、開口部２４Ａに設けられており、第１の配線１９と接触している。第２のビア２７は、開口部２４Ｂに設けられている。第２のビア２７は、第１の配線２０と接触しており、金属板５７と電気的に接続されている。第２のビア２８は、開口部２４Ｃに設けられている。第２のビア２８は、第１の配線２１と接触している。第２のビア２９は、開口部２４Ｄに設けられている。第２のビア２６〜２９の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
第２の配線３１〜３４は、絶縁層２４の面２４Ｅに設けられている。第２の配線３１は、第２のビア２６と一体的に構成されている。第２の配線３２は、第２のビア２７と一体的に構成されている。第２の配線３３は、第２のビア２８と一体的に構成されている。第２の配線３４は、第２のビア２９と一体的に構成されている。第２の配線３１〜３４の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
絶縁層３６は、第２の配線３１〜３４を覆うように絶縁層２４の面２４Ｅに設けられている。絶縁層３６は、第２の配線３１の一部を露出する開口部３６Ａと、第２の配線３２の一部を露出する開口部３６Ｂと、第２の配線３３の一部を露出する開口部３６Ｃと、第２の配線３４の一部を露出する開口部３６Ｄとを有する。絶縁層３６としては、例えば、樹脂層を用いることができる。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
第３のビア３８は、開口部３６Ａに設けられている。第３のビア３８は、第２の配線３１と接触している。第３のビア３９は、開口部３６Ｂに設けられている。第３のビア３９は、第２の配線３２と接触している。第３のビア４０は、開口部３６Ｃに設けられている。第３のビア４０は、第２の配線３３と接触している。第３のビア４１は、開口部３６Ｄに設けられている。第３のビア４１は、第２の配線３４と接触している。第３のビア３８〜４１の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
第３の配線４３〜４６は、絶縁層３６の面３６Ｅに設けられている。第３の配線４３は、第３のビア３８と一体的に構成されている。第３の配線４３は、第１の外部接続端子５１が接続される接続部４３Ａを有する。第３の配線４４は、第３のビア３９と一体的に構成されている。第３の配線４４は、第２の外部接続端子５２が接続される接続部４４Ａを有する。
第３の配線４５は、第３のビア４０と一体的に構成されている。第３の配線４５は、第２の外部接続端子５３が接続される接続部４５Ａを有する。第３の配線４６は、第３のビア４１と一体的に構成されている。第３の配線４６は、第２の外部接続端子５４が接続される接続部４６Ａを有する。第３の配線４３〜４６の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
保護膜４８は、第３の配線４３〜４６を覆うように、絶縁層３６の面３６Ｅに設けられている。保護膜４８は、第３の配線４３〜４６を保護するための膜である。保護膜４８は、接続部４３Ａ〜４６Ａを露出する開口部を有する。保護膜４８としては、例えば、ソルダーレジストを用いることができる。
第１の外部接続端子５１は、接続部４３Ａに設けられている。第１の外部接続端子５１は、配線基板１１をマザーボード等の実装基板（図示せず）に電気的に接続するための端子である。第１の外部接続端子５１としては、例えば、はんだボールを用いることができる。
第２の外部接続端子５２は、接続部４４Ａに設けられている。第２の外部接続端子５２は、電子部品１２のグラウンド用パッド６１と接続されている。これにより、グラウンド用パッド６１は、金属板５７と電気的に接続される。つまり、金属板５７は、グラウンド電位とされている。第２の外部接続端子５３は、接続部４５Ａに設けられている。第２の外部接続端子５３は、電子部品１２の電源用パッド６２と接続されている。
第２の外部接続端子５４は、接続部４６Ａに設けられている。第２の外部接続端子５４は、電子部品１２の信号用パッド６３と接続されている。これにより、第１のビア１７は、信号用パッド６３と電気的に接続される。
金属板５７は、絶縁層１４の面１４Ｄを覆うように設けられている。金属板５７は、グラウンド電位とされており、グラウンド層として機能する。また、金属板５７は、多層配線構造体１３を形成するときの支持板として機能する。金属板５７としては、例えば、金属箔を用いることができる。金属箔としては、例えば、Ｃｕ箔を用いることができる。金属板５７の厚さＭ１は、例えば、２０μｍ〜３０μｍとすることができる。
図３は、図２に示す半導体装置を平面視した図である。
図３を参照するに、スロットアンテナ６０は、金属板５７に設けられている。スロットアンテナ６０は、金属板５７に形成された溝５８と、溝５８の側壁に対応する金属板５７とにより構成されている。スロットアンテナ６０は、電子部品１２の信号用パッド６３と電気的に接続された第１のビア１７に流れる電流が溝５８に供給されたときにアンテナとして機能する。
半導体装置１０が周波数２．４ＧＨｚの帯域で使用する半導体装置の場合、例えば、溝５８の幅Ｗ１を０．５ｍｍ〜１．０ｍｍ、溝５８の長さＬ１を２０ｍｍとすることができる。
図２を参照するに、電子部品１２は、第２の外部接続端子５２と接続されるグラウンド用パッド６１と、第２の外部接続端子５３と接続される電源用パッド６２と、第２の外部接続端子５４と接続される信号用パッド６３とを有する。電子部品１２は、第２の外部接続端子５２〜５４により、配線基板１１に対してフリップチップ接続されている。電子部品１２としては、例えば、ＲＦＩＣの構成（具体的には、信号を発生させる回路）と、ＲＦＩＣからの信号を制御する制御回路とが搭載された半導体チップを用いることができる。
本実施の形態の半導体装置によれば、多層配線構造体１３の電子部品１２が接続される面とは反対側の面にスロットアンテナ６０を設けることにより、多層配線構造体１３の同一平面上に電子部品１２とスロットアンテナ６０とを設けた場合よりも配線基板１１の面方向のサイズを小型化することができる。これにより、半導体装置１０の小型化を図ることができる。
また、スロットアンテナ６０の溝５８に信号用の電流を供給する給電ライン（第１〜第３のビア１７，２９，４１、及び第１〜第３の配線２２、３４、４６により構成される給電ライン）の長さが短くなる（略多層配線構造体１３の厚さ分で済む）ため、給電ラインにおける伝送損失を小さくすることができる。
なお、本実施の形態では、配線基板１１に設けられた多層配線構造体１３の積層数（絶縁層及び配線の積層数）が３層の場合を例に挙げて説明したが、多層配線構造体１３の積層数は２層でもよいし、３層以上でもよい。
図４〜図１０は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図であり、図１１は、図８に示す構造体を平面視した図である。図４〜図１１において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図４〜図１１を参照して、本発明の第１の実施の形態に係る半導体装置１０の製造方法について説明する。
始めに、図４に示す工程では、多層配線構造体１３を形成するときの支持板となる金属板５７を準備する。金属板５７としては、例えば、金属箔を用いることができる。金属箔としては、例えば、Ｃｕ箔を用いることができる。金属板５７の厚さＭ１は、例えば、２０μｍ〜３０μｍとすることができる。
次いで、図５に示す工程では、金属板５７の面５７Ａ上に開口部１４Ａ，１４Ｂを有した絶縁層１４を形成し、その後、第１のビア１６，１７及び第１の配線１９〜２２を形成する。
具体的には、例えば、金属板５７の面５７Ａ上に絶縁層１４として樹脂フィルムの貼着により樹脂層を形成し、その後、レーザ加工により開口部１４Ａ，１４Ｂを形成する。次いで、樹脂層を覆うよう無電解めっきでシード層（図示せず）を形成し、シード層上に第１の配線１９〜２２の形成領域のみを露出する開口部を有したレジスト膜を形成する。続いて、シード層を給電層とする電解めっき法により、開口部から露出されたシード層上に導電金属を析出成長させる。その後、レジスト膜及びレジスト膜に覆われていたシード層を除去することで、第１のビア１６，１７及び第１の配線１９〜２２を形成する。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。シード層及び導電金属の材料としては、例えば、Ｃｕを用いることができる。
次いで、図６に示す工程では、図５に示す工程と同様な手法により、図５に示す構造体上に、絶縁層２４，３６と、第２及び第３のビア２６〜２９，３８〜４１と、第２及び第３の配線３１〜３４，４３〜４６とを形成する。
次いで、図７に示すように、図６に示す構造体上に、第３の配線４３〜４６の接続部４３Ａ〜４６Ａを露出する開口部を有した保護膜４８を形成する。これにより、多層配線構造体１３が形成される。また、図５〜図７に示す工程が多層配線構造体形成工程に相当する。保護膜４８としては、例えば、ソルダーレジストを用いることができる。
次いで、図８に示す工程では、金属板５７に第１のビア１７及び絶縁層１４を露出する溝５８を形成して、金属板５７にスロットアンテナ６０を形成する（アンテナ形成工程）。これにより、支持板である金属板５７上に多層配線構造体１３が形成される。溝５８は、例えば、金属板５７を異方性エッチングすることで形成する。異方性エッチングとしては、ウエットエッチングやドライエッチングを用いることができる。
このように、多層配線構造体１３を形成するときの支持板となる金属板５７をパターニングしてスロットアンテナ６０を形成することにより、多層配線構造体１３を形成後に金属板５７を除去する工程が不要になるため、配線基板１１の製造工程数を削減することが可能となるので、配線基板１１の製造コストを低減することができる。
半導体装置１０が周波数２．４ＧＨｚの帯域で使用する半導体装置の場合、例えば、溝５８の幅Ｗ１を０．５ｍｍ〜１．０ｍｍ、溝５８の長さＬ１を２０ｍｍとすることができる（図１１参照）。
次いで、図９に示す工程では、接続部４３Ａに第１の外部接続端子５１を形成し、接続部４４Ａ〜４６Ａに第２の外部接続端子５２〜５４を形成する。これにより、配線基板１１が製造される。
第１の外部接続端子５１としては、例えば、はんだボールを用いることができる。また、第２の外部接続端子５２〜５４としては、例えば、はんだバンプを用いることができる。第１の外部接続端子５１としてはんだボールを用いる場合、第１の外部接続端子５１は、例えば、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）により形成することができる。第２の外部接続端子５２〜５４としてはんだバンプを用いる場合、第２の外部接続端子５２〜５４は、例えば、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）により形成することができる。
次いで、図１０に示す工程では、配線基板１１の第２の外部接続端子５２〜５４に、電子部品１２のグラウンド用パッド６１、電源用パッド６２、及び信号用パッド６３を接続（フリップチップ接続）する。これにより、配線基板１１と電子部品１２とを備えた半導体装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、多層配線構造体１３を形成するときの支持板となる金属板５７をパターニングしてスロットアンテナ６０を形成することにより、多層配線構造体１３を形成後に金属板５７を除去する工程が不要となるため、工程数を削減することが可能となるので、配線基板の製造コストを低減することができる。
なお、多層配線構造体１３を形成する前に、金属板５７にスロットアンテナ６０を形成してもよい。このように、多層配線構造体１３を形成する前に、金属板５７にスロットアンテナ６０を形成することにより、多層配線構造体１３を形成後に、金属板５７にスロットアンテナ６０を形成する場合と比較して、半導体装置１０の生産性を向上させることができる。
また、本実施の形態の半導体装置の製造方法では、１枚の金属板５７に１つの多層配線構造体１３を形成した場合を例に挙げて説明したが、１枚の金属板５７に複数の多層配線構造体１３を形成し、次いで、各多層配線構造体１３に電子部品１２を実装し、その後、金属板５７を切断して、複数の半導体装置１０を製造してもよい。
図１２〜図１９は、本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図である。図２０は、図１７に示す多層配線構造体が形成された第１の金属板を平面視した図である。図１２〜図２０において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１３〜図１６に示すＣは、第１及び第２の金属板８１，８２の切断位置（以下、「切断位置Ｃ」とする）を示している。
図１２〜図２０を参照して、本発明の第１の実施の形態の半導体装置１０の製造方法の他の例について説明する。ここでは、第１及び第２の金属板８１，８２に半導体装置１０−１，１０−２を形成する場合を例に挙げて説明する。半導体装置１０−１，１０−２は、半導体装置１０に設けられた金属板５７の代わりに、第１の金属板８１または第２の金属板８２を備えた以外は、半導体装置１０と同様に構成される。また、以下の説明では、半導体装置１０−１に設けられた配線基板を配線基板１１−１とし、半導体装置１０−２に設けられた配線基板を配線基板１１−２とする。
始めに、図１２に示す工程では、多層配線構造体１３が形成される多層配線構造体形成領域Ａを有した第１の金属板８１と、多層配線構造体１３が形成される多層配線構造体形成領域Ｂを有した第２の金属板８２とを準備する（金属板準備工程）。
第１及び第２の金属板８１，８２は、多層配線構造体１３を形成するときの支持板となるものである。第１及び第２の金属板８１，８２は、半導体装置１０に設けられた金属板５７と同様な機能を有する。第１及び第２の金属板８１，８２としては、例えば、金属箔を用いることができる。金属箔としては、例えば、Ｃｕ箔を用いることができる。第１及び第２の金属板８１，８２の厚さＭ２，Ｍ３は、例えば、２０μｍ〜３０μｍとすることができる。
次いで、図１３に示す工程では、第１の金属板８１の第２の面８１Ｂ（多層配線構造体１３が形成されない側の面）が、樹脂板等の補強板８５を介して、第２の金属板８２の第２の面８２Ｂ（多層配線構造体１３が形成されない側の面）と対向するように、接着剤８４により第１の金属板８１と第２の金属板８２とを貼り合わせる（金属板貼り合わせ工程）。
接着剤８４は、多層配線構造体形成領域Ａ，Ｂを囲むように設けられている。補強板８５は、第1及び第２の金属板８１，８２が撓むことを防止するための板である。
次いで、図１４に示す工程では、先に説明した図５及び図６に示す工程と同様な手法により、第１及び第２の金属板８１，８２の第１の面８１Ａ，８２Ａに、絶縁層１４，２４，３６と、第１〜第３のビア１６，１７，２６〜２９，３８〜４１と、第１〜第３の配線１９〜２２，３１〜３４，４３〜４６とを形成する。
次いで、図１５に示す工程では、第１の金属板８１，８２の絶縁層３６の面３６Ｅに接続部４３Ａ〜４６Ａを露出する開口部を有した保護膜４８を形成する。これにより、第１及び第２の金属板８１，８２の多層配線構造体形成領域Ａ，Ｂに多層配線構造体１３が形成される。
具体的には、例えば、保護膜４８としてフィルム状のソルダーレジストを絶縁層３６の面３６Ｅ及び第３の配線４３〜４６を覆うように貼り付け、その後、フィルム状のソルダーレジストを露光、現像処理して、接続部４３Ａ〜４６Ａを露出する開口部を形成する。なお、図１４及び図１５に示す工程が、多層配線構造体形成工程に相当する。
次いで、図１６に示す工程では、切断位置Ｃに沿って、多層配線構造体１３が形成された第１及び第２の金属板８１，８２を切断する（金属板切断工程）。これにより、多層配線構造体１３が形成された第１の金属板８１と、多層配線構造体１３が形成された第２の金属板８２とが個片化される。
このように、第１の金属板８１と第２の金属板８２とを貼り合わせて、第１及び第２の金属板８１，８２の第１の面８１Ａ，８２Ａに多層配線構造体１３を同時に形成することにより、２枚の金属板に別々に多層配線構造体１３を形成した場合と比較して、配線基板１１−１，１１−２の製造工程の数が少なくなるため、配線基板１１−１，１１−２の製造コストを低減することができる。
次いで、図１７に示す工程では、第１及び第２の金属板８１，８２に第１のビア１７及び絶縁層１４の面１４Ｄを露出する溝５８を形成する。これにより、グラウンド層として機能する第1及び第２の金属板８１，８２にスロットアンテナ６０が形成される（アンテナ形成工程）。
溝５８は、例えば、異方性エッチングにより形成することができる。異方性エッチングとしては、例えば、ウエットエッチングやドライエッチングを用いることができる。半導体装置１０が周波数２．４ＧＨｚの帯域で使用する半導体装置の場合、例えば、溝５８の幅Ｗ１を０．５ｍｍ〜１．０ｍｍ、溝５８の長さＬ１を２０ｍｍとすることができる（図２０参照）。
このように、多層配線構造体１３を形成するときの支持板となる第１及び第２の金属板８１，８２をパターニングしてスロットアンテナ６０を形成することにより、第１及び第２の金属板８１，８２を除去する工程が不要になるため、配線基板１１−１，１１−２の製造工程の数を削減することが可能となるので、配線基板１１−１，１１−２の製造コストを低減することができる。
次いで、図１８に示す工程では、接続部４３Ａに第１の外部接続端子５１を形成し、接続部４４Ａ〜４６Ａに第２の外部接続端子５２〜５４を形成する。これにより、配線基板１１−１，１１−２が形成される。配線基板１１−１，１１−２は、図２で説明した配線基板１１に設けられた金属板５７の代わりに、第１の金属板８１または第２の金属板８２を備えた以外は配線基板１１と同様に構成されている。
第１の外部接続端子５１としては、例えば、はんだボールを用いることができる。また、第２の外部接続端子５２〜５４としては、例えば、はんだバンプを用いることができる。第１の外部接続端子５１としてはんだボールを用いる場合、第１の外部接続端子５１は、例えば、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）により形成することができる。第２の外部接続端子５２〜５４としてはんだバンプを用いる場合、第２の外部接続端子５２〜５４は、例えば、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）により形成することができる。
次いで、図１９に示す工程では、配線基板１１−１，１１−２に設けられた第２の外部接続端子５２〜５４に、電子部品１２のグラウンド用パッド６１、電源用パッド６２、及び信号用パッド６３を接続（フリップチップ接続）する。
これにより、配線基板１１−１及び電子部品１２を備えた半導体装置１０−１と、配線基板１１−２及び電子部品１２を備えた半導体装置１０−２とが製造される。
本実施の形態の半導体装置の他の製造方法によれば、第１の金属板８１と第２の金属板８２とを貼り合わせて、第１及び第２の金属板８１，８２の第１の面８１Ａ，８２Ａに多層配線構造体１３を同時に形成することにより、２枚の金属板に別々に多層配線構造体１３を形成した場合と比較して、配線基板１１−１，１１−２の製造工程の数が少なくなるため、半導体装置１０−１，１０−２の製造コストを低減することができる。
また、多層配線構造体１３を形成するときの支持板となる第１及び第２の金属板８１，８２をパターニングしてスロットアンテナ６０を形成することにより、第１及び第２の金属板８１，８２を除去する工程が不要になるため、配線基板１１−１，１１−２の製造工程の数を削減することが可能となるので、半導体装置１０−１，１０−２の製造コストを低減することができる。
なお、多層配線構造体１３を形成する前に、第１及び第２の金属板８１，８２にスロットアンテナ６０を形成してもよい。このように、多層配線構造体１３を形成する前に、第１及び第２の金属板８１，８２にスロットアンテナ６０を形成することにより、多層配線構造体１３を形成後に、第１及び第２の金属板８１，８２にスロットアンテナ６０を形成する場合と比較して、半導体装置１０−１，１０−２の生産性を向上させることができる。
また、本実施の形態の半導体装置の製造方法の他の例では、第１及び第２の金属板８１，８２にそれぞれ１つの多層配線構造体１３を形成した場合を例に挙げて説明したが、第１及び第２の金属板８１，８２にそれぞれ複数の多層配線構造体１３を形成し、その後、第１及び第２の金属板８１，８２を切断し、各多層配線構造体１３に電子部品１２を実装して、複数の半導体装置１０−１，１０−２を製造してもよい。
さらに、本実施の形態の半導体装置の製造方法の他の例では、補強板８５を介して、第１の金属板８１と第２の金属板８２とを貼り付けた場合を例に挙げて説明したが、第１の金属板８１と第２の金属板８２とを直接貼り合わせて、半導体装置１０−１，１０−２を製造してもよい。
図２１は、本発明の第１の実施の形態の変形例に係る半導体装置の断面図であり、図２２は、図２１に示す半導体装置を平面視した図である。図２１及び図２２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２１及び図２２を参照するに、第１の実施の形態の変形例に係る半導体装置９０は、第１の実施の形態の半導体装置１０に設けられた多層配線構造体１３の代わりに、多層配線構造体９１を設けた以外は半導体装置１０と同様な構成とされている。また、多層配線構造体９１は、多層配線構造体１３の構成から第１のビア１７を取り除いた以外は多層配線構造体１３と同様な構成とされている。
このような構成とされた半導体装置９０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、半導体装置９０は、第１の実施の形態の半導体装置１０と同様な手法（具体的には、図４〜図１０で説明した製造方法、或いは図１２〜図１９で説明した製造方法）により製造することができ、第１の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
なお、半導体装置１０，９０において、電子部品１２が実装される側の多層配線基板１１にマイクロスプリットラインを設けてもよい。
（第２の実施の形態）
図２３は、本発明の第２の実施の形態に係る半導体装置の断面図である。
図２３を参照して、第２の実施の形態の半導体装置１００について説明する。本実施の形態では、半導体装置１００として、無線通信器に用いられる半導体装置を例に挙げて説明する。
半導体装置１００は、配線基板１０１と、電子部品１０２とを有する。配線基板１０１は、コアレス基板であり、多層配線構造体１０３と、第１の外部接続端子１５１と、第２の外部接続端子１５２〜１５４と、アンテナであるパッチアンテナ１６０とを有する。
多層配線構造体１０３は、絶縁層１０４，１２４，１３６と、第１のビア１１７と、第１の配線１１８〜１２０と、グラウンド層１２１と、第２のビア１２６〜１２８と、第２の配線１３１〜１３４と、第３のビア１３８〜１４１と、第３の配線１４３〜１４６と、保護膜１４８とを有する。
絶縁層１０４は、パッチアンテナ１６０の面１６０Ａを覆うように設けられている。絶縁層１０４は、開口部１０４Ａを有する。開口部１０４Ａは、パッチアンテナ１６０の面１６０Ａの一部を露出するように形成されている。絶縁層１０４としては、例えば、樹脂層を用いることができる。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
第１のビア１１７は、開口部１０４Ａに設けられている。第１のビア１１７は、パッチアンテナ１６０と接触している。第１のビア１１７は、電子部品１０２の信号用パッド１６３と電気的に接続されている。第１のビア１１７の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
第１の配線１１８〜１２０は、絶縁層１０４の面１０４Ｂに設けられている。第１の配線１１８は、第１の外部接続端子１５１と電気的に接続されている。第１の配線１１９は、第１のビア１１７と一体的に構成されている。第１の配線１１９は、第１のビア１１７を介して、パッチアンテナ１６０と電気的に接続されている。第１の配線１１８〜１２０の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
グラウンド層１２１は、絶縁層１０４の面１０４Ｂに設けられている。グラウンド層１２１は、電子部品１０２のグラウンド用パッド１６１と電気的に接続されており、グラウンド電位とされている。
絶縁層１２４は、第１の配線１１８〜１２０及びグラウンド層１２１を覆うように絶縁層１０４の面１０４Ｂに設けられている。絶縁層１２４は、第１の配線１１８の一部を露出する開口部１２４Ａと、グラウンド層１２１の一部を露出する開口部１２４Ｂと、第１の配線１１９の一部を露出する開口部１２４Ｃとを有する。絶縁層１２４としては、例えば、樹脂層を用いることができる。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
第２のビア１２６は、開口部１２４Ａに設けられており、第１の配線１１８と接触している。第２のビア１２７は、開口部１２４Ｂに設けられている。第２のビア１２７は、グラウンド層１２１と接触している。第２のビア１２８は、開口部１２４Ｃに設けられている。第２のビア１２８は、第１の配線１１９と接触している。第２のビア１２６〜１２８の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
第２の配線１３１〜１３４は、絶縁層１２４の面１２４Ｄに設けられている。第２の配線１３１は、第２のビア１２６と一体的に構成されている。第２の配線１３２は、電子部品１０２のグラウンド用パッド１６１と電気的に接続されている。第２の配線１３４は、第２のビア１２８と一体的に構成されている。第２の配線１３１〜１３４の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
絶縁層１３６は、第２の配線１３１〜１３４を覆うように絶縁層１２４の面１２４Ｄに設けられている。絶縁層１３６は、第２の配線１３１の一部を露出する開口部１３６Ａと、第２の配線１３２の一部を露出する開口部１３６Ｂと、第２の配線１３３の一部を露出する開口部１３６Ｃと、第２の配線１３４の一部を露出する開口部１３６Ｄとを有する。絶縁層１３６としては、例えば、樹脂層を用いることができる。樹脂層の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
第３のビア１３８は、開口部１３６Ａに設けられている。第３のビア１３８は、第２の配線１３１と接触している。第３のビア１３９は、開口部１３６Ｂに設けられている。第３のビア１３９は、第２の配線１３２と接触している。第３のビア１４０は、開口部１３６Ｃに設けられている。第３のビア１４０は、第２の配線１３３と接触している。第３のビア１４１は、開口部１３６Ｄに設けられている。第３のビア１４１は、第２の配線１３４と接触している。第３のビア１３８〜１４１の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
第３の配線１４３〜１４６は、絶縁層１３６の面１３６Ｅに設けられている。第３の配線１４３は、第３のビア１３８と一体的に構成されている。第３の配線１４３は、第１の外部接続端子１５１が接続される接続部１４３Ａを有する。第３の配線１４４は、第３のビア１３９と一体的に構成されている。第３の配線１４４は、第２の外部接続端子１５３が接続される接続部１４４Ａを有する。
第３の配線１４５は、第３のビア１４０と一体的に構成されている。第３の配線１４５は、第２の外部接続端子１５２が接続される接続部１４５Ａを有する。第３の配線１４６は、第３のビア１４１と一体的に構成されている。第３の配線１４６は、第２の外部接続端子１５４が接続される接続部１４６Ａを有する。第３の配線１４３〜１４６の材料としては、例えば、導電金属を用いることができる。また、導電金属としては、例えば、Ｃｕを用いることができる。
保護膜１４８は、第３の配線１４３〜１４６を覆うように、絶縁層１３６の面１３６Ｅに設けられている。保護膜１４８は、第３の配線１４３〜１４６を保護するための膜であり、接続部１４３Ａ〜１４６Ａを露出する開口部を有する。保護膜１４８としては、例えば、ソルダーレジストを用いることができる。
第１の外部接続端子１５１は、接続部１４３Ａに設けられている。第１の外部接続端子１５１は、配線基板１０１をマザーボード等の実装基板（図示せず）に電気的に接続するための端子である。第１の外部接続端子１５１としては、例えば、はんだボールを用いることができる。
第２の外部接続端子１５３は、接続部１４４Ａに設けられている。第２の外部接続端子１５３は、電子部品１０２のグラウンド用パッド１６１と接続されている。これにより、グラウンド用パッド１６１は、グラウンド層１２１と電気的に接続される。第２の外部接続端子１５２は、接続部１４５Ａに設けられている。第２の外部接続端子１５２は、電子部品１０２の電源用パッド１６２と接続されている。
第２の外部接続端子１５４は、接続部１４６Ａに設けられている。第２の外部接続端子１５４は、電子部品１０２の信号用パッド１６３と接続されている。これにより、第１のビア１１７は、電子部品１０２の信号用パッド１６３と電気的に接続されている。
図２４は、図２３に示す半導体装置を平面視した図である。
図２３及び図２４を参照するに、パッチアンテナ１６０は、絶縁層１０４の面１０４Ｃ上に設けられている。パッチアンテナ１６０は、板状とされており、信号用パッド１６３と電気的に接続された第１のビア１１７に流れる電流が供給された際にアンテナとして機能する。半導体装置１００が周波数６０ＧＨｚの帯域で使用する半導体装置の場合、パッチアンテナ１６０の幅Ｗ２，Ｗ３は、例えば、１．４ｍｍとすることができる。この場合、パッチアンテナ１６０の厚さＭ４は、例えば、２０μｍ〜３０μｍとすることができる。
図２３を参照するに、電子部品１０２は、第２の外部接続端子１５３と接続されるグラウンド用パッド１６１と、第２の外部接続端子１５２と接続される電源用パッド１６２と、第２の外部接続端子１５４と接続される信号用パッド１６３とを有する。電子部品１０２は、第２の外部接続端子１５２〜１５４を介して、配線基板１０１に対してフリップチップ接続されている。電子部品１０２としては、例えば、ＲＦＩＣの構成（具体的には、信号を発生させる回路）と、ＲＦＩＣからの信号を制御する制御回路の構成とが搭載された半導体チップを用いることができる。
本実施の形態の半導体装置によれば、多層配線構造体１０３の電子部品１０２が接続される側とは反対側にパッチアンテナ１６０を設けることにより、多層配線構造体１０３の同一平面上に電子部品１０２とパッチアンテナ１６０とを設けた配線基板と比較して、配線基板１０１の面方向のサイズの小型化が可能となるため、半導体装置１００の小型化を図ることができる。
また、パッチアンテナ１６０に信号用の電流を供給する給電ライン（第１〜第３のビア１１７，１２８，１４１、及び第１〜第３の配線１１９、１３４、１４６により構成される給電ライン）の長さが短くなる（略多層配線構造体１０３の厚さ分で済む）ため、給電ラインにおける伝送損失を小さくすることができる。
なお、本実施の形態では、配線基板１０１に設けられた多層配線構造体１０３の積層数（絶縁層及び配線の積層数）が３層の場合を例に挙げて説明したが、多層配線構造体１３の積層数は２層でもよいし、３層以上でもよい。
図２５〜図２８は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図であり、図２９は、図２７に示す構造体を平面視した図である。図２５〜図２９において、第２の実施の形態の半導体装置１００と同一構成部分には同一符号を付す。
図２５〜図２９を参照して、本発明の第２の実施の形態に係る半導体装置１００の製造方法について説明する。
始めに、図２５に示す工程では、多層配線構造体１０３を形成するときの支持板となる金属板１６５を準備する。金属板１６５としては、例えば、金属箔を用いることができる。金属箔としては、例えば、Ｃｕ箔を用いることができる。金属板１６５の厚さＭ５は、例えば、２０μｍ〜３０μｍとすることができる。
次いで、図２６に示す工程では、第１の実施の形態で説明した図５〜図７に示す工程と同様な手法により、金属板１６５の面１６５Ａ上に多層配線構造体１０３を形成する（多層配線構造体形成工程）。
次いで、図２７に示す工程では、金属板１６５をパターニングしてパッチアンテナ１６０を形成する（アンテナ形成工程）。具体的には、例えば、金属板１６５を異方性エッチングしてパッチアンテナ１６０を形成する。異方性エッチングとしては、ウエットエッチングやドライエッチングを用いることができる。
このように、多層配線構造体１０３を形成するときの支持板となる金属板１６５をパターニングしてパッチアンテナ１６０を形成することにより、金属板１６５を除去する工程が不要となるため、配線基板１０１の製造工程数を削減することが可能となるので、配線基板１０１の製造コストを低減することができる。
半導体装置１００が周波数６０ＧＨｚの帯域で使用する半導体装置の場合、パッチアンテナ１６０の幅Ｗ２，Ｗ３は、例えば、１．４ｍｍとすることができる（図２９参照）。
次いで、図２８に示す工程では、先に説明した図９に示す工程と同様な手法により、図２７に示す構造体の接続部１４３Ａ〜１４６Ａに第１の外部接続端子１５１及び第２の外部接続端子１５２〜１５４を形成する。これにより、配線基板１０１が形成される。次いで、配線基板１０１の第２の外部接続端子１５２〜１５４に、電子部品１０２のグラウンド用パッド１６１、電源用パッド１６２、及び信号用パッド１６３を接続（フリップチップ接続）する。これにより、配線基板１０１と電子部品１０２とを備えた半導体装置１００が製造される。第１の外部接続端子１５１としては、例えば、はんだボールを用いることができる。また、第１の外部接続端子１５２〜１５４としては、例えば、はんだバンプを用いることができる。
本実施の形態の半導体装置の製造方法によれば、多層配線構造体１０３を形成するときの支持板となる金属板１６５をパターニングしてパッチアンテナ１６０を形成することにより、金属板１６５を除去する工程が不要になるため、配線基板１０１の製造工程数を削減することが可能となるので、半導体装置１００の製造コストを低減することができる。
また、本実施の形態の半導体装置の製造方法では、１枚の金属板１６５に１つの多層配線構造体１０３を形成した場合を例に挙げて説明したが、１枚の金属板１６５に複数の多層配線構造体１０３を形成し、次いで、各多層配線構造体１０３に電子部品１０２を実装し、その後、多層配線構造体１０３を個片化して、複数の半導体装置１００を製造してもよい。
図３０〜図３５は、本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図である。図３６は、図３４に示す多層配線構造体が形成された第１の金属板を平面視した図である。図３０〜図３６において、第２の実施の形態の半導体装置１００と同一構成部分には同一符号を付す。また、図３１〜図３３に示すＧは、第１及び第２の金属板１７１，１７２を切断する位置（以下、「切断位置Ｇ」とする）を示している。
図３０〜図３６を参照して、本発明の第２の実施の形態に係る半導体装置１００の製造方法の他の例について説明する。ここでは、第１及び第２の金属板１７１，１７２に半導体装置１００−１，１００−２を形成する場合を例に挙げて説明する。半導体装置１００−１，１００−２は、半導体装置１００に設けられた金属板１６５の代わりに、第１の金属板１７１または第２の金属板１７２を備えた以外は、半導体装置１００と同様に構成される。また、以下の説明では、半導体装置１００−１に設けられた配線基板を配線基板１０１−１とし、半導体装置１００−２に設けられた配線基板を配線基板１０１−２とする。
始めに、図３０に示す工程では、多層配線構造体１０３が形成される多層配線構造体形成領域Ｅを有した第１の金属板１７１と、多層配線構造体１０３が形成される多層配線構造体形成領域Ｆを有した第２の金属板１７２とを準備する（金属板準備工程）。
第１及び第２の金属板１７１，１７２は、多層配線構造体１０３を形成するときの支持板であると共に、パッチアンテナ１６０を形成するための部材となるものである。第１及び第２の金属板１７１，１７２としては、例えば、金属箔を用いることができる。金属箔としては、例えば、Ｃｕ箔を用いることができる。第１及び第２の金属板１７１，１７２の厚さＭ６，Ｍ７は、パッチアンテナ１６０の厚さＭ５と略等しくするとよい。第１及び第２の金属板１７１，１７２の厚さＭ６，Ｍ７は、例えば、２０μｍ〜３０μｍとすることができる。
次いで、図３１に示す工程では、第１の金属板１７１の第２の面１７１Ｂ（多層配線構造体１０３が形成されない面）が、樹脂板等の補強板１７４を介して、第２の金属板１７２の第２の面１７２Ｂ（多層配線構造体１０３が形成されない面）と対向するように、接着剤１７５により第１の金属板１７１と第２の金属板１７２とを貼り合わせる（金属板貼り合わせ工程）。
接着剤１７５は、多層配線構造体形成領域Ｅ，Ｆの外側に設けられている。補強板１７４は、多層配線構造体１０３を形成する際に第1及び第２の金属板１７１，１７２が撓むことを防止するための板である。
次いで、図３２に示す工程では、第１の実施の形態で説明した図５〜図７に示す工程と同様な手法により、第１及び第２の金属板１７１，１７２の多層配線構造体形成領域Ｅ，Ｆに多層配線構造体１０３を形成する（多層配線構造体形成工程）。
次いで、図３３に示す工程では、切断位置Ｇに沿って、多層配線構造体１０３が形成された第１及び第２の金属板１７１，１７２を切断する（金属板切断工程）。これにより、多層配線構造体１０３が形成された第１の金属板１７１と、多層配線構造体１０３が形成された第２の金属板１７２とが個片化される。
このように、第１の金属板１７１と第２の金属板１７２とを貼り合わせて、第１及び第２の金属板１７１，１７２の第１の面１７１Ａ，１７２Ａに多層配線構造体１０３を同時に形成することにより、２枚の金属板に別々に多層配線構造体１０３を形成した場合と比較して、配線基板１０１−１，１０１−２の製造工程数が少なくなるため、配線基板１０１−１，１０１−２の製造コストを低減することができる。
次いで、図３４に示す工程では、第１及び第２の金属板１７１，１７２をそれぞれパターニングして、パッチアンテナ１６０を形成する（アンテナ形成工程）。具体的には、異方性エッチングにより第１及び第２の金属板１７１，１７２をパターニングして、パッチアンテナ１６０を形成する。異方性エッチングとしては、ウエットエッチングやドライエッチングを用いることができる。
このように、多層配線構造体１０３を形成するときの支持板となる第１及び第２の金属板１７１，１７２をパターニングしてパッチアンテナ１６０を形成することにより、第１及び第２の金属板１７１，１７２を除去する工程が不要となるため、配線基板１０１−１，１０１−２の製造コストを低減することができる。
半導体装置１００−１，１００−２が周波数６０ＧＨｚの帯域で使用する半導体装置の場合、パッチアンテナ１６０の幅Ｗ２，Ｗ３は、例えば、１．４ｍｍとすることができる（図３６参照）。
次いで、図３５に示す工程では、第１の実施の形態で説明した図９及び図１０に示す工程と同様な手法により、図３４に示す構造体の接続部１４３Ａ〜１４６Ａに第１の外部接続端子１５１及び第２の外部接続端子１５２〜１５４を形成する。これにより、配線基板１０１−１，１０１−２が形成される。
その後、配線基板１０１−１，１０１−２の第２の外部接続端子１５２〜１５４に、電子部品１０２のグラウンド用パッド１６１、電源用パッド１６２、及び信号用パッド１６３を接続（フリップチップ接続）する。これにより、配線基板１０１−１及び電子部品１０２を備えた半導体装置１００−１と、配線基板１０１−２及び電子部品１０２を備えた半導体装置１００−２とが製造される。
第１の外部接続端子１５１としては、例えば、はんだボールを用いることができる。また、第２の外部接続端子１５２〜１５４としては、例えば、はんだバンプを用いることができる。
本実施の形態の半導体装置の他の製造方法によれば、第１の金属板１７１と第２の金属板１７２とを貼り合わせて、第１及び第２の金属板１７１，１７２の第１の面１７１Ａ，１７２Ａに多層配線構造体１０３を同時に形成することにより、２枚の金属板に別々に多層配線構造体１０３を形成した場合と比較して、配線基板１０１−１，１０１−２の製造工程の数が少なくなるため、半導体装置１００−１，１００−２の製造コストを低減することができる。
また、多層配線構造体１０３を形成するときの支持板となる第１及び第２の金属板１７１，１７２をパターニングしてパッチアンテナ１６０を形成することにより、第１及び第２の金属板１７１，１７２を除去する工程が不要になるため、配線基板１０１−１，１０１−２の製造工程の数が削減することが可能となるので、半導体装置１００−１，１００−２の製造コストを低減することができる。
さらに、本実施の形態の半導体装置の他の製造方法では、第１及び第２の金属板１７１，１７２にそれぞれ１つの多層配線構造体１０３を形成した場合を例に挙げて説明したが、第１及び第２の金属板１７１，１７２にそれぞれ複数の多層配線構造体１０３を形成して、第１及び第２の金属板１７１，１７２を切断し、その後、各多層配線構造体１０３に電子部品１０２を実装して、複数の半導体装置１００−１，１００−２を製造してもよい。
また、本実施の形態の半導体装置の他の製造方法では、補強板１７４を介して、第１の金属板１７１と第２の金属板１７２とを貼り付けた場合を例に挙げて説明したが、第１の金属板１７１と第２の金属板１７２とを直接貼り合わせて、半導体装置１００−１，１００−２を製造してもよい。
（第３の実施の形態）
図３７は、本発明の第３の実施の形態に係る半導体装置の断面図である。図３７において、第２の実施の形態の半導体装置１００と同一構成部分には同一符号を付す。
図３７を参照するに、第３の実施の形態の半導体装置１８０は、第２の実施の形態の半導体装置１００に設けられたパッチアンテナ１６０の代わりに、金属板１８１及び円形パッチアンテナ１８２を設けた以外は半導体装置１００と同様に構成される。
金属板１８１は、絶縁層１０４の面１０４Ｃを覆うように設けられている。金属板１８１としては、例えば、金属箔を用いることができる。金属箔としては、例えば、Ｃｕ箔を用いることができる。金属板１８１の厚さＭ８（円形パッチアンテナ１８２の厚さ）は、例えば、２０μｍ〜３０μｍとすることができる。
図３８は、図３７に示す半導体装置を平面視した図である。
図３７及び図３８を参照するに、円形パッチアンテナ１８２は、円形部１８３と、円形部１８３の周囲を囲むように形成された溝部１８４とを有した構成とされている。円形部１８３は、電子部品１０２の信号用パッド１６３と電気的に接続されている。半導体装置１８０が周波数６０ＧＨｚの帯域で使用する半導体装置の場合、円形部１８３の直径Ｒは、例えば、１．１ｍｍとすることができる。また、この場合、溝部１８４の幅Ｗ４は、例えば、０．３ｍｍとすることができる。
このような構成とされた第３の実施の形態の半導体装置１８０においても、第２の実施の形態の半導体装置１００と同様な効果を得ることができる。
また、第３の実施の形態の半導体装置１８０は、第２の実施の形態の半導体装置１００と同様な手法により製造することができ、第２の実施の形態の半導体装置１００の製造方法と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、第１〜第３の実施の形態では、金属板にアンテナとしてスロットアンテナまたはパッチアンテナ（円形パッチアンテナも含む）を形成する場合を例に挙げて説明したが金属板にスロットアンテナ及びパッチアンテナ（円形パッチアンテナも含む）以外のアンテナを形成してもよい。
本発明によれば、多層配線構造体と、多層配線構造体に設けられる電子部品及びアンテナとを備えた配線基板、及び該配線基板を備えた半導体装置に適用できる。
従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 図２に示す半導体装置を平面視した図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 図８に示す構造体を平面視した図である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程の他の例を示す図（その８）である。 図１７に示す多層配線構造体が形成された第１の金属板を平面視した図である。 本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。 図２１に示す半導体装置を平面視した図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 図２３に示す半導体装置を平面視した図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 図２７に示す構造体を平面視した図である。 本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程の他の例を示す図（その６）である。 図３４に示す多層配線構造体が形成された第１の金属板を平面視した図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 図３７に示す半導体装置を平面視した図である。
符号の説明
１０，１０−１，１０−２，９０，１００，１０１−１，１０１−２，１８０ 半導体装置
１１，１１−１，１１−２，１０１，１０１−１，１０１−２ 配線基板
１２，１０２ 電子部品
１３，９１，１０３ 多層配線構造体
１４，２４，３６，１０４，１２４，１３６ 絶縁層
１４Ａ，１４Ｂ，２４Ａ〜２４Ｄ，３６Ａ〜３６Ｄ，１０４Ａ，１２４Ａ〜１２４Ｃ，１３６Ａ〜１３６Ｄ 開口部
１４Ｃ，１４Ｄ，２４Ｅ，３６Ｅ，５７Ａ，１０４Ｂ，１０４Ｃ，１２４Ｄ，１３６Ｅ，１６０Ａ，１６５Ａ 面
１６，１７，１１７ 第１のビア
１９〜２２，１１８〜１２０ 第１の配線
２６〜２９，１２６〜１２８ 第２のビア
３１〜３４，１３１〜１３４ 第２の配線
３８〜４１，１３８〜１４１ 第３のビア
４３〜４６，１４３〜１４６ 第３の配線
４３Ａ〜４６Ａ，１４３Ａ〜１４６Ａ 接続部
４８，１４８ 保護膜
５１，１５１ 第１の外部接続端子
５２〜５４，１５２〜１５４ 第２の外部接続端子
５７，１６５，１８１ 金属板
５８ 溝
６０ スロットアンテナ
６１，１６１ グラウンド用パッド
６２，１６２ 電源用パッド
６３，１６３ 信号用パッド
８１，１７１ 第１の金属板
８２，１７２ 第２の金属板
８１Ａ，８２Ａ，１５７Ａ，１７２Ａ 第１の面
８１Ｂ，８２Ｂ，１７１Ｂ，１７２Ｂ 第２の面
８４，１７５ 接着剤
８５，１７４ 補強板
１２１ グラウンド層
１６０ パッチアンテナ
１８２ 円形パッチアンテナ
１８３ 円形部
１８４ 溝部
Ａ，Ｂ，Ｅ，Ｆ 多層配線構造体形成領域
Ｃ，Ｇ 切断位置
Ｍ１〜Ｍ８ 厚さ
Ｗ１〜Ｗ４ 幅
Ｌ１ 長さ
Ｒ 直径

Claims (13)

  1. 積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナとを備え、
    前記多層配線構造体の前記一方の面とは反対側の他方の面に電子部品が実装される配線基板の製造方法であって、
    前記多層配線構造体を形成するときの支持板となる金属板上に前記多層配線構造体を形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程の後に、前記金属板をパターニングして前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする配線基板の製造方法。
  2. 積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナとを備え、
    前記多層配線構造体の前記一方の面とは反対側の他方の面に電子部品が実装される配線基板の製造方法であって、
    前記多層配線構造体を形成するときの支持板となる第１及び第２の金属板を準備する金属板準備工程と、
    前記多層配線構造体が形成される第１の金属板の面とは反対側の面と、前記多層配線構造体が形成される第２の金属板の面とは反対側の面とが対向するように、第１の金属板と第２の金属板とを貼り合わせる金属板貼り合わせ工程と、
    前記第１及び第２の金属板に前記多層配線構造体を同時に形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程後に、前記第１及び第２の金属板を切断して、前記多層配線構造体が形成された第１の金属板と前記多層配線構造体が形成された第２の金属板とを分離させる金属板切断工程と、
    前記金属板切断工程の後に、前記第１及び第２の金属板をパターニングして、前記第１及び第２の金属板から前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする配線基板の製造方法。
  3. 前記多層配線構造体形成工程は、前記アンテナに信号用の電流を供給する給電ラインを前記多層配線構造体の厚さ方向に形成する給電ライン形成工程を有することを特徴とする請求項１又は２記載の配線基板の製造方法。
  4. 前記給電ライン形成工程は、前記絶縁層上に前記配線パターンを形成する工程と、前記絶縁層を介して隣接する前記配線パターン同士を前記絶縁層を貫通するビアにより電気的に接続する工程と、を有することを特徴とする請求項３記載の配線基板の製造方法。
  5. 前記アンテナ形成工程は、前記金属板に隣接する前記絶縁層を貫通する前記ビアの端面を露出する溝を形成するよう、前記金属板をパターニングする工程を有することを特徴とする請求項４記載の配線基板の製造方法。
  6. 前記アンテナ形成工程は、前記金属板に隣接する前記絶縁層を貫通する前記ビアの端面と接する部分を残すように前記金属板をパターニングする工程を有することを特徴とする請求項４記載の配線基板の製造方法。
  7. 積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナと、前記多層配線構造体の前記一方の面とは反対側の他方の面に設けられ、前記多層配線構造体と電気的に接続される電子部品と、を備えた半導体装置の製造方法であって、
    前記多層配線構造体を形成するときの支持板となる金属板上に前記多層配線構造体を形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程の後に、前記金属板をパターニングして前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする半導体装置の製造方法。
  8. 積層された絶縁層及び配線パターンを有する多層配線構造体と、該多層配線構造体の一方の面に設けられたアンテナと、前記多層配線構造体の前記一方の面とは反対側の他方の面に設けられ、前記多層配線構造体と電気的に接続される電子部品と、を備えた半導体装置の製造方法であって、
    前記多層配線構造体を形成するときの支持板となる第１及び第２の金属板を準備する金属板準備工程と、
    前記多層配線構造体が形成される第１の金属板の面とは反対側の面と、前記多層配線構造体が形成される第２の金属板の面とは反対側の面とが対向するように、第１の金属板と第２の金属板とを貼り合わせる金属板貼り合わせ工程と、
    前記第１及び第２の金属板に前記多層配線構造体を同時に形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程後に、前記第１及び第２の金属板を切断して、前記多層配線構造体が形成された第１の金属板と前記多層配線構造体が形成された第２の金属板とを分離させる金属板切断工程と、
    前記金属板切断工程の後に、前記第１及び第２の金属板をパターニングして、前記第１及び第２の金属板から前記アンテナを形成するアンテナ形成工程とを含むことを特徴とする半導体装置の製造方法。
  9. 前記多層配線構造体に前記電子部品を搭載する電子部品搭載工程を更に有することを特徴とする請求項７又は８記載の半導体装置の製造方法。
  10. 前記多層配線構造体形成工程は、前記アンテナに信号用の電流を供給する給電ラインを前記多層配線構造体の厚さ方向に形成する給電ライン形成工程を有することを特徴とする請求項７乃至９の何れか一項記載の半導体装置の製造方法。
  11. 前記給電ライン形成工程は、前記絶縁層上に前記配線パターンを形成する工程と、前記絶縁層を介して隣接する前記配線パターン同士を前記絶縁層を貫通するビアにより電気的に接続する工程と、を有することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記アンテナ形成工程は、前記金属板に隣接する前記絶縁層を貫通する前記ビアの端面を露出する溝を形成するよう、前記金属板をパターニングする工程を有することを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記アンテナ形成工程は、前記金属板に隣接する前記絶縁層を貫通する前記ビアの端面と接する部分を残すように前記金属板をパターニングする工程を有することを特徴とする請求項１１記載の半導体装置の製造方法。
JP2006091483A 2006-03-29 2006-03-29 配線基板の製造方法、及び半導体装置の製造方法 Active JP4912716B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006091483A JP4912716B2 (ja) 2006-03-29 2006-03-29 配線基板の製造方法、及び半導体装置の製造方法
KR1020070029569A KR20070098568A (ko) 2006-03-29 2007-03-27 배선 기판의 제조 방법 및 반도체 장치의 제조 방법
US11/727,547 US7841076B2 (en) 2006-03-29 2007-03-27 Manufacturing method of wiring substrate and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091483A JP4912716B2 (ja) 2006-03-29 2006-03-29 配線基板の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007266443A JP2007266443A (ja) 2007-10-11
JP4912716B2 true JP4912716B2 (ja) 2012-04-11

Family

ID=38559657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091483A Active JP4912716B2 (ja) 2006-03-29 2006-03-29 配線基板の製造方法、及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7841076B2 (ja)
JP (1) JP4912716B2 (ja)
KR (1) KR20070098568A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
JP5314889B2 (ja) 2007-12-27 2013-10-16 新光電気工業株式会社 電子装置及びその製造方法及び配線基板及びその製造方法
JP4833192B2 (ja) 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
JP5188947B2 (ja) * 2008-12-12 2013-04-24 新光電気工業株式会社 多層配線基板の製造方法
KR101095119B1 (ko) * 2009-08-19 2011-12-16 삼성전기주식회사 다이 패키지 및 그 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
US9325056B2 (en) * 2012-09-11 2016-04-26 Alcatel Lucent Radiation efficient integrated antenna
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN104183911A (zh) * 2013-05-22 2014-12-03 启碁科技股份有限公司 天线的制作方法
US9819098B2 (en) 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9806422B2 (en) 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US10217724B2 (en) 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
EP3171403A3 (en) * 2015-11-17 2017-09-13 MediaTek Inc. Fan-out package structure including antenna
US10340584B2 (en) * 2017-08-08 2019-07-02 The Boeing Company Structural multilayer antenna design and fabrication
CN107910311B (zh) * 2017-12-04 2024-06-14 盛合晶微半导体(江阴)有限公司 一种扇出型天线封装结构及其制备方法
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
TWI675441B (zh) * 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法
US10504826B1 (en) * 2018-10-08 2019-12-10 General Electric Company Device almost last embedded device structure and method of manufacturing thereof
US10692737B2 (en) 2018-10-08 2020-06-23 General Electric Company Multilayer interconnect structure with buried conductive via connections and method of manufacturing thereof
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8501225D0 (en) * 1985-01-17 1985-02-20 Cossor Electronics Ltd Antenna
US5748152A (en) * 1994-12-27 1998-05-05 Mcdonnell Douglas Corporation Broad band parallel plate antenna
JP4201882B2 (ja) * 1998-05-26 2008-12-24 イビデン株式会社 積層板の製造方法
KR100322119B1 (ko) * 1998-07-31 2002-05-09 윤종용 선형편파를위한광대역평면다이폴안테나
JP2000091717A (ja) * 1998-09-10 2000-03-31 Tdk Corp ミリ波システム
US6166705A (en) * 1999-07-20 2000-12-26 Harris Corporation Multi title-configured phased array antenna architecture
US6421013B1 (en) * 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna
FR2801428B1 (fr) * 1999-11-18 2004-10-15 Centre Nat Rech Scient Antenne pourvue d'un assemblage de materiaux filtrant
JP2002074300A (ja) * 2000-08-31 2002-03-15 Shinko Electric Ind Co Ltd 非接触型ｉｃカ−ド及びその製造方法
JP2003086728A (ja) * 2001-07-05 2003-03-20 Matsushita Electric Ind Co Ltd 高周波回路の製作方法及びそれを用いた装置
KR100516795B1 (ko) * 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
TWI280687B (en) * 2002-08-09 2007-05-01 Wistron Neweb Corp Multi-patch antenna which can transmit radio signals with two frequencies
WO2004064150A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
CN100477513C (zh) * 2004-06-28 2009-04-08 京瓷株式会社 声表面波装置的制造方法以及无线通信设备
US7098854B2 (en) * 2004-09-09 2006-08-29 Raytheon Company Reflect antenna

Also Published As

Publication number Publication date
US7841076B2 (en) 2010-11-30
US20070231962A1 (en) 2007-10-04
JP2007266443A (ja) 2007-10-11
KR20070098568A (ko) 2007-10-05

Similar Documents

Publication Publication Date Title
JP4912716B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US8510936B2 (en) Manufacturing method of package carrier
US20130097856A1 (en) Method of fabricating a wiring board
KR20090049998A (ko) 배선기판 및 그 제조방법
KR20070065786A (ko) 플렉시블 배선 기판의 제조 방법 및 전자 부품 실장구조체의 제조 방법
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US20150114690A1 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
US20080277155A1 (en) Wiring substrate and method of manufacturing the same
JP5314889B2 (ja) 電子装置及びその製造方法及び配線基板及びその製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
US9480173B2 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
KR20190046511A (ko) 다층 인쇄회로기판
JP4787638B2 (ja) 配線基板の製造方法
US20170374732A1 (en) Circuit board
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
CN109922600B (zh) 线路板结构及其制作方法
KR20190044418A (ko) 다층 인쇄회로기판
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
JP2009016466A (ja) 配線基板複合体、並びに、配線基板複合体、配線基板および半導体装置の製造方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
JP2011216675A (ja) 多層配線基板の製造方法
JP6387226B2 (ja) 複合基板
JP6735793B2 (ja) 複合基板及びリジッド基板
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4912716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3