CN111128908B - 三维堆叠电路结构及其制备方法 - Google Patents
三维堆叠电路结构及其制备方法 Download PDFInfo
- Publication number
- CN111128908B CN111128908B CN201911155674.8A CN201911155674A CN111128908B CN 111128908 B CN111128908 B CN 111128908B CN 201911155674 A CN201911155674 A CN 201911155674A CN 111128908 B CN111128908 B CN 111128908B
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit substrate
- grounding
- solder
- solder balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 229910000679 solder Inorganic materials 0.000 claims abstract description 151
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 238000004806 packaging method and process Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 72
- 230000008569 process Effects 0.000 claims description 60
- 238000005476 soldering Methods 0.000 claims description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 53
- 239000011162 core material Substances 0.000 description 35
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明提供了一种三维堆叠电路结构及其制备方法，属于微电子封装领域，电路基板上设有第一过孔构件，封装底板上设有第二过孔构件，相邻电路基板之间设有第一焊球，第一过孔构件之间通过第一焊球导电连接，底层电路基板上的第一过孔构件与第二过孔构件导电连接；第一焊球呈预设阵列分布，配合电路基板接地层形成虚拟金属腔体。本发明提供的三维堆叠电路结构及其制备方法，信号路径短，有效降低上层电路基板的接地寄生效应；虚拟金属腔体使各个信号链路通道之间实现高隔离度抑制，在高集成度条件下实现高频信号传输和处理，可调整虚拟金属腔谐振频率，避免微波链路信号在虚拟金属腔体内发生谐振造成电路性能恶化。
Description
技术领域
本发明属于微电子封装技术领域，更具体地说，是涉及一种三维堆叠电路结构及制备该三维堆叠电路结构的制备方法。
背景技术
随着现代通信和雷达***技术的快速发展，对小型化、低成本、高可靠的微波电路需求日趋迫切。采用堆叠集成技术，将电路元器件分层放置不同电路基板上，是实现模块电路小型化的重要技术途径之一。
目前，通常采用基板中间加金属铝框架的方式构成三明治式的粘接结构，并利用绝缘子或结合引线键合实现信号垂直互联，以实现微波电路基板的堆叠，但这种堆叠结构的适用频率较低；还有一些方式是采用硅通孔结合焊球实现基板之间的互联，但是这类方案实现难度大，工艺复杂，成本高。
发明内容
本发明的目的在于提供一种三维堆叠电路结构，以解决现有技术中存在的生产难度大，成本高的技术问题。
为实现上述目的，本发明采用的技术方案是：提供一种三维堆叠电路结构，包括：封装底板、密封连接于所述封装底板上表面外周的金属围墙、密封盖设于所述金属围墙上部的金属盖板及沿上下方向层叠设置于所述封装底板上表面上的多个电路基板；所述电路基板的上表面上设有电路元件，所述电路基板上设有第一过孔构件，所述封装底板上设有第二过孔构件，相邻的所述电路基板之间设有第一焊球，相邻两个所述电路基板上的所述第一过孔构件之间通过第一焊球导电连接，位于底层的所述电路基板上的所述第一过孔构件与所述第二过孔构件导电连接；所述第一焊球在相邻两个所述电路基板之间呈预设阵列分布，相邻两个所述电路基板的接地层与所述第一焊球之间形成虚拟金属腔体。
作为本申请的另一个实施例，所述预设阵列为规则形状阵列或不规则形状阵列。
作为本申请的另一个实施例，所述第一过孔构件包括设于所述电路基板上的第一接地过孔及填充于所述第一接地过孔内的第一导电芯，所述第一导电芯为金属浆料导电芯或纯金属导电芯。
作为本申请的另一个实施例，当所述第一导电芯为纯金属导电芯时，所述纯金属导电芯为纯铜构件。
作为本申请的另一个实施例，所述第二过孔构件包括设于所述封装底板上的第二接地过孔及填充于所述第二接地过孔内的第二导电芯，所述第二导电芯为金属浆料导电芯或纯金属导电芯。
作为本申请的另一个实施例，当所述第二导电芯为纯金属导电芯时，所述纯金属导电芯为纯铜构件。
作为本申请的另一个实施例，位于底层的所述电路基板和所述封装底板之间设有导电连接材料层，所述第一过孔构件和所述第二过孔构件之间通过所述导电连接材料层导电连接，所述封装底板为陶瓷封装底板。
作为本申请的另一个实施例，所述封装底板的底面上还设有用于与电路主体结构连接的第二焊球。
本发明提供的三维堆叠电路结构的有益效果在于：与现有技术相比，本发明三维堆叠电路结构，其中的第一过孔构件、第一焊球和第二过孔构件能够导电连接，构成了第一过孔构件--第一焊球--第一过孔构件--第二过孔构件这样一种形式的高导电率的垂直互联路径，实现了一个从上层电路基板接地层到封装底板的良好接地路径，信号路径短，有效降低上层电路基板的接地寄生效应；同时，由于第一焊球在两个电路基板之间呈预设阵列的方式排列，形成了虚拟金属腔体，使各个信号链路通道之间实现高隔离度抑制，在高集成度条件下实现高频信号传输和处理，可调整虚拟金属腔谐振频率，避免微波链路信号在虚拟金属腔体内发生谐振造成电路性能恶化，且本发明的三维堆叠电路结构简单，生产难度较低，有利于降低生产成本。
本发明还提供一种三维堆叠电路结构的制备方法，包括如下步骤：
通过再流焊将金属围墙焊接在封装底板上表面上；
将位于底层的电路基板固定于所述封装底板上；
在位于底层的所述电路基板上组装电路元件；
在上层的电路基板的下表面上植入第一焊球；
将电路元件组装在位于上层的电路基板上；
将植入所述电路基板上的所述第一焊球焊接于位于下层的所述电路基板上；
将金属盖板盖设于所述金属围墙上端部，并使所述金属盖板与所述金属围墙密封连接。
作为本申请的另一个实施例，在上层的所述电路基板的下表面上植入第一焊球；将植入所述电路基板上的所述第一焊球焊接于位于下层的所述电路基板上具体包括如下步骤：
获取相邻两个所述电路基板之间的目标堆叠间距和初选工艺参数，所述目标堆叠间距为位于上层的所述电路基板的下表面与位于下层的所述电路基板的上表面之间的预设间距，所述初选工艺参数为堆叠过程中预先设定的至少一个工艺参数；
根据所述目标堆叠间距以及所述初选工艺参数确定调节工艺参数，所述调节工艺参数用于影响焊接于相邻两个所述电路基板之间的所述第一焊球的高度；
基于所述初选工艺参数和所述调节工艺参数，在位于上层的所述电路基板下表面的焊盘上植入所述第一焊球；
将所述电路基板下表面焊盘上的所述第一焊球通过再流焊焊接在位于下层的所述电路基板上表面的焊盘上。
本发明提供的三维堆叠电路结构的制备方法的有益效果在于：与现有技术相比，本发明三维堆叠电路结构的制备方法，能形成第一过孔构件--第一焊球--第一过孔构件--第二过孔构件这样一种形式的高导电率的垂直互联路径，实现了一个从上层电路基板接地层到封装底板的良好接地路径，信号路径短，有效降低上层电路基板的接地寄生效应；同时，由于第一焊球在两个电路基板之间呈预设阵列的方式排列，形成了虚拟金属腔体，使各个信号链路通道之间实现高隔离度抑制，在高集成度条件下实现高频信号传输和处理，通过调整层间高度，可调整虚拟金属腔谐振频率，避免微波链路信号在虚拟金属腔体内发生谐振造成电路性能恶化，且制备过程简单，能够降低制造成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的三维堆叠电路结构的内部结构示意图；
图2为本发明另一实施例采用的电路基板与第一焊球的装配结构立体图；
图3为本发明一实施例提供的三维堆叠电路结构的制备方法流程图。
其中，图中各附图标记：
1-封装底板；2-金属围墙；3-金属盖板；4-电路基板；5-第一焊球；6-虚拟金属腔体；7-第一接地过孔；8-第一导电芯；9-第二接地过孔；10-第二导电芯；11-导电连接材料层；12-第二焊球；13-芯片；14-第三焊球；15-倒装器件；16-片式阻容元件；17-键合丝
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1至图3，现对本发明提供的三维堆叠电路结构进行说明。所述三维堆叠电路结构，包括封装底板1、密封连接于封装底板1上表面外周的金属围墙2、密封盖设于金属围墙2上部的金属盖板3及沿上下方向层叠设置于封装底板1上表面上的多个电路基板4；电路基板4的上表面上设有电路元件，电路基板4上设有第一过孔构件，封装底板1上设有第二过孔构件，相邻的电路基板4之间设有第一焊球5，相邻两个电路基板4上的第一过孔构件之间通过第一焊球5导电连接，位于底层的电路基板4上的第一过孔构件与第二过孔构件导电连接；第一焊球5在相邻两个电路基板4之间呈预设阵列分布，相邻两个电路基板4的接地层与第一焊球5之间形成虚拟金属腔体6。
本发明提供的三维堆叠电路结构，与现有技术相比，其中的第一过孔构件、第一焊球5和第二过孔构件能够导电连接，构成了第一过孔构件--第一焊球5--第一过孔构件--第二过孔构件这样一种形式的高导电率的垂直互联路径，实现了一个从上层电路基板4接地层到封装底板1的良好接地路径，信号路径短，有效降低上层电路基板的接地寄生效应；同时，由于第一焊球5在两个电路基板之间呈预设阵列的方式排列，形成了虚拟金属腔体6，使各个信号链路通道之间实现高隔离度抑制(具体是实现了高频信号之间、模拟信号与数字信号之间高抑制隔离)，在高集成度条件下实现高频信号传输和处理，通过调整层间高度，可调整虚拟金属腔谐振频率，避免微波链路信号在虚拟金属腔体内发生谐振造成电路性能恶化，且本发明的三维堆叠电路结构简单，生产难度较低，有利于降低生产成本。
另外，在金属围墙2与封装底板1围成的容纳腔内堆叠设置电路基板4，显著减小电路结构的平面尺寸，提升集成度水平。
具体地，作为本发明提供的三维微波模块电路结构的一种具体实施方式，封装底板1为薄膜陶瓷基板，例如熟瓷氧化铝双面板、熟瓷氮化铝双面板等。
请一并参阅图1及图3，作为本发明提供的三维微波模块电路结构的一种具体实施方式，金属围墙2和封装底板1之间设有外壳焊料，并通过焊接实现密封连接，焊接的具体方式可为再流焊；金属围墙2和金属盖板3之间通过焊接实现密封，焊接的具体方式可为平行缝焊或激光焊接。整体封装结构密封性能好，可实现气密封装。外壳焊料可为焊片或焊膏。
请一并参阅图2，作为本发明提供的三维堆叠电路结构的一种具体实施方式，预设阵列为规则形状阵列或不规则形状阵列。
请参阅图1及图3，作为本发明提供的三维堆叠电路结构的一种具体实施方式，第一过孔构件包括设于电路基板4上的第一接地过孔7及填充于第一接地过孔7内的第一导电芯8，第一导电芯8为金属浆料导电芯或纯金属导电芯。
金属浆料为金属导体浆料，是由金属或金属化合物的超细粉末、添加物和有机载体组成的一种适用于印刷特性或涂敷的膏状物。其使用时信号衰减小、与厚膜电阻的兼容性好，导电相扩散速度小、可焊性好而且抗焊料的浸蚀性也要好、与体的黏结牢度高，稳定性和可靠性高。
纯金属导电芯为主要金属成分达到预设纯度的导电芯材，并且采用填充的方式设置于第一接地过孔7内，导电横截面积大，电阻小，因此可以保证接地过孔具有较小的电阻和较高的导电性能，进而有效降低上层电路基板4在使用过程中的寄生效应，有利于提高三维堆叠电路结构整体的电路性能。
作为本发明提供的三维堆叠电路结构的一种具体实施方式，当第一导电芯8为纯金属导电芯时，纯金属导电芯为纯铜构件。
纯铜指的是作为主成分的铜加银的含量为99.5～99.95％，主要杂质元素为磷、铋、锑、砷、铁、镍、铅、锡、硫、锌、氧等，其密度为8-9g/cm3，熔点1083℃，导电性能优异，导热性能好，纯铜材质通过电镀方式填充于第一接地过孔7内，同时，纯铜的过孔、互联结构同时提升了电路基板的散热能力，使电路结构整体能低损耗的传输、处理高频信号。
请参阅图1及图3，作为本发明提供的三维堆叠电路结构的一种具体实施方式，第二过孔构件包括设于封装底板1上的第二接地过孔9及填充于第二接地过孔9内的第二导电芯10，第二导电芯10为金属浆料导电芯或纯金属导电芯。
采用金属浆料导电芯，使用时信号衰减小、与厚膜电阻的兼容性好，导电相扩散速度小、可焊性好而且抗焊料的浸蚀性也要好、与瓷体的黏结牢度高，稳定性和可靠性高。
采用纯金属导电芯导电横截面积大，电阻小，因此可以保证接地过孔具有较小的电阻和较高的导电性能，进而有效降低上层电路基板4在使用过程中的寄生效应，有利于提高三维堆叠电路结构整体的电路性能。
作为本发明提供的三维堆叠电路结构的一种具体实施方式，当第二导电芯10为纯金属导电芯时，纯金属导电芯为纯铜构件。纯铜不仅在导电性能上满足了接地性能的需求，还在很大程度上降低了加工难度，纯铜材质能交容易的填充于第二接地过孔9内，同时，纯铜的过孔、互联结构同时提升了电路基板的散热能力。
通过高导的纯铜填充接地过孔，传输高频信号时，信号路径短，寄生参数小，电路结构适用频率最高达到40GHz。
作为本发明提供的三维微波模块电路结构的一种具体实施方式，电路基板4为多层布线基板，如薄膜多层基板、多层印刷电路基板(PCB)，包括多层层叠设置的板体，每层板体上均分别设有相互对应的第一接地过孔7，可在第一接地过孔7中实现纯铜的任意层填充。每层板体上均设有电路图形，每层板体上的电路图形均能与第一接地过孔7中的纯铜填充物实现导电连接。
参阅图1及图3，作为本发明提供的三维堆叠电路结构的一种具体实施方式，位于底层的电路基板4和封装底板1之间设有导电连接材料层11，第一过孔构件和第二过孔构件之间通过导电连接材料层11导电连接。封装底板1为陶瓷封装底板，以实现封装结构的气密。
请参阅图1及图3，作为本发明提供的三维堆叠电路结构的一种具体实施方式，封装底板1的底面上还设有用于与电路主体结构连接的第二焊球12。第二焊球12在封装底板1上形成球珊阵列结构，封装底板1通过第二焊球12实现与外部的电路主体结构的连接，作为I/O接口，即能满足结构组装的要求，也能满足对电性能的要求。
作为本发明提供的三维微波模块电路结构的一种具体实施方式，电路元件包括芯片13，芯片13为裸芯片。芯片13通过键合丝与电路基板4上的电路结构导电连接，每层基板通过微组装工艺，即倒装焊接、粘接和键合实现裸芯片组装，由于省去了芯片的封装，可显著提升单位面积封装密度。另外，位于下层的电路元件还包括与下层的电路基板4上的电路结构导电连接第三焊球14与第三焊球14连接的倒装器件15；位于上层的电路元件还包括设于上层的电路基板4上表面上的片式阻容元件16。
电路基板4及封装底板1的接地是否良好取还决于接地过孔的排布密度，为了尽量满足接地过孔的导电需求，传统的过孔直径至少150～200μm，孔中心间距至少300μm左右，这就使得接地过孔的分布密度很低，不利于提升电路基板整体的接地性能。作为本发明提供的三维微波模块电路结构的一种具体实施方式，第一接地过孔7和第二接地过孔9分别设有多个，第一接地过孔7和第二接地过孔9的内径均为75μm-85μm，相邻的第一接地过孔7的中心间距至少为145μm-155μm，相邻的第二接地过孔9的中心间距至少为145μm-155μm。与传统的分布方式相比，单个接地过孔本身的导电性能有保障，进而能使接地过孔自身尺寸小型化，能够在电路基板上提高接地过孔的分布密度，第一接地过孔7和第二接地过孔9自身的导电性能提升，配合分布密度增加，能有效提升基板整体的接地性能。
可选地，第一接地过孔7和第二接地过孔9的内径均为80μm，相邻的第一接地过孔7的中心间距为150μm，相邻的第二接地过孔9的中心间距为150μm。
作为本发明提供的三维微波模块电路结构的一种具体实施方式，第一焊球5包括金属导电球心及包覆于金属导电球心外周的焊料层。焊料层主要发生熔融，并与相邻两个电路基板4上的焊盘实现焊接连接，金属导电球心用于提高焊球本身的导电性能。
作为本发明提供的三维微波模块电路结构的一种具体实施方式，金属导电球心为纯铜构件。采用高电导率和高热导率的纯铜球心实现对电路基板4的堆叠支撑和垂直互联，实现了一个从上层电路接地层到封装外壳的良好接地路径，有效降低上层电路基板的接地寄生效应。
作为本发明提供的三维微波模块电路结构的一种具体实施方式，金属导电球心为球状构件或柱状构件。金属导电球心的形状和尺寸根据相邻电路基板的间距要求进行选择，以保证焊接后相邻的电路基板的板间距为预设间距，进而能够调控虚拟金属屏蔽腔体的电磁场谐振频率，提高三维微波模块电路结构的性能。
该三维微波模块电路结构相对简单，易于组装和硬件重构，可实现气密三维微波电路的高效率、低成本生产。
请参阅图3，本发明还提供一种三维堆叠电路结构的制备方法，所述三维堆叠电路结构的制备方法包括如下步骤：
通过再流焊将金属围墙2焊接在封装底板1上表面上；
将位于底层的电路基板4固定于封装底板1上；
在位于底层的电路基板4上组装电路元件；
在上层的电路基板4的下表面上植入第一焊球5；
将电路元件组装在位于上层的电路基板4上；
将植入电路基板4上的第一焊球5焊接于位于下层的电路基板4上；
将金属盖板3盖设于金属围墙2上端部，并使金属盖板3与金属围墙2密封连接。
本发明提供的三维堆叠电路结构的制备方法，能形成第一过孔构件--第一焊球5--第一过孔构件--第二过孔构件这样一种形式的垂直互联路径，实现了一个从上层电路基板4接地层到封装底板1的良好接地路径，信号路径短，有效降低上层电路基板的接地寄生效应；同时，由于第一焊球5在两个电路基板之间呈预设阵列的方式排列，形成了虚拟金属腔体6，使各个信号链路通道之间实现高隔离度抑制，在高集成度条件下实现高频信号传输和处理，且制备过程简单，能够降低制造成本。
作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，通过再流焊将金属围墙2焊接在封装底板1上表面上具体包括：
在封装底板1上表面的外周涂覆外壳焊料，通过再流焊将金属围墙2焊接在封装底板1上。
其中，外壳焊料可以使焊片或者焊膏。
请参阅图3，作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，将电路元件组装在位于上层的电路基板4上具体包括：
将芯片13和倒装器件15通过粘接或焊接的方式安装在下层的电路基板4的上表面上；
芯片13通过键合丝与电路基板4电气互联。
请参阅图3，作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，将位于底层的电路基板4固定于封装底板1上具体包括：
通过导电连接材料层11将位于底层的电路基板4固定在封装底板1的上表面上。
请参阅图3，作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，在位于底层的电路基板4上组装电路元件具体包括：
将芯片13通过粘接在上层的电路基板4的上表面上，将片式阻容元件16通过再流焊工艺贴装在上层的电路基板4的上表面上；
芯片13通过键合丝与电路基板4电气互联。
作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，将植入电路基板4上的第一焊球5焊接于位于下层的电路基板4上具体包括：
通过倒装工艺将植入电路基板4上的第一焊球5焊接于位于下层的电路基板4上。
作为本发明提供的三维堆叠电路结构的制备方法的一种具体实施方式，在上层的电路基板4的下表面上植入第一焊球5；将植入电路基板4上的第一焊球5焊接于位于下层的电路基板4上具体包括如下步骤：
获取相邻两个电路基板4之间的目标堆叠间距和初选工艺参数，目标堆叠间距为位于上层的电路基板4的下表面与位于下层的电路基板4的上表面之间的预设间距，初选工艺参数为堆叠过程中预先设定的至少一个工艺参数；
根据目标堆叠间距以及所述初选工艺参数确定调节工艺参数，调节工艺参数用于影响焊接于相邻两个电路基板4之间的第一焊球5的高度；
基于初选工艺参数和调节工艺参数，在位于上层的电路基板4下表面的焊盘上植入第一焊球5；
将电路基板4下表面焊盘上的第一焊球5通过再流焊焊接在位于下层的电路基板4上表面的焊盘上。
上述方法操作简单，只需提前获取各个参数，在操作的时候对应进行调整，就能够方便的调节目标堆叠间距，在固定元器件布局和第一焊球5阵列分布情况下，实现调整虚拟金属腔体的谐振频率，防止微波链路信号为虚拟金属腔体内发生谐振造成电路性能恶化；另外，还能满足微波电路结构中不同高度元器件在电路基板层间装配需要，使得基板之间的空间得到更合理的利用。
作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，第一焊球5可为熔化塌落性焊球。熔化塌落性焊球是指在再流焊过程焊球高度发生塌落的焊球，该种类焊球主要由Sn63Pb37、SAC305等常用焊料制备而成，焊接过程中由于焊料熔化，在上基板重力作用下都会发生高度方向的塌落，并且在横向上焊球直径变大，高度变化比可达到20％～40％。
在此基础上，将电路基板4下表面焊盘上的第一焊球5通过再流焊焊接在位于下层的电路基板4上表面的焊盘上具体包括：
在下层的电路基板4上表面的焊盘上涂覆焊膏；
将上层的电路基板4下表面焊盘上的第一焊球5通过再流焊焊接在下层的电路基板4下表面的焊盘上。
初选工艺参数为堆叠工艺参数中的至少一种，调节工艺参数为堆叠工艺参数中除初选工艺参数之外的一种或多种，堆叠工艺参数包括上下两部分焊盘的焊盘尺寸参数、第一焊球5的焊球尺寸参数、焊膏的涂覆量参数、再流焊焊接时间参数以及上基板总重量参数。
焊盘尺寸参数、焊球尺寸参数、涂覆量参数以及再流焊焊接时间参数均对第一焊球4在再流焊之后的高度有影响，具体原理为：
1)第一焊球5的焊球尺寸参数一般为未与焊盘连接的第一焊球5的原始尺寸参数。在同样塌落高度变化比情况下，增加焊球尺寸，再流焊后目标堆叠间距增加；反之，目标堆叠间距减小。
2)焊盘尺寸参数决定了第一焊球4的焊接区域的截面积，在具有相同焊球尺寸参数和基板的条件下，焊盘面积减小，焊接区截面积减小，由于焊球体积不变，因此再流焊焊后第一焊球5高度必然增加，从而达到调整基板层间高度的目的。
3)在基板堆叠时，下层基板需预先点涂或印刷与第一焊球5相同成分的预设量的焊膏，焊膏用于提供再流焊过程中所需要的助焊剂，同时给焊球补充一定体积的焊料，因此，焊膏涂覆量多，则第一焊球5得到的焊料补给越多，再流焊后第一焊球5的体积(高度和横向直径)越大，反之，焊膏涂覆量少，则第一焊球5得到的焊料补给越少，再流焊后焊球的体积(高度和横向直径)越小。
4)在再流焊过程中，焊球熔融后，其表面张力与上层的电路基板4重力形成一个动态的力学平衡状态，最高工艺温度升高、液相线以上时间延长等情况，都会导致第一焊球5在高温整体停留时间延长。焊球在0.5Ts-Ts(Ts代表焊球液相线温度)的高温区间强度低，在上层的电路基板4重力作用下产生高度方向的压缩塑性和蠕变变形，停留时间延长，焊球压缩塑性和蠕变变形量(变形量与时间相关)将增加，导致焊球高度在一定程度上降低。
5)上基板总重量越重，焊接时焊球受到的压力越大，产生高度方向的压缩塑性和蠕变变形程度越大，导致最终焊球的高度降低。
在调节目标堆叠间距的时候，焊盘尺寸参数、焊球尺寸参数、涂覆量参数、再流焊焊接时间参数以及上基板总重量参数可以择一进行单独调整，即为调节工艺参数，剩余的三个参数均为预先设定好的初选工艺参数；也可以选择多个参数进行综合调整，多个参数为调节工艺参数，剩余的参数均为预先设定好的初选工艺参数。根据实际工艺流程，可以灵活的选择不同的参数进行调整，进而能对第一焊球5的高度进行有效控制。
作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，当第一焊球5为非塌落性焊球时，焊球尺寸参数与目标堆叠间距呈正比，涂覆量参数与目标堆叠间距呈正比，初选工艺参数及调节工艺参数的选择具体可为：
1)初选工艺参数包括焊盘尺寸参数、焊膏的涂覆量参数以及再流焊焊接时间参数，调节工艺参数为焊球尺寸参数。
2)初选工艺参数包括焊盘尺寸参数、焊球尺寸参数以及再流焊焊接时间参数，调节工艺参数为焊膏的涂覆量参数。
3)初选工艺参数包括焊盘尺寸参数以及再流焊焊接时间参数，调节工艺参数为焊膏的涂覆量参数以及焊球尺寸参数。
第一焊球5为非塌落性焊球时，第一焊球5的体积在焊接过程中不会发生改变，进而无需再通过调整焊盘尺寸参数以及再流焊焊接时间参数来因影响焊球高度，能决定焊球高度的有焊球尺寸参数和焊膏的涂覆量参数，影响原理与前述的熔化塌落性焊球类似。该实施方式的参数选择范围有限，操作过程中变量较少，操作控制更加方便。
作为本发明提供的三维微波模块电路结构的制备方法的一种具体实施方式，为了防止焊接过程中焊球发生熔融，第一焊球5包括球心及包覆于球心外表面上的焊料层，焊膏包括糊状的基体及分散于基体中的基体焊料，焊料层的熔点与基体焊料的熔点一致，球心的熔点高于焊料层的熔点。在再流焊过程中镀覆基体焊料发生熔化、焊接，而内核的纯金属球或塑料球不熔化，保持高度不变起到保持基板层间某一固定高度作用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.三维堆叠电路结构，其特征在于：包括封装底板、密封连接于所述封装底板上表面外周的金属围墙、密封盖设于所述金属围墙上部的金属盖板及沿上下方向层叠设置于所述封装底板上表面上的多个电路基板；所述电路基板的上表面上设有电路元件，所述电路基板上设有第一过孔构件，所述封装底板上设有第二过孔构件，相邻的所述电路基板之间设有第一焊球，相邻两个所述电路基板上的所述第一过孔构件之间通过第一焊球导电连接，位于底层的所述电路基板上的所述第一过孔构件与所述第二过孔构件导电连接；所述第一焊球在相邻两个所述电路基板之间呈预设阵列分布，相邻两个所述电路基板的接地层与所述第一焊球之间形成虚拟金属腔体；
所述第一过孔构件包括设于所述电路基板上的第一接地过孔及填充于所述第一接地过孔内的第一导电芯，所述第一导电芯为金属浆料导电芯或纯金属导电芯；
所述第二过孔构件包括设于所述封装底板上的第二接地过孔及填充于所述第二接地过孔内的第二导电芯，所述第二导电芯为金属浆料导电芯或纯金属导电芯；
第一接地过孔和第二接地过孔分别设有多个，第一接地过孔和第二接地过孔的内径均为75μm-85μm，相邻的第一接地过孔的中心间距至少为145μm-155μm，相邻的第二接地过孔的中心间距至少为145μm-155μm；
多个所述第一焊球在相邻两个所述电路基板之间形成多个呈矩形分布的焊球圈，且多个所述焊球圈沿所述电路基板的长度方向阵列分布；
所述第一焊球与所述第一接地过孔在所述电路基板的长度方向上错位设置，所述第一焊球与所述第二接地过孔在所述电路基板的长度方向上错位设置；
所述第一焊球包括球心及包覆于球心外表面上的焊料层，球心的熔点高于焊料层的熔点。
2.如权利要求1所述的三维堆叠电路结构，其特征在于：所述预设阵列为规则形状阵列或不规则形状阵列。
3.如权利要求1所述的三维堆叠电路结构，其特征在于：当所述第一导电芯为纯金属导电芯时，所述纯金属导电芯为纯铜构件。
4.如权利要求1所述的三维堆叠电路结构，其特征在于：当所述第二导电芯为纯金属导电芯时，所述纯金属导电芯为纯铜构件。
5.如权利要求1所述的三维堆叠电路结构，其特征在于：位于底层的所述电路基板和所述封装底板之间设有导电连接材料层，所述第一过孔构件和所述第二过孔构件之间通过所述导电连接材料层导电连接，所述封装底板为陶瓷封装底板。
6.如权利要求1所述的三维堆叠电路结构，其特征在于：所述封装底板的底面上还设有用于与电路主体结构连接的第二焊球。
7.三维堆叠电路结构的制备方法，其特征在于，包括如下步骤：
通过再流焊将金属围墙焊接在封装底板上表面上；
将位于底层的电路基板固定于所述封装底板上；
在位于底层的所述电路基板上组装电路元件；
在上层的电路基板的下表面上植入第一焊球；
将电路元件组装在位于上层的电路基板上；
将植入所述电路基板上的所述第一焊球焊接于位于下层的所述电路基板上；
将金属盖板盖设于所述金属围墙上端部，并使所述金属盖板与所述金属围墙密封连接。
8.如权利要求7所述的三维堆叠电路结构的制备方法，其特征在于，在上层的所述电路基板的下表面上植入第一焊球；将植入所述电路基板上的所述第一焊球焊接于位于下层的所述电路基板上，具体包括如下步骤：
获取相邻两个所述电路基板之间的目标堆叠间距和初选工艺参数，所述目标堆叠间距为位于上层的所述电路基板的下表面与位于下层的所述电路基板的上表面之间的预设间距，所述初选工艺参数为堆叠过程中预先设定的至少一个工艺参数；
根据所述目标堆叠间距以及所述初选工艺参数确定调节工艺参数，所述调节工艺参数用于影响焊接于相邻两个所述电路基板之间的所述第一焊球的高度；
基于所述初选工艺参数和所述调节工艺参数，在位于上层的所述电路基板下表面的焊盘上植入所述第一焊球；
将所述电路基板下表面焊盘上的所述第一焊球通过再流焊焊接在位于下层的所述电路基板上表面的焊盘上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911155674.8A CN111128908B (zh) | 2019-11-22 | 2019-11-22 | 三维堆叠电路结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911155674.8A CN111128908B (zh) | 2019-11-22 | 2019-11-22 | 三维堆叠电路结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128908A CN111128908A (zh) | 2020-05-08 |
| CN111128908B true CN111128908B (zh) | 2024-04-16 |
Family
ID=70496424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911155674.8A Active CN111128908B (zh) | 2019-11-22 | 2019-11-22 | 三维堆叠电路结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128908B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349668B (zh) * | 2020-09-28 | 2022-04-26 | 中国电子科技集团公司第二十九研究所 | 一种采用射频母板的宽带射频模块结构及其设计方法 |
| CN112259509A (zh) * | 2020-09-30 | 2021-01-22 | 中国电子科技集团公司第十三研究所 | 三维堆叠封装器件及其装配工艺方法 |
| CN112652614B (zh) * | 2020-12-22 | 2022-07-22 | 中国电子科技集团公司第五十五研究所 | 一种堆叠型三维封装组件结构及制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254910A (ja) * | 1991-02-06 | 1992-09-10 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及びその製造方法 |
| US5493096A (en) * | 1994-05-10 | 1996-02-20 | Grumman Aerospace Corporation | Thin substrate micro-via interconnect |
| CN1846311A (zh) * | 2003-09-05 | 2006-10-11 | 新美亚通讯设备有限公司 | 可堆叠的电子组件 |
| CN101091421A (zh) * | 2005-09-02 | 2007-12-19 | 松下电器产业株式会社 | 模块 |
| CN101317268A (zh) * | 2006-09-15 | 2008-12-03 | 香港应用科技研究院有限公司 | 具有emi屏蔽的叠层多芯片封装 |
| CN101320696A (zh) * | 2007-06-04 | 2008-12-10 | 矽品精密工业股份有限公司 | 堆叠式封装结构及其制法 |
| CN103325762A (zh) * | 2012-02-01 | 2013-09-25 | 马维尔国际贸易有限公司 | 具有通孔的球栅阵列封装衬底及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479321B2 (en) * | 2001-03-23 | 2002-11-12 | Industrial Technology Research Institute | One-step semiconductor stack packaging method |
| JP4166013B2 (ja) * | 2001-12-26 | 2008-10-15 | 富士通株式会社 | 薄膜キャパシタ製造方法 |
| JP4833192B2 (ja) * | 2007-12-27 | 2011-12-07 | 新光電気工業株式会社 | 電子装置 |
-
2019
- 2019-11-22 CN CN201911155674.8A patent/CN111128908B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254910A (ja) * | 1991-02-06 | 1992-09-10 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及びその製造方法 |
| US5493096A (en) * | 1994-05-10 | 1996-02-20 | Grumman Aerospace Corporation | Thin substrate micro-via interconnect |
| CN1846311A (zh) * | 2003-09-05 | 2006-10-11 | 新美亚通讯设备有限公司 | 可堆叠的电子组件 |
| CN101091421A (zh) * | 2005-09-02 | 2007-12-19 | 松下电器产业株式会社 | 模块 |
| CN101317268A (zh) * | 2006-09-15 | 2008-12-03 | 香港应用科技研究院有限公司 | 具有emi屏蔽的叠层多芯片封装 |
| CN101320696A (zh) * | 2007-06-04 | 2008-12-10 | 矽品精密工业股份有限公司 | 堆叠式封装结构及其制法 |
| CN103325762A (zh) * | 2012-02-01 | 2013-09-25 | 马维尔国际贸易有限公司 | 具有通孔的球栅阵列封装衬底及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128908A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111128908B (zh) | 三维堆叠电路结构及其制备方法 | |
| US9520387B2 (en) | Stacked package structure and method of forming a package-on-package device including an electromagnetic shielding layer | |
| CN1326234C (zh) | 堆栈型半导体装置 | |
| US6037665A (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| KR100714917B1 (ko) | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US20220102286A1 (en) | Semiconductor encapsulation structure and encapsulation method | |
| CN101145545A (zh) | 包括元件安装表面被树脂层涂覆的布线基板的半导体装置 | |
| KR101069499B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TW201244034A (en) | Package structure having embedded electronic component and fabrication method thereof | |
| US10128221B2 (en) | Package assembly having interconnect for stacked electronic devices and method for manufacturing the same | |
| CN111029296B (zh) | 堆叠间距可控的多层基板堆叠结构的制备方法 | |
| US6441486B1 (en) | BGA substrate via structure | |
| US9508677B2 (en) | Chip package assembly and manufacturing method thereof | |
| CN111029304B (zh) | 抗振三维堆叠电路结构及其制备方法 | |
| WO2022170788A1 (zh) | 电子元件封装体、电子元件组装结构及电子设备 | |
| US7846829B2 (en) | Stacked solder balls for integrated circuit device packaging and assembly | |
| CN103579201A (zh) | 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法 | |
| JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
| CN111029324A (zh) | 三维微波模块电路结构及其制备方法 | |
| CN217983329U (zh) | 半导体封装结构 | |
| CN110634832A (zh) | 一种基于硅通孔转接板的封装结构及其制作方法 | |
| KR102609591B1 (ko) | 안테나를 포함하는 반도체 패키지 | |
| CN111162158B (zh) | 一种rgb芯片倒装封装结构及制备方法 | |
| CN111029338A (zh) | 电路基板及堆叠电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |