JP5421863B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5421863B2
JP5421863B2 JP2010146769A JP2010146769A JP5421863B2 JP 5421863 B2 JP5421863 B2 JP 5421863B2 JP 2010146769 A JP2010146769 A JP 2010146769A JP 2010146769 A JP2010146769 A JP 2010146769A JP 5421863 B2 JP5421863 B2 JP 5421863B2
Authority
JP
Japan
Prior art keywords
substrate
substrate material
solder
ball
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010146769A
Other languages
English (en)
Other versions
JP2012009782A5 (ja
JP2012009782A (ja
Inventor
功一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010146769A priority Critical patent/JP5421863B2/ja
Priority to KR1020110060989A priority patent/KR20120001621A/ko
Priority to US13/166,921 priority patent/US8470643B2/en
Publication of JP2012009782A publication Critical patent/JP2012009782A/ja
Publication of JP2012009782A5 publication Critical patent/JP2012009782A5/ja
Application granted granted Critical
Publication of JP5421863B2 publication Critical patent/JP5421863B2/ja
Priority to KR1020170140195A priority patent/KR101827807B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、上下基板の間に半導体素子を配置して形成した半導体パッケージの製造方法に関する。
上下基板の間に半導体素子を配置し、半導体素子の周囲にモールド樹脂を充填して形成した半導体パッケージが提案されている（例えば、特許文献１参照。）。上下基板の間隔を維持するためにスペーサ部材を介して下基板に上基板が固定され、その間にモールド樹脂が充填される。スペーサ部材を介して上基板と下基板とを電気的に接続することができる。外部接続端子は下基板の裏面に設けられ、上基板には電子部品を搭載することができる。
以上のような構造の半導体パッケージにおいて、スペーサ部材として銅コアはんだボールを用いることが提案されている。銅コアはんだボールは、銅コアボールの周囲をはんだで覆ったもので、はんだが接合材であり銅コアボールがスペーサとして機能する。すなわち、上基板の接続パッドと下基板の接続パッドとの間に銅コアはんだボールを挟んだ状態ではんだをリフローすることにより、上基板の接続パッドと下基板の接続パッドとをはんだ接合する。はんだが溶けた状態で、はんだの中の銅コアボールが上基板の接続パッドと下基板の接続パッドとの間に挟まれた状態となり、スペーサとして機能する。したがって、上基板と下基板との間の距離は、銅コアボールの大きさで決まり、一定に維持される。
銅コアはんだボールを用いて上基板と下基板を接続した後、上基板と下基板の間にはモールド樹脂が充填され、上基板と下基板とが確実に固定される。下基板に実装された半導体素子と銅コアはんだボールは、モールド樹脂の中に埋め込まれた状態となる。
特開２００８−１３５７８１号公報
上述のように、銅コアはんだボールで上基板と下基板を接続・固定した場合、モールド樹脂の中に銅コアボールとはんだが閉じこめられた状態となる。このような半導体パッケージを回路基板に実装するために、半導体パッケージの外部接続端子としてのはんだボールのリフローを行なうと、リフローの熱によりモールド樹脂内の銅コアボールの周囲のはんだも溶融する。
銅コアボールの周囲においてはんだが溶融する温度まで加熱されると、銅コアボールは熱膨張し、且つ溶融したはんだも熱膨張して体積が大きくなろうとする。ところが、銅コアボールとはんだはモールド樹脂の中に閉じこめられているので、溶融したはんだの圧力が上昇することとなる。そして、モールド樹脂が上基板や下基板と密着している部分において密着が弱い部分があると、溶融したはんだはその密着の弱い部分に進入するおそれがある。
例えば、モールド樹脂と基板上のソルダレジストとの間、あるいは、ソルダレジストと配線パターンとの間に密着の弱い部分があると、溶融したはんだはモールド樹脂やソルダレジストを剥離しながら密着の弱い部分に進入していく。このようにはんだがソルダレジストや配線パターンに沿って進入すると、進入したはんだにより隣接した接続パッドが短絡したり、配線パターンが短絡するという問題が発生するおそれがある。
そこで、銅コアはんだボールをスペーサ部材として用いて上基板と下基板とを接続しても、モールド樹脂内で溶融したはんだが上述のような問題を引き起こさない技術の開発が要望されている。
本発明の一実施態様によれば、スペーサ部材を介し接続された上基板及び下基板と、該上基板と該下基板の間に配置され、前記下基板に実装された半導体素子と、前記上基板と前記下基板との間の空間に充填されたモールド樹脂とを有する半導体パッケージを複数個一括して製造する製造方法であって、前記上基板を含みその周囲に延在部を有する上基板用基板材を準備し、前記上基板に形成された接合パッドに前記スペーサ部材として導電性コアボールを接合し且つ前記延在部に形成された接合パッドにコアボールを接合するとともに、前記下基板を含みその周囲に延在部を有する下基板用基板材を準備し、前記上基板用基板材の前記延在部に形成された接合パッドを前記コアボールを介して前記下基板用基板材の前記延在部に形成された接合パッドに接合し、且つ前記上基板用基板材の前記上基板に相当する領域に形成された接合パッドを前記導電性コアボールを介して前記下基板用基板材の前記下基板に相当する領域に形成された接合パッドに電気的に接続することで、前記上基板用基板材を前記コアボール及び前記導電性コアボールを介して前記下基板用基板材に接続し、前記上基板用基板材と前記下基板用基板材との間にモールド樹脂を充填して固定し、前記上基板用基板の前記延在部と前記下基板用基板の前記延在部とを含む部分を除去し、半導体パッケージを個片化し、前記上基板用基板材のうち前記上基板に相当する領域に設けられた接合パッドに前記導電性コアボールを接合するためのはんだの量を、前記上基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するためのはんだの量より少なくすることを特徴とする半導体パッケージの製造方法が提供される。
上基板及び下基板の延在部の間に配置された銅コアボールの周囲のはんだで上基板と下基板とを接合しておき、当該銅コアボールを含む延在部は個々の半導体パッケージとするときに除去するので、モールド樹脂内には多量のはんだが閉じこめられることは無い。したがって、半導体パッケージが加熱されてもモールド樹脂内のはんだが、モールド樹脂の密着の弱い部分に進入することは無く、配線パターンの短絡を防止することができる。
第１実施形態による半導体パッケージの一部の断面図である。 上基板基板材を準備する工程を示す図である。 上基板基板材の接合パッドにフラックスを塗布する工程を示す図である。 上基板基板材にダミーボールを搭載する工程を示す図である。 上基板基板材に銅コアはんだボールを搭載する工程を示す図である。 下基板基板材に半導体素子を実装する工程を示す図である。 下基板基板材の接合パッドにフラックスを塗布する工程を示す図である。 下基板基板材の上に上基板基板材を搭載する工程を示す図である。 モールド樹脂を注入する工程を示す図である。 外部接続端子を形成する工程を示す図である。 半導体パッケージを個片化する工程を示す図である。 上基板基板材を準備する工程を示す図である。 上基板基板材の接合パッドに導電性ペーストを塗布する工程を示す図である。 上基板基板材に銅コアボールを搭載する工程を示す図である。 下基板基板材に半導体素子を実装する工程を示す図である。 下基板基板材の接合パッドにはんだペーストを塗布する工程を示す図である。 下基板基板材の上に上基板基板材を搭載する工程を示す図である。 モールド樹脂を注入する工程を示す図である。 外部接続端子を形成する工程を示す図である。 半導体パッケージを個片化する工程を示す図である。
本発明の実施形態について図面を参照しながら説明する。
本発明の第１実施形態による半導体パッケージの製造方法では、銅コアはんだボールの銅コアボールに設けたはんだ量を少なくし、モールド樹脂内ではんだが溶融しても密着の弱い部分に進入しないか、進入したとしても僅かな量とする。これにより、隣接した接続パッド間の短絡や配線パターンの短絡を防止することができる。銅コアはんだボールのはんだ量を少なくすると、下基板と上基板とをはんだ接合することが難しくなるが、上基板と下基板の間にモールド樹脂を充填して上基板と下基板を強固に固定し、銅コアはんだボールの銅コアボールを接続パッドに密着させることで、電気的導通を確保することができる。
ところが、現在提案されている半導体パッケージの製造方法では、銅コアはんだボールのはんだにより上基板と下基板とを接合して一体とした基板組立体を形成してから、基板組立体の上下を金型で挟んだ状態で、上基板と下基板の間にモールド樹脂を充填する。この場合、上基板と下基板との間にはんだを介在させてはんだ接合して一体化するには、ある程度のはんだ量が必要であるが、本実施形態のようにはんだ量を少なくすると、上基板と下基板とをはんだ接合することはできなくなる。
そこで、本実施形態では、銅コアはんだボールのはんだは、銅コアボールを上基板の接続パッドに接合するだけの量とし、上基板と下基板との接合・固定のためにダミー銅コアはんだボールを用いることとする。ダミー銅コアはんだボールは、従来と同様に上基板と下基板をはんだ接合するのに十分な量のはんだを銅コアボールの周囲に設けたものであり、以下ダミーボールとも称する。ダミーボールは、半導体パッケージの製造工程においてのみ必要なものであり、半導体パッケージの外側に設けられ、半導体パッケージが完成する前に除去される。すなわち、ダミーボールは半導体パッケージの完成品には含まれない。
図１は第１実施形態による製造方法により製造した半導体パッケージの一部の断面図である。
半導体パッケージ１０は、下基板１２と、下基板１２に実装された半導体素子１４とを含む。半導体素子１４は下基板１２の実装面にフリップチップ実装され、半導体素子１４と下基板１２との間にはアンダーフィル材１４ａが充填されている。下基板１２はガラスエポキシ等により形成された多層基板であり、実装面の反対側の裏面に外部接続パッド１２ａが形成されている。外部接続パッド１２ａは下基板１２内の配線により半導体素子１４の電極端子が接合された電極接続パッド１２ｂに電気的に接続されている。外部接続パッド１２ａには、後述のように外部接続端子としてはんだボールが設けられる。
なお、下基板１２の表面及び裏面には配線パターンが形成されており、基板を貫通するスルーホールにより表裏の配線パターンは電気的に接続されている。また、上述の外部接続パッド１２ａ、電極接続パッド１２ｂ、及び以下に説明する接合パッド１２ｃは、これら配線パターンの一端部に形成されている。
下基板１２には、スペーサ部材となる導電性コアボールの一例として銅コアボール１８を介して上基板２０が接続される。銅コアボール１８は、外周にはんだ１８ａが設けられて銅コアはんだボールとして供給される。上基板２０も下基板１２と同様に例えばガラスエポキシ等により形成された多層基板であり、上基板２０の表面には部品接続パッド２０ａが形成される。部品接続パッド２０ａは後述のように半導体素子や受動素子等の電子部品を上基板２０に搭載するために用いられる電極パッドである。
なお、上基板２０の表面及び裏面には配線パターンが形成されており、基板を貫通するスルーホールにより表裏の配線パターンは電気的に接続されている。また、上述の部品接続パッド２０ａ及び以下に説明する接合パッド２０ｂは、これら配線パターンの一端部に形成されている。
下基板１２の実装面（表面）に接合パッド１２ｃが形成され、これに対応した位置で上基板２０の裏面に接合パッド２０ｂが形成される。上基板２０の裏面に形成された接合パッド２０ｂと銅コアボール１８とは、銅コアボール１８の外周に設けられたはんだ１８ａにより接合される。一方、下基板１２の実装面に形成された接合パッド１２ｃと銅コアボール１８とは、はんだ１８ａにより接合されるのではなく、銅コアボール１８が接合パッド１２ｃに圧着されているだけである。すなわち、銅コアボール１８の外周に設けられるはんだ１８ａの量は、上基板２０の裏面に形成された接合パッド２０ｂに銅コアボール１８を接合するだけの非常に少ない量となっている。
上基板２０と下基板１２との間にモールド樹脂２２が充填され、上基板２０は下基板１２に対して固定される。上基板２０と下基板１２との間の距離は銅コアボール１８により維持されている。上述のように本実施形態では、モールド樹脂２２中に閉じこめられるはんだ１８ａは少量であり、はんだ１８ａが溶融して熱膨張しても、モールド樹脂２２とソルダレジスト１７との間やソルダレジスト１７の下面側に溶融したはんだが進入することはないか、あるいは進入してもそのはんだの量は極僅かであり、短絡等の問題を引き起こす程の量ではない。
図１では、説明の便宜上、半導体パッケージ１０の外側にダミー部３０が示されている。ダミー部３０は、半導体パッケージ１０の製造時に形成される部分であり、最終的には図１の一点鎖線で切断されて半導体パッケージ１０から除かれる。ダミー部３０は下基板１２と上基板２０とを外側に延長して形成された部分である。ダミー部３０において、下基板１２と上基板２０との間に、銅コアボール１８と比較的多量のはんだ１８ａからなるダミーボール３２（第２のコア入りはんだボール）が配置されている。ダミー部３０に配置されるダミーボール３２のはんだ１８ａの量は、下基板１２の接合パッド１２ｃと上基板２０の接合パッド２０ｂとを接合するのに十分な量である。したがって、ダミーボール３２のはんだ量は半導体パッケージ１０内に設けられる銅コアはんだボールのはんだ量より多い。製造工程では、ダミー部３０においてダミーボール３２もモールド樹脂２２内に埋め込まれるが、ダミー部３０は切断されて除去されるため、半導体パッケージ１０のモールド樹脂２２内に多量のはんだが閉じこめられることは無い。
製造工程においてダミー部３０を設ける理由は、下基板１２と上基板２０との間にモールド樹脂２２を注入するまでの間、下基板１２と上基板２０とをダミーボール３２のはんだ１８ａで接合して固定しておくためである。下基板１２と上基板２０との間にモールド樹脂２２を注入して硬化させると、下基板１２と上基板２０とはモールド樹脂２２の接着力により固定されるので、ダミーボール３２のはんだ１８ａで接合しておく必要はなくなり、ダミー部３０は不要となる。したがって、半導体パッケージ１０は、最終的にダミー部３０を切り落としたものとなる。
次に、図１に示す本実施形態による半導体パッケージの製造方法について説明する。
まず、図２に示すように、上基板２０を形成するための上基板用基板材４０（以下、基板材４０と称する）を準備する。図２（ａ）は基板材４０の断面図であり、図２（ｂ）は基板材４０の裏面を示す平面図である。基板材４０は複数枚（本実施形態では４枚）の上基板２０を形成するための一枚の基板材である。４枚の上基板に相当する領域４０ｂが基板材４０の中央部分に整列し、その周囲にダミー部３０を形成するための延在部４０ａが延在している。すなわち、一枚の基板材４０は、点線で示すように４枚の上基板２０に相当する領域４０ｂを含み、その周囲に枠状の延在部４０ａが延在している。基板材４０の裏面において、上基板２０に相当する領域４０ｂには接合パッド２０ｂが形成されている。一方、延在部４０ａにはダミーボール３２が接合される接合パッド２０ｄが形成されている。基板材４０の表面で領域４０ｂには、部品接続パッド２０ａが形成されている。
なお、半導体パッケージ１０に設けられることとなる部品接続パッド２０ａ及び接合パッド２０ｂは配線パターンに接続されているが、ダミー部３０となる延在部４０ａに配置されている接合パッド２０ｄは配線パターンに接続されておらず、個々に独立していることが好ましい。すなわち、接合パッド２０ｄは電気的接続を目的とするものではないため、配線パターン等を接続する必要はない。ただし、延在部４０ａに配置されている接合パッド２０ｄは、接合パッド２０ｂ等のように電気的に機能する部分に接続されていないのであれば、接合パッド２０ｄ同士が繋がっていてもよい。
図２に示す基板材４０を準備したら、図３に示すように上基板２０の裏面の接合パッド２０ｂ及び接合パッド２０ｄの上にフラックス４２を塗布する。図３（ａ）は基板材４０の断面図であり、図３（ｂ）は基板材４０の裏面を示す平面図である。フラックス４２は、はんだ接合を容易にするために設けられる。
続いて、図４に示すように、基板材４０の延在部４０ａの裏面の接合パッド２０ｄ上にダミーボール３２を搭載する。図４（ａ）は基板材４０の断面図であり、図４（ｂ）は基板材４０の裏面を示す平面図である。第２のコア入りはんだボールとしてのダミーボール３２は、上述のように、銅コアボール１８の周囲にはんだ１８ａを設けたもので、はんだ１８ａの量は比較的多く、基板材４０の接合パッド２０ｄと後述の下基板用基板材の接合パッドとをはんだ接合するのに十分な量である。
次に、図５に示すように、基板材４０の裏面の領域４０ｂに設けられている接合パッド２０ｂ上に銅コアはんだボール３４を搭載する。図５（ａ）は基板材４０の断面図であり、図５（ｂ）は基板材４０の裏面を示す平面図である。第１のコア入りはんだボールとしての銅コアはんだボール３４は、上述のように、銅コアボール１８の周囲にはんだ１８ａを設けたもので、はんだ１８ａの量は微量であり、基板材４０の接合パッド２０ｂに銅コアボール１８を接合できればよいだけの量である。
以上で、上基板２０を形成するための上基板用基板材４０の準備が完了する。
次に、下基板１２を形成するための下基板用基板材５０（以下、基板材５０と称する）の準備について、図６及び図７を参照しながら説明する。
図６（ａ）は基板材５０の断面図であり、図６（ｂ）は基板材５０の表面を示す平面図である。基板材５０は複数枚の下基板１２を形成するための一枚の基板材である。図６では４枚の下基板１２に相当する領域５０ｂが基板材５０の中央部分に整列し、その周囲にダミー部３０を形成するための延在部５０ａが延在している。４つの領域５０ｂはそれぞれ上述の基板材４０の４つの領域４０ｂに対応している。図６では４つの領域５０ｂが形成された部分のみ示されているが、これは基板材５０の一部であり、基板材５０は帯状に長く続いており、図６（ｂ）に示す４つの領域５０ｂの集合が連続して形成されていることとしてもよい。また、基板材５０の延在部５０ａは、組み合わされる基板材４０の延在部４０ａよりも大きいことが好ましい。基板材５０の延在部５０ａを大きくすることで、延在部５０ａの外縁部分に、基板搬送時等に用いる位置決め孔等を形成しておくことができる。
このように、一枚の基板材５０は、図６（ｂ）において点線で示すように４枚の下基板１２に相当する領域５０ｂを含み、その周囲に枠状の延在部５０ａが延在している。基板材５０の表面において、上基板１２に相当する領域５０ｂには接合パッド１２ｃが形成されている。基板材５０の表面で領域５０ｂの中央部分には、半導体素子１４の電極端子が接合される電極接続パッド１２ｂが形成されている。一方、延在部５０ａの表面側には、ダミーボール３２が接合される接合パッド１２ｄが形成されている。
なお、半導体パッケージ１０に設けられることとなる接合パッド１２ｃは配線パターンに接続されているが、ダミー部３０となる延在部５０ａに配置されている接合パッド１２ｄは配線パターンに接続されておらず、個々に独立している。すなわち、接合パッド１２ｄは電気的接続を目的とするものではないため、配線パターン等を接続する必要はない。ただし、延在部５０ａに配置されている接合パッド１２ｃは、接合パッド１２ｂ等のように電気的に機能する部分に接続されていないのであれば、接合パッド１２ｃ同士が繋がっていてもよい。
以上のような構成の基板材５０の表面の領域５０ｂの各々に、図６に示すように半導体素子１４をフリップチップ実装する。すなわち、半導体素子１４の電極を、基板材５０の表面の領域５０ｂの各々に形成された電極接続パッド１２ｂに接合し、半導体素子１４と基板材５０との間にアンダーフィル材１４ａを充填して半導体素子１４を基板材５０に固定する。
半導体素子１４を基板材５０の各領域５０ｂに実装したら、図７に示すように、延在部５０ａの表面に形成されている接合パッド１２ｄ（ダミーボール３２が接合されるパッド）にフラックス５２を塗布する。図７（ａ）は基板材５０の断面図であり、図７（ｂ）は基板材５０の表面を示す平面図である。
以上で下基板用基板材５０の準備が完了する。
次に、図８に示すように、上述のように準備した下基板用基板材５０の上に、上述のように準備した上基板用基板材４０を搭載する。この際、基板材５０の４つの領域５０ｂと基板材４０の４つの領域４０ｂがそれぞれ上下に整列する位置に基板材４０を配置する。したがって、上基板用基板材４０の延在部４０ａに形成された接合パッド２０ｄに接合されたダミーボール３２は、下基板用基板材５０の延在部５０ａに形成された接合パッド１２ｄの上に配置される。この際、上基板用基板材４０の領域４０ｂに形成された接合パッド２０ｂに接合された銅コアはんだボール３４は、下基板用基板材５０の領域５０ｂに形成された接合パッド１２ｃの上に配置されることとなる。なお、図８（ａ）は基板材４０と基板材５０の断面図であり、図８（ｂ）は基板材４０が載置された基板材５０の表面を示す平面図である。なお、図８（ｂ）において基板材４０の中には、基板材４０の下側にあるダミーボール３２と銅コアはんだボール３４と半導体素子１４とが点線で示されている。
図８（ａ）に示すように、基板材４０は、ダミーボール３２と銅コアはんだボール３４とを間に挟んだ状態で基板材５０の上に配置され、基板材５０と基板材４０との間にはダミーボール３２と銅コアはんだボール３４とにより間隙が形成される。基板材５０の各領域５０ｂに搭載された半導体素子１４は、この間隙内に収容された状態となる。
そして、以上のようにして組み合わされた基板材５０と基板材４０とをリフロー炉で加熱する。これにより、ダミーボール３２のはんだ１８ａが溶融し、基板材４０の接合パッド２０ｄと基板材５０の接合パッド１２ｄとがはんだ接合される。この際、銅コアはんだボール３４のはんだも溶融するが、はんだの量が少ないため、溶融したはんだは基板材４０の接合パッド２０ｂと銅コアボール１８との間に付着して保持されたままとなり、基板材５０の接合パッド１２ｃには移動しない。したがって、銅コアはんだボール３４が介在している部分では、銅コアボール１８は接合パッド１２ｃにはんだ接合されず、銅コアボール１８が接合パッド１２ｃに圧接した状態となる。一方、ダミーボール３２が介在している部分では、はんだの量が多いため、銅コアボールの表面を伝わってはんだが接合パッド１２ｄと接合パッド２０ｄとに接触し、接合パッド１２ｄと接合パッド２０ｄとははんだ接合される。
基板材４０を基板材５０に対して押圧しながらリフローが行なわれるが、ダミーボール３２の銅コアボール１８と銅コアはんだボール３４の銅コアボール１８がスペーサ部材として機能し、基板材４０と基板材５０との間の間隔は所定の距離に維持される。ダミーボール３２の銅コアボール１８と銅コアはんだボール３４の銅コアボール１８は同じ銅コアボールであり、その外径は等しい。このため、基板材４０の裏面と基板材５０表面との間の距離を全体的に一様にすることができる。
以上のようにして、基板材４０を基板材５０に固定する。すなわち、基板材４０の延在部４０ａと基板材５０の延在部５０ａとの間において、接合パッド２０ｄと接合パッド１２ｄとがダミーボール３２のはんだ１８ａによりはんだ接合されるため、基板材４０を基板材５０に確実に固定することができる。この状態で、基板材４０が固定された基板材５０を樹脂封止装置まで運ぶ。基板材４０は薄くて割れやすいが、基板材５０に固定されているため、基板割れ等の問題無く、容易に持ち運ぶことができる。
樹脂封止装置において、図９に示すように、基板材４０が固定された基板材５０を上下金型６０Ａ，６０Ｂで挟み込み、基板材４０と基板材５０との間にモールド樹脂２２を注入する。このとき、上金型６０Ａにより基板材４０を基板材５０に対して押圧しながらモールド樹脂２２を注入し、硬化させる。モールド樹脂２２が硬化して封止樹脂部６４が形成される。図９に示すように、半導体素子１４は封止樹脂部６４の中に埋め込まれ、且つダミーボール３２及び銅コアはんだボール３４も封止樹脂部６４の中に埋め込まれた状態となる。封止樹脂部６４の接着力により、銅コアはんだボール３４の銅コアボール１８は、基板材５０の接合パッド１２ｃに圧接された状態に維持される。これにより、基板材４０の接合パッド２０ｂは銅コアボール１８を介して基板材５０の接合パッド１２ｃに確実に電気接続される。
なお、本実施形態では、銅コアはんだボール３４のはんだ１８ａは、リフローにより溶融しても基板材５０側の接合パッド１２ｃまで流れ込まない程度の量としたが、僅かな量であれば接合パッド１２ｃまで流れるようなはんだ量としてもよい。この場合、銅コアボール１８は接合パッド１２ｃにもはんだ接合されることになるが、ダミーボール３２のはんだ量より少なくすることで封止樹脂部６４の中に埋め込まれても問題を引き起こさないようにすることができる。
注入したモールド樹脂２２が硬化して封止樹脂部６４が形成されたら、上下金型６０Ａ，６０Ｂを開き、基板材５０を取り出す。そして、図１０に示すように、基板材５０の裏面の外部接続パッド１２ａにはんだボールを設け、はんだボールをリフローして外部接続端子としてはんだバンプ６６を形成する。
図１０に示す状態において、上基板用基板材４０の４つの領域４０ｂと下基板用基板材５０の４つの領域５０ｂとで、４つの半導体パッケージが封止樹脂部６４により繋がって形成されている。そして、４つの半導体パッケージの周囲にはダミー部３０が形成されている。
そこで、ダミー部３０を切り離し、且つ、これら４つの半導体パッケージ１０を分離して個片化する。すなわち、図１１に示すように、まずダミー部３０と半導体パッケージ１０との間のライン（領域４０ｂと延在部４０ａとの間の境界に相当する）をダンシングにより切断してダミー部３０を取り除く。基板材４０と基板材５０とは、封止樹脂部６４により強固に固定されているので、ダミー部３０を切断しても離れることはない。そして、４つの半導体パッケージ１０の間のライン（４つ領域４０ｂの境界）に沿って同様にダイシングにより切断することで、図１１に示すように４つの半導体パッケージ１０を個片化する。
以上の工程を経て、４つの半導体パッケージ１０を一括して製造することができる。一括して製造する半導体パッケージ１０の数は４つに限ることはなく、上基板４０と下基板５０とが準備できる範囲内で、任意の数の半導体パッケージを一括して製造することがきる。
以上説明した製造方法により製造した半導体パッケージ１０において、上基板２０と下基板１２との間にモールド樹脂２２が充填され、上基板２０は下基板１２に対して固定される。上基板２０と下基板１２との間の距離は銅コアボール１８により維持されている。上述のように本実施形態では、多量のはんだを有するダミーボール３２が設けられたダミー部３０は除去され、封止樹脂部６４中に閉じこめられるはんだは少量であり、封止樹脂部６４中のはんだが溶融して熱膨張しても、封止樹脂部６４と配線パターンとの間に溶融したはんだが進入することはないか、進入してもそのはんだの量は極僅かであり、短絡等の問題を引き起こす程の量ではない。
なお、本実施形態において、銅により形成された銅コアボール１８をスペーサ部材となる導電性コアボールとして用いているが、導電性コアボールの材料は銅に限られず、例えば金やニッケル等の金属により形成した導電性コアボールを用いてもよい。また、ダミーボール３２に使用する銅コアボール１８は、必ずしも銅コアはんだボール３４に使用する銅コアボール１８と同じものとする必要はない。ダミーボール３２に使用する銅コアボール１８は電気的接続を目的としないため、低抵抗である必要はなく、ニッケル等の他の金属により形成した導電性コアボールを用いることができ、あるいは、セラミックス等により形成した非導電性コアボール（単なるコアボール）を用いることもできる。
また、本実施形態ではダミーボール３２を予め上基板用基板材４０の接合パッド２０ｄに接合してから基板材４０を基板材５０に取り付けることで、ダミーボール３２を基板材４０と基板材５０の間に配置しているが、ダミーボール３２を予め下基板用基板材５０の接合パッド１２ｄに接合しておくこととしてもよい。
次に、本発明の第２実施形態による半導体パッケージの製造方法について説明する。
第２実施形態による半導体パッケージでは、第１実施形態におけるダミーボール３２及び銅コアはんだボール３４の代わりに、はんだ１８ａを設けない銅コアボール１８を用いる。そして、はんだの代わりに、銀ペーストや銅ペースト等の導電性ペースト（接合材）により銅コアボール１８を接合パッドに接合する。導電性ペーストは銅コアボール１８の周囲に設けずに、接合パッドに塗布しておくことができる。
まず、第１実施形態と同様に、図１２に示すように、上基板２０を形成するための上基板用基板材４０（以下、基板材４０と称する）を準備する。図１２（ａ）は基板材４０の断面図であり、図１２（ｂ）は基板材４０の裏面を示す平面図である。なお、以下の説明において、上述の第１実施形態における構成部品と同等の構成部品には同じ符号を付し、その説明は省略する。また、上述の第１実施形態における製造工程と同等の製造工程の説明は省略する。
図１２に示す基板材４０を準備したら、図１３に示すように上基板２０の裏面の接合パッド２０ｂ及び接合パッド２０ｄの上に導電性ペースト７２を塗布する。図１３（ａ）は基板材４０の断面図であり、図１３（ｂ）は基板材４０の裏面を示す平面図である。導電性ペースト７２は、銅コアボール１８を接合するために設けられる。
続いて、図１４に示すように、基板材４０接合パッド２０ｄ及び接合パッド２０ｂ上の導電性ペースト７２上に銅コアボール１８を配置する。導電性ペースト７２を常温又は加熱硬化させることで、銅コアボール１８は導電性ペースト７２により接合パッド２０ｄ及び接合パッド２０ｂに接合される。なお、図１４（ａ）は基板材４０の断面図であり、図１４（ｂ）は基板材４０の裏面を示す平面図である。
以上で、上基板２０を形成するための上基板用基板材４０の準備が完了する。
次に、下基板１２を形成するための下基板用基板材５０（以下、基板材５０と称する）の準備について、図１５及び図１６を参照しながら説明する。
図１５（ａ）は基板材５０の断面図であり、図１５（ｂ）は基板材５０の表面を示す平面図である。まず、基板材５０の表面の領域５０ｂの各々に、図１５に示すように半導体素子１４をフリップチップ実装し、半導体素子１４と基板材５０との間にアンダーフィル材１４ａを充填して半導体素子１４を基板材５０に固定する。
半導体素子１４を基板材５０の各領域５０ｂに実装したら、図１６に示すように、延在部５０ａの表面に形成されている接合パッド１２ｄにはんだペースト７４を塗布する。図１６（ａ）は基板材５０の断面図であり、図１６（ｂ）は基板材５０の表面を示す平面図である。
以上で下基板用基板材５０の準備が完了する。
次に、図１７に示すように、上述のように準備した下基板用基板材５０の上に、上述のように準備した上基板用基板材４０を搭載する。この際、基板材５０の４つの領域５０ｂと基板材４０の４つの領域４０ｂがそれぞれ上下に整列する位置に基板材４０を配置する。したがって、上基板用基板材４０の延在部４０ｂに形成された接合パッド２０ｄに接合された銅コアボール１８は、下基板用基板材５０の延在部５０ａに形成された接合パッド１２ｄの上に配置される。この際、上基板用基板材４０の領域４０ｂに形成された接合パッド２０ｂに接合された銅コアボール１８は、下基板用基板材５０の領域５０ｂに形成された接合パッド１２ｃの上に配置されることとなる。なお、図１７（ａ）は基板材４０と基板材５０の断面図であり、図１７（ｂ）は基板材４０が載置された基板材５０の表面を示す平面図である。なお、図１７（ｂ）において基板材４０の中には、基板材４０の下側にある銅コアボール１８と半導体素子１４とが点線で示されている。
図１７（ａ）に示すように、基板材４０は、銅コアボール１８を間に挟んだ状態で基板材５０の上に配置され、基板材５０と基板材４０との間には銅コアボール１８により間隙が形成される。基板材５０の各領域５０ｂに搭載された半導体素子１４は、この間隙内に収容された状態となる。
そして、以上のようにして組み合わされた基板材５０と基板材４０とをリフロー炉で加熱する。これにより、接合パッド１２ｄ上のはんだペースト７４が溶融し、基板材５０の接合パッド１２ｄと銅コアボール１８とがはんだ接合される。接合パッド１２ｄとはんだ接合された銅コアボール１８は、基板材４０を準備する段階で基板材４０の接合パッド２０ｄに導電性ペースト７２により接合されているので、基板材４０の接合パッド２０ｄと基板材５０の接合パッド１２ｄとは銅コアボール１８を介して接合される。したがって、基板材４０は基板材５０に固定される。
その後、上述の第１実施形態と同様に、樹脂封止装置において、図１８に示すように、基板材４０が固定された基板材５０を上下金型６０Ａ，６０Ｂで挟み込み、基板材４０と基板材５０との間にモールド樹脂２２を注入する。このとき、上金型６０Ａにより基板材４０を基板材５０に対して押圧しながらモールド樹脂２２を注入し、硬化させる。モールド樹脂２２が硬化して封止樹脂部６４が形成される。図１８に示すように、半導体素子１４は封止樹脂部６４の中に埋め込まれ、且つ銅コアボール１８も封止樹脂部６４の中に埋め込まれた状態となる。封止樹脂部６４の接着力により、上基板４０の接合パッド２０ｂに接合された銅コアボール１８は、基板材５０の接合パッド１２ｃに圧接された状態に維持される。これにより、基板材４０の接合パッド２０ｂは銅コアボール１８を介して基板材５０の接合パッド１２ｃに確実に電気接続される。
注入したモールド樹脂２２が硬化して封止樹脂部６４が形成されたら、上下金型６０Ａ，６０Ｂを開き、基板材５０を取り出す。そして、図１９に示すように、基板材５０の裏面の外部接続パッド１２ａにはんだボールを設け、はんだボールをリフローして外部接続端子としてはんだバンプ６６を形成する。
図１９に示す状態において、上基板用基板材４０の４つの領域４０ｂと下基板用基板材５０の４つの領域５０ｂとで、４つの半導体パッケージが封止樹脂部６４により繋がって形成されている。そして、４つの半導体パッケージの周囲にはダミー部３０が形成されている。
そこで、ダミー部３０を切り離し、且つ、これら４つの半導体パッケージ８０を分離して個片化する。すなわち、図２０に示すように、まずダミー部３０と半導体パッケージ８０との間のライン（領域４０ｂと延在部４０ａとの間の境界に相当する）をダンシングにより切断してダミー部３０を取り除く。基板材４０と基板材５０とは、封止樹脂部６４により強固に固定されているので、ダミー部３０を切断しても離れることはない。そして、４つの半導体パッケージ８０の間のライン（４つ領域４０ｂの境界）に沿って同様にダイシングにより切断することで、図２０に示すように４つの半導体パッケージ８０を個片化する。

以上の工程を経て、４つの半導体パッケージ８０を一括して製造することができる。一括して製造する半導体パッケージ８０の数は４つに限ることはなく、上基板４０と下基板５０とが準備できる範囲内で、任意の数の半導体パッケージを一括して製造することがきる。
以上説明した製造方法により製造した半導体パッケージ８０において、上基板２０と下基板１２との間にモールド樹脂２２が充填され、上基板２０は下基板１２に対して固定される。上基板２０と下基板１２との間の距離は銅コアボール１８により維持されている。上述のように本実施形態では、半導体パッケージ８０の封止樹脂６４の中にはんだが設けられないため、封止樹脂部６４と配線パターンとの間に溶融したはんだが進入することは無く、封止樹脂部６４内のはんだに起因した問題が生じることは無い。
なお、本実施形態においても、銅により形成された銅コアボール１８をスペーサ部材として用いているが、スペーサ部材の材料は銅に限られず、例えば金やニッケル等の金属により形成した導電性コアボールを用いてもよい。また、ダミー部３０に設けられる銅コアボール１８は、必ずしも半導体装置８０に使用する銅コアボール１８と同じものとする必要はない。ダミー部３０に設けられる銅コアボール１８は電気的接続を目的としないため、低抵抗である必要はなく、ニッケル等の他の金属で形成した導電性コアボールを用いることができ、あるいは、セラミックス等により形成した非導電性コアボール（単なるコアボール）を用いることもできる。
１０ 半導体パッケージ
１２ 下基板
１２ａ 外部接続パッド
１２ｂ 電極接続パッド
１２ｃ 接合パッド
１４ 半導体素子
１４ａ アンダーフィル材
１７ ソルダレジスト
１８ 銅コアボール
１８ａ はんだ
２０ 上基板
２０ａ 部品接続パッド
２０ｂ 接合パッド
２０ｄ 接合パッド
２２ モールド樹脂
３０ ダミー部
３２ ダミーボール
３４ 銅コアはんだボール
４０ 上基板用基板材
４０ａ 延在部
４０ｂ 領域
５０ 下基板用基板材
５０ａ 延在部
５０ｂ 領域
６４ 封止樹脂部
６６ はんだバンプ
７２ 導電性ペースト
７４ はんだペースト

Claims (5)

  1. スペーサ部材を介し接続された上基板及び下基板と、
    該上基板と該下基板の間に配置され、前記下基板に実装された半導体素子と、
    前記上基板と前記下基板との間の空間に充填されたモールド樹脂と
    を有する半導体パッケージを複数個一括して製造する製造方法であって、
    前記上基板を含みその周囲に延在部を有する上基板用基板材を準備し、前記上基板に形成された接合パッドに前記スペーサ部材として導電性コアボールを接合し且つ前記延在部に形成された接合パッドにコアボールを接合するとともに、前記下基板を含みその周囲に延在部を有する下基板用基板材を準備し、
    前記上基板用基板材の前記延在部に形成された接合パッドを前記コアボールを介して前記下基板用基板材の前記延在部に形成された接合パッドに接合し、且つ前記上基板用基板材の前記上基板に相当する領域に形成された接合パッドを前記導電性コアボールを介して前記下基板用基板材の前記下基板に相当する領域に形成された接合パッドに電気的に接続することで、前記上基板用基板材を前記コアボール及び前記導電性コアボールを介して前記下基板用基板材に接続し、
    前記上基板用基板材と前記下基板用基板材との間にモールド樹脂を充填して固定し、
    前記上基板用基板の前記延在部と前記下基板用基板の前記延在部とを含む部分を除去し、
    半導体パッケージを個片化し、
    前記上基板用基板材のうち前記上基板に相当する領域に設けられた接合パッドに前記導電性コアボールを接合するためのはんだの量を、前記上基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するためのはんだの量より少なくする
    ことを特徴とする半導体パッケージの製造方法。
  2. 請求項１記載の半導体パッケージの製造方法であって、
    前記上基板用基板材のうち前記上基板に相当する領域に設けられた接合パッドに前記導電性コアボールを接合するために、前記導電性コアボールの外周にはんだが設けられた第１のコア入りはんだボールを用い、
    前記上基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するために、前記コアボールの外周にはんだが設けられた第２のコア入りはんだボールを用い、
    前記第１のコア入りはんだボールのはんだの量は、前記上基板用基板材の接合パッドに前記導電性コアボールをはんだ接合するだけの量とし、
    前記第２のコア入りはんだボールのはんだの量は、前記上基板用基板材の接合パッドを前記下基板用基板材の接合パッドにはんだ接合するだけの量とする
    ことを特徴とする半導体パッケージの製造方法。
  3. 請求項１記載の半導体パッケージの製造方法であって、
    前記上基板用基板材に設けられた接合パッドに前記導電性コアボール及び前記コアボールを接合するために導電性ペーストを用い、且つ前記下基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するためにはんだペーストを用いることを特徴とする半導体パッケージの製造方法。
  4. 請求項１乃至３のうちいずれか一項記載の半導体パッケージの製造方法であって、
    前記上基板用基板材の前記上基板に相当する領域に設けられた接合パッドに接合された前記導電性コアボールを、前記下基板基板材の前記下基板に相当する領域に設けられた接合パッドに圧接させた状態で、前記モールド樹脂により前記上基板基板材を前記下基板基板材に固定することを特徴とする半導体パッケージの製造方法。
  5. 請求項１乃至４のうちいずれか一項記載の半導体パッケージの製造方法であって、
    前記上基板用基板材の前記延在部と前記下基板用基板材の前記延在部とを含む部分をダイシングにより切断して除去することを特徴とする半導体パッケージの製造方法。
JP2010146769A 2010-06-28 2010-06-28 半導体パッケージの製造方法 Active JP5421863B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010146769A JP5421863B2 (ja) 2010-06-28 2010-06-28 半導体パッケージの製造方法
KR1020110060989A KR20120001621A (ko) 2010-06-28 2011-06-23 반도체 패키지의 제조 방법
US13/166,921 US8470643B2 (en) 2010-06-28 2011-06-23 Manufacturing method of semiconductor packages
KR1020170140195A KR101827807B1 (ko) 2010-06-28 2017-10-26 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010146769A JP5421863B2 (ja) 2010-06-28 2010-06-28 半導体パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2012009782A JP2012009782A (ja) 2012-01-12
JP2012009782A5 JP2012009782A5 (ja) 2013-05-16
JP5421863B2 true JP5421863B2 (ja) 2014-02-19

Family

ID=45352922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146769A Active JP5421863B2 (ja) 2010-06-28 2010-06-28 半導体パッケージの製造方法

Country Status (3)

Country Link
US (1) US8470643B2 (ja)
JP (1) JP5421863B2 (ja)
KR (2) KR20120001621A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064781B2 (en) 2011-03-03 2015-06-23 Broadcom Corporation Package 3D interconnection and method of making same
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
JP5761671B2 (ja) * 2012-01-23 2015-08-12 京セラサーキットソリューションズ株式会社 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP2013219170A (ja) * 2012-04-09 2013-10-24 Yokogawa Electric Corp 基板装置
US8809181B2 (en) * 2012-11-07 2014-08-19 Intel Corporation Multi-solder techniques and configurations for integrated circuit package assembly
DE102013217301A1 (de) * 2013-08-30 2015-03-05 Robert Bosch Gmbh Bauteil
JP6457400B2 (ja) * 2013-11-26 2019-01-23 東レエンジニアリング株式会社 実装装置および実装方法
US20190067176A1 (en) * 2016-03-22 2019-02-28 Intel Corporation Void reduction in solder joints using off-eutectic solder
KR102374316B1 (ko) * 2017-06-20 2022-03-15 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
US20190206821A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Substrate assembly with spacer element
CN111029296B (zh) * 2019-11-22 2022-11-22 中国电子科技集团公司第十三研究所 堆叠间距可控的多层基板堆叠结构的制备方法
US11664300B2 (en) 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
JP6767665B1 (ja) * 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法
US11562936B2 (en) 2020-08-31 2023-01-24 Amkor Technology Singapore Holding Pte. Ltd. Electrionic devices with interposer and redistribution layer
JP2022188977A (ja) 2021-06-10 2022-12-22 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324952A (ja) * 2001-04-24 2002-11-08 Denso Corp プリント基板
JP2002368369A (ja) * 2001-06-06 2002-12-20 Yamaichi Electronics Co Ltd フレキシブルプリント配線板及びその製造方法
JP3507819B2 (ja) * 2001-10-29 2004-03-15 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP2004134482A (ja) * 2002-10-09 2004-04-30 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2005085825A (ja) * 2003-09-04 2005-03-31 Sony Corp ベアチップと基板との接続構造及びベアチップ用ソケット
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
JP4182144B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板の製造方法
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4949114B2 (ja) * 2007-04-11 2012-06-06 新光電気工業株式会社 接続材料塗布装置および半導体装置の製造方法
JP2009130048A (ja) * 2007-11-21 2009-06-11 Elpida Memory Inc 半導体装置及び電子装置
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
US10096540B2 (en) * 2011-05-13 2018-10-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dummy pillars between semiconductor die and substrate for maintaining standoff distance
US20130087921A1 (en) * 2011-09-19 2013-04-11 Infineon Technologies Ag Semiconductor Arrangement for Galvanically Isolated Signal Transmission and Method for Producing Such an Arrangement

Also Published As

Publication number Publication date
US8470643B2 (en) 2013-06-25
US20110318878A1 (en) 2011-12-29
KR20120001621A (ko) 2012-01-04
JP2012009782A (ja) 2012-01-12
KR20170123596A (ko) 2017-11-08
KR101827807B1 (ko) 2018-02-09

Similar Documents

Publication Publication Date Title
JP5421863B2 (ja) 半導体パッケージの製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
KR20090103886A (ko) 전기 상호접속 구조물 및 그 형성 방법
JP2008159956A (ja) 電子部品内蔵基板
JP2012009782A5 (ja)
JP6400509B2 (ja) 電子部品の製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP6433604B2 (ja) 非可逆回路素子、非可逆回路装置およびこれらの製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20180083789A (ko) 회로 부품의 제조 방법 및 회로 부품
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP5104687B2 (ja) 接合シート及び電子回路装置並びに製造方法
JP5018399B2 (ja) 回路基板の製造方法
JP2007294560A (ja) 半導体装置およびその製造方法
JPH0551179B2 (ja)
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2012124333A (ja) 半導体装置および半導体装置の製造方法
JP2005183561A (ja) 半導体装置の製造方法
JPH1154672A (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2014026997A (ja) 半導体装置
KR20120093589A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131122

R150 Certificate of patent or registration of utility model

Ref document number: 5421863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150