FR2987170A1 - Boitier et dispositif electroniques - Google Patents

Boitier et dispositif electroniques Download PDF

Info

Publication number
FR2987170A1
FR2987170A1 FR1251504A FR1251504A FR2987170A1 FR 2987170 A1 FR2987170 A1 FR 2987170A1 FR 1251504 A FR1251504 A FR 1251504A FR 1251504 A FR1251504 A FR 1251504A FR 2987170 A1 FR2987170 A1 FR 2987170A1
Authority
FR
France
Prior art keywords
face
electrical connection
front face
mounting
substrate plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1251504A
Other languages
English (en)
Inventor
Dominique Marais
Jacques Chavade
Remi Brechignac
Eric Saugier
Romain Coffy
Luc Petit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1251504A priority Critical patent/FR2987170A1/fr
Priority to US13/654,850 priority patent/US9006904B2/en
Publication of FR2987170A1 publication Critical patent/FR2987170A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions (6), une première puce (7) fixée sur une face avant de la plaque et reliée audit réseau d'interconnexions par des fils (11), un bloc d' encapsulation (12) de ladite première puce et des fils électriques sur la face avant de la plaque, une seconde puce (14) placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par d'éléments arrière de connexion (15) interposés entre la face arrière de la plaque et une face avant de la seconde puce, et des éléments avant de connexion (18) placés sur la face avant de la plaque et reliés audit réseau d'interconnexions, ces éléments (18) s'étendant au-delà de la face frontale (13) dudit bloc d'encapsulation (12). Le boîtier peut être monté sur une carte, une matière conductrice de la chaleur étant interposée entre le boîtier et la carte.

Description

GRB11-5959FR 1 Boîtier et dispositif électroniques La présente invention concerne le domaine des boîtiers électroniques incluant des puces de circuits intégrés. Il est habituel de monter des puces de circuits intégrés de traitements de signaux, tels que des décodeurs de signaux vidéo incluant des unités de calcul, sur des cartes de grandes dimensions incluant des réseaux de connexions électriques et de monter sur ces cartes, à proximité desdites puces de traitements de signaux, des puces de circuits intégrés incluant des mémoires reliées aux puces de traitements de signaux par l'intermédiaire des réseaux de connexions électriques des cartes. Dans le cas où, en particulier pour des raisons de quantités de mémoires nécessaires, plusieurs puces de mémoires doivent être reliées à une puce de traitements de signaux, la quantité de connexions électriques nécessaire entre ces puces impose que le réseau de connexions électriques de la carte contienne plusieurs niveaux métalliques, généralement quatre, et inclut des ponts contenant des vias entre ces niveaux pour l'obtention de croisements. Une telle disposition engendre une difficulté de fabrication de la carte et un coût élevé de cette dernière. De plus, les interconnexions entre les mémoires et les circuits de traitement sont soumises à de nombreuses contraintes de routage liées à la fréquence élevée des signaux, à l'existence de paires différentielles, à la maîtrise des impédances et à l'ajustement des longueurs des connexions. En outre, il se pose des problèmes d'évacuation de la chaleur produite. La présente invention a pour but de réduire les inconvénients ci-dessus.
Il est proposé un boîtier électronique qui comprend une plaque de substrat incluant un réseau d'interconnexions électriques d'une face à l'autre, au moins une première puce de circuits intégrés fixée sur une face avant de la plaque de substrat et reliée audit réseau d'interconnexions par des fils de connexion électrique, un bloc d'encapsulation de ladite première puce et des fils de connexion électrique sur la face avant de la plaque de substrat, ce bloc d'encapsulation présentant une face frontale parallèle à la plaque de substrat, au moins une seconde puce de circuits intégrés placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par l'intermédiaire d'éléments arrière de connexion électriques interposés entre la face arrière de la plaque de substrat et une face avant de la seconde puce, et une pluralité d'éléments avant de connexion électrique placés sur la face avant de la plaque de substrat, à la périphérie et à distance dudit bloc d'encapsulation et reliés audit réseau d'interconnexions, ces éléments avant de connexion électrique s'étendant vers l'avant au-delà de la face frontale dudit bloc d' encapsulation. La face frontale dudit bloc d'encapsulation peut être recouverte d'une matière conductrice de la chaleur.
La face frontale dudit bloc d'encapsulation peut présenter des aspérités ou irrégularités de surface. Selon une variante d'exécution, la première puce de circuits intégrés peut comprendre au moins une unité de traitements de signaux et la seconde puce de circuits intégrés peut comprendre au moins une unité de mémoires. Il est également proposé un dispositif électronique qui comprend un boîtier comme proposé ci-dessus et une carte de montage présentant une face de montage et munie d'un réseau de connexion électrique, dans lequel les éléments avant de connexion électrique sont reliés à ce réseau de connexion électrique sur ladite face de montage de la carte de montage et la face frontale du bloc d'encapsulation est à distance de cette face de montage et dans lequel une matière conductrice de la chaleur est interposée entre le bloc d'encapsulation et la carte de montage.
Il est également proposé un dispositif électronique qui comprend une carte de montage présentant une face de montage et munie d'un réseau de connexion électrique et qui comprend un boîtier électronique comprenant une plaque de substrat incluant un réseau d'interconnexions électriques, au moins une première puce de circuits intégrés fixée sur une face avant de la plaque de substrat et reliée audit réseau d'interconnexions par des fils de connexion électrique, un bloc d'encapsulation de ladite première puce sur la face avant de la plaque de substrat, une pluralité d'éléments avant de connexion électrique placés entre la face avant de la plaque de substrat, à la périphérie et à distance dudit bloc d'encapsulation, et une face de montage de la carte de montage. Dans ce dispositif électronique, une face frontale du bloc d'encapsulation, parallèle à la plaque de substrat est à distance de la face de montage de la carte de montage et une matière conductrice de la chaleur est interposée entre le bloc d'encapsulation et la carte de montage. La matière conductrice de la chaleur peut être interposée entre la face avant de la plaque de substrat et la carte de montage, en noyant les éléments avant de connexion électrique. La carte de montage peut présenter une pluralité de passages traversants situés en vis-à-vis de la face frontale du bloc d'encapsulation, la matière conductrice de la chaleur remplissant au moins partiellement ces passages traversants et l'espace entre la face frontale du bloc d'encapsulation et la face de montage de la carte de montage.
La matière conductrice de la chaleur peut par exemple être une graisse thermique. Un boîtier électronique et un dispositif électronique vont maintenant être décrits à titre d'exemples non limitatifs, illustrés sur le dessin dans lequel : - la figure 1 représente une coupe d'un boîtier électronique ; - la figure 2 représente une coupe d'un dispositif électronique incluant le boîtier électronique de la figure 1 ; - et la figure 3 représente une vue faciale du dispositif électronique opposée audit boîtier électronique.
Un boîtier électronique 1 illustré sur la figure 1 comprend une plaque de substrat 2 présentant une face avant 3 et une face arrière 4 et incluant, dans une matière isolante 5, un réseau d'interconnexions électriques 6 d'une face à l'autre. Le boîtier électronique 1 comprend une première puce de circuits intégrés 7 dont une face arrière est fixée sur la partie centrale de la face avant 3 de la plaque de substrat 2 par l'intermédiaire d'une couche de colle (non représentée). Des plots de connexion électrique 9 aménagés sur une face avant de la puce 7 sont reliés à des plots avant de connexion électrique 10 du réseau d'interconnexions 6 aménagés sur la face avant 3 de la plaque de substrat 2, par l'intermédiaire de fils de connexion électrique 11, par soudage des extrémités de ces fils 11. Ces fils de connexion électrique 11 peuvent être disposés sur deux couches. Le boîtier électronique 1 comprend un bloc d'encapsulation 12, par exemple en une résine époxy obtenue par contre-moulage, formé sur la face avant 3 de la plaque de substrat 2, dans lequel sont noyés la puce 7 et les fils de connexion électrique 11, ce bloc d'encapsulation 12 présentant une face frontale 13 parallèle à la face avant 3 de la plaque de substrat 2.
Le boîtier électronique 1 comprend en outre deux secondes puces de circuits intégrés 14 et des éléments arrière de connexion électrique 15, tels que des billes, interposés entre la face arrière 4 de la plaque de substrat et une face avant des secondes puces 14. Des plots arrière de connexion électrique 16 du réseau d'interconnexions 6 aménagés sur la face arrière 4 de la plaque de substrat 2 sont reliés par soudage aux éléments arrière de connexion électrique 15 et des plots avant de connexion électrique 17 sont prévus sur les faces avant des secondes puces 14 et sont reliés par soudage aux éléments arrière de connexion électrique 15.
Le boîtier électronique 1 comprend en outre une pluralité d'éléments avant de connexion électrique 18 placés sur la face avant 3 de la plaque de substrat 2, à la périphérie et à distance du bloc d'encapsulation 12 et sur des plots avant 19 du réseau d'interconnexions 6. Ces éléments avant de connexion électrique 18 s'étendent vers l'avant au-delà du plan incluant la face frontale 13 du bloc d'encapsulation 12, avec un écart e, et peuvent être formés par des billes ou des colonnes. Sur la figure 2 est illustré un dispositif électronique 100 qui comprend une carte 101 incluant un réseau de connexion électrique 102 et sur laquelle est monté le boîtier électronique 1.
Le boîtier électronique 1 est placé dans une position telle que la face frontale 13 du bloc d'encapsulation 12 est située à une distance f de et parallèlement à une face de montage 103 de la carte de montage 101, tandis que les éléments avant de connexion électrique 18 sont soudés sur des plots de connexion électriques 104 du réseau de connexion électrique 102, aménagés sur la face 103 de la carte de montage 101. Comme illustré sur les figures 2 et 3, dans une zone située en vis-à-vis du bloc d'encapsulation 12, la carte de montage 101 présente une pluralité de passages traversants 105, par exemple obtenus par perçage, par exemple répartis selon une matrice. Le dispositif électronique 100 comprend en outre une matière conductrice de la chaleur 106 qui remplit au moins partiellement l'espace entre la face frontale 13 du bloc d'encapsulation 12 et la face de montage 103 de la carte 101 et au moins partiellement les passages traversants 105. La matière conductrice de la chaleur 106 pourrait également remplir, au moins partiellement, l'espace entre la face avant 3 de la plaque de substrat 2 et la face 103 de la carte 101, en noyant les éléments avant de connexion électrique 18. Par exemple, la matière conductrice de la chaleur 105 peut être une graisse thermique éventuellement chargée de particules métalliques. Ainsi, la chaleur produite notamment par la puce 7 peut être diffusée dans la carte de montage 101 pour être évacuée. Afin d'améliorer les échanges thermiques, la face frontale 13 du bloc d'encapsulation 12 peut être recouverte d'une couche métallique et/ou présenter des moyens d'augmentation des surfaces d'échanges thermiques tels que des aspérités et/ou des irrégularités de surface sous la forme de rainures ou nervures, directement obtenues lors du moulage du bloc d'encapsulation 12.
Selon un exemple d'application, la première puce de circuits intégrés 7 peut comprendre au moins une unité de traitements de signaux et les secondes puces de circuits intégrés 14 peuvent comprendre au moins une unité de mémoires, en particulier pour le traitement de signaux vidéo.
Grâce au fait que les puces 7 et 14 sont embarquées sur la plaque de substrat 2 dont la surface est réduite par rapport à la surface de la carte de montage 101, le boîtier 1 peut faire l'objet d'une fabrication spécifique permettant de maîtriser les caractéristiques électriques du réseau d'interconnexions électriques 6 de la plaque de substrat 2, notamment dans le but de respecter des contraintes élevées en ce qui concerne la longueur et l'impédance des liaisons entre les puces 7 et 14 via ce réseau 6, sans que ces contraintes soient appliquées lors de la fabrication du réseau de connexion électrique 102 de la carte de montage 101. Par exemple, le réseau d'interconnexions électriques 6 de la plaque de substrat 2 peut être réalisé sur quatre niveaux métalliques, tandis que le réseau de connexion électrique 102 de la carte de montage 101 peut être réalisé sur un ou deux niveaux métalliques. Ainsi, le dispositif électronique 100 peut être obtenu à un coût avantageux. Selon une variante de réalisation, les puces 14 pourraient être supprimées. La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien d'autres variantes de réalisation sont possibles, sans sortir du cadre défini par les revendications annexées.

Claims (9)

  1. REVENDICATIONS1. Boîtier électronique comprenant : une plaque de substrat (2) incluant un réseau d'interconnexions électriques (6) d'une face à l'autre, au moins une première puce de circuits intégrés (7) fixée sur une face avant de la plaque de substrat et reliée audit réseau d'interconnexions par des fils de connexion électrique (11), un bloc d'encapsulation (12) de ladite première puce et des fils de connexion électrique sur la face avant de la plaque de substrat, ce bloc d'encapsulation présentant une face frontale parallèle à la plaque de substrat, au moins une seconde puce de circuits intégrés (14) placée au-dessus d'une face arrière de la plaque de substrat et reliée audit réseau d'interconnexions par l'intermédiaire d'éléments arrière de connexion électriques (15) interposés entre la face arrière de la plaque de substrat et une face avant de la seconde puce, et une pluralité d'éléments avant de connexion électrique (18) placés sur la face avant de la plaque de substrat, à la périphérie et à distance dudit bloc d'encapsulation et reliés audit réseau d'interconnexions, ces éléments avant de connexion électrique (18) s'étendant vers l'avant au-delà de la face frontale (13) dudit bloc d' encapsulation (12).
  2. 2. Boîtier selon la revendication 1, dans lequel la face frontale (13) dudit bloc d'encapsulation est recouverte d'une matière conductrice de la chaleur (106).
  3. 3. Boîtier selon l'une des revendications 1 et 2, dans lequel la face frontale dudit bloc d'encapsulation présente des aspérités ou irrégularités de surface.
  4. 4. Boîtier selon l'une quelconque des revendications précédentes, dans lequel la première puce de circuits intégrés (7) comprend au moins une unité de traitements de signaux et la seconde puce de circuits intégrés (14) comprend au moins une unité de mémoires.
  5. 5. Dispositif électronique comprenant un boîtier selon l'une quelconque des revendications précédentes et une carte de montage (101) présentant une face de montage (103) et munie d'un réseau de connexion électrique (102), dans lequel les éléments avant de connexion électrique (18) sont reliés à ce réseau de connexion électrique (102) sur ladite face de montage (103) de la carte de montage et la face frontale (13) du bloc d'encapsulation (12) est à distance de cette face de montage (103) et dans lequel une matière conductrice de la chaleur (14) est interposée entre le bloc d'encapsulation (12) et la carte de montage (101).
  6. 6. Dispositif électronique comprenant une carte de montage (101) présentant une face de montage (103) et munie d'un réseau de connexion électrique (102) et comprenant un boîtier électronique comprenant une plaque de substrat (2) incluant un réseau d'interconnexions électriques (6), au moins une première puce de circuits intégrés (7) fixée sur une face avant de la plaque de substrat et reliée audit réseau d'interconnexions par des fils de connexion électrique (11), un bloc d'encapsulation (12) de ladite première puce sur la face avant de la plaque de substrat, une pluralité d'éléments avant de connexion électrique (18) placés entre la face avant de la plaque de substrat, à la périphérie et à distance dudit bloc d'encapsulation, et une face de montage (103) de la carte de montage (101), dans lequel une face frontale (13) du bloc d'encapsulation (12), parallèle à la plaque de substrat (2) est à distance de la face de montage (103) de la carte de montage (101) et dans lequel une matière conductrice de la chaleur (14) est interposée entre le bloc d'encapsulation (12) et la carte de montage (101).
  7. 7. Dispositif selon l'une des revendications 5 et 6, dans lequel la matière conductrice de la chaleur (14) est interposée entre la face avant (3) de la plaque de substrat (2) et la carte de montage (101), en noyant les éléments avant de connexion électrique (18).
  8. 8. Dispositif selon l'une quelconque des revendications 5 à 7, dans lequel la carte de montage (101) présente une pluralité de passages traversants (105) situés en vis-à-vis de la face frontale (13)du bloc d'encapsulation (12), la matière conductrice de la chaleur remplissant au moins partiellement ces passages traversants et l'espace entre la face frontale (13) du bloc d'encapsulation (12) et la face de montage (103) de la carte de montage (101).
  9. 9. Dispositif selon l'une quelconque des revendications 5 à 8, dans lequel la matière conductrice de la chaleur est une graisse thermique.
FR1251504A 2012-02-17 2012-02-17 Boitier et dispositif electroniques Pending FR2987170A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1251504A FR2987170A1 (fr) 2012-02-17 2012-02-17 Boitier et dispositif electroniques
US13/654,850 US9006904B2 (en) 2012-02-17 2012-10-18 Dual side package on package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1251504A FR2987170A1 (fr) 2012-02-17 2012-02-17 Boitier et dispositif electroniques

Publications (1)

Publication Number Publication Date
FR2987170A1 true FR2987170A1 (fr) 2013-08-23

Family

ID=45894580

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1251504A Pending FR2987170A1 (fr) 2012-02-17 2012-02-17 Boitier et dispositif electroniques

Country Status (2)

Country Link
US (1) US9006904B2 (fr)
FR (1) FR2987170A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US10074630B2 (en) 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US10553563B2 (en) 2018-05-30 2020-02-04 Epistar Corporation Electronic device
KR20210059470A (ko) 2019-11-15 2021-05-25 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127747A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
EP1189282A1 (fr) * 2000-03-21 2002-03-20 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US20020052105A1 (en) * 1999-08-31 2002-05-02 Salman Akram Chip package with grease heat sink and method of making
US20040233642A1 (en) * 2003-05-19 2004-11-25 Kazutoshi Ito Heat dissipation structure
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US20110074028A1 (en) * 2004-10-07 2011-03-31 Stats Chippac, Ltd. Semiconductor Device and Method of Dissipating Heat From Thin Package-on-Package Mounted to Substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
US8415788B2 (en) * 2004-07-08 2013-04-09 Rambus Inc. System and method for dissipating heat from semiconductor devices
US7646093B2 (en) * 2006-12-20 2010-01-12 Intel Corporation Thermal management of dies on a secondary side of a package
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127747A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US20020052105A1 (en) * 1999-08-31 2002-05-02 Salman Akram Chip package with grease heat sink and method of making
EP1189282A1 (fr) * 2000-03-21 2002-03-20 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US20040233642A1 (en) * 2003-05-19 2004-11-25 Kazutoshi Ito Heat dissipation structure
US20110074028A1 (en) * 2004-10-07 2011-03-31 Stats Chippac, Ltd. Semiconductor Device and Method of Dissipating Heat From Thin Package-on-Package Mounted to Substrate
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system

Also Published As

Publication number Publication date
US20130214425A1 (en) 2013-08-22
US9006904B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
FR2837022A1 (fr) Dispositif a semiconducteur de puissance
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
FR2826181A1 (fr) Dispositif a semiconducteur de puissance supportant une tension elevee
EP0565391A1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2988519A1 (fr) Boitier electronique optique
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
FR2735648A1 (fr) Procede de refroidissement d'un circuit integre monte dans un boitier
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR2987170A1 (fr) Boitier et dispositif electroniques
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
FR2879889A1 (fr) Boitier miniature hyperfrequence et procede de fabrication du boitier
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
FR2861216A1 (fr) Boitier semi-conducteur a puce sur plaque-support
EP1657749A2 (fr) Boitier microelectroniques multiplans avec blindage interne
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR2968126A1 (fr) Boitier semi-conducteur a via thermique et procédé de fabrication
FR2793990A1 (fr) Boitier electronique sur plaque et procede de fabrication d'un tel boitier
FR3094138A1 (fr) Circuits superposés interconnectés