CN110401008B - 带有封装天线的封装架构及通信设备 - Google Patents

带有封装天线的封装架构及通信设备 Download PDF

Info

Publication number
CN110401008B
CN110401008B CN201810379363.9A CN201810379363A CN110401008B CN 110401008 B CN110401008 B CN 110401008B CN 201810379363 A CN201810379363 A CN 201810379363A CN 110401008 B CN110401008 B CN 110401008B
Authority
CN
China
Prior art keywords
conductive
conductor layer
radiator
feed
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810379363.9A
Other languages
English (en)
Other versions
CN110401008A (zh
Inventor
刘亮胜
常明
汤佳杰
林来存
曲恒
董海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810379363.9A priority Critical patent/CN110401008B/zh
Priority to EP19793478.9A priority patent/EP3780264A4/en
Priority to PCT/CN2019/078569 priority patent/WO2019205835A1/zh
Publication of CN110401008A publication Critical patent/CN110401008A/zh
Priority to US17/077,745 priority patent/US11398673B2/en
Application granted granted Critical
Publication of CN110401008B publication Critical patent/CN110401008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本申请提供一种带有封装天线的封装架构，封装架构包括基板和固接于基板下方的芯片，封装天线包括第一辐射体，基板包括芯板和第一导体层，第一导体层上设有第一辐射体和第一导电块，封装架构还包括馈电网络，芯片耦合馈电网络，馈电网络为封装天线提供馈电。上述封装架构的产品良率较高。本申请还提供一种通信设备。

Description

带有封装天线的封装架构及通信设备
技术领域
本申请涉及电子设备领域，尤其涉及一种带有封装天线的封装架构及通信设备。
背景技术
目前，随着第五代移动通信技术(the 5th Generation wireless telephonetechnology，5G)和VR(Virtual Reality，虚拟现实)等高速率通信时代的来临,毫米波通信逐步成为主流，毫米波天线的设计和应用需求也越来越旺盛。由于毫米波频段传输路径长短对信号幅度损耗影响非常大，传统的芯片(Integrated circuit，IC，又称集成电路)+印刷电路板(Printed Circuit Board，PCB)+天线(Antenna)的架构模式已经慢慢无法满足高性能需求，芯片+天线封装件的架构成为主流，这就是带有封装天线(Antenna in Package，AiP)的封装架构。
在带有封装天线的封装架构中，天线封装件中的部分导体层通常仅用于铺设封装天线，铺铜率低，导致在封装过程中容易出现气泡问题,产品良率不足10％，根本无法量产。
发明内容
本申请提供一种产品良率高的带有封装天线的封装架构及通信设备。
第一方面，本申请提供了一种带有封装天线的封装架构。封装天线可实现毫米波通信。带有封装天线的封装架构可应用于通信设备。带有封装天线的封装架构可固定于通信设备的电路板中。通信设备可以为各种具有无线通讯需求的设备，比如移动终端。
封装架构包括基板和固接于基板下方的芯片。封装天线包括第一辐射体。基板包括芯板和第一导体层。第一导体层上设有该第一辐射体和第一导电块。封装架构还包括馈电网络。芯片耦合馈电网络，馈电网络为封装天线提供馈电。第一导体层采用导体材料制成，本申请中以铜材料为例进行说明。第一导体层的导体材料铺设比例为铺铜率。第一导电块采用导电材料制成，本申请并不限定第一导电块内必须通电设置。
第一辐射体和第一导电块之间设有间隔，以使第一辐射体与第一导电块彼此绝缘。第一导电块用于增加第一导体层的导体材料铺设比例。换言之，第一导电块是一种不用于辐射的虚拟结构，通过在第一导体层上铺设第一导电块能够增加第一导体层的铺铜率，使得第一导体层的铺铜率较高，从而避免基板在制造时出现气泡问题，提高基板的产品良率，使基板具备量产能力，封装架构的产品良率较高。
一种实施方式中，第一导体层上设有一个或多个隔离单元。一个或多个隔离单元均包括第一导电块。第一辐射体的数量为至少两个。一个或多个隔离单元用于将至少两个第一辐射体彼此隔离。
在本实施方式中，通过一个或多个隔离单元使得至少两个第一辐射体彼此隔离，从而降低不同的第一辐射体之间的耦合，也即降低了不同的封装天线之间的近场串扰，使得封装架构的封装天线收发信号的质量更佳。
其中，隔离单元对至少两个第一辐射体的隔离方式可以为包围式，或者是中间阻隔式。例如，第一导体层设多个隔离单元。各隔离单元均包围一个第一辐射体。各隔离单元均包括分布在对应的第一辐射体四周的至少两个第一导电块。此时，各隔离单元对设于其中的第一辐射体实现包围式的隔离方式，既防止该第一辐射体的信号自该隔离单元辐射出去，也避免其他第一辐射体的信号辐射进隔离单元中。或者，第一辐射体的数量为两个，两个第一辐射体之间形成间隙，该间隙中设置一隔离单元。此时，该隔离单元放置在两个第一辐射体的耦合路经上，从而在两个第一辐射体的中间阻隔两个第一辐射体之间的信号辐射。
一种实施方式中，基板还包括第二导体层。封装天线还包括第二辐射体。第二导体层上设有第二辐射体和第二导电块。第二辐射体和第一辐射体在芯板上的投影至少部分重叠。第二导体层采用导体材料制成，本申请中以铜材料为例进行说明。第二导体层的导体材料铺设比例为铺铜率。第二导电块采用导电材料制成，本申请并不限定第二导电块内必须通电设置。
第二辐射体和第二导电块之间设有间隔，以使第二辐射体与第二导电块彼此绝缘。第二导电块用于增加第二导体层的导体材料铺设比例。换言之，第二导电块是一种不用于辐射的虚拟结构，通过在第二导体层上铺设第二导电块能够增加第二导体层的铺铜率，使得第二导体层的铺铜率较高，从而避免基板在制造时出现气泡问题，提高基板的产品良率，使基板具备量产能力，封装架构的产品良率较高。
其中，封装天线通过第二辐射体和第一辐射体共同收发信号，能够增强信号的辐射效果和带宽。同时，产品良率较高的封装架构在内部传输信号时，信号的特性阻抗匹配良好，信号传输质量高。
一种实施方式中，第二导体层上设有至少两个第二辐射体，第二导电块用于将至少两个第二辐射体彼此隔离。在本实施方式中，通过第二导电块使得至少两个第二辐射体彼此隔离，从而降低不同的第二辐射体之间的耦合，也即降低了不同的封装天线之间的近场串扰，使得封装架构的封装天线收发信号的质量更佳。
一种实施方式中，在第一导体层中，第一辐射体的数量为多个。多个第一辐射体阵列排布。在第二导体层中，第二辐射体的数量为多个。多个第二辐射体阵列排布。多个第二辐射体和多个第一辐射体一一对应，且彼此对应的第二辐射体和第一辐射体在芯板上的投影至少部分重叠。例如，多个第一辐射体形成4×4阵列。多个第二辐射体形成4×4阵列，多个第二辐射体所形成的阵列与多个第一辐射体所形成的阵列对应。此时，阵列天线包括呈阵列排布的多个封装天线，从而实现波束扫描，使得阵列天线能够更好地应用在毫米波高速通信***中。
其中，多个封装天线耦合至同一个芯片，芯片通过阵列的多个封装天线收发信号，使得信号的强度较大。
一种实施方式中，在第一导体层中，第一导电块的数量为多个。多个第一辐射体之间，多个第一导电块之间，以及相邻的第一辐射体和第一导电块之间，均有间隔。在第二导体层中，第二导电块的数量为多个。多个第二辐射体之间，多个第二导电块之间，以及相邻的第二辐射体和第二导电块之间，均设有间隔。此时，第一导电块可以将多个第一辐射体彼此间隔离。第二导电块可以将多个第二辐射体彼此间隔离。
一种实施方式中，第二导电块的数量为多个。多个第二导电块阵列排布。相邻的第二导电块之间连接有第一导电条。也即，通过第一导电条连接相邻的第二导电块。所有的第一导电条和第二导电块共同构成第一网格电壁。第一网格电壁具有多个网格空间。多个网格空间可呈阵列排布。第二辐射体的数量为多个。不同的第二辐射体分布在不同的网格空间中。换言之，围绕同一个第二辐射体设置的四个第二导电块，及连接在这些第二导电块之间的四条第一导电条共同围设出一个网格空间。
在本实施方式中，多个第一导电条的设置使得第二导体层的铺铜率进一步提升，从而提高基板的产品良率。由于多个第二辐射体一一对应地位于第一网格电壁的网格空间中，各第二辐射体均被第一网格电壁所环绕，因此第一网格电壁能够降低不同的第二辐射体之间的耦合，也即能够降低不同的封装天线之间的近场串扰，提升不同的封装天线之间的隔离度。同时，呈环绕式电壁结构的第一网格电壁的各网格空间形成了辐射窗，有助提升封装天线的天线增益。
其中，多个第二导电块所排布的阵列具有阵列行方向和阵列列方向，两者彼此垂直。第一导电条呈直线时，第一导电条延伸方向为阵列行方向或阵列列方向。第一导电条也可以呈曲线。
一种实施方式中，第一导电条设置有缝隙。缝隙连通相邻的网格空间。换言之，缝隙连通位于第一导电条两侧的两个网格空间。缝隙使得第一网格电壁中的所有网格空间相互导通，从而能够保证在基板的压合制造过程中，基板中的胶的流动性和气体的流动性，进一步降低出现层压气泡的几率，使得基板的产品良率较高。
一种实施方式中，第一导体层与第二导体层间隔设置。此时，第一导体层与第二导体层之间的间距较大，能够满足封装天线的带宽需求。
一种实施方式中，基板还包括至少一层第三导体层。至少一层第三导体层位于第一导体层与第二导体层之间。各第三导体层均包括第三导电块。第三导电块与第二辐射体在芯板上的投影错开。第三导体层通过铺设第三导电块获得较高的铺铜率，从而避免基板在制造时出现气泡问题，提高基板和封装架构的产品良率较高。
一种实施方式中，第三导电块的数量为多个。多个第三导电块阵列排布。相邻的第三导电块之间连接有第二导电条。也即，通过第二导电条连接相邻的第三导电块。第二导电条的延伸方向为阵列行方向或阵列列方向。所有的第二导电条和第三导电块共同构成第二网格电壁。换言之，各第三导体层均包括第二网格电壁。
其中，第二网格电壁与第一网格电壁在芯板上的投影至少部分重叠。具体的，多个第三导电块与多个第二导电块在芯板上的投影至少部分重叠。多个第二导电条与多个第一导电条在芯板上的投影至少部分重叠。第二网格电壁具有多个网格空间。多个网格空间呈阵列排布。不同的第二辐射体第三导体层上的投影落入不同的网格空间中。
在本实施方式中，各第三导体层均包括第二网格电壁，且第二网格电壁与第一网格电壁在芯板上的投影至少部分重叠，各第三导体层在正对第一辐射体和第二辐射体的区域处均未铺设铜材料，因此第二网格电壁的设置既不会影响到第一辐射体与第二辐射体的耦合，同时还能增加各第三导体层的铺铜率，从而提高基板的产品良率，并且还能够降低不同的封装天线之间的耦合，提升封装架构中封装天线的阵列性能。
一种实施方式中，基板还包括多个第一导电柱。多个第一导电柱连接在相邻的两个第二网格电壁之间、及第一网格电壁与相邻的第二网格电壁之间。多个第一导电柱成型在相邻的两个第二网格电壁之间的介质层中、及第一网格电壁与相邻的第二网格电壁之间的介质层中。可通过在对应的介质层上设盲孔、并在盲孔中填充导电材料(如铜)形成第一导电柱。
在本实施方式中，通过多个第一导电柱连接相邻的两个第二网格电壁、及相邻的第二网格电壁和第一网格电壁，使得第二网格电壁、第一导电柱及第一网格电壁共同构成立体式电壁。该立体式电壁贯穿至少一层第三导体层、第二导体层位于相邻第三导体层之间的介质层、及位于相邻第三导体层与第二导体层之间的介质层，因此能够呈现立体式的隔离效果，从而有效地降低基板内不同的封装天线之间的近场耦合，降低不同的封装天线之间的串扰，提升封装天线的阵列性能。立体式电壁还能够形成立体的辐射窗，有助于封装天线的提升天线增益。
其中，各第二导电块均连接有至少两排第一导电柱。至少两排第一导电柱中的其中两排第一导电柱的排列方向相交。例如，各第二导电块均连接有四排第一导电柱。其中两排第一导电柱沿阵列行方向排列，另外两排第一导电柱沿阵列列方向排列，沿阵列行方向排列的两排第一导电柱与沿阵列列方向排列的两排第一导电柱相交。
在本实施方式中，由于至少两排第一导电柱中的其中两排第一导电柱的排列方向相交，每排第一导电柱能够形成一堵隔离墙，因此相邻的第一网格电壁与第二网格电壁之间形成相交的两堵隔离墙，从而在不同的方位上实现隔离，使得立体式电壁能够实现多方位隔离，隔离效果更佳，封装天线的阵列性能更优。
其中，在连接至同一个第二导电块的至少两排第一导电柱中，有两排第一导电柱的排列方向彼此垂直(例如其中一排第一导电柱沿阵列行方向排列，另一排第一导电柱沿阵列列方向排列)，从而形成相互垂直的两堵隔离墙。由于多个第二导电块阵列排布，因此多个第二导电块的所连接的隔离墙能够共同形成近似网格状的隔离环境，从而能够更好地配合第一网格电壁和第二网格电壁实现隔离，使得立体式电壁隔离效果更佳。
其中，各第一导电条均连接有至少两排第一导电柱。各排第一导电柱均沿对应的第一导电条的延伸方向排布。至少两排第一导电柱构成至少两堵层叠的隔离墙，使得立体式电壁的隔离壁厚度较大，信号更能穿透立体式电壁的隔离壁，立体式电壁的隔离效果更佳，封装天线的阵列性能更优。
一种实施方式中，第一导体层中的第一导电块阵列。此时，阵列的第一导电块与阵列的第三导电块一一对应。基板还包括多个第二导电柱。多个第二导电柱连接在第一导电块与相邻的第二网格电壁之间。该层第二网格电壁临近第一导电块设置。多个第二导电柱连接第二网格电壁的多个第三导电块。多个第二导电柱成型在相邻的第一导电块与第二网格电壁之间的介质层中。可通过在该介质层上设盲孔、并在盲孔中填充导电材料(如铜)形成第二导电柱。
在本实施方式中，多个第一导电块、多个第二导电柱、第二网格电壁、第一导电柱及第一网格电壁共同构成立体式电壁。该立体式电壁自第一辐射体所在导体层延伸至第二辐射体所在导体层，能够有效降低基板内不同的封装天线之间的近场耦合，降低不同的封装天线之间的串扰，提升封装架构中封装天线的阵列性能。立体式电壁所形成的辐射窗有助于提升天线增益。
其中，各第一导电块均连接有至少两排第二导电柱。至少两排第二导电柱中的其中两排第二导电柱的排列方向相交。例如，第一导电块阵列排布，该阵列具有阵列行方向和阵列列方向。各第一导电块均连接有四排第二导电柱。其中两排第二导电柱沿阵列行方向排列，另外两排第二导电柱沿阵列列方向排列，沿阵列行方向排列的两排第二导电柱与沿阵列列方向排列的两排第二导电柱相交。
在本实施方式中，由于至少两排第二导电柱中的其中两排第二导电柱的排列方向，每排第二导电柱能够形成一堵隔离墙，因此第一导电块与相邻的第二网格电壁之间形成相交的两堵隔离墙，从而在不同的方位上实现隔离，使得立体式电壁能够实现多方位隔离，隔离效果更佳，封装天线的阵列性能更优。
其中，在连接至同一个第一导电块的至少两排第二导电柱中，有两排第二导电柱的排列方向彼此垂直(例如其中一排第二导电柱沿阵列行方向排列，另一排第二导电柱沿阵列列方向排列)，从而形成相互垂直的两堵隔离墙。由于多个第一导电块阵列排布，因此多个第一导电块的所连接的隔离墙能够共同形成近似网格状的隔离环境，从而能够更好地配合第二网格电壁实现隔离，使得立体式电壁隔离效果更佳。
一种实施方式中，相邻的两个第一导电块之间连接有连接条。换言之，相邻的两个第一导电块通过连接条连接。所有的连接条和第一导电块共同排布成网格状。此时，第一导体层中的每一个网格构成一个隔离单元。
在本实施方式中，第一导体层中的多个连接条和多个第一导电块共同形成网格状的电壁，不仅能够改善第一导体层的铺铜率，也降低了不同的第一辐射体之间的耦合度，使得封装架构的性能较佳。
其中，各连接条均连接有至少两排第二导电柱。各排第二导电柱均沿对应的连接条的延伸方向排布。各连接条连接构成立体式电壁的一部分，至少两排第二导电柱构成至少两堵层叠的隔离墙，使得立体式电壁的隔离壁厚度较大，信号更能穿透立体式电壁的隔离壁，立体式电壁的隔离效果更佳，封装天线的阵列性能更优。
一种实施方式中，基板包括多层导体层。芯板和多层导体层层叠设置。多层导体层采用导体材料制成，本申请中以铜材料为例进行说明。多层导体层分布在芯板的两侧。多层导体层包括第一导体层和第二导体层。第一导体层位于芯板远离芯片一侧。第二导体层处于第一导体层与芯板之间。其中，多层导体层还可包括第三导体层。
其中，多层导体层包括上部分和下部分，上部分导体层分布在芯板远离芯片的一侧，下部分导体层分布在芯板靠近芯片的一侧。其中，上部分导体层与下部分导体层可相对芯板对称设置，以降低基板在制程中发生弯翘的几率。上部分导体层的层数为五层，下部分导体层的层数为五层，两者相对芯板对称。
其中，基板还包括保护层。本申请以上部分导体层包括五层、下部分导体层包括五层为例进行说明，保护层分别设置在第一层导体层远离芯片的表面上、和第十层导体层靠近芯片的表面上。保护层为绝缘层。基板靠近芯片的一侧的第一导体层上也设置有保护层。
一种实施方式中，多层导体层还包括至少一层第四导体层。至少一层第四导体层位于芯板与芯片之间。各第四导体层均包括导线或导体块中的至少一者。导线可以为电源线、接地线及信号线中的一者或多者。导体块可以为接地块和电源块中的一者或多者。例如，各第四导体层均铺设有接地块。
在本实施方式中，第四导体层的层数与第一导体层、第二导体层及第三导体层的总层数相同。在本申请中，第一导体层的铺铜率较高，与第一导体层对称的第四导体层的铺铜率与第一导体层的铺铜率相近；第二导体层的铺铜率较高，与第二导体层对称的第四导体层的铺铜率与第二导体层的铺铜率相近；第三导体层的铺铜率较高，与第三导体层对称的第四导体层的铺铜率与第三导体层的铺铜率相近。故而，基板的相对芯板堆成的导体层之间的铺铜率差值较小，基板的共面性较佳，能够有效降低基板发生翘曲问题的风险，使得基板的产品良率较高。
其中，位于相邻层的两个接地块之间设有接地导电柱。芯板上设有接地导电柱。立体式电壁经接地导电柱、接地导电柱、接地块及焊球实现接地。接地导电柱用于提供封装架构的整体信号回流和散热。
一种实施方式中，第一导电块采用金属材料。金属材料能够起到导电作用，从而使得第一导电块能够实现。第二导电块也可采用金属材料。第三导电块也可采用金属材料。其他实施方式中，第一导电块、第二导电块及第三导电块也可采用其他导体材料。
一种实施方式中,基板还包括位于第一辐射体和第二辐射体之间的介质层，该介质层采用低介电常数材料。封装天线中第一辐射体和第二辐射体的堆叠结构，及置于第一辐射体与第二辐射体之间的采用低介电常数材料的介质层，有助于封装天线实现高带宽、高增益性能。
其中，基板还包括分布在其他位置的介质层。介质层填充在相邻的导体层之间，用以实现绝缘。芯板与最靠近芯片的导体层之间未设置介质层。上部分导体层与下部分导体层相对芯板对称设置时，多层介质层对称地设置在芯板的两侧。多层介质层采用绝缘材料。
一种实施方式中，馈电网络为探针馈电、缝隙馈电或双探针馈电。其中，馈电网络采用探针馈电或双探针馈电时，馈电网络直接电连接封装天线。馈电网络采用缝隙馈电时，馈电网络通过耦合方式电连接封装天线。
一种实施方式中，馈电网络包括电连接芯片的第一馈线和第二馈线。同一个第二辐射体上包括第一馈入点和第二馈入点，第一馈入点用于连接第一馈线，第二馈入点用于连接第二馈线，第一馈入点与第二馈入点间隔设置。本实施方式中的馈电网络采用双探针馈电方式。
第一馈线包括形成在导体层中的走线、形成在介质层中的贯孔及形成在芯板中的贯孔。第二馈线包括形成在导体层中的走线、形成在介质层中的贯孔及形成在芯板中的贯孔。第一馈线与第二馈线间隔设置。第一馈线与第二馈线中间设置隔离壁，隔离壁用以降低第一馈线与第二馈线的耦合度，使得封装架构的封装天线的收发信号质量高。隔离壁包括形成在导体层中的走线和形成在介质层中的贯孔。
在本实施方式中，由于同一第二辐射体上包括有第一馈入点和第二馈入点，也即单个封装天线设置有两个极化馈电口，其中任何一个馈电口都可以作为水平或者垂直极化馈电口，二者组成双极化馈电。其中，通过同时在两个馈电口做幅度相位条件可以实现封装天线的圆极化或者椭圆极化。
在其他实施方式中，同一个第二辐射体上也可设置一个馈入点，基板中包括连接该馈入点的馈线，使得封装架构的封装天线实现单极化馈电。
其中,芯片为射频元件，芯片通过封装天线收发射频信号。芯片以硅片为基材，硅片上设有集成电路。芯片用于提供有源激励，包括幅度相位调节功能，芯片通过馈电网络为封装天线提供馈电。芯片包括多个引脚，多个引脚可以为设置在硅片表面的焊盘。多个引脚包括接地引脚、供电引脚、输出/输出引脚、信号控制引脚等。芯片通过引脚与基板电连接。基板朝向芯片的一侧设置有多个焊球。多个焊球用于将封装架构固定至电路板中，以实现封装架构与电路板的结构连接和电连接。
第二方面，本申请还提供了一种通信设备，通信设备包括电路板及上述带有封装天线的封装架构。封装架构设置在电路板上。通信设备可以为手机、平板电脑、路由器等产品。例如，通信设备可以为手机。电路板和封装架构设置在通信设备的壳体的内部。封装天线用于收发射频信号，射频信号包括但不限于无线局域网信号、蓝牙信号、全球导航卫星***信号、2G信号、3G信号、4G信号或5G信号。
附图说明
为了更清楚地说明本申请实施方式或背景技术中的技术方案，下面将对本申请实施方式或背景技术中所需要使用的附图进行说明。
图1是本申请实施方式提供的一种通信设备的结构示意图；
图2是图1所示电子设备中封装架构在一种实施方式中的结构示意图；
图3是图1所示电子设备中封装架构在另一实施方式中的结构示意图；
图4是图3所示封装架构中第一导体层与第二导电柱的俯视图；
图5是图1所示电子设备中封装架构在再一实施方式中的结构示意图；
图6是图3所示封装架构中第二导体层与第一导电柱的俯视图；
图7是图3所示封装架构中第三导体层与第一导电柱的俯视图；
图8是图3所示封装架构中第一导体层与第二导电柱在另一实施方式中的俯视图；
图9是图1所示电子设备中封装架构在再一实施方式中的结构示意图；
图10是图1所示电子设备中封装架构在再一实施方式中的结构示意图；
图11是图10所示封装天线的第二辐射体的俯视图。
具体实施方式
下面结合本申请实施方式中的附图对本申请实施方式进行描述。
请参阅图1，本申请实施方式提供一种带有封装天线10的封装架构100。封装架构100可实现毫米波通信。封装架构100可应用于通信设备200。封装架构100可固定于通信设备200的电路板300中。通信设备200可以为各种具有无线通讯需求的设备，比如图1中所示的移动终端。
请一并参阅图2，封装架构100包括基板1和固接于基板1下方的芯片2。封装天线10包括第一辐射体111。基板1包括芯板1a和第一导体层11。第一导体层11上设有第一辐射体111和第一导电块112。封装架构100还包括馈电网络17。芯片2耦合馈电网络17，馈电网络17为封装天线10提供馈电。第一导体层11采用导体材料制成，本申请中以铜材料为例进行说明。第一导体层11的导体材料铺设比例为铺铜率。第一导电块112采用导电材料制成，本申请并不限定第一导电块112内必须通电设置。
第一辐射体111和第一导电块112之间设有间隔，以使第一辐射体111与第一导电块112彼此绝缘。第一导电块112用于增加第一导体层11的导体材料铺设比例。换言之，第一导电块112是一种不用于辐射的虚拟结构(dummy shape)，通过在第一导体层11上铺设第一导电块112能够增加第一导体层11的铺铜率，使得第一导体层11的铺铜率较高，能够避免基板1在制造时出现气泡问题，提高基板1的产品良率，使基板1具备量产能力，封装架构100的产品良率较高。
一种实施方式中，请一并参阅图3至图5，第一导体层11上设有一个或多个隔离单元20。一个或多个隔离单元20均包括第一导电块112。第一辐射体111的数量为至少两个。一个或多个隔离单元20用于将至少两个第一辐射体111彼此隔离。
在本实施方式中，通过一个或多个隔离单元20使得至少两个第一辐射体111彼此隔离，从而降低不同的第一辐射体111之间的耦合，也即降低了不同的封装天线10之间的近场串扰，使得封装结构100收发信号的质量更佳。
其中，隔离单元20对至少两个第一辐射体111的隔离方式可以为包围式，或者是中间阻隔式。
例如，请一并参阅图3和图4，第一导体层11设多个隔离单元20。各隔离单元20均包围一个第一辐射体111。各隔离单元20包括均分布在对应的第一辐射体111四周的至少两个第一导电块112。例如，各隔离单元20均包括四个分布在第一辐射体111四周的第一导电块112。换言之，多个第一辐射体111分别排布在不同的隔离单元20中。每一个第一辐射体111的四周的四个第一导电块112共同构成该第一辐射体111的隔离单元20(图4中示意出其中一个)。相邻的隔离单元20共用两者之间的两个第一导电块112。此时，各隔离单元20对设于其中的第一辐射体111实现包围式的隔离方式，既防止该第一辐射体111的信号自该隔离单元20辐射出去，也避免其他第一辐射体111的信号辐射进该隔离单元20中。
可以理解的是，在其他实施方式中，隔离单元20中的第一导电块112的排布方式可以不同于图4所示结构。隔离单元20中的第一导电块112可包围第一辐射体111设置，例如：各隔离单元20包括两个第一导电块112，第一辐射体111夹设在两个第一导电块112之间。或者，各隔离单元20包括三个第一导电块112，相邻的第一导电块112之间的连线构成三角形。或者，各隔离单元20中的第一导电块112的数量大于四个，相邻第一导电块112的连线构成各种多边形，如五边形、六边形等。或者，各隔离单元20中的第一导电块112的数量大于等于三个，所有第一导电块112排布成环绕第一辐射体111的圆形或椭圆形。其中，第一导电块112可为多边形块(如方块、三角块)、圆形块、椭圆形块、扇形块等。本申请不对第一导电块112的具体形状和具体排布方式做严格限定。
或者，请参阅图5，第一辐射体111的数量为两个。两个第一辐射体111之间形成间隙，该间隙中设置一隔离单元20。此时，该隔离单元20放置在两个第一辐射体111的耦合路经上，从而在两个第一辐射体111的中间阻隔两个第一辐射体111之间的信号辐射。
请参阅图5，图5所示的天线架构100示意出单个封装天线10包括单个辐射体(即第一辐射体111)的实施方式。请参阅图2和图3，图2和图3所示的天线架构100示意出单个封装天线10包括两个辐射体(111/121)的实施方式，本申请以单个封装天线10包括两个辐射体为例进行说明。可以理解的是，在其他实施方式中，天线架构100中的单个封装天线也可包括三个或三个以上的辐射体。
一种实施方式中，请一并参阅图3和图6，基板1还包括第二导体层12。封装天线10还包括第二辐射体121。第二导体层12上设有第二辐射体121和第二导电块122。第二辐射体121和第一辐射体111在芯板1a上的投影至少部分重叠。第二导体层12采用导体材料制成，本申请中以铜材料为例进行说明。第二导体层12的导体材料铺设比例为铺铜率。第二导电块122采用导电材料制成，本申请并不限定第二导电块122内必须通电设置。
第二辐射体121和第二导电块122之间设有间隔，以使第二辐射体121与第二导电块122彼此绝缘。第二导电块122用于增加第二导体层12的导体材料铺设比例。换言之，第二导电块122是一种不用于辐射的虚拟结构，通过在第二导体层12上铺设第二导电块122能够增加第二导体层12的铺铜率，使得第二导体层12的铺铜率较高，从而避免基板1在制造时出现气泡问题，提高基板1的产品良率，使基板1具备量产能力，封装架构100的产品良率较高。
其中，封装天线10通过第二辐射体121与第一辐射体111共同收发信号，能够增强信号的辐射效果和带宽。实验证明，封装架构100的封装天线10能够在57GHz(吉赫)至66GHz的频带中实现高增益及大宽带的特性。同时，产品良率较高的封装架构100在内部传输信号时，信号的特性阻抗匹配良好，信号传输质量高。
在本申请中，“至少部分重叠”可以是部分重叠，也可以是完全重叠。例如，第二辐射体121和第一辐射体111在芯板1a上的投影至少部分重叠时，第二辐射体121和第一辐射体111的排布方式包括但不限于以下实施方式：一种实施方式中，如图3所示，第一辐射体111和第二辐射体121为形状相同、大小相同的贴片，第一辐射体111和第二辐射体121正对设置，二者在芯板1a上的投影完全重叠；另一实施方式中，第一辐射体111和第二辐射体121为形状相同、大小不同的贴片，第一辐射体111和第二辐射体121正对设置，二者在芯板1a上的投影部分重叠且几何中心重叠；另一实施方式中，第一辐射体111和第二辐射体121为形状不同的贴片，第一辐射体111和第二辐射体121正对设置，二者在芯板1a上的投影部分重叠且几何中心重叠。
其中，第一辐射体111和第二辐射体121可以有多种形状。本申请以第一辐射体111为正方形、第二辐射体121为正方形为例进行说明。第一辐射体111的边长依据封装天线10的天线工作中心频率的半波长进行设置。例如，第一辐射体111的边长略小于封装天线10的天线工作中心频率的半波长。
一种实施方式中，请一并参阅图3和图6，第二导体层12上设有至少两个第二辐射体121。第二导电块122用于将至少两个第二辐射体121彼此隔离。在本实施方式中，通过第二导电块122使得至少两个第二辐射体121彼此隔离，从而降低不同的第二辐射体122之间的耦合，也即降低了不同的封装天线10之间的近场串扰，使得封装架构100的封装天线10收发信号的质量更佳。
一种实施方式中，请一并参阅图3、图4以及图6，在第一导体层11中，第一辐射体111的数量为多个。多个第一辐射体111阵列排布。在第二导体层12中，第二辐射体121的数量为多个。多个第二辐射体121阵列排布。多个第二辐射体121和多个第一辐射体111一一对应，且彼此对应的第二辐射体121和第一辐射体111在芯板1a上的投影至少部分重叠。例如，如图4所示，多个第一辐射体111形成4×4阵列。如图6所示，多个第二辐射体121形成4×4阵列，多个第二辐射体121所形成的阵列与多个第一辐射体111所形成的阵列对应。此时，阵列天线包括呈阵列排布的多个封装天线10，从而实现波束扫描，使得阵列天线能够更好地应用在毫米波高速通信***中。
其中，如图3所示，多个封装天线10耦合至同一个芯片2，芯片2经多个封装天线10收发相同的信号，使得封装架构100中封装天线10的收发信号的强度较大。
一种实施方式中，请一并参阅图3、图4以及图6，在第一导体层11中，第一导电块112的数量为多个。多个第一辐射体111之间，多个第一导电块112之间，以及相邻的第一辐射体111和第一导电块112之间，均有间隔。在第二导体层12中，第二导电块122的数量为多个。多个第二辐射体121之间，多个第二导电块122之间，以及相邻的第二辐射体121和第二导电块122之间，均设有间隔。
一种实施方式中，请一并参阅图6，在第二导体层12中，第二导电块122的数量为多个。多个第二导电块122阵列排布。相邻的第二导电块122之间连接有第一导电条123。也即，通过第一导电条123连接相邻的第二导电块122。所有的第一导电条123和第二导电块122共同构成第一网格电壁120。第一网格电壁120具有多个网格空间124。多个网格空间124可呈阵列排布。第二辐射体121的数量为多个。不同的第二辐射体121分布在不同的网格空间124中。换言之，围绕同一个第二辐射体121设置的四个第二导电块122，及连接在这些第二导电块122之间的四条第一导电条123共同围设出一个网格空间124。
在本实施方式中，多个第一导电条123的设置使得第二导体层12的铺铜率进一步提升，从而提高基板1的产品良率。由于多个第二辐射体121一一对应地位于第一网格电壁120的网格空间124中，各第二辐射体121均被第一网格电壁120所环绕，因此第一网格电壁120能够降低不同的第二辐射体121之间的耦合，也即能够降低不同的封装天线10之间的近场串扰，提升不同的封装天线10之间的隔离度。同时，呈环绕式电壁结构的第一网格电壁120的各网格空间124形成了辐射窗，有助提升封装天线10的天线增益。
其中，如图6所示，多个第二导电块122所排布的阵列具有阵列行方向X和阵列列方向Y，两者彼此垂直。第一导电条123呈直线时，第一导电条123延伸方向为阵列行方向X或阵列列方向Y。第一导电条123也可以呈曲线。本申请不对第一导电条123的形状作严格限定。
一种实施方式中，请一并参阅图6，第一导电条123设置有缝隙125。缝隙125连通相邻的网格空间124。换言之，缝隙125连通位于第一导电条123两侧的两个网格空间124。缝隙125使得第一网格电壁120中的所有网格空间124相互导通，从而能够保证在基板1的压合制造过程中，基板1中的胶的流动性和气体的流动性，进一步降低出现层压气泡的几率，使得基板1的产品良率较高。
其中，各第一导电条123上可设置单一缝隙125，也可设置多条缝隙125。缝隙125的数量以满足基板1压合过程中的胶的流动性需求为准。
一种实施方式中，请一并参阅图3和图7，第一导体层11与第二导体层12间隔设置。基板1还包括至少一层第三导体层13。至少一层第三导体层13位于第一导体层11与第二导体层12之间。各第三导体层13均包括第三导电块131。第三导电块131与第二辐射体121在芯板1上的投影错开。第三导体层13通过铺设第三导电块131获得较高的铺铜率，从而避免基板1在制造时出现气泡问题，提高基板1和封装架构100的产品良率较高。
一种实施方式中，请一并参阅图3和图7，第三导电块131的数量为多个。多个第三导电块131阵列排布。相邻的第三导电块131之间连接有第二导电条132。也即，通过第二导电条132连接相邻的第三导电块131。第二导电条132的延伸方向为阵列行方向X或阵列列方向Y。所有的第二导电条132和第三导电块131共同构成第二网格电壁130。换言之，各第三导体层13均包括第二网格电壁130。
其中，请一并参阅图3、图6以及图7，第二网格电壁130与第一网格电壁120在芯板1a上的投影至少部分重叠。具体的，多个第三导电块131与多个第二导电块122在芯板1a上的投影至少部分重叠。多个第二导电条132与多个第一导电条123在芯板1a上的投影至少部分重叠。第二网格电壁130具有多个网格空间133。多个网格空间133呈阵列排布。不同的第二辐射体121第三导体层13上的投影落入不同的网格空间133中。
在本实施方式中，各第三导体层13均包括第二网格电壁130，且第二网格电壁130与第一网格电壁120在芯板1a上的投影至少部分重叠，各第三导体层13在正对第一辐射体111和第二辐射体121的区域处均未铺设铜材料，因此第二网格电壁130的设置既不会影响到第一辐射体111与第二辐射体121的耦合，同时还能增加各第三导体层13的铺铜率，从而提高基板1的产品良率，并且还能够降低不同的封装天线10之间的耦合，提升封装架构100中封装天线10的阵列性能。
在一些实施例中，第二网格电壁130与第一网格电壁120形状相同，第二网格电壁130与第一网格电壁120在芯板1a上的投影完全重叠，以简化基板1的制作工序，降低基板1的成本。
一种实施方式中，请一并参阅图3、图6以及图7，基板1还包括多个第一导电柱15。多个第一导电柱15连接在相邻的两个第二网格电壁130之间、及第一网格电壁120与相邻的第二网格电壁130之间。多个第一导电柱15成型在相邻的两个第二网格电壁130之间的介质层1c中、及第一网格电壁120与相邻的第二网格电壁130之间的介质层1c中。可通过在对应的介质层1c上设盲孔、并在盲孔中填充导电材料(如铜)形成第一导电柱15。
在本实施方式中，通过多个第一导电柱15连接相邻的两个第二网格电壁130、及相邻的第二网格电壁130和第一网格电壁120，使得第二网格电壁130、第一导电柱15及第一网格电壁120共同构成立体式电壁。该立体式电壁贯穿至少一层第三导体层13、第二导体层12位于相邻第三导体层13之间的介质层1c、及位于相邻第三导体层13与第二导体层12之间的介质层，因此能够呈现立体式的隔离效果，从而有效地降低基板1内不同的封装天线10之间的近场耦合，降低不同的封装天线10之间的串扰，提升封装架构100中封装天线10的阵列性能。立体式电壁还能够形成立体的辐射窗，有助于提升天线增益。
其中，各第二导电块122均连接有至少两排第一导电柱15。至少两排第一导电柱15中的其中两排第一导电柱15的排列方向彼此垂直相交。例如，如图6和图7所示，各第二导电块122均连接有四排第一导电柱15。其中两排第一导电柱15沿阵列行方向X排列，另外两排第一导电柱15沿阵列列方向Y排列，沿阵列行方向X排列的两排第一导电柱15与沿阵列列方向Y排列的两排第一导电柱15相交。
在本实施方式中，由于至少两排第一导电柱15中的其中两排第一导电柱15的排列方向相交，每排第一导电柱15能够形成一堵隔离墙，因此相邻的第一网格电壁120与第二网格电壁130之间形成相交的两堵隔离墙，从而在不同的方位上实现隔离，使得立体式电壁能够实现多方位隔离，隔离效果更佳，封装架构100中封装天线10的阵列性能更优。
在一些实施例中，如图6和图7所示，在连接至同一个第二导电块122的至少两排第一导电柱15中，有两排第一导电柱15的排列方向彼此垂直(例如其中一排第一导电柱15沿阵列行方向X排列，另一排第一导电柱15沿阵列列方向Y排列)，从而形成相互垂直的两堵隔离墙。由于多个第二导电块122阵列排布，因此多个第二导电块122的所连接的隔离墙能够共同形成近似网格状的隔离环境，从而能够更好地配合第一网格电壁120和第二网格电壁130实现隔离，使得立体式电壁隔离效果更佳。
其中，如图6和图7所示，各第一导电条123均连接有至少两排第一导电柱15。各排第一导电柱15均沿对应的第一导电条123的延伸方向排布。至少两排第一导电柱15构成至少两堵层叠的隔离墙，使得立体式电壁的隔离壁厚度较大，信号更能穿透立体式电壁的隔离壁，立体式电壁的隔离效果更佳，封装架构100中封装天线10的阵列性能更优。
其中，连接第一导电条123的第一导电柱15和连接位于该第一导电条123两侧的第二导电块122的第一导电柱15在某一方向(例如阵列行方向X或阵列列方向Y)上连续排列，使得第一导电柱15所形成的隔离墙在其排列方向上连续，以提高立体式电壁的隔离效果。
可以理解的是，各第一导电条123所连接的第一导电柱15的排数也可以为一排。可通过增加第一导电柱15的直径来增加立体式电壁的隔离壁厚度。本申请不对各第一导电条123所连接的第一导电柱15的排数及第一导电柱15的直径作严格限定。
其中，连接在相邻的两个第二网格电壁130之间的第一导电柱15参考连接在第一网格电壁120与相邻的第二网格电壁130之间的第一导体柱15进行设置。例如，位于不同介质层1c的第一导电柱15按相同的方式进行排列，它们在芯板1a上的投影至少部分重叠。
可以理解的是，在其他实施方式中，第一导电柱15的连接关系也可不同于上述实施例，第一导电柱15连接第一网格电壁120和至少一个第二网格电壁130中的至少两者即可。
一种实施方式中，第一导电块112可以悬空设置(不与其他结构电连接)，也可以与其他结构电连接。请一并参阅图3和图4，本申请以第一导电块112与第二网格电壁130电连接为例进行说明。
基板1还包括多个第二导电柱14。多个第二导电柱14连接在第一导电块112与相邻的第二网格电壁130之间。该层第二网格电壁130临近第一导电块112设置。多个第二导电柱连接第二网格电壁130的多个第三导电块131(如图7所示)。多个第二导电柱14成型在相邻的第一导电块112与第二网格电壁130之间的介质层1c中。可通过在该介质层1c上设盲孔、并在盲孔中填充导电材料(如铜)形成第二导电柱14。
在本实施方式中，多个第一导电块112、多个第二导电柱14、第二网格电壁130、第一导电柱15及第一网格电壁120共同构成立体式电壁。该立体式电壁自第一辐射体111所在导体层延伸至第二辐射体121所在导体层，能够有效降低基板1内不同的封装天线10之间的近场耦合，降低不同的封装天线10之间的串扰，提升封装架构100中封装天线10的阵列性能。立体式电壁所形成的辐射窗有助于提升天线增益。
其中，各第一导电块112均连接有至少两排第二导电柱14。至少两排第二导电柱14中的其中两排第二导电柱14的排列方向相交。如图4所示，第一导电块112阵列排布，该阵列具有阵列行方向X和阵列列方向Y。各第一导电块112均连接有四排第二导电柱14。其中两排第二导电柱14沿阵列行方向X排列，另外两排第二导电柱14沿阵列列方向Y排列，沿阵列行方向X排列的两排第二导电柱14与沿阵列列方向Y排列的两排第二导电柱14相交。
在本实施方式中，由于至少两排第二导电柱14中的其中两排第二导电柱14的排列方向，每排第二导电柱14能够形成一堵隔离墙，因此第一导电块112与相邻的第二网格电壁130之间形成相交的两堵隔离墙，从而在不同的方位上实现隔离，使得立体式电壁能够实现多方位隔离，隔离效果更佳，封装架构100中封装天线10的阵列性能更优。
在一些实施例中，如图4所示，在连接至同一个第一导电块112的至少两排第二导电柱14中，有两排第二导电柱14的排列方向彼此垂直(例如其中一排第二导电柱14沿阵列行方向X排列，另一排第二导电柱14沿阵列列方向Y排列)，从而形成相互垂直的两堵隔离墙。由于多个第一导电块112阵列排布，因此多个第一导电块112的所连接的隔离墙能够共同形成近似网格状的隔离环境，从而能够更好地配合第二网格电壁130实现隔离，使得立体式电壁隔离效果更佳。
一种实施方式中，请一并参阅图8，相邻的两个第一导电块112之间连接有连接条113。换言之，相邻的两个第一导电块112通过连接条113连接。所有的连接条113和第一导电块112共同排布成网格状。此时，第一导体层11中的每一个网格构成一个隔离单元20。
在本实施方式中，第一导体层11中的多个连接条113和多个第一导电块112共同形成网格状的电壁，不仅能够改善第一导体层11的铺铜率，也降低了不同的第一辐射体111之间的耦合度，使得封装架构100的性能较佳。
其中，各连接条113均连接有至少两排第二导电柱14。各排第二导电柱14均沿对应的连接条113的延伸方向排布。各连接条113连接构成立体式电壁的一部分，至少两排第二导电柱14构成至少两堵层叠的隔离墙，使得立体式电壁的隔离壁厚度较大，信号更能穿透立体式电壁的隔离壁，立体式电壁的隔离效果更佳，封装架构100的封装天线10的阵列性能更优。
可以理解的是，各连接条113所连接的第二导电柱14的排数也可以为一排。可通过增加第二导电柱14的直径来增加立体式电壁的隔离壁厚度。本申请不对各连接条113所连接的第二导电柱14的排数及第二导电柱14的直径作严格限定。
其中，第二导电柱14参考上述实施例中的第一导体柱15进行设置。例如，两者在芯板1a上的投影至少部分重叠。
一种实施方式中，请一并参阅图2和图3，基板1包括多层导体层1b。芯板1a和多层导体层1b层叠设置。多层导体层1b采用导体材料制成，本申请中以铜材料为例进行说明。导体层1b的导体材料铺设比例为铺铜率。本申请并不对导体材料为何种材料进行严格限定。
多层导体层1b分布在芯板1a的两侧。其中，多层导体层1b包括上部分和下部分，上部分导体层1b分布在芯板1a远离芯片2的一侧，下部分导体层1b分布在芯板1a靠近芯片2的一侧。其中，上部分导体层1b与下部分导体层1b可相对芯板1a对称设置，以降低基板1在制程中发生弯翘的几率。如图2和图3中所示，上部分导体层1b的层数为五层，下部分导体层1b的层数为五层，两者相对芯板1a对称。当然，在其他实施方式中，上部分导体层1b和下部分导体层1b也可不相对芯板1a对称设置，例如，上部分导体层1b的层数与下部分导体层1b的层数不同。
多层导体层1b包括第一导体层11和第二导体层12。第一导体层11位于芯板1a远离芯片2一侧。第二导体层12处于第一导体层11与芯板1a之间。其中，多层导体层1b还包括第三导体层13。
其中，基板1还包括保护层(图中未示出)。如图2和图3所示，本申请以上部分导体层1b包括五层、下部分导体层1b包括五层为例进行说明，保护层分别设置在第一层导体层1b远离芯片2的表面上、和第十层导体层1b靠近芯片2的表面上。保护层为绝缘层。基板1靠近芯片2的一侧的第一导体层上也设置有保护层。
一种实施方式中，请一并参阅图3，多层导体层1b还包括至少一层第四导体层19。至少一层第四导体层19位于芯板1a与芯片2之间。各第四导体层19均包括导线或导体块中的至少一者。导线可以为电源线、接地线及信号线中的一者或多者。导体块可以为接地块和电源块中的一者或多者。如图3所示，各第四导体层19均铺设有接地块162。
在本实施方式中，第四导体层19的层数与第一导体层11、第二导体层12及第三导体层13的总层数相同。在本申请中，第一导体层11的铺铜率较高，与第一导体层11对称的第四导体层19的铺铜率与第一导体层11的铺铜率相近；第二导体层12的铺铜率较高，与第二导体层12对称的第四导体层19的铺铜率与第二导体层12的铺铜率相近；第三导体层13的铺铜率较高，与第三导体层13对称的第四导体层19的铺铜率与第三导体层13的铺铜率相近。故而，基板1的相对芯板1c堆成的导体层之间的铺铜率差值较小，基板1的共面性较佳，能够有效降低基板1发生翘曲问题的风险，使得基板1的产品良率较高。
其中，位于相邻层的两个接地块162之间设有接地导电柱161。芯板1a上设有接地导电柱163。立体式电壁经接地导电柱163、接地导电柱161、接地块162及焊球1d实现接地。接地导电柱161用于提供封装架构100的整体信号回流和散热。
一种实施方式中，请一并参阅图9，第一导体层11和第二导体层12相邻设置。此时，第一辐射体111与第二辐射体121之间的介质层1c采用介电常数很低(例如低于1.5)的材料，以满足封装天线10的带宽需求。
其中，封装架构100还包括多个第三导电柱。多个第三导电柱用于连接多个第一导电块112和第一网格电壁120。此时，多个第一导电块112、多个第三导电柱及第一网格电壁120构成立体式电壁，以降低各封装天线10之间的耦合，封装架构100中封装天线10的阵列性能较高。第三导电柱可参考上述实施例中的第一导电柱15或第二导电柱14进行设置。
一种实施方式中，第一导电块112采用金属材料。金属材料能够起到导电作用，从而使得第一导电块112能够实现。第二导电块122也可采用金属材料。第三导电块131也可采用金属材料。其他实施方式中，第一导电块112、第二导电块122及第三导电块131也可采用其他导体材料。
一种实施方式中,基板1还包括位于第一辐射体111和第二辐射体121之间的介质层1c。该介质层1c采用低介电常数材料。封装天线10中第一辐射体111和第二辐射体121的堆叠结构，及置于第一辐射体111与第二辐射体121之间的采用低介电常数材料的介质层1c，有助于封装天线10实现高带宽、高增益性能。
其中，基板1还包括分布在其他位置的介质层1c。介质层1c填充在相邻的导体层1b之间，用以实现绝缘。芯板1a与最靠近芯片2的导体层1b之间未设置介质层1c。上部分导体层1b与下部分导体层1b相对芯板1a对称设置时，多层介质层1c对称地设置在芯板1a的两侧。多层介质层1c采用绝缘材料。
本领域技术人员并不会将多层介质层1c与芯板1认作同一实体。芯板1为封装机构的工艺上的基础，在封装工艺过程中，介质层1c和导体层1b均是围绕芯板1生成的。多层介质层1c与芯板1均采用绝缘材料，同时考虑到热膨胀等因素，二者通常采用物理特性相似的材料。但芯板1a的材料中会进一步添加有阻光剂，阻光剂可在多层导体层1b的曝光制程中起到遮挡光线的作用，从而保证基板1的多层导体层1b的制作良率。例如，芯板1的材料可以为有机树脂、玻纤布及阻光剂的组合。介质层1c的材料可以为有机树脂和玻纤布的组合。
从外观上看，芯板1相较于介质层1c的颜色较深。每个导体层1b都具有相背的毛面和光面。毛面上具有铜牙。覆盖在芯板1相背的两个表面上的两个导体层1b的毛面相向设置，也即这两个导体层1b的设置有铜牙的表面是相对的。而覆盖在介质层1c相背的两个表面上的两个导体层1b的毛面的朝向一致，也即一个导体层1b用毛面连接介质层1c，另一个导体层1b用光面连接介质层。再者，设置在介质层1c上的盲孔是梯形的。而设置在芯板1上的导通孔是细腰形或者柱形的。
一种实施方式中，馈电网络17为探针馈电、缝隙馈电或双探针馈电。其中，馈电网络17采用探针馈电或双探针馈电时，馈电网络17直接电连接封装天线10。馈电网络17采用缝隙馈电时，馈电网络17通过耦合方式电连接封装天线10。
一种实施方式中，请一并参阅图10和图11，馈电网络17包括电连接芯片2的第一馈线171和第二馈线172。同一个第二辐射体121上包括第一馈入点1211和第二馈入点1212，第一馈入点1211用于连接第一馈线171，第二馈入点1212用于连接第二馈线172，第一馈入点1211与第二馈入点1212间隔设置。本实施方式中的馈电网络17采用双探针馈电方式。
第一馈线171包括形成在导体层1b中的走线、形成在介质层1c中的贯孔(在介质层1c中的穿孔内填充导电材料)及形成在芯板1a中的贯孔(在芯板1a中的穿孔内填充导电材料)。第二馈线172包括形成在导体层1b中的走线、形成在介质层1c中的贯孔(在介质层1c中的穿孔内填充导电材料)及形成在芯板1a中的贯孔(在芯板1a中的穿孔内填充导电材料)。第一馈线171与第二馈线172间隔设置。第一馈线171与第二馈线172中间设置隔离壁18，隔离壁18用以降低第一馈线171与第二馈线172的耦合度，使得封装天线10的收发信号质量高。隔离壁18包括形成在导体层1b中的走线和形成在介质层1c中的贯孔(在介质层1c中的穿孔内填充导电材料)。
在本实施方式中，由于同一第二辐射体121上包括有第一馈入点1211和第二馈入点1212，也即单个封装天线10设置有两个极化馈电口，其中任何一个馈电口都可以作为水平或者垂直极化馈电口，二者组成双极化馈电。其中，通过同时在两个馈电口做幅度相位条件可以实现封装天线10的圆极化或者椭圆极化。
当然，在其他实施方式中，如图2和图3所示，同一个第二辐射体121上也可设置一个馈入点，馈电网络17连接该馈入点，使得封装架构100的封装天线10实现单极化馈电。本实施方式中的馈电网络17采用探针馈电方式。
其中，芯片2为射频元件(Radio Frequency Integrated Circuit，RFIC)，芯片2通过第一辐射体111和第二辐射体121收发射频信号。芯片2以硅片为基材，硅片上设有集成电路。芯片2用于提供有源激励，包括幅度相位调节功能，芯片2为第一辐射体111和第二辐射体121提供馈电。芯片2包括多个引脚21，多个引脚21可以为设置在硅片表面的焊盘(solderbump)。多个引脚21包括接地引脚、供电引脚、输出/输出引脚、信号控制引脚等。芯片2通过引脚21与基板1电连接。基板1朝向芯片2的一侧设置有多个焊球(solder ball)1d。多个焊球1d用于将封装架构100固定至电路板300(如图1所示)中，以实现封装架构100与电路板300的结构连接和电连接。
请一并参阅图1至图11，本申请实施方式还提供一种通信设备200。通信设备200包括电路板300及上述实施例所描述的带有封装天线10的封装架构100。封装架构100设置在电路板300上。通信设备200可以为手机、平板电脑、路由器等产品。例如，电路板200可以为手机的主板。
例如，通信设备200可以为图1所示手机。电路板300和封装架构100设置在通信设备200的壳体400的内部。封装天线10用于收发射频信号，射频信号包括但不限于无线局域网(Wireless-Fidelity，Wi-Fi)信号、蓝牙信号、全球导航卫星***(Global NavigationSatellite System，GNSS)信号、2G(2-Generation wireless telephone technology，第二代无线通信技术)信号、3G(3-Generation wireless telephone technology，第三代无线通信技术)信号、4G(4-Generation wireless telephone technology，***无线通信技术)信号或5G(5-Generation wireless telephone techno logy，第五代无线通信技术)信号。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (18)

1.一种带有封装天线的封装架构，其特征在于，所述封装架构包括基板和固接于所述基板下方的芯片，所述封装天线包括第一辐射体，所述基板包括芯板、多层导体层及多层介质层，所述多层导体层与所述多层介质层在所述芯板的上表面和下表面形成交替堆叠的结构，位于所述芯板上方的所述导体层的数量与位于所述芯板下方的所述导体层的数量相等且均为至少三层；
所述多层导体层中包括第一导体层，所述第一导体层上设有所述第一辐射体和第一导电块，所述第一导电块与所述第一辐射体隔离；所述多层导体层中的其他导体层中还全部设置有其他导电块，所述第一导电块和所述其他导电块提升所述多层导体层的铺铜率；
所述封装架构还包括馈电网络，所述芯片耦合所述馈电网络，所述馈电网络为所述封装天线提供馈电。
2.根据权利要求1所述的封装架构，其特征在于，所述第一导体层上设有一个或多个隔离单元，所述一个或多个隔离单元均包括所述第一导电块，所述第一辐射体的数量为至少两个，所述一个或多个隔离单元用于将所述至少两个第一辐射体彼此隔离。
3.根据权利要求1所述的封装架构，其特征在于，所述多层导体层中还包括第二导体层，所述封装天线还包括第二辐射体，所述第二导体层上设有所述第二辐射体和第二导电块。
4.如权利要求3所述的封装架构，其特征在于，所述第二导体层上设有至少两个第二辐射体，所述第二导电块用于将所述至少两个第二辐射体彼此隔离。
5.根据权利要求3或4所述的封装架构，其特征在于，所述第二导电块的数量为多个，多个所述第二导电块阵列排布，相邻的所述第二导电块之间连接有第一导电条，所有的所述第一导电条和所述第二导电块共同形成第一网格电壁，所述第一网格电壁具有多个网格空间，所述第二辐射体的数量为多个，不同的所述第二辐射体分布在不同的所述网格空间中。
6.根据权利要求5所述的封装架构，其特征在于，所述第一导电条上设置有缝隙，所述缝隙连通相邻的所述网格空间。
7.根据权利要求5所述的封装架构，其特征在于，所述多层导体层中还包括至少一层第三导体层，所述至少一层第三导体层位于所述第一导体层与所述第二导体层之间，各所述第三导体层均包括第二网格电壁，所述第二网格电壁与所述第一网格电壁在所述芯板上的投影至少部分重叠。
8.根据权利要求7所述的封装架构，其特征在于，所述基板还包括多个第一导电柱，所述多个第一导电柱连接在相邻的两个所述第二网格电壁之间、及所述第一网格电壁与相邻的所述第二网格电壁之间。
9.根据权利要求8所述的封装架构，其特征在于，各所述第二导电块均连接有至少两排所述第一导电柱，至少两排所述第一导电柱中的其中两排所述第一导电柱的排列方向相交。
10.根据权利要求8或9所述的封装架构，其特征在于，各所述第一导电条均连接有至少两排所述第一导电柱，各排所述第一导电柱均沿对应的所述第一导电条的延伸方向排布。
11.根据权利要求8或9所述的封装架构，其特征在于，所述第一导体层中的所述第一导电块阵列排布，所述基板还包括多个第二导电柱，所述多个第二导电柱连接在所述第一导电块与相邻的所述第二网格电壁之间。
12.根据权利要求11所述的封装架构，其特征在于，各所述第一导电块均连接有至少两排所述第二导电柱，至少两排所述第二导电柱中的其中两排所述第二导电柱的排列方向相交。
13.根据权利要求3所述的封装架构，其特征在于，所述多层导体层还包括至少一层第四导体层,所述至少一层第四导体层位于所述芯板与所述芯片之间,各所述第四导体层均包括导线或导体块中的至少一者。
14.根据权利要求1所述的封装架构，其特征在于，所述第一导电块采用金属材料。
15.根据权利要求3所述的封装架构，其特征在于，所述多层介质层中位于所述第一辐射体与所述第二辐射体之间的介质层采用低介电常数材料。
16.根据权利要求1所述的封装架构，其特征在于，所述馈电网络为探针馈电、缝隙馈电或双探针馈电。
17.根据权利要求3所述的封装架构，其特征在于，所述馈电网络包括电连接所述芯片的第一馈线和第二馈线，同一个所述第二辐射体上包括第一馈入点和第二馈入点，所述第一馈入点用于连接所述第一馈线，所述第二馈入点用于连接所述第二馈线，所述第一馈入点与所述第二馈入点间隔设置。
18.一种通信设备，其特征在于，包括电路板及权利要求1至17中任一项所述的带有封装天线的封装架构，所述封装架构设置在所述电路板上。
CN201810379363.9A 2018-04-25 2018-04-25 带有封装天线的封装架构及通信设备 Active CN110401008B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810379363.9A CN110401008B (zh) 2018-04-25 2018-04-25 带有封装天线的封装架构及通信设备
EP19793478.9A EP3780264A4 (en) 2018-04-25 2019-03-18 BOXING STRUCTURE CONTAINING AN ANTENNA INTEGRATED IN THE BOX AND COMMUNICATION DEVICE
PCT/CN2019/078569 WO2019205835A1 (zh) 2018-04-25 2019-03-18 带有封装天线的封装架构及通信设备
US17/077,745 US11398673B2 (en) 2018-04-25 2020-10-22 Package structure with antenna in package and communications device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810379363.9A CN110401008B (zh) 2018-04-25 2018-04-25 带有封装天线的封装架构及通信设备

Publications (2)

Publication Number Publication Date
CN110401008A CN110401008A (zh) 2019-11-01
CN110401008B true CN110401008B (zh) 2022-02-25

Family

ID=68293469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810379363.9A Active CN110401008B (zh) 2018-04-25 2018-04-25 带有封装天线的封装架构及通信设备

Country Status (4)

Country Link
US (1) US11398673B2 (zh)
EP (1) EP3780264A4 (zh)
CN (1) CN110401008B (zh)
WO (1) WO2019205835A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
US11201119B2 (en) 2018-06-06 2021-12-14 At&S Austria Technologie & Systemtechnik Aktiengesellschaft RF functionality and electromagnetic radiation shielding in a component carrier
CN111200191B (zh) * 2018-11-16 2022-02-18 荷兰移动驱动器公司 天线结构及具有该天线结构的无线通信装置
WO2020150331A1 (en) 2019-01-17 2020-07-23 Kyocera International, Inc. Antenna apparatus with integrated filter having stacked planar resonators
CN111725606B (zh) * 2019-03-20 2021-08-31 Oppo广东移动通信有限公司 天线封装模组和电子设备
KR102498570B1 (ko) * 2019-03-29 2023-02-09 동우 화인켐 주식회사 안테나 구조체
JP7063418B2 (ja) * 2019-09-26 2022-05-09 株式会社村田製作所 アンテナ設置構造、および、電子機器
CN217691636U (zh) * 2019-09-27 2022-10-28 株式会社村田制作所 天线模块
CN110931939B (zh) * 2019-11-29 2021-10-26 维沃移动通信有限公司 一种毫米波天线单元及电子设备
CN111987447A (zh) * 2020-08-31 2020-11-24 上海安费诺永亿通讯电子有限公司 一种带有封装的天线模组及通信设备
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法
KR20220074354A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 원형 편파 배열 안테나 및 원형 편파 배열 안테나 모듈
US20220224021A1 (en) * 2021-01-12 2022-07-14 Samsung Electronics Co., Ltd. Antenna and electronic device including the same
CN113437499B (zh) * 2021-05-25 2023-03-17 北京千方科技股份有限公司 圆极化微带天线以及天线阵列
US20230317644A1 (en) * 2022-03-31 2023-10-05 Texas Instruments Incorporated Routable multilevel package with multiple integrated antennas

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154176A (en) * 1998-08-07 2000-11-28 Sarnoff Corporation Antennas formed using multilayer ceramic substrates
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
TWI433291B (zh) * 2011-10-17 2014-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US8648454B2 (en) * 2012-02-14 2014-02-11 International Business Machines Corporation Wafer-scale package structures with integrated antennas
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN202759438U (zh) * 2012-07-27 2013-02-27 官超 一种无线发射模块的电路板布局结构
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9837701B2 (en) * 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9472859B2 (en) * 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
KR102185196B1 (ko) * 2014-07-04 2020-12-01 삼성전자주식회사 무선 통신 기기에서 안테나 장치
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US20160104934A1 (en) * 2014-10-10 2016-04-14 Samsung Electro-Mechanics Co., Ltd. Antenna, antenna package, and communications module
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US9691710B1 (en) * 2015-12-04 2017-06-27 Cyntec Co., Ltd Semiconductor package with antenna
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
CN107871935A (zh) * 2016-09-27 2018-04-03 南京安天纳通信技术有限公司 双极化收发共用波导阵列天线
US10594019B2 (en) * 2016-12-03 2020-03-17 International Business Machines Corporation Wireless communications package with integrated antenna array
KR102209123B1 (ko) * 2017-12-19 2021-01-28 삼성전자 주식회사 안테나와 rf 소자를 포함하는 모듈 및 이를 포함하는 기지국
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
US11189905B2 (en) * 2018-04-13 2021-11-30 International Business Machines Corporation Integrated antenna array packaging structures and methods
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11133596B2 (en) * 2018-09-28 2021-09-28 Qualcomm Incorporated Antenna with gradient-index metamaterial

Also Published As

Publication number Publication date
EP3780264A1 (en) 2021-02-17
WO2019205835A1 (zh) 2019-10-31
US20210044011A1 (en) 2021-02-11
US11398673B2 (en) 2022-07-26
EP3780264A4 (en) 2021-06-23
CN110401008A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
CN110401008B (zh) 带有封装天线的封装架构及通信设备
US11658390B2 (en) Wireless communications package with integrated antenna array
US10431892B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US20200161766A1 (en) Antenna-in-package structure and terminal
US9985346B2 (en) Wireless communications package with integrated antennas and air cavity
US11018408B2 (en) Antenna apparatus in wireless communication device
US9715007B2 (en) X-band surface mount microstrip-fed patch antenna
US9819098B2 (en) Antenna-in-package structures with broadside and end-fire radiations
KR101309469B1 (ko) 알에프 모듈
WO2020082361A1 (zh) 一种高带宽的封装天线装置
CN112787089B (zh) 毫米波封装天线及阵列天线
WO2020233518A1 (zh) 天线单元和电子设备
CN113678318B (zh) 一种封装天线装置及终端设备
CN213906670U (zh) 一种毫米波通信aip模组
CN112865831A (zh) 一种毫米波通信aip模组
CN214043992U (zh) 毫米波封装天线及阵列天线
WO2000039893A1 (fr) Antenne en reseau a elements en phase et procede de fabrication
TWI698050B (zh) 天線結構
KR20190086434A (ko) 고주파 모듈 및 통신 장치
JPH02101802A (ja) 平面アンテナ及び平面アンテナの製造方法
CN112701464A (zh) 毫米波封装天线及阵列天线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant