KR100272701B1

KR100272701B1 - 액정 디스플레이

Info

Publication number: KR100272701B1
Application number: KR1019980000072A
Authority: KR
Inventors: 에반 지. 콜간; 민화 루; 로버트 리 멜셔; 제임스 로렌스 산포드; 케이-쉬엉 양
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1997-02-06
Filing date: 1998-01-05
Publication date: 2000-11-15
Also published as: JP3451597B2; TW373102B; US5831710A; JPH10221695A; KR19980070345A; CN1200493A; CN1154866C

Abstract

본 발명은 절연층을 형성함으로써 액정 디스플레이의 갭 및 주변 영역을 제어하기 위한 제어 방법에 사용되는 구조적인 원리를 개시하는데, 이러한 원리에 따르면 디스플레이 영역의 절연층이 에치 백(etch back)된 후 갭 크기 유지 기둥(gap dimension maintaining post) 및 오염 확산 방지 분할벽(contaminant diffusion inhibiting segmented wall)이 남게 된다.

Description

액정 디스플레이

본 발명은 LCD라는 약어로서 본 발명 기술 분야에 알려진 액정 디스플레이 장치(liquid crystal display device)에 관한 것이다. 구체적으로, 본 발명은 액정 디스플레이 장치의 제조시에 채택되는 구조적인 원리에 관한 것인데, 특히 소형의 LCD에 관한 것이다.

액정 디스플레이 기술 분야에 있어서, 액정은 투명한 보호 커버(translucent protective cover)에 의해 보호되는 전기적으로 투명한 공통 전극과 접촉한다. 회로가 액정 재료 아래에 위치되어 액정의 일부가 회로의 픽셀 교차점(pixel intersection)과 공통 전극 사이의 전기적 응력(electrical stress)에 정량적으로(quantitatively) 응답하여 광의 편광(polarization)을 회전시킨다.

본 발명 기술 분야가 발전함에 따라, 액정이 차지하는 픽셀 회로 교차 접속부(intersection connection)와 공통 전극 사이의 공간에 해당하는 수직 방향의 크기(vertical dimension)인 셀 갭(cell gap)을 감소시키고, 보다 엄격하게 제어할 필요가 있으며, 아울러 지지 기판(supporting substrate)의 가능한 한 많은 영역에 걸쳐 디스플레이 영역을 확장시킬 것이 요구된다.

미국 특허 제 5,459,598호 및 제 5,379,139호에 개시된 예에서 설명된 바와 같이, 본 발명 기술 분야에서는 이제까지 스페이서 볼(spacer ball) 및 필라(pillar)와 같이 셀 갭과 거의 같은 크기를 가지는 삽입 가능한 소자(insertable element)를 사용함으로써 셀 갭의 크기를 제어하려고 시도해 왔다. 상기와 같은 소자를 사용하는 것은 몇가지 문제를 수반한다. 즉, 볼(ball)의 지름이 균일하지 못하여 정밀한 허용오차를 유지할 수 없기 때문에 고해상도의 디스플레이를 제조하는 동안 볼이 소정 위치에 위치되어 유지되어야 한다. 투사형 디스플레이(projection display)에서 사용되는 광 밸브(light valve)와 같은 매우 작은 픽셀을 갖는 디스플레이의 경우, 만일 스페이서 소자가 픽셀 영역 내에 있다면 그 스페이서 소자는 어떠한 갭 크기를 갖더라도 디스플레이 영역의 상당한 부분을 차지하게 된다.

기판의 더 많은 영역에 걸쳐 디스플레이 영역을 확장시키는 것은 다음의 2가지 문제점을 내포하고 있다. 첫 번째 문제는, 커버를 부착시키고 또 액정 재료를 포함하는 글루 밀봉(glue seal)에 필요한 영역이 양호하게 정해져야 한다는 점이다. 두 번째 문제는, 디스플레이 내의 기판 상에 커버를 밀봉(sealing)하는데 사용되는 접착제(adhesive material)로부터 액정을 열화시키는 오염 물질(contaminants)이 나와 액정을 열화시킨다는 점이다.

본 발명은 액정 디스플레이에 대한 중간 제품의 구조적인 원리 및 방법을 개시하는데, 글루 오염 및 확산 방지 분할벽을 함께 가지는 갭 형성 및 유지 부재(gap establishing and maintaining members)가 디스플레이 영역 상에서 정확하게 수직 방향의 갭을 정하며, 접착제용으로 미리 설정되고 또한 글루 밀봉을 형성하는 상기 접착제로부터 확산되는 오염 물질을 제어하기 위해 미리 설정되는 거리를 감소시키는 구성 내에 형성된다.

본 발명에서는 소망(所望)하는 갭과 동일한 두께를 가지는 층이 디스플레이 영역이 될 기판의 표면 상에 증착 또는 성장 방법에 의해 형성되며, 그 다음으로 상기 층이 패턴 에칭되어 디스플레이 영역 내의 필요한 수만큼의 위치에서 기판과 일체로 형성되는 갭 높이를 결정하는 기둥이 남게 되고, 또한 디스플레이 영역 주변 둘레에는 역시 기판과 일체로 형성되는 적층형 병렬 로우 차단벽(staggered parallel row barrier)이 글루 오염 및 확산 차단벽의 역할을 한다. 접착 또는 글루 밀봉이 차단벽 바깥의 디스플레이 영역의 주변 둘레에 위치된다. 액정에 인접한 측면 상에는 투명 대응 전극(transparent counter electrode)을 가지는 커버가 위치되어 기둥 및 차단벽에 의해 지지되고, 접착제 밀봉에 의해 유지된다. 그 다음으로, 셀 갭 간격(cell gap space)이 접착제 밀봉 부분까지 액정으로 채워진다. 차단벽은 접착제로부터 확산되는 글루 오염 물질이 디스플레이의 액티브 영역 내에 있는 액정에 도달하기 위하여 액정을 통과해야만 하는 거리를 증가시킨다.

도 1은 액티브 매트릭스 액정 디스플레이의 갭 및 사용 가능한 영역에 대한 종래 기술의 고려 사항을 예시한 단면도.

도 2는 절연층에 대한 에치 백(etch back) 처리가 행해진 단계에서의 본 발명의 중간 제품 사시도.

도 3 내지 도 6은 본 발명의 개별 제조 단계의 중간 제품 예시도를 나타낸 것으로,

도 3은 본 발명의 기판 상에 증착 또는 성장된 층의 예시도이고;

도 4는 디스플레이의 일체로 형성된 갭 및 확산 차단벽 소자가 제공되는 본 발명의 층에 대한 패턴 에치 백 처리 후의 중간 제품 예시도이며;

도 5는 공통 전극을 가진 커버(cover)가 위치되어 접착제(adhesive)로 부착된 후의 중간 제품의 예시도이고;

도 6은 모든 픽셀 위치에서 갭을 액정으로 채운 후의 중간 제품의 예시도.

도 7은 본 발명의 스페이서 기둥(spacer post) 및 차단벽(barrier wall) 분할부의 개략적인 설계 배치도.

〈도면의 주요부분에 대한 부호의 설명〉

1, 50 : 커버

2, 22, 41, 51 : 전극

3 : 갭

4 : 액정 재료

5, 6 : 픽셀

7, 8, 41 : 콘택(contact)

9, 20, 40 : 기판

10 : 볼 (ball)

11, 52 : 접착제

21, 43 : 에치 방지층(etch stop layer)

24, 34 : 기둥

25, 31, 33 : 차단벽 분할부

26 : 어레이

29 : 주변부

30 : 분리부

32 : 충전 영역(fill area)

35 : 글루(glue)

본 발명에서는 액정 디스플레이의 갭 두께를 가지는 층이 디스플레이의 공통 지지부(common support portion) 상에 제공된 다음, 공통 지지부와 일체로 형성되는 기둥과 확산 차단벽 부재의 패턴을 갖도록 공통 지지부까지 에치 백(etch back)이 행해짐으로써, 외부 커버를 지지하고 갭 거리를 정하는 역할을 한다. 또한, 확산 차단벽 부재는 접착제를 포함하는데 필요한 거리를 감소시키는 역할을 하며, 외부 커버를 디스플레이에 부착시키는 접착제로부터 나오는 오염 물질이 액정 디스플레이가 완성된 경우 갭 간격을 채우는 액티브 디스플레이 영역 내의 액정이 오염되는 것을 방지하는 역할을 한다.

본 발명은 액정 디스플레이를 구성할 때 여러 가지 고려해야 할 문제들에 대한 해결책을 제공한다. 도 1을 참조하면, 액정 디스플레이의 제조시에 발생하는 문제점을 알아보기 위해 종래 기술이 도시된다. 디스플레이에서는, 투명 공통 전극 (2)가 투명 외부 커버 (1) 아래에 구비된다. 파선 형태의 점선(dash dot)으로 표시된 일정량의 액정 재료 (4)가 상기 갭 (3)에 채워진다. 디스플레이는 픽셀 영역으로 구성되는데, 이들 가운데 예를 들어 참조번호 (5) 및 (6)으로 표시된 2개의 픽셀 경계가 점선(dot line)으로 도시되어 있다. 픽셀 내의 액정 (4)를 투과하는 광량(光量)은 픽셀 (5) 및 (6)에 대해 각각 참조번호 (7) 및 (8)로 도시된 콘택과 공통 전극 (2) 사이의 액정 (4) 양단에 인가되는 전기적 응력(electrical stress)에 응답하여 변한다. 상기 어셈블리(assembly)는 기판 (9)에 의해 지지되는 것으로 개략적으로 도시되는데, 이러한 어셈블리는 몇 몇 구성에서 x 데이터 및 y 데이터와, 콘택 (7) 및 (8)에 게이트 라인 신호 증폭 교차점(amplified intersection)을 제공하는 회로와 함께 역시 픽셀 내에 있는 액정의 아래 방향으로 광(光)을 제공한다. 기판 (9)는 반도체 웨이퍼 표면을 포함하는 임의의 매립형 와이어링(embedded wiring) 및 광(光) 도전성(導電性) 채널형 구조의 표면일 수 있다. 구성시 통상적으로 고려해야 할 사항은 "A"로 표시된 갭 크기인데, 이러한 갭 크기는 기판 (9) 내에 있는 콘택 (7) 및 (8)과 공통 전극 (2) 사이의 액정을 통과하는 거리로, 디스플레이의 전체 액티브 영역에 걸쳐 정밀한 선정이 가능하고 또한 엄격한 제어가 가능해야 한다. 갭을 형성하는 목적은 모든 구성 내의 액정이 채워질 충분한 수의 픽셀을 유지하고 이러한 픽셀에 대한 공간을 제공해야 할 뿐만 아니라 몇 몇 구성 내에서는 광 경로 거리를 형성하는데 필요하기 때문이다. 현재 당업계에서는 소망 갭 크기에 따른 직경을 가지는 볼(ball)을 사용한다. 도 1에서, 볼 (10)은 픽셀들 사이에 예시된 위치 내에 점선으로 표시되어 있다. 볼은 소망 갭 크기보다는 약간 크며 또 커버가 부착될 때 압축된다. 현재 당업계에서 사용 가능한 볼은 직경이 균일하지 않으며, 이로 인해 정밀한 허용오차를 유지하기가 어렵다. 제조시에 볼들이 임의로 뿌려지는데, 특히 픽셀 크기가 스페이서 볼 직경과 동일한 고해상도의 디스플레이인 경우 이들 뿌려진 볼들의 일부가 픽셀 영역 내에 존재하여 광을 차단한다. 또한, 디스플레이가 가능한 한 기판 (9)를 많이 차지하도록 픽셀 (5) 및 (6) 영역을 확장시키는 것이 필요하다. 그러나, 확장된 영역에는 접착제가 포함되지 않으며 또한 기판 (9)의 에지에 커버 (2)를 접착시키는데 사용되는 소정의 접착제 (11)로부터 오염 물질이 확산되기 때문에 상기와 같은 픽셀 영역 확장을 행하는데는 일정한 제한이 있다. 오염 물질은 액정의 저항도(resistivity)를 감소시켜 전하 수송을 허용하고, 따라서 액정 양단에 인가되는 전기적 응력의 크기를 감소시키게 되어 성능 및 신뢰도에 영향을 주게 된다.

본 발명에 따르면, 소망 갭 크기의 두께를 가지는 절연 재료층이 디스플레이 영역을 포함하기 위한 기판의 표면 상에 증착 또는 성장 방법에 의해 형성되며, 그 다음으로 상기 절연 재료층이 기판까지 패턴 에칭되어 필요한 수만큼의 다수의 지지 위치에서 기판과 일체로 형성되는 갭 형성 및 유지 기둥이 남게 되고 또한 커버를 유지하기 위한 접착제가 도포되는 기판의 주변 에지와 디스플레이 사이에 확산 차단벽이 남게 된다. 확산 차단벽은 스태거형 병렬 벽 분할부와 같은 구성에서 기판과 일체로 형성되는 소자들로 구성되는데, 증착된 층 또는 소망 갭 크기의 높이는 모두 "A"로 표시된다. 스태거형 로우 확산 차단벽을 갖는 구성에서는 갭 공간이 채워지기 전에 가스가 갭 공간으로부터 벽 내의 분할 격리부(segment separation)를 통하여 새어나가게 된다.

에치 백 처리 후의 본 발명에 따른 중간 제품이 도 2에 사시도 형태로 도시되는데, 이는 도 1의 참조번호 (1) 및 (2)와 같은 커버 및 공통 전극이 부착되기 전과 갭 공간이 액정으로 채워지기 전의 중간 제품이다.

도 2에서는 기판 (20)의 일부분인 예를 들어 질화 규소 화합물층(silicon nitride layer)과 같은 얇은 에치 방지층(thin etch stop layer) (21)과 관련하여, 갭의 수직 방향으로 소망 크기의 두께를 가지는 에칭 가능한 절연 재료층이 기판 (20) 상의 에치 방지층 (21) 상에 예를 들어 증착 또는 성장 방법에 의해 형성된다. 상기 도 2에서는, 절연 재료층이 에칭시 보호되는 선택된 위치에 있는 개구부(opening)를 포함하는 분할된 차단벽 (25) 및 기둥 (24)를 제외하고 에치 방지층 (21)의 표면 (23)까지 픽셀 전극 (22)이 아래 방향으로 완전히 패턴 에치 백되어 제거되어 있음을 보여주고 있다. 표면 (23)의 어레이 (26) 내의 각각의 픽셀 위치에는 기판 (20) 내의 디스플레이 회로까지 콘택을 통해 연결되는 픽셀 전극 (22)가 도시되어 있다(예로서 21개가 도시됨). 기판 (20)은 디스플레이용 회로(도시되지 않음)를 포함한다. 기둥 (24)(예로서 18개가 도시됨)들은 예를 들어 픽셀 어레이 (26) 내의 교차점에 위치되며 또한 예를 들어 가장 좁은 경우의 직경이 1 마이크로미터인 픽셀 격리부와 간섭하지 않을 정도로 충분히 작다. 차단벽 분할부 (25)(예로서 23개가 도시됨)들은 예를 들어 차단벽 스태거형 벽 구성이 2개의 병렬 로우로 배열되는데, 이러한 구성에서 상대적인 분할 길이, 폭, 및 갭들은 가스가 벽을 통해 새어나오는 것을 허용하면서도 오염 물질이 벽을 통해 확산되는 것을 방지하도록 배열될 수 있다. 차단벽 (25), (31) 및 (33)과 기둥 (24) 및 (34)들은 기판 (20)과 일체로 형성되며, 이들의 수직 방향 갭 간격의 크기는 "A"이다.

액정 디스플레이 기술에서는 도시된 한쪽 측면의 중앙에서 갭 내의 디스플레이를 액정 재료로 채우게 된다. 본 발명에 따르면, 기둥 및 차단벽 분할부의 위치 설정, 수량 및 크기에 있어서 상당한 유연성(flexibility)이 있다는 사실이 명백하다. 도시된 바와 같이, 몇몇 차단벽 분할부 (31)이 충전 영역(fill area) (32) 내에서의 액정의 흐름을 안내(guide)하고 촉진하도록 배열될 수 있다. 더 상세히 설명하면, 스페이서 기둥 (24) 및 (34)의 수량, 크기 및 위치들은 매우 큰 유연성을 가진다. 이들 기둥은 픽셀들 사이의 격리부만큼 좁게 배열될 수 있다. 에치 백 처리시 마스크 영역을 단순히 추가 또는 제거함으로써 기둥이 추가되거나 줄어들 수 있다. 그러나, 높이는 항상 갭 크기인 "A"이다. 차단벽 분할부 (25), (31) 및 (33)의 형태 및 배열은 면 (23)의 주변 에지에 있는 영역 (29) 내에 위치된 도시되지 않은 접착부로부터 오염 물질의 확산을 방지하는 차단벽을 제공하고 또한 가스가 분할벽 내의 개구부 또는 분리부 (30)을 통하여 이동할 수 있도록 한다. 벽 분할부 (25)들이 병렬 스태거형 로우로 도시되어 있지만, 확산 경로를 막는 다른 구성도 가능하다. 임의의 벽 분할 또는 기둥 (34)(예로서 8개가 도시됨)들이 필요한 위치에서 커버를 지지하는데 사용될 수 있다. 본 발명이 사용되는 접착제를 가지는 커버로부터 액정의 액티브 영역을 분리시키는 소정 거리는 현재까지 알려진 본 발명 기술 분야에서의 거리보다 훨씬 짧을 뿐만 아니라 충분히 예측 가능하다.

도 3 내지 도 6에서는 본 발명의 개별적인 제조 공정 단계에서의 중간 제품의 단면을 통해 액정 디스플레이에 공통되는 일반적인 에치 백형의 층 구조에 대한 제조 단계가 도시되어 있다. 특정 디스플레이를 제조하기 위한 추가 처리 단계는 도시되지 않는다.

도 3을 참조하면, 균일하게 에칭 가능한 절연 재료층, 예를 들어 SiO₂와 같은 실리콘 산화물층을 도시하는데, 상기 절연 재료층은 본 발명 기술 분야에서 PECVD로 알려진 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition)과 같은 기술에 의해 증착 또는 성장된다. 도 3을 더 참조하면, 기판 (40)이 도시되어 있는데, 이러한 기판으로는 표면 (42) 상부의 얇은 에치 방지층(etch stop layer) (43) 상에 픽셀 콘택 (41)(예로서 1개만 도시됨)을 가지는 매립형 디스플레이 매트릭스 회로가 구비된 예를 들어 실리콘 반도체 칩이 될 수 있다. 에치 방지층 (43)은 예를 들어 SiO₂와 비교하여 비교적 느린 속도로 에칭될 수 있는 얇은 질화 규소 화합물(silicon nitride)층과 같은 재료이다. 예를 들어, SiO₂와 같은 산화 규소 화합물용 절연 재료로 되어 있으며 도 2에서 에칭되어 제거되는 층에 해당하는 층 (44)는 형성될 디스플레이의 원하는 갭 크기인 "A"의 두께로 성장 또는 증착된다. 층 (44)의 재료는 완성된 디스플레이 내의 픽셀들 양단에 인가될 전기적 응력이 단락되지 않도록 절연성을 가져야 한다. 층 (44)의 재료는 비교적 느린 속도로 에칭되는 에치 방지층 (43) 및 픽셀 전극 (41)보다는 빠른 속도로 에칭되어, 상기 재료들이 상기 층 (44)에 대한 에칭이 층 (43)의 표면 (42) 상에서 에칭이 중단될 수 있는 에칭 비율을 갖도록 하기 위한 것이다.

도 4를 참조하면, 층 (44)를 기판 표면 (42) 상의 얇은 에치 방지층 (43) 및 픽셀 콘택 (41)까지 패턴 에치 백 처리한 후의 중간 제품을 도시한다. 마스크를 통하여 본 기술 분야에서 표준적인 화학적 에칭 또는 반응성 이온 에칭을 사용하여 에치 백이 수행되어 패터닝된 레지스트(patterned resist)에 의해 보호되는 기둥 (24) 및 차단벽 (25)는 남겨둔 채로 도 2의 면 (23)에 대응하는 표면 (42) 상의 에치 방지층 (43)까지 층 (44)를 에칭하여 제거한다.

도 5는 커버 (50) 및 투명 공통 전극 (51)이 접착제 (52)를 사용하여 도 2의 기판 (20)에 대응하는 기판 (40)의 주변부 (29)에 위치된 다음 부착된 후의 중간 제품을 도시한다. 벽 분할 로우 (25)(예로서 2개가 도시됨)들은 도 2의 소자 (25)와 같이 도시된 스태거형으로 구성되어 있으며, 접착제 (52)가 벽 분할 로우 (25)를 넘어서 픽셀 위치 쪽으로 확산되는 것을 방지함으로써 액티브 영역 내의 오염을 방지하기 위하여 할당되는 사용되지 않는 공간을 감소시키는 역할을 한다.

도 6을 참조하면, 모든 픽셀 위치의 갭을 액정 (53)으로 채운 후의 중간 제품을 도시한다.

도 7을 참조하면, 커버 지지용 스페이서 기둥 및 벽 차단벽 분할부, 갭 제어, 글루 오염 물질, 및 액정으로의 글루 오염 물질 확산 감소에 대한 설계 배열이 개략적으로 도시되어 있다. 도 7의 개략적인 도시에서는 기둥 (24) 및 (34)와 차단벽 분할부 (25), (31) 및 (33)들이 다른 크기 및 다른 위치를 가지는 것으로 도시되어 있다. 차단벽 분할부 (33)은 느슨한 간격으로 배치되어 디스플레이 영역이 영역 (32)를 통하여 액정으로 충전된 후 주변 에지에 있는 영역 (29) 내에 최종 도포된 글루로부터 나오는 오염 물질을 감소시키는 역할을 한다. 주변 스페이서 기둥 (34)는 영역 (29) 내의 여분의 글루 (35)가 밖으로 흘러 나오도록 한다. 스페이서 차단벽 분할부 (25) 및 (31)은 글루 오염 물질이 어레이 (26)에 접근하지 못하도록 하며 또한 글루가 어레이 (26) 영역 내의 액정에 접근하지 못하도록 한다.

본 발명을 실시하는데 필요한 정보를 제공하기 위해 도 2 내지 도 7을 참조하여 다음과 같은 사양(specification)이 예시적으로 제공된다.

기판 (20)은 2048 × 2048 픽셀로 이루어진 디스플레이용 매립형 와이어링을 포함하는 규소와 같은 단결정(single crystal) 반도체일 수 있는데, 본 발명의 예에서는 각 픽셀의 측면(side) 길이는 약 17 마이크로미터이고, 서로 약 2 마이크로미터 떨어져 있으며, 각각의 픽셀 위치에서 표준 트랜지스터, 커패시터(도시되지 않음), 와이어링 매트릭스 교차점과 접촉한다.

갭 크기 "A"와 동일한 층 (44)는 약 2.5 마이크로미터의 갭 크기를 갖는 규소 산화물이다.

기둥 (24)들은 직경이 약 1.5 마이크로미터이고, 약 2.5 마이크로미터인 갭과 동일한 높이를 가지며 또한 각 기둥 (24)들은 픽셀들 사이의 간격의 교차점에 위치된다. 바깥쪽 기둥 (34)는 필요한 경우 더 큰 지름을 가질 수 있다. 크기에 대한 제한은 디스플레이 영역 외부에서는 보다 덜 엄격하다.

벽 분할 병렬 로우 (25) 및 (31)은 각각 폭이 약 10 마이크로미터, 길이는 500 마이크로미터로 된 분할부로 이루어지고, 분할부 사이는 90 마이크로미터의 분리부 (30)을 가지며, 로우 사이는 100 마이크로미터의 분리부를 가진다.

투명 커버는 유리이다.

투명 전극으로는 예를 들어 인듐 주석 산화물(Indium Tin Oxide)이 될 수 있다.

액정은 약 2.5 마이크로미터 두께를 갖는 층 내에서의 비틀림 네마틱(twisted nematic) 형이다.

도 1 내지 도 7에서 스페이서 기둥 및 차단벽이 설명의 편의를 위해 회로 보유 기판(circuit bearing substrate)을 베이스(base)로 사용하여 제조되는 것으로 기술되었지만, 이러한 제조는 투명 보호 커버 상의 투명 전극 상에서도 수행될 수 있음이 명백하다. 투명 도전성 재료는 스페이서 및 차단벽 부재를 제공하기 위하여 투명 도전체층 상에서 증착 또는 성장되는 재료를 에칭하는데 사용되는 에칭제(etchant)에 대해 에칭을 방지하는 뛰어난 특성을 가진다. 스페이서 기둥은 투명 커버 및 투명 도전체의 결합체와 일체로 형성되나 기판 상의 픽셀 배열과 함께 위치되는 것도 고려될 수 있다. 어셈블리에 있어서는 다양한 커버, 스페이서 높이 및 차단벽들이 자유롭게 사용될 수 있다.

본 발명에서 개시된 구조적인 원리를 사용하면, 갭 크기 유지 기둥 및 접착제 오염 물질 확산 방지 분할벽이 디스플레이 영역에 대한 에치 백에 의해 제거된 후에도 남아 있는 절연층을 형성함으로써 갭 및 액정 디스플레이 주변 둘레의 영역이 제어된다.

Claims

기판과 커버(cover) 사이의 갭(gap) 내에서 분리부(separation)에 의해 서로 분리되고, 기판에 대한 커버의 주변 밀봉(peripheral seal)을 제공하는 접착제(adhesive) 영역에 의해 둘러싸여 있으며, 액정(liquid crystal)이 채워진 픽셀 위치를 가지는 픽셀 소자들로 이루어지는 어레이를 구비한 액정 디스플레이(liquid crystal display)에 있어서,

a) 상기 주변 밀봉 내의 기판 상에 위치하며 또한 상기 커버에 대한 높이를 정해주는 갭에 위치하는 픽셀 위치 영역(pixel location area); 및

b) ⅰ) 상기 픽셀 위치 영역 내에 위치하며, 상기 기판 및 커버 중 어느 하나 와 일체로 형성되는 기둥(post); 및

ⅱ) 개구부(opening)를 가지며, 상기 기판 및 커버 중 어느 하나와 일체로 결합되며, 또한 상기 픽셀 위치 영역과 상기 주변 밀봉 사이에 위치 하는 차단벽 부재(barrier element)

중 적어도 하나

를 포함하고,

상기 적어도 하나의 기둥과 차단벽 부재가 각각 상기 갭의 거리와 거의 같은 높이를 가지는

액정 디스플레이.
제 1항에 있어서, 상기 적어도 하나의 차단벽 소자가 적어도 2개의 병렬 스태거형 로우(parallel staggered row)의 구성을 가지는 개선된 액정 디스플레이.
제 2항에 있어서, 상기 적어도 하나의 기둥이 상기 주변 밀봉의 주변 상에 있는 복수의 기둥인 액정 디스플레이.
제 2항에 있어서, 상기 적어도 하나의 기둥이 2개의 픽셀 소자들 사이의 상기 분리부들 중 하나 내에 위치하는 액정 디스플레이.
커버와 기판 사이에 갭 크기(gap dimension)을 가지는 액정 디스플레이 내에 구비되는 중간 제품(intermediate manufacturing product)에 있어서,

a) 주변 둘레에 밀봉 영역(sealing region)을 가지는 표면 상에 회로를 보유 하는 디스플레이 영역의 픽셀 위치를 구비하는 상기 기판과 상기 커버 중 어느 하나의 소자; 및

b) ⅰ) 상기 픽셀 위치 영역 내에 위치하며, 상기 소자와 일체로 형성되는 기 둥(post); 및

ⅱ) 상기 소자와 일체로 형성되고, 상기 픽셀 위치 영역과 밀봉 영역 사이 에 위치하며, 분할부와 분할부 사이에 적어도 하나의 개구부 (opening)를 구비하는 분할형 차단벽 부재(segmented barrier member)

중 적어도 하나

를 포함하고,

상기 적어도 하나의 기둥과 차단벽 부재가 상기 갭의 거리와 거의 같은 높이를 가지는

중간 제품.
제 5항에 있어서, 상기 적어도 하나의 분할형 차단벽 부재가 적어도 2개의 병렬 스태거형 로우의 구성을 가지는 중간 제품.
제 6항에 있어서, 상기 적어도 하나의 기둥이 상기 밀봉 영역의 주변 상에 있는 복수의 기둥인 중간 제품.
제 6항에 있어서, 상기 적어도 하나의 기둥이 2개의 픽셀 소자들 사이의 상기 분리부들 중 하나 내에 위치하는 중간 제품.
기판과 커버를 구비한 도전층(conductive layer) 사이에 갭을 가지는 액정 디스플레이 구조물(structure)에 구비되는 중간 제조 제품에 있어서,

a) 상기 기판은

ⅰ) 주변 둘레에 밀봉 영역을 가지는 표면 상에 회로를 보유하는 디스플 레이 영역의 픽셀 위치를 구비하며;

ⅱ) 상기 기판과 일체로 형성되고, 상기 갭을 정해주는 거리만큼 상기 기 판 위로 연장되는 복수의 기둥을 가지며;

ⅲ) 상기 디스플레이 영역과 상기 주변 밀봉 영역 사이에 위치하고, 상기 갭과 동일한 거리만큼 상기 기판 위로 연장되는 높이를 가지는 적어 도 하나의 분할형 차단벽 부재(segmented barrier member)

를 가지며,

b) 상기 커버는 상기 디스플레이 구조물 상부에 위치하고, 상기 도전층과 접 촉되는 상기 기둥 및 적어도 하나의 분할형 차단벽에 의해 지지되며, 상 기 밀봉 영역에서 상기 기판에 밀봉되는

중간 제품.
제 9항에 있어서, 상기 적어도 하나의 분할형 차단벽이 병렬 적층형 로우의 구성을 가지는 중간 제품.
제 9항에 있어서, 상기 적어도 하나의 분할형 차단벽이 상기 디스플레이 구조물의 한쪽 측면(side) 상에서 거의 중앙에 위치한 충전 영역(fill area) 내에 위치하고, 그 충전 영역을 실질적으로 둘러싸는 분할형 차단벽 부재를 포함하는 중간 제품.
기판과 커버를 구비한 도전층(conductive layer) 사이에 갭을 가지는 액정 디스플레이 구조물(structure)에 구비되는 중간 제품에 있어서,

a) 상기 기판은 주변 둘레에 밀봉 영역을 가지는 표면 상에 회로를 보유하는 디스플레이 영역의 픽셀 위치를 구비하며;

b) 상기 커버를 구비하는 도전층은

ⅰ) 상기 도전층과 일체로 형성되고, 상기 갭을 정해주는 거리만큼 상기 도전층으로부터 연장되는 복수의 기둥을 가지며,

ⅱ) 상기 기판 상의 디스플레이 영역과 주변 밀봉 영역 사이의 영역에 대 응하는 위치에서 상기 도전층 상에 위치하는 적어도 하나의 분할형 차단벽 부재―여기서 분할형 차단벽 부재는 상기 갭과 동일한 거리 만큼 상기 도전층으로부터 연장되는 높이를 가짐―를 구비하고;

c) 상기 기판은 커버를 구비하는 도전층에 걸쳐 위치하고, 상기 기둥과 상기 적어도 하나의 분할형 차단벽에 의해 지지되며, 상기 밀봉 영역에서 상기 기판에 밀봉되는

중간 제품.
제 12항에 있어서, 상기 적어도 하나의 분할형 부재가 병렬 스태거형 로우의 구성을 가지는 중간 제품.
제 12항에 있어서, 상기 적어도 하나의 분할형 차단벽이 상기 디스플레이 구조물의 한쪽 측면(side) 상에서 거의 중앙에 위치한 충전 영역(fill area) 내에 위치하고, 그 충전 영역을 실질적으로 둘러싸는 분할형 차단벽 부재를 포함하는 중간 제품.
디스플레이 영역 픽셀 및 주변 둘레의 밀봉 영역을 가지며, 갭 크기를 갖는 액정 용적(volume)을 가지는 액정 디스플레이를 제조하는 방법에 있어서,

a) 기판과 커버 상의 투명 전극(translucent electrode) 중 어느 하나의 표면 상에서 상기 갭 크기와 동일한 두께를 가지는 에칭 가능한 절연 재료층 을 형성하는 단계;

b) 상기 표면으로부터 상기 갭 크기만큼 연장되며 상기 디스플레이 영역 픽 셀을 갖는 디스플레이 영역의 주변 둘레에 위치하는 확산 차단벽 분할 부재와 상기 표면으로부터 갭 크기만큼 연장되는 기둥 소자가 남아 있도 록 상기 표면까지 상기 절연 재료층을 아래 방향으로 패턴 에칭하는 단 계; 및

c) 상기 기둥과 차단벽 분할 부재가 상기 디스플레이 영역 내에서 갭 크기를 형성하도록 접착제를 사용하여 상기 커버 및 기판을 서로 밀봉시키는 단 계

를 포함하는 액정 디스플레이 제조 방법.
제 15항에 있어서, 상기 용적을 액정 재료로 채우는 단계를 포함하는 액정 디스플레이 제조 방법.
제 16항에 있어서, 상기 절연 재료층을 형성하는 단계가 증착(deposition)에 의해 수행되는 액정 디스플레이 제조 방법.
제 17항에 있어서, 상기 증착이 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)인 액정 디스플레이 제조 방법.
디스플레이 픽셀 어레이 및 갭 크기를 가지는 액정 디스플레이 내에 구비되는 중간 제품을 제조하는 방법에 있어서,

a) 기판과 상기 디스플레이의 도전층의 한쪽 측면(side) 중 어느 하나의 표면 상에 얇고 비교적 느린 에칭 속도를 갖는 반응층(thin relatively slow etch responsive layer)을 도포(applying)시키는 단계;

b) 상기 느린 에칭 속도를 갖는 반응층 상에 상기 갭 크기의 두께를 가지는 절연층을 형성하는 단계;

c) 마스크 보호 영역들(mask protected regions) 사이의 절연층의 일부를 상 기 느린 에칭 속도를 갖는 반응층까지 패턴 에치백하는 단계

를 포함하고,

상기 마스크 보호 영역들은 적어도 디스플레이 영역 내에 위치하는 분산된 기둥 소자(distributed post element), 및 적어도 디스플레이 영역의 주변 둘레에 위치 하는 확산 차단벽 분할부가 되며, 또한 상기 마스크 보호 영역들은 상기 절연층 및 느린 에칭 속도를 갖는 반응층 중 적어도 하나와 일체로 형성된 채로 남아 있으면서 상기 갭 크기의 높이까지 연장되는

중간 제품의 제조 방법.
제 19항에 있어서, 상기 절연층을 형성하는 단계가 증착에 의해 수행되는 중간 제품의 제조 방법.
제 20항에 있어서, 상기 증착이 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)인 중간 제품의 제조 방법.
제 21항에 있어서, 상기 표면은 규소로 이루어지는 기판 상에 있으며, 상기 절연층은 규소 산화물(oxide of silicon)인 중간 제품의 제조 방법.
제 20항에 있어서, 상기 표면이 비교적 느린 에칭 속도를 갖는 반응성 투명 도전층을 가지는 유리(glass)로 이루어지는 커버 상에 있는 중간 제품의 제조 방법.
제 23항에 있어서, 상기 느린 에칭 속도를 갖는 반응성 도전층이 인듐 주석 산화물(in-dium tin oxide)로 이루어지는 중간 제품의 제조 방법.