KR100209622B1

KR100209622B1 - 액정표시장치 및 그 제조방법

Info

Publication number: KR100209622B1
Application number: KR1019960038380A
Authority: KR
Inventors: 오길환
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1996-09-05
Filing date: 1996-09-05
Publication date: 1999-07-15
Also published as: KR19980020041A

Abstract

액정표시장치 및 그 제조방법에 관한 것으로 스토리지 커패시터가 차지하는 면적이 커서 개구율이 저하되는 문제점을 해결하기 위하여 기판에 트랜치를 형성하고 트랜치 영역에 활성층-게이트 절연막-공통전극 라인으로 구성된 스토리지 커패시터를 형성하여 스토리지 커패시터의 평면 면적을 줄임으로써 액정표시장치 패널의 개구율을 증가시킬 수 있다.

Description

액정표시장치 및 그 제조방법

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치 및 그 제조방법에 관한 것이다.

일반적으로 액정표시장치는 트랜지스터와 화소전극이 배열된 하판과, 색상을 나타내기 위한 칼라필터를 갖는 상판과, 상판과 하판 사이에 채워져 있는 액정으로 구성되어 있으며, 그리고 두 기판의 양쪽면에는 자연광을 선편광 시켜주는 편광판이 각각 부착되어 있다.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명하면 다음과 같다.

제1도는 종래 기술에 따른 액정표시장치를 보여주는 레이아웃도이고 제2도는 제1도의 a-a'선상에 따른 구조단면도이다.

제1도 및 제2도에 도시된 바와 같이 기판(1)상의 각 화소영역에 소오스 영역과 드레인 영역을 갖는 복수개의 활성층(2)이 섬모양으로 형성된다.

그리고 일정한 간격으로 복수개의 게이트 라인(3)이 형성되고, 게이트 라인(3)과 수직한 방향으로 일정한 간격을 갖고 활성층(2)의 소오스 영역에 콘택되어 복수개의 데이터 라인(4)이 형성된다.

또한, 각 활성층(2)상에 게이트 라인(3)과 동일한 방향으로 복수개의 공통전극 라인(5)이 형성된다.

이때, 공통전극 라인(5)은 게이트 라인(3) 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성되고 게이트 라인(3)과 동일한 물질로 형성된다.

그리고 각 활성층(2)의 드레인 영역에 콘택되어 각 화소영역에 화소전극(6)이 형성되고 화소전극(6)을 포함한 기판(1) 전면에 제1, 제2층간절연막(7,8)이 형성된다.

제3a도 내지 3e도는 제2도에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.

제3a도에 도시된 바와 같이 유리 또는 석영 등의 투명기판(11)상에 다결정 실리콘을 형성하고 패터닝하여 섬모양의 활성층(12)을 형성한다.

이때, 활성층(12)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 전극으로도 이용된다.

그리고 제3b도에 도시된 바와 같이 활성층(12)상에 게이트 절연막(13)을 형성하고 게이트 절연막(13)을 포함한 기판(11) 전면에 게이트용 전극물질을 증착하고 패터닝하여 게이트 라인(도시하지 않음) 및 공통전극 라인(14)을 형성한다.

이때, 공통전극 라인(14)의 면적은 스토리지 용량의 면적이 된다.

또한, 공통전극 라인(14)의 영역은 빛이 통과되지 않으므로 개구율을 감소시킨다.

이어, 제3c도에 도시된 바와 같이 게이트 라인(도시되지 않음) 및 공통전극 라인(14)을 마스크로 활성층(12)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.

그리고, 제3d도에 도시된 바와 같이 기판(11) 전면에 제1층간 절연막(15)을 증착하고 활성층(12)의 소오스 영역이 노출되도록 제1콘택홀(도시되지 않음)을 형성하여 제1콘택홀(도시되지 않음)을 통해 활성층(12)과 연결되도록 데이터 라인(도시되지 않음)을 형성한다.

다음 공정으로 제3e도에 도시된 바와 같이 기판(11) 전면에 제2층간 절연막(16)을 증착하고 활성층(12)의 드레인 영역이 노출되도록 제2콘택홀(도시되지 않음)을 형성한 다음 활성층(12)과 연결되도록 화소전극(도시되지 않음)을 형성한다.

그리고 화소전극(도시되지 않음)을 포함한 기판(11) 전면에 보호막(17)을 형성한다.

종래기술에 따른 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.

기판상의 스토리지 커패시터가 활성층-게이트 절연막-공통전극 라인으로 적층되어 구성되므로 스토리지 커패시터가 차지하는 면적이 커져서 개구율이 저하된다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로 개구율을 크게 향상시킨 액정 표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.

제1도는 종래 기술에 따른 액정표시장치를 보여주는 레이아웃도.

제2도는 제1도의 a-a'선상에 따른 구조단면도.

제3a도 내지 3e도는 제2도에 따른 액정표시장치의 제조공정을 보여주는 공정단면도.

제4도는 본 발명에 따른 액정표시장치의 레이아웃도.

제5도는 제4도의 b-b'선에 따른 구조단면도.

제6a도 내지 6e도는 제5도에 따른 액정표시장치의 제조공정을 보여주는 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

20 : 기판 21 : 게이트 라인

22 : 데이터 라인 23 : 활성층

24 : 공통전극 라인 25 : 화소 전극

26 : 제1층간절연막 27 : 제2층간절연막

28 : 게이트 절연막 29 : 보호막

본 발명에 따른 액정표시장치 및 그 제조방법은 기판에 트랜치를 형성하고 트랜치 영역에 활성층-게이트 절연막-공통전극 라인으로 구성된 스토리지 커패시터를 형성하여 스토리지 커패시터의 평면 면적을 줄이는데 그 특징이 있다.

본 발명의 다른 특징은 공통전극 라인은 게이트 라인과 동일한 방향으로 형성하는데 있다.

상기와 같은 본 발명에 따른 액정표시장치 및 그 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

제4도는 본 발명에 따른 액정표시장치의 레이아웃도이고 제5도는 제4도의 b-b'선에 따른 구조단면도이다.

제4도 및 제5도에 도시된 바와 같이 본 발명에 따른 액정표시장치는 일정 영역에 복수개의 트랜치(trench)(빗금친 부분)를 갖는 기판(20)상에 일정한 간격으로 복수개의 게이트 라인(21)이 형성되고 게이트 라인(21)과 수직한 방향으로 일정한 간격을 갖는 복수개의 데이터 라인(22)이 형성된다.

그리고 기판(20)의 각 트랜치 표면 및 기판(20)상의 일부분에 소오스 영역과 드레인 영역을 갖는 복수개의 활성층(23)이 섬모양으로 형성된다.

그리고 기판(20)의 트랜치 영역이 포함되도록 각 활성층(23)상에 게이트 라인(21)과 동일한 방향으로 복수개의 공통전극 라인(24)이 형성된다.

이때, 공통전극 라인(24)은 게이트 라인(21) 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성되고 게이트 라인(21)과 동일한 물질로 형성된다.

그리고 활성층(23)의 드레인 영역에 콘택되어 각 화소영역에 화소전극(25)이 형성되고 화소전극(25)을 포함한 기판(20) 전면에 제1, 제2층간 절연막(26,27)이 형성된다.

이때, 기판(20)의 트랜치 영역에 형성된 활성층(23)과 공통전극 라인(24)은 스토리지 커패시터의 전극으로 사용된다.

제6a도 내지 6e도는 제5도에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.

제6a도에 도시된 바와 같이 스토리지 커패시터가 형성될 영역의 절연성 투명기판(20)에 일정 깊이의 트랜치(trench)를 형성한다.

그리고, 트랜치가 형성된 기판(20) 전면에 다결정 실리콘을 형성하고 패터닝하여 기판(20)의 트랜치 표면 및 기판(20)상의 일부분에 섬모양의 활성층(23)을 형성한다.

이때, 활성층(23)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 전극으로도 이용된다.

그리고 제6b도에 도시된 바와 같이 활성층(23)상에 게이트 절연막(28)을 형성하고 게이트 절연막(28)을 포함한 기판(20) 전면에 게이트용 전극물질을 형성하고 패터닝하여 게이트 라인(도시하지 않음) 및 공통전극 라인(24)을 형성한다.

이때, 공통전극 라인(24)은 스토리지 커패시터의 전극으로 이용되며 기판(20)의 트랜치 영역을 따라 형성되므로 공통전극 라인(24)의 평면 면적이 줄어든다.

이어, 제6c도에 도시된 바와 같이 게이트 라인(도시되지 않음) 및 공통전극 라인(24)을 마스크로 활성층(23)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.

그리고, 제6d도에 도시된 바와 같이 기판(20) 전면에 제1층간 절연막(26)을 형성하고 활성층(23)의 소오스 영역이 노출되도록 제1콘택홀(도시되지 않음)을 형성하여 제1콘택홀(도시되지 않음)을 통해 활성층(23)과 연결되도록 데이터 라인(도시되지 않음)을 형성한다.

다음 공정으로 제6e도에 도시된 바와 같이 기판(20) 전면에 제2층간 절연막(27)을 형성하고 활성층(23)의 드레인 영역이 노출되도록 제2콘택홀(도시되지 않음)을 형성한 다음 활성층(23)과 연결되도록 화소전극(도시되지 않음)을 형성한다.

그리고 화소전극(도시되지 않음)을 포함한 기판(20) 전면에 보호막(29)을 형성한다.

본 발명에 따른 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.

기판에 트랜치를 형성하고 트랜치 영역에 스토리지 커패시터를 형성함으로써 종래기술과 동일한 스토리치(storage) 용량을 유지하고 평면 면적을 줄여 화소의 개구율을 증가시킬 수 있다.

예를 들면 전극의 폭이 6㎛ 일 때 트랜치의 깊이를 약 1㎛로 하면 그 폭을 4㎛로 줄일 수 있다.

그러면 화소의 면적이 30 ×30㎛ 일 때(30 ×2)/(30 ×30)×100=7% 의 개구율의 증가를 얻을 수 있다.

그러므로 일반적으로 이러한 화소의 개구율이 약 40% 라고 생각할 때 7% 의 개구율의 증가는 패널의 특성을 크게 향상시킬 수 있다.

Claims

매트릭스 형태의 화소 영역과, 상기 화소 영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서, 일정 영역에 복수개의 트랜치를 갖는 기판; 상기 기판의 트랜치 표면을 따라 기판상의 일부분에 형성되고 소오스 영역과 드레인 영역을 갖는 복수개의 활성층; 상기 기판의 트랜치 영역을 포함하고 기판상의 일정 영역에 형성되는 복수개의 공통전극 라인; 그리고 상기 활성층의 드레인 영역에 콘택되어 상기 화소 영역에 형성되는 화소 전극을 포함하여 이루어짐을 특징으로 하는 액정표시장치.
제1항에 있어서, 공통전극 타인은 게이트 라인과 동일한 방향으로 형성됨을 특징으로 하는 액정표시장치.
제1항에 있어서, 기판의 트랜치는 화소전극의 스토리지 커패시터 영역에 형성됨을 특징으로 하는 액정표시장치.
기판의 일정 영역에 복수개의 트랜치를 형성하는 스텝; 상기 기판의 트랜치 표면 및 기판상의 일부분에 섬모양의 활성층을 형성하고 상기 활성층상에 제1절연층을 형성하는 스텝; 상기 제1절연층상에 게이트전극 물질을 형성하고 패터닝하여 상기 활성층상에 복수개의 게이트 라인과 상기 기판의 트랜치 영역을 포함하고 상기 게이트 라인에 일정간격 떨어진 복수개의 공통전극 라인을 형성하는 스텝; 상기 기판 전면에 불순물이온을 주입하여 상기 활성층에 소오스 영역과 드레인 영역을 형성하는 스텝; 상기 기판 전면에 제2절연층을 형성하고, 상기 활성층의 소오스 영역에 콘택되도록 상기 제2절연층상에 복수개의 데이터 라인을 형성하는 스텝; 상기 기판 전면에 제3절연층을 형성하고, 상기 활성층의 드레인 영역에 콘택되도록 상기 제3절연층상에 화소전극을 형성하는 스텝; 그리고 상기 화소전극을 포함한 기판 전면에 보호막을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.