JPWO2017014072A1 - 半導体装置およびその製造方法、並びに電子機器 - Google Patents

半導体装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JPWO2017014072A1
JPWO2017014072A1 JP2017529550A JP2017529550A JPWO2017014072A1 JP WO2017014072 A1 JPWO2017014072 A1 JP WO2017014072A1 JP 2017529550 A JP2017529550 A JP 2017529550A JP 2017529550 A JP2017529550 A JP 2017529550A JP WO2017014072 A1 JPWO2017014072 A1 JP WO2017014072A1
Authority
JP
Japan
Prior art keywords
image sensor
glass substrate
main surface
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017529550A
Other languages
English (en)
Other versions
JP6885331B2 (ja
Inventor
晋 宝玉
晋 宝玉
俊 御手洗
俊 御手洗
周作 柳川
周作 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017014072A1 publication Critical patent/JPWO2017014072A1/ja
Application granted granted Critical
Publication of JP6885331B2 publication Critical patent/JP6885331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/021—Mountings, adjusting means, or light-tight connections, for optical elements for lenses for more than one lens
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/04—Mountings, adjusting means, or light-tight connections, for optical elements for lenses with mechanism for focusing or varying magnification
    • G02B7/09—Mountings, adjusting means, or light-tight connections, for optical elements for lenses with mechanism for focusing or varying magnification adapted for automatic focusing or varying magnification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B13/00—Viewfinders; Focusing aids for cameras; Means for focusing for cameras; Autofocus systems for cameras
    • G03B13/32—Means for focusing
    • G03B13/34—Power focusing
    • G03B13/36—Autofocus systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術は、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができるようにする半導体装置およびその製造方法、並びに電子機器に関する。半導体装置は、半導体基板に光電変換素子が形成されたイメージセンサと、イメージセンサの第１の主面側に配置されたガラス基板と、イメージセンサの第１の主面と反対側の第２の主面側に形成された配線層と、イメージセンサの信号を外部に出力する外部端子とを備える。配線層の金属配線は、イメージセンサの内部から外周部へ拡がるように形成されて外部端子と接続されている。本技術は、例えば、イメージセンサパッケージ等に適用できる。

Description

本技術は、半導体装置およびその製造方法、並びに電子機器に関し、特に、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができるようにする半導体装置およびその製造方法、並びに電子機器に関する。
半導体微細加工技術を応用したCCDやCMOSイメージセンサ等の撮像素子は、レンズ構造体を装着することでカメラモジュールとして、デジタルカメラや携帯電話等の電子機器に搭載される。このカメラモジュールを小型・軽量化するため、イメージセンサチップ（半導体素子）をガラス基板に搭載したイメージセンサパッケージが提案されている。
例えば、特許文献１には、センサチップ表面（受光面側）にある受光部の外縁に、電気的な入出力（I/O）を行うための金属バンプが形成され、個片化されたセンサチップをガラス基板に受光面を向けてフリップチップ実装するタイプの表面照射型CMOSイメージセンサパッケージが提案されている。
また、特許文献２には、表面照射型CMOSイメージセンサのCSP（Chip Size Package）が開示されている。このイメージセンサCSPは、初めに、ガラス基板ウェハと、センサが形成された半導体基板ウェハとが、センサ受光部を挟み込むようにして、接着層を介してWafer to Waferで貼り合わされる。そして、薄肉化と配線形成を経て、個片化されることにより、イメージセンサCSPが完成する。
特許第４６６４３７２号公報 特許第４６９３８２７号公報
しかしながら、特許文献１に開示のイメージセンサパッケージでは、電気的な入出力を行う金属バンプを受光部の外縁に形成する必要があるため、I/O数（入出力の数）が制限され、チップ面積も大きくなる。
また、特許文献２に開示のイメージセンサCSPでは、個片化後のパッケージサイズはイメージセンサのチップサイズと同じである。電気的な入出力を行う金属バンプなどはセンサチップの裏面に配置する必要があるが、センサチップの裏面に配置できるI/O数は、構造上、大きく制限される。
本技術は、このような状況に鑑みてなされたものであり、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができるようにするものである。
本技術の第１の側面の半導体装置は、半導体基板に光電変換素子が形成されたイメージセンサと、前記イメージセンサの第１の主面側に配置されたガラス基板と、前記イメージセンサの前記第１の主面と反対側の第２の主面側に形成された第１配線層と、前記イメージセンサの信号を外部に出力する外部端子とを備え、前記第１配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている。
本技術の第１の側面の半導体装置の製造方法は、半導体基板に光電変換素子が形成されたイメージセンサの第１の主面側にガラス基板を配置し、前記イメージセンサの前記第１の主面と反対側の第２の主面側に、前記イメージセンサの内部から外周部へ拡がる金属配線を含む配線層を形成し、前記金属配線と接続する前記外部端子を形成する。
本技術の第１の側面の電子機器は、半導体基板に光電変換素子が形成されたイメージセンサと、前記イメージセンサの第１の主面側に配置されたガラス基板と、前記イメージセンサの前記第１の主面と反対側の第２の主面側に形成された配線層と、前記イメージセンサの信号を外部に出力する外部端子とを備え、前記配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている半導体装置を備える。
本技術の第１の側面においては、半導体基板に光電変換素子が形成されたイメージセンサの第１の主面側にガラス基板が配置され、前記イメージセンサの前記第１の主面と反対側の第２の主面側に、前記イメージセンサの内部から外周部へ拡がる金属配線を含む配線層が形成され、前記外部端子が前記金属配線と接続される。
本技術の第２の側面の半導体装置は、半導体基板に光電変換素子が形成されたイメージセンサと、前記イメージセンサの受光面である第１の主面を保護するガラス基板と、前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材とを備える。
本技術の第２の側面の半導体装置においては、半導体基板に光電変換素子が形成されたイメージセンサと、前記イメージセンサの受光面である第１の主面を保護するガラス基板と、前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材が設けられる。
半導体装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１及び第２の側面によれば、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した半導体装置の第１の実施の形態としてのイメージセンサパッケージの断面図である。 図１のイメージセンサパッケージの平面図である。 第１の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第１の実施の形態の第１変形例を示す断面図である。 第１の実施の形態の第２変形例を示す断面図である。 本技術を適用した半導体装置の第２の実施の形態としてのイメージセンサパッケージの断面図である。 第２の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第３の実施の形態としてのイメージセンサパッケージの断面図である。 第３の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第４の実施の形態としてのイメージセンサパッケージの断面図である。 第４の実施の形態のイメージセンサの平面図である。 第４の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第４の実施の形態の第１変形例を示す断面図である。 第４の実施の形態の第２変形例を示す断面図である。 第４の実施の形態の第２変形例のイメージセンサの平面図である。 第４の実施の形態の第３変形例を示す断面図である。 本技術を適用した半導体装置の第５の実施の形態としてのイメージセンサパッケージの断面図である。 第５の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第６の実施の形態としてのイメージセンサパッケージの断面図である。 第６の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第６の実施の形態の変形例を示す断面図である。 本技術を適用した半導体装置の第７の実施の形態としてのイメージセンサパッケージの断面図である。 第７の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第８の実施の形態としてのイメージセンサパッケージの断面図である。 第８の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第８の実施の形態の第１変形例を示す断面図である。 第８の実施の形態の第２変形例を示す断面図である。 マルチチップモジュール構造としたイメージセンサパッケージの断面図である。 カメラモジュールの構成例を示す断面図である。 複眼カメラモジュールの第１構成例を示す断面図である。 複眼カメラモジュールの第２構成例を示す断面図である。 複眼カメラモジュールの第３構成例を示す断面図である。 複眼カメラモジュールの第４構成例を示す断面図である。 複眼カメラモジュールの第５構成例を示す断面図である。 複眼カメラモジュールの第６構成例を示す断面図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 イメージセンサの使用例を説明する図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．イメージセンサパッケージの第１の実施の形態
２．イメージセンサパッケージの第２の実施の形態
３．イメージセンサパッケージの第３の実施の形態
４．イメージセンサパッケージの第４の実施の形態
５．イメージセンサパッケージの第５の実施の形態
６．イメージセンサパッケージの第６の実施の形態
７．イメージセンサパッケージの第７の実施の形態
８．イメージセンサパッケージの第８の実施の形態
９．マルチチップモジュール構成例
１０．カメラモジュール構成例
１１．複眼カメラモジュール構成例
１２．電子機器への適用例
＜１．第１の実施の形態＞
＜１．１ 第１の実施の形態の構造図＞
図１は、本技術を適用した半導体装置の第１の実施の形態としての、イメージセンサパッケージの断面図を示している。
図１のイメージセンサパッケージ１は、シリコン基板等の半導体基板（不図示）にフォトダイオード（光電変換素子）、トランジスタ等の半導体素子が形成されたイメージセンサ１１を含んで構成される。イメージセンサ１１は、例えば、裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどである。
図１においてイメージセンサ１１の光入射面側となる第１の主面１２側には、オンチップレンズ２１が形成されている。オンチップレンズ２１の上方には、可視光の透過率が高い光透過性部材２２が配置され、この光透過性部材２２を介してガラス基板２３が配置されている。光透過性部材２２には、その屈折率が、例えば、０．５乃至３．０程度の材料を用いることができるが、ガラス基板２３の屈折率に近い屈折率であればさらに好ましい。
光透過性部材２２とガラス基板２３により、イメージセンサ１１の受光部を埃やダストなどから保護することができる。ここで、イメージセンサ１１の受光部とは、例えば、フォトダイオード、カラーフィルタ、オンチップレンズなどの、光が入射（通過）される部分である。
イメージセンサ１１の側面には、被覆部２４が配置され、被覆部２４とイメージセンサ１１の上側に、ガラス基板２３が配置されている。被覆部２４は、例えば、可視光から近赤外までの光の透過率が１０％以下の遮光性を有する樹脂材料（以下、単に遮光材料という。）で形成することができる。あるいはまた、被覆部２４は、熱伝導率が０．５W/m・K以上の高熱伝導性を有する樹脂材料（以下、放熱材料という。）で形成することができる。
ガラス基板２３には、ガラス基板２３から発生するα線がイメージセンサ１１の受光部に入射することを防止するアクリルなどの膜（図示せず）や、入射光の赤外成分を除去する赤外線カットフィルタ（図示せず）、入射光の反射を防止する光学膜（図示せず）などが形成されても良い。
イメージセンサ１１の下側となる第２の主面１３側には、再配線層３１（RDL：Re-distribution Layer）が形成されている。この再配線層３１も、被覆部２４とイメージセンサ１１とからなる平面領域に対応して形成されている。イメージセンサ１１の第２の主面１３と被覆部２４の面とは平坦な面となっており、再配線層３１が形成しやすくなっている。
なお、以下では、イメージセンサ１１の下側となる第２の主面１３側を、イメージセンサ１１の背面とも称する。
再配線層３１は、複数の金属配線層３２とその間に形成された絶縁層３３とからなる。各金属配線層３２どうしは、絶縁層３３に形成された貫通孔（不図示）によって接続されている。複数の金属配線層３２のうち、最下層の金属配線層３２は、外部端子３４と接続されている。外部端子３４は、電気信号の入力若しくは出力、または、電力の供給を受けるための端子であり、例えば、金属バンプで構成される。
イメージセンサ１１のフォトダイオードで受光されることにより生成された電荷は、半導体基板に形成された内部回路からTSV（Through Silicon Via：シリコン貫通電極）３５を経由して、金属配線層３２へ伝送され、外部端子３４から、電気信号として出力される。
このイメージセンサパッケージ１は、図２９を参照して後述するように、レンズ構造体１７３等とともに組み立てられ、カメラモジュール１５１を構成する。
図２は、図１のイメージセンサパッケージ１を、外部端子３４側からみた平面図である。
図１において最下層となる金属配線層３２は、図２に示されるように、イメージセンサ１１の領域内に形成された電極部１４から、外周部へ拡がるように形成され、イメージセンサパッケージ１の外部端子３４に接続されている。このように金属配線層３２を外周部へ拡がるFan-out配線として外部端子３４と接続することにより、外部端子３４は、被覆部２４の平面領域も含む、イメージセンサ１１の平面領域よりも大きな領域に配置することができる。
よって、第１の実施の形態のイメージセンサパッケージ１によれば、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。
また、イメージセンサ１１の側面が被覆部２４で覆われているので、イメージセンサ１１の側面を保護することができる。
＜１．２ 第１の実施の形態の製造方法＞
次に、図３を参照して、第１の実施の形態のイメージセンサパッケージ１の製造方法（第１の製造方法）について説明する。
初めに、半導体ウェハから個片化されたイメージセンサ１１が用意される。そして、図３のAに示されるように、個片化されたイメージセンサ１１がガラス基板２３上に搭載される。具体的には、ガラス基板２３上に光透過性部材２２を、例えば塗布により形成し、その光透過性部材２２の上に、個片化されたイメージセンサ１１が、受光面をガラス基板２３に向けるようにして、Pick and Placeで配列し、接着される。
ガラス基板２３は、例えば、ウェハもしくはパネルの形態の、ホウケイ酸ガラス、石英ガラス、ソーダ石灰ガラス等で構成される。
次に、図３のBに示されるように、ガラス基板２３のイメージセンサ１１が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆（モールド）され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などの絶縁性材料を用いることができる。
続いて、図３のCに示されるように、被覆部２４が形成された面を、機械研削や化学機械研磨（Chemical Mechanical Polishing：CMP）等により研削することで、イメージセンサ１１の第２の主面１３が露出される。この研削は、イメージセンサ１１の薄肉化を兼ねても良い。
イメージセンサ１１の第２の主面１３には、デバイス回路が存在しないため、研削精度はあまり高くなくても良い。研削により、被覆部２４とイメージセンサ１１の第２の主面１３とを平坦にすることができ、TSV３５（図３では不図示）を均一に露出させることができる。これにより、イメージセンサ１１のTSV３５と金属配線層３２との接続を精度よく加工することができる。
次に、図３のDに示されるように、金属配線層３２と絶縁層３３を含む再配線層３１、及び、外部端子３４が形成される。金属配線層３２には、例えば、Al, Al-Cu, Al-Si, Al-Nd, Cu, Au, Agなどが用いられる。絶縁層３３には、例えば、ポリイミドやエポキシなどのポリマー、SiOxやSiNxなどの無機材料が用いられる。外部端子３４と接続される金属配線層３２のパッド部分には、Ni/AuやNi/Pd/Auなどの積層バリアが形成されるのが好ましい。金属配線層３２と絶縁層３３は、例えば、スパッタ法、CVD法、蒸着法、めっき法、印刷法等により形成することができる。外部端子３４は、例えば、印刷法、蒸着法、めっき法などによって形成される金属バンプとすることができるが、金属配線層３２のパッド部分をそのまま露出させた構造としてもよい。
最後に、図３のEに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図１に示した第１の実施の形態のイメージセンサパッケージ１が完成する。
第１の製造方法では、ガラス基板２３上に、イメージセンサ１１が配列され、その後、再配線層３１や外部端子３４が形成される。一般に、ガラス基板は、熱や湿気に対する寸法安定性が高く、反りに強い。ガラス基板上への配線技術は、TFT(Thin Film Transistor)などの分野でも利用されている。第１の製造方法のように、ガラス基板２３上に配線加工を行うことで、再配線層３１の線幅と線間距離（Line/Space）それぞれが１０μ以下となるような非常に微細な配線加工を実現することができる。
＜１．３ 第１の実施の形態の第１変形例＞
図４は、第１の実施の形態の第１変形例を示すイメージセンサパッケージ１の断面図である。
図４に示される第１の実施の形態の第１変形例では、イメージセンサ１１の側面の被覆部２４が、２種類の被覆部２４Aと２４Bに置き換えられている点が、図１に示した第１の実施の形態と異なる。
２種類の被覆部２４Aと２４Bのうち、イメージセンサ１１と接する被覆部２４Aは、可視光から近赤外までの光の透過率が１０％以下の遮光材料で形成される。一方、被覆部２４Bは、熱伝導率が０．５W/m・K以上の放熱材料で形成される。
この２種類の被覆部２４Aと２４Bは、図３のBに示した被覆部２４を形成する工程において、初めに、被覆部２４Aとなる遮光材料を用いて、印刷法、塗布法、蒸着法、ラミネート法、モールド法などによって被覆し、次いで、被覆部２４Bとなる放熱材料を用いて、同様の方法で被覆することで形成することができる。
このように、イメージセンサ１１と接する被覆部２４Aを遮光材料とすることで、イメージセンサ１１の側面やガラス基板２３下面から入射される迷光を吸収し、意図しない光がイメージセンサ１１の受光部に入射することを防ぐことができる。
また、被覆部２４A外側の被覆部２４Bを放熱材料とすることで、イメージセンサ１１から発生する熱を放散するための放熱経路を形成することができる。
なお、被覆部２４は、３種類の被覆材料で構成してもよく、１種類以上の被覆材料で被覆された構造であればよい。
＜１．４ 第１の実施の形態の第２変形例＞
図５は、第１の実施の形態の第２変形例を示すイメージセンサパッケージ１の断面図である。
図５に示される第１の実施の形態の第２変形例では、ガラス基板２３の厚みが、イメージセンサ１１より外側の外周部において、イメージセンサ１１の上側部分の厚みよりも厚く形成されている点が図１の第１の実施の形態と異なる。一方で、ガラス基板２３が厚い部分の被覆部２４の厚みは、その他の部分よりも薄く形成されている。
イメージセンサパッケージ１の上側に配置される、入射光をイメージセンサ１１の受光部に集光するための複数のレンズからなるレンズ構造体１７３（図２９）の高さは、光路長によって決まる。光軸上に空気よりも屈折率が大きい部材があると、その分だけ光路長は大きくなり、レンズ構造体１７３の高さも増大する。ガラス基板２３の屈折率は1.5であり、光軸上のガラス基板２３の厚さx1/3程度だけ光路長は余分に大きくなり、カメラモジュール１５１が高くなってしまう。そのため光軸上のガラス基板２３は薄いほどよいが、ガラス基板２３を薄くすると剛性が低下し、イメージセンサ１１が撓む場合がある。
そこで、第２変形例のように、イメージセンサ１１より外側の外周部の厚みを、イメージセンサ１１の上側の厚みよりも厚く形成したガラス基板２３を採用することで、光軸上のガラス基板２３の厚みを薄くしながら、外周部の厚いガラス部分(stiffener構造)と被覆部２４によって、ガラス基板２３とイメージセンサ１１の剛性を保持することができる。これにより、光路長の光路長を短縮しつつ、イメージセンサ１１の反りや撓みを抑制することができる。
＜２．第２の実施の形態＞
＜２．１ 第２の実施の形態の構造図＞
図６は、本技術を適用した半導体装置の第２の実施の形態としての、イメージセンサパッケージの断面図を示している。
なお、図６においては、上述した第１の実施の形態と対応する部分については同一の符号を付してあり、第１の実施の形態と異なる部分についてのみ説明する。後述するその他の実施の形態についても同様とする。
図６に示される第２の実施の形態のイメージセンサパッケージ１では、イメージセンサ１１の外部端子３４側の面である第２の主面１３と再配線層３１との間に、被覆部２４が形成されている点が、第１の実施の形態と異なる。
また、第２の主面１３と再配線層３１との間の被覆部２４の一部分に金属バンプ４１が設けられ、イメージセンサ１１のTSV３５が、金属バンプ４１を介して、再配線層３１の金属配線層３２と接続されている。金属バンプ４１は、例えば、Sn-Agバンプ、Sn-Ag-Cuバンプ、Auスタッドバンプなどで構成され、その周囲は被覆部２４で覆われている。
さらに、第１の実施の形態では、光透過性部材２２が、イメージセンサ１１の上部のみに形成されていたが、第２の実施の形態では、光透過性部材２２が、イメージセンサ１１の外側の被覆部２４の上部にも形成され、ガラス基板２３の下面全領域と接している。
第２の実施の形態におけるイメージセンサパッケージ１を外部端子３４側からみた平面図の図示は省略するが、図２と同様に、金属配線層３２は、外周部へ拡がるFan-out配線として形成され、外部端子３４と接続されている。
したがって、第２の実施の形態においても、第１の実施の形態と同様に、金属配線層３２を外周部へ拡がるFan-out配線としたことにより、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。
また、イメージセンサ１１の側面と背面が被覆部２４で覆われているので、イメージセンサ１１の側面と背面を同時に保護することができる。
図６の例では、被覆部２４が１種類の樹脂材料で形成されているが、第１の実施の形態の第１変形例と同様に２種類以上の樹脂材料の積層により被覆部２４が形成されてもよい。
＜２．２ 第２の実施の形態の製造方法＞
次に、図７を参照して、第２の実施の形態のイメージセンサパッケージ１の製造方法（第２の製造方法）について説明する。
初めに、個片化されたイメージセンサ１１が用意される。用意されるイメージセンサ１１は、図７のAに示されるように、第１の主面１２側に形成されたオンチップレンズ２１が、除去可能な保護膜４２で保護され、第２の主面１３側に金属バンプ４１が形成されたイメージセンサである。
そして、用意されたイメージセンサ１１が、図７のAに示されるように、紫外線（UV）で剥離可能な接着剤５２を介して再配線層３１を形成したキャリア基板５１に、フリップチップ実装される。より詳しくは、再配線層３１の最表面の金属配線層３２上に、イメージセンサ１１の金属バンプ４１が配置されるようにして、金属バンプ４１と金属配線層３２がフリップチップ接合（Flip Chip Bonding）される。キャリア基板５１は、ガラス基板２３と同様、例えば、ウェハもしくはパネルの形態の石英ガラスなどで構成される。
図３のAと図７のAを比較して明らかなように、図３に示した第１の製造方法では、イメージセンサ１１がガラス基板２３に対して受光面が向くように接着されたのに対して、第２の製造方法では、イメージセンサ１１が、キャリア基板５１に対して、受光面が上向きとなるようにフリップチップ実装される。
次に、図７のBに示されるように、キャリア基板５１上のイメージセンサ１１が搭載された面が所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
次に、図７のCに示されるように、機械研削や化学機械研磨により、イメージセンサ１１に形成した保護膜４２が露出されるまで、被覆部２４が平坦に研磨された後、保護膜４２が除去される。被覆部２４の研削では、保護膜４２が露出される研削を行えば良いため、研削精度はあまり高くなくても良い。
次に、図７のDに示されるように、接着剤となる光透過性部材２２を用いて、ガラス基板２３と、イメージセンサ１１が実装されたキャリア基板５１が、Wafer to Waferで貼り合わされる。
続いて、図７のEに示されるように、キャリア基板５１の裏面側から紫外線（UV）を照射して、キャリア基板５１が剥離される。キャリア基板５１が剥離されると、ガラス基板２３に受光面を向けて、イメージセンサ１１が配列された基板構造が出来上がる。イメージセンサ１１の側面は、被覆部２４で被覆され、イメージセンサ１１の第２の主面１３側には、再配線層３１が形成されている。
最後に、図７のFに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図６に示した第２の実施の形態のイメージセンサパッケージ１が完成する。
＜３．第３の実施の形態＞
＜３．１ 第３の実施の形態の構造図＞
図８は、本技術を適用した半導体装置の第３の実施の形態としての、イメージセンサパッケージの断面図を示している。
図８に示される第３の実施の形態のイメージセンサパッケージ１では、イメージセンサ１１の外部端子３４側の面である第２の主面１３と再配線層３１との間に、被覆部５５が新たに形成されている点が、第１の実施の形態と異なる。この被覆部５５は、図９を参照して後述するように、イメージセンサ１１の側面に形成された被覆部２４とは別工程で形成されるが、被覆部５５と被覆部２４の材料は同一でもよい。あるいはまた、図４に示した第１の実施の形態の第１変形例のように、被覆部２４と被覆部５５の一方を遮光材料とし、他方を放熱材料とするなど、被覆部５５と被覆部２４で異なる特性の材料を用いてもよい。
イメージセンサ１１のTSV３５は、被覆部５５と同じ層に設けられたビア５６を介して、再配線層３１の金属配線層３２と接続されている。ビア５６の周囲は被覆部５５で覆われている。
第３の実施の形態におけるイメージセンサパッケージ１を外部端子３４側からみた平面図の図示は省略するが、図２と同様に、金属配線層３２は、外周部へ拡がるFan-out配線として形成され、外部端子３４と接続されている。
したがって、第３の実施の形態においても、第１の実施の形態と同様に、金属配線層３２を外周部へ拡がるFan-out配線としたことにより、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。
また、イメージセンサ１１の側面と背面が被覆部２４または５５で覆われているので、イメージセンサ１１の側面と背面を同時に保護することができる。
＜３．２ 第３の実施の形態の製造方法＞
次に、図９を参照して、第３の実施の形態のイメージセンサパッケージ１の製造方法（第３の製造方法）について説明する。
図９のA乃至Cの工程は、図３のA乃至Cの工程と同様である。
即ち、初めに、図９のAに示されるように、個片化されたイメージセンサ１１がガラス基板２３上に搭載される。
次に、図９のBに示されるように、ガラス基板２３のイメージセンサ１１が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図９のCに示されるように、被覆部２４が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ１１の第２の主面１３が露出される。
次に、図９のDに示されるように、露出されたイメージセンサ１１の第２の主面１３を含む面全体が、所定の被覆材料を用いて、印刷法、塗布法、蒸着法、または、ラミネート法などによって被覆され、被覆部５５が形成される。再被覆する面は平坦であるため、再被覆後の面も平坦性を維持することができる。
次いで、図９のDに示されるように、この被覆部５５で被膜された面のうち、イメージセンサ１１のTSV３５が配置された位置を開口し、金属材料を埋め込む、または、開口部にコンフォーマルに金属材料を形成するなどにより、ビア５６が形成される。開口部の形成は、例えば、ウェットエッチング、ドライエッチング、機械ドリル加工、レーザードリル加工などによって行うことができる。
図９のE及びFの工程は、図３のD及びEを参照して説明した工程と同様である。
即ち、図９のEに示されるように、被覆部５５とビア５６が形成された平坦面の上に、金属配線層３２と絶縁層３３を含む再配線層３１、及び、外部端子３４が形成される。そして、図９のFに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図８に示した第３の実施の形態のイメージセンサパッケージ１が完成する。
第３の製造方法においても、ガラス基板２３上に再配線層３１を形成するので、第１の製造方法と同様に、非常に微細な配線加工を実現することができる。
＜４．第４の実施の形態＞
＜４．１ 第４の実施の形態の構造図＞
図１０は、本技術を適用した半導体装置の第４の実施の形態としての、イメージセンサパッケージの断面図を示している。
図１０に示される第４の実施の形態のイメージセンサパッケージ１では、ガラス基板２３とイメージセンサ１１との間に、複数の金属配線層６１とその間に形成された絶縁層６２とからなる配線層６３が配置されている。配線層６３は、イメージセンサ１１の第１の主面１２上に形成された金属バンプ７１と接合されている。金属バンプ７１の周囲には、アンダーフィル７２が形成されている。配線層６３は、ガラス基板２３とイメージセンサ１１の金属バンプ７１の両方と接続する役割を有するものであり、特に信号処理を行う回路が形成されていなくてもよい。
金属バンプ７１とアンダーフィル７２は、図１１に示されるように、イメージセンサ１１の第１の主面１２上の周縁部に、外周を囲むように配置されており、図１０において、イメージセンサ１１と、その上の配線層６３及びガラス基板２３とで囲まれる空間が、アンダーフィル７２によって封止されている。これにより、イメージセンサ１１の受光部を埃やダストなどから保護することができる。
配線層６３を構成する金属配線層６１及び絶縁層６２は、上述した再配線層３１の金属配線層３２及び絶縁層３３と同様の材料を用いて形成されている。また、各金属配線層６１どうしは、絶縁層６２に形成された貫通孔（不図示）によって接続されている。
イメージセンサ１１の側面は、被覆部２４で覆われている。
第４の実施の形態におけるイメージセンサパッケージ１を外部端子３４側からみた平面図の図示は省略するが、図２と同様に、金属配線層３２は、外周部へ拡がるFan-out配線として形成され、外部端子３４と接続されている。
したがって、第４の実施の形態においても、第１の実施の形態と同様に、金属配線層３２を外周部へ拡がるFan-out配線としたことにより、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。
また、イメージセンサ１１の側面が被覆部２４で覆われているので、イメージセンサ１１の側面を保護することができる。
＜４．２ 第４の実施の形態の製造方法＞
次に、図１２を参照して、第４の実施の形態のイメージセンサパッケージ１の製造方法（第４の製造方法）について説明する。
初めに、個片化されたイメージセンサ１１が用意される。第４の製造方法において用意されるイメージセンサ１１は、図１２のAに示されるように、オンチップレンズ２１が形成された第１の主面１２側に金属バンプ７１が形成されたイメージセンサ１１である。金属バンプ７１は、第２の実施の形態と同様に、例えば、Sn-Agバンプ、Sn-Ag-Cuバンプ、Auスタッドバンプなどで構成される。
また、第４の製造方法においては、金属バンプ７１が形成されたイメージセンサ１１の他、基板上に配線層６３が形成されたガラス基板２３が用意される。
そして、用意されたイメージセンサ１１が、図１２のAに示されるように、ガラス基板２３上に形成された配線層６３の金属配線層６１に、フリップチップ実装される。すなわち、配線層６３の最表面の金属配線層６１上に、イメージセンサ１１の金属バンプ７１が配置されるようにして、金属バンプ７１と金属配線層６１がフリップチップ接合（Flip Chip Bonding）される。
また、図１１に示したようにイメージセンサ１１の外周を囲むように、フリップチップ接合された金属バンプ７１の周囲に、アンダーフィル７２が形成される。
各金属配線層６１の底面のみもしくは底面と上面の両方には、バリア層として高抵抗金属（Ti, TiN, Mo, Mo-Nbなど）が形成される場合もある。
図１２のB乃至Eに示される各工程は、図３のB乃至Eに示した各工程と同様である。
即ち、図１２のBに示されるように、ガラス基板２３のイメージセンサ１１が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図１２のCに示されるように、被覆部２４が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ１１の第２の主面１３が露出される。
次に、図１２のDに示されるように、金属配線層３２と絶縁層３３を含む再配線層３１、及び、外部端子３４が形成される。
最後に、図１２のEに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図１０に示した第４の実施の形態のイメージセンサパッケージ１が完成する。
第４の製造方法においても、ガラス基板２３上に配線層６３や再配線層３１を形成するので、第１の製造方法と同様に、非常に微細な配線加工を実現することができる。
＜４．３ 第４の実施の形態の第１変形例＞
図１３は、第４の実施の形態の第１変形例を示すイメージセンサパッケージ１の断面図である。
図１３に示した第４の実施の形態おいて、イメージセンサ１１と、その上の配線層６３及びガラス基板２３とで囲まれた空間には、空気が封入されていたのに対して、図１３に示される第４の実施の形態の第１変形例では、光透過性部材２２が封入されている。光透過性部材２２が封入されたことにより、第４の実施の形態のアンダーフィル７２が省略されている。
光透過性部材２２には、その屈折率が、例えば、０．５乃至３．０程度の材料を用いることができるが、ガラス基板２３の屈折率に近い屈折率であればさらに好ましい。
光透過性部材２２とガラス基板２３により、イメージセンサ１１の受光部を埃やダストなどから保護することができる。
＜４．４ 第４の実施の形態の第２変形例＞
図１４は、第４の実施の形態の第２変形例を示すイメージセンサパッケージ１の断面図である。
図１４に示される第４の実施の形態の第２変形例では、図１０に示した第４の実施の形態の金属バンプ７１とアンダーフィル７２が、金属部材８１に置き換えられている。この金属部材８１は、図１５に示されるように、イメージセンサ１１の外周を囲むように配置されている。図１５は、イメージセンサ１１の第１の主面１２側から金属部材８１を見た平面図である。
このように、金属部材８１によりイメージセンサ１１の受光部を囲むことによっても、イメージセンサ１１の受光部を埃やダストなどから保護することができる。
＜４．５ 第４の実施の形態の第３変形例＞
図１６は、第４の実施の形態の第３変形例を示すイメージセンサパッケージ１の断面図である。
図１６に示される第４の実施の形態の第３変形例では、図１０に示した第４の実施の形態の金属バンプ７１とアンダーフィル７２が、光透過性部材２２に置き換えられている。この光透過性部材２２は、図１５に示した金属部材８１の配置と同様に、イメージセンサ１１の外周を囲むように配置されている。
光透過性部材２２は、イメージセンサ１１とガラス基板２３とを接着する接着剤の役割を果たすので、図１６の第３変形例では、配線層６３は省略されている。
このように、光透過性部材２２によりイメージセンサ１１の受光部を囲むことによっても、イメージセンサ１１の受光部を埃やダストなどから保護することができる。
＜５．第５の実施の形態＞
＜５．１ 第５の実施の形態の構造図＞
図１７は、本技術を適用した半導体装置の第５の実施の形態としての、イメージセンサパッケージの断面図を示している。
図１７に示される第５の実施の形態のイメージセンサパッケージ１では、イメージセンサ１１の外部端子３４側の面である第２の主面１３と再配線層３１との間に、被覆部５５とビア５６が形成されている点が、図１０に示した第４の実施の形態と異なる。
被覆部５５は、上述した第３の実施の形態と同様に、イメージセンサ１１の側面に形成された被覆部２４とは別工程で形成されるが、被覆部５５と被覆部２４の材料は同一でも異なっていてもよい。
イメージセンサ１１のTSV３５は、被覆部５５と同じ層に設けられたビア５６を介して、再配線層３１の金属配線層３２と接続されている。ビア５６の周囲は被覆部５５で覆われている。
なお、図１７に示される第５の実施の形態では、イメージセンサ１１の側面に形成された被覆部２４の上面は配線層６３のみと接しているのに対して、図１０の第４の実施の形態では、被覆部２４の上面の一部がガラス基板２３と接しているが、この被覆部２４の形態はどちらを採用してもよい。逆に言うと、図１０の第４の実施の形態において、被覆部２４の上面が配線層６３のみと接するように構成してもよいし、図１７の第５の実施の形態において、被覆部２４の上面がガラス基板２３と配線層６３の両方と接するように構成してもよい。
第５の実施の形態においても、再配線層３１の金属配線層３２は、外周部へ拡がるFan-out配線として形成され、外部端子３４と接続されている。
したがって、第５の実施の形態においても、上述したその他の実施の形態と同様に、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。また、イメージセンサ１１の側面が被覆部２４で覆われているので、イメージセンサ１１の側面を保護することができる。
＜５．２ 第５の実施の形態の製造方法＞
次に、図１８を参照して、第５の実施の形態のイメージセンサパッケージ１の製造方法（第５の製造方法）について説明する。
図１８のA乃至Cの工程は、図１２のA乃至Cの工程と同様である。
初めに、図１８のAに示されるように、金属バンプ７１付きの個片化されたイメージセンサ１１が、配線層６３が形成されたガラス基板２３の金属配線層６１上にフリップチップ接合された後、アンダーフィル７２が形成される。
次に、図１８のBに示されるように、ガラス基板２３のイメージセンサ１１が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図１８のCに示されるように、被覆部２４が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ１１の第２の主面１３が露出される。
次に、図１８のDに示されるように、露出されたイメージセンサ１１の第２の主面１３を含む面全体が、所定の被覆材料を用いて、印刷法、塗布法、蒸着法、または、ラミネート法などによって被覆され、被覆部５５が形成される。再被覆する面は平坦であるため、再被覆後の面も平坦性を維持することができる。
次いで、図１８のDに示されるように、この被覆部５５で被膜された面のうち、イメージセンサ１１のTSV３５が配置された位置を開口し、金属材料を埋め込む、または、開口部にコンフォーマルに金属材料を形成するなどにより、ビア５６が形成される。開口部の形成は、例えば、ウェットエッチング、ドライエッチング、機械ドリル加工、レーザードリル加工などによって行うことができる。
その後、図１８のEに示されるように、被覆部５５とビア５６が形成された平坦面の上に、金属配線層３２と絶縁層３３を含む再配線層３１、及び、外部端子３４が形成される。そして、図１８のFに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図１７に示した第５の実施の形態のイメージセンサパッケージ１が完成する。
第５の製造方法においても、ガラス基板２３上に再配線層３１を形成するので、上述したその他の製造方法と同様に、非常に微細な配線加工を実現することができる。
＜６．第６の実施の形態＞
＜６．１ 第６の実施の形態の構造図＞
図１９は、本技術を適用した半導体装置の第６の実施の形態としての、イメージセンサパッケージの断面図を示している。
図１９に示される第６の実施の形態のイメージセンサパッケージ１では、図１に示した第１の実施の形態と比較すると、被覆部２４が、イメージセンサ１１の側面だけではなく、ガラス基板２３の側面も覆うように形成されている点が異なる。第６の実施の形態のその他の構造は、図１に示した第１の実施の形態と同様である。
第６の実施の形態のイメージセンサパッケージ１では、被覆部２４が、イメージセンサ１１の側面だけではなく、ガラス基板２３の側面も覆うように形成されていることにより、イメージセンサ１１とガラス基板２３の両方の端面を保護することができる。
また、ガラス基板２３の側面で入射または反射してイメージセンサ１１の受光部に入射する迷光を防止することができ、イメージセンサ１１からの放熱経路を形成することができる。
さらに、第１の実施の形態と同様に、金属配線層３２を外周部へ拡がるFan-out配線としたことにより、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。
＜６．２ 第６の実施の形態の製造方法＞
次に、図２０を参照して、第６の実施の形態のイメージセンサパッケージ１の製造方法（第６の製造方法）について説明する。
初めに、半導体ウェハから個片化されたイメージセンサ１１が用意される。そして、図２０のAに示されるように、個片化されたイメージセンサ１１がガラス基板２３上に搭載される。具体的には、ガラス基板２３上に光透過性部材２２を、例えば塗布により形成し、その光透過性部材２２の上に、個片化されたイメージセンサ１１が、受光面をガラス基板２３に向けるようにして、Pick and Placeで配列し、接着される。
次に、図２０のBに示されるように、配列されたイメージセンサ１１どうしの間のガラス基板２３が所定の深さまで掘り込まれ、溝部９１が形成される。溝部９１の幅は数10μmから数100μm、深さは数10um以上の任意の値とされる。
そして、図２０のCに示されるように、溝部９１を含むガラス基板２３とイメージセンサ１１の上面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図２０のDに示されるように、イメージセンサ１１の第２の主面１３が露出されるまで、被覆部２４が、機械研削や化学機械研磨等により研削される。この研削は、イメージセンサ１１の薄肉化を兼ねても良い。
イメージセンサ１１の第２の主面１３には、デバイス回路が存在しないため、研削精度はあまり高くなくても良い。研削により、被覆部２４とイメージセンサ１１の第２の主面１３とを平坦にすることができ、TSV３５（図２０では不図示）を均一に露出させることができる。これにより、イメージセンサ１１のTSV３５と金属配線層３２との接続を精度よく加工することができる。
次に、図２０のEに示されるように、金属配線層３２と絶縁層３３を含む再配線層３１、及び、外部端子３４が形成される。
続いて、図２０のFに示されるように、ガラス基板２３が、イメージセンサ１１ごとに分断されるまで、HFスリミングなどによって薄化される。
最後に、図２０のGに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図１９に示した第６の実施の形態のイメージセンサパッケージ１が完成する。
上述した第６の製造方法は、図２０のBに示した溝部９１の加工と、図２０のFに示したガラス基板２３の薄化の工程が追加された以外は、図３を参照して説明した第１の製造方法と同様である。
＜６．３ 第６の実施の形態の変形例＞
図２０のFに示したガラス基板２３の薄化の工程では、ガラス基板２３が、イメージセンサ１１ごとに分断されるまで薄化するようにしたが、完全に分断されるまで薄化しなくてもよい。
この場合、溝部９１においても、所定の厚みでガラス基板２３が残ることになり、図２１に示されるような、ガラス基板２３の端部において板厚がイメージセンサ１１上方よりも薄く形成されたイメージセンサパッケージ１を製造することができる。
ガラス基板２３の薄化の工程で完全に分断しない場合には、薄化後の各工程において、ガラス基板２３が分断されないことで、基板の剛性を維持でき、かつ、被覆部２４の収縮による基板全体の収縮を抑制することができるなどのメリットがある。
＜７．第７の実施の形態＞
＜７．１ 第７の実施の形態の構造図＞
図２２は、本技術を適用した半導体装置の第７の実施の形態としての、イメージセンサパッケージの断面図を示している。
図２２に示される第７の実施の形態のイメージセンサパッケージ１では、図１０に示した第４の実施の形態と比較すると、被覆部２４が、イメージセンサ１１の側面だけではなく、ガラス基板２３の側面も覆うように形成されている点が異なる。第７の実施の形態のその他の構造は、図１０に示した第４の実施の形態と同様である。
第７の実施の形態のイメージセンサパッケージ１では、被覆部２４が、イメージセンサ１１の側面だけではなく、ガラス基板２３の側面も覆うように形成されていることにより、イメージセンサ１１とガラス基板２３の両方の端面を保護することができる。
また、ガラス基板２３の側面で入射または反射してイメージセンサ１１の受光部に入射する迷光を防止することができる。イメージセンサ１１からの放熱経路を形成することもできる。
さらに、第１の実施の形態と同様に、金属配線層３２を外周部へ拡がるFan-out配線としたことにより、イメージセンサ１１のI/O数の増加に対応して、より多くの外部端子３４を設けることができる。
＜７．２ 第７の実施の形態の製造方法＞
次に、図２３を参照して、第７の実施の形態のイメージセンサパッケージ１の製造方法（第７の製造方法）について説明する。
初めに、図２３のAに示されるように、第４の製造方法として説明した図１２のAの工程と同様に、金属バンプ７１付きのイメージセンサ１１がフリップチップ接合されたガラス基板２３が、剥離可能な接着剤１０２を介して支持材１０１に貼り付けられる。支持材１０１は、図７のキャリア基板５１と同様、例えば、ウェハもしくはパネルの形態の石英基板やテープなどで構成される。接着剤１０２は、例えば、紫外線（UV）を照射することで剥離可能な接着剤を用いることができる。
次に、図２３のBに示されるように、配列されたイメージセンサ１１どうしの間のガラス基板２３が所定の深さまで掘り込まれ、ガラス基板２３が、イメージセンサ１１ごとに分断される。
このガラス基板２３の切断工程においては、図２３のBのように支持材１０１があることで、ガラス基板２３を完全に分断しても、一枚のウェハもしくはパネルのように扱うことができ、その後の一括した加工が可能となる。これによって、図２０を参照して説明した第６の製造方法のように、ガラス基板２３の薄化の工程を行わずにガラス基板２３を分断し、ガラス基板２３の側面を被覆することが可能となる。また、支持材１０１として、例えば、石英基板のような、熱や湿気等に対する寸法安定性の高い材料を用いることで、被覆工程などにおけるガラス基板２３の反りを低減することが可能となる。
次の図２３のC乃至Eに示される各工程は、図１２のB乃至Dに示した各工程と同様である。
即ち、図２３のCに示されるように、ガラス基板２３のイメージセンサ１１が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図２３のDに示されるように、被覆部２４が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ１１の第２の主面１３が露出される。
次に、図２３のEに示されるように、金属配線層３２と絶縁層３３を含む再配線層３１、及び、外部端子３４が形成される。
そして、図２３のFに示されるように、接着剤１０２で接着されている支持材１０１が剥離され、図２３のGに示さるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図２２に示した第７の実施の形態のイメージセンサパッケージ１が完成する。
なお、第７の実施の形態のイメージセンサパッケージ１は、図２０を参照して説明した第６の製造方法のように、ガラス基板２３の溝加工と薄化の工程を行う方法によっても製造することができる。
＜８．第８の実施の形態＞
＜８．１ 第８の実施の形態の構造図＞
図２４は、本技術を適用した半導体装置の第８の実施の形態としての、イメージセンサパッケージの断面図を示している。
図２４に示される第８の実施の形態のイメージセンサパッケージ１では、図１０に示した第４の実施の形態と比較すると、イメージセンサ１１の第２の主面１３側の再配線層３１と外部端子３４が、被覆部２４に置き換えられている。換言すれば、第８の実施の形態では、被覆部２４が、イメージセンサ１１の側面に加えて背面も覆うように形成されている。また、被覆部２４は、ガラス基板２３の側面も覆うように形成されている。第８の実施の形態のその他の構造は、図１０に示した第４の実施の形態と同様である。
図２４の構造を採用した場合、外部端子は、ガラス基板２３の上面、または、イメージセンサパッケージ１の下面(背面)などに配置することができる。ガラス基板２３の上面に配置された外部端子は、例えば、ガラス基板２３を貫通するTGV（Through Glass Via, 図示せず）及び配線層６３を介してイメージセンサ１１と電気的に接続される。イメージセンサパッケージ１の下面に配置された外部端子は、被覆部２４を貫通するTMV（Through Mold Via, 図示せず）を介してイメージセンサ１１と電気的に接続される。
第８の実施の形態では、上述した第１乃至第７の実施の形態のように、イメージセンサ１１の背面に、Fan-out配線を用いた再配線層３１は形成されていない。代わりに、イメージセンサ１１の背面も被覆部２４で覆うようにしたことにより、イメージセンサ１１からの放熱経路がより多く確保されている。
また、イメージセンサ１１の側面及び背面とガラス基板２３の側面を被覆部２４で覆うように形成したことにより、イメージセンサ１１の背面やガラス基板２３の側面などの外部から入射する迷光や、受光した入射光がガラス基板２３表面で全反射しながら側面まで伝わり、側面で反射して再度全反射を繰り返してイメージセンサ１１の受光部に到達するような迷光などを吸収し、意図しない光がイメージセンサ受光部に入射することを防ぐことができる。
さらに、被覆部２４が、イメージセンサ１１とガラス基板２３の側面を覆うように形成されていることにより、イメージセンサ１１とガラス基板２３の両方の端面を保護することができる。
＜８．２ 第８の実施の形態の製造方法＞
次に、図２５を参照して、第８の実施の形態のイメージセンサパッケージ１の製造方法（第８の製造方法）について説明する。
初めに、図２５のAに示されるように、金属バンプ７１付きの個片化されたイメージセンサ１１が、配線層６３が形成されたガラス基板２３の金属配線層６１上にフリップチップ接合された後、アンダーフィル７２が形成される。
次に、図２５のBに示されるように、配列されたイメージセンサ１１どうしの間のガラス基板２３が所定の深さまで掘り込まれ、溝部９１が形成される。溝部９１の幅は数10μmから数100μm、深さは数10um以上の任意の値とされる。
そして、図２５のCに示されるように、溝部９１及び配線層６３を含むガラス基板２３とイメージセンサ１１の上面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部２４が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図２５のDに示されるように、ガラス基板２３が、イメージセンサ１１ごとに分断されるまで、HFスリミングなどによって薄化される。
最後に、図２５のEに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図２４に示した第８の実施の形態のイメージセンサパッケージ１が完成する。
＜８．３ 第８の実施の形態の第１変形例＞
図２５のDに示したガラス基板２３の薄化の工程では、ガラス基板２３が、イメージセンサ１１ごとに分断されるまで薄化するようにしたが、完全に分断されるまで薄化しなくてもよい。この場合、溝部９１においても、所定の厚みでガラス基板２３が残ることになり、図２６に示されるような、ガラス基板２３の端部において、板厚が、イメージセンサ１１上方よりも薄く形成されたイメージセンサパッケージ１を製造することができる。
ガラス基板２３の薄化の工程で完全に分断しない場合には、薄化後の各工程において、ガラス基板２３が分断されないことで、基板の剛性を維持でき、かつ、被覆部２４の収縮による基板全体の収縮を抑制することができるなどのメリットがある。
＜８．４ 第８の実施の形態の第２変形例＞
図２７は、第８の実施の形態の第２変形例を示すイメージセンサパッケージ１の断面図である。
図２７に示される第８の実施の形態の第２変形例では、イメージセンサ１１とガラス基板２３の側面を覆う被覆部２４が、２種類の被覆部２４Aと２４Bに置き換えられている点が、図２４に示した第８の実施の形態と異なる。
２種類の被覆部２４Aと２４Bのうち、イメージセンサ１１と接する被覆部２４Aは、可視光から近赤外までの光の透過率が１０％以下の遮光材料で形成される。一方、被覆部２４Bは、熱伝導率が０．５W/m・K以上の放熱材料で形成される。
この２種類の被覆部２４Aと２４Bは、図２５のCに示した被覆部２４を形成する工程において、初めに、被覆部２４Aとなる遮光材料を用いて、印刷法、塗布法、蒸着法、ラミネート法、モールド法などによって被覆し、次いで、被覆部２４Bとなる放熱材料を用いて、同様の方法で被覆することで形成することができる。
このように、イメージセンサ１１と接する被覆部２４Aを遮光材料とすることで、イメージセンサ１１の側面やガラス基板２３下面から入射される迷光を吸収し、意図しない光がイメージセンサ１１の受光部に入射することを防ぐことができる。
また、被覆部２４A外側の被覆部２４Bを放熱材料とすることで、イメージセンサ１１から発生する熱を放散するための放熱経路を形成することができる。
なお、被覆部２４は、３種類の被覆材料で構成してもよく、１種類以上の被覆材料で被覆された構造であればよい。
＜９．マルチチップモジュール構成例＞
図２８は、イメージセンサパッケージ１が、構成部品として、抵抗、キャパシタ、トランジスタ等のチップ部品をさらに含み、マルチチップモジュール構造としたイメージセンサパッケージの構成例を示している。
図２８のAは、図１に示した第１の実施の形態における被覆部２４の一部分に、１つ以上のチップ部品１２１が配置されたイメージセンサパッケージ１の例を示している。チップ部品１２１は、例えば、抵抗、キャパシタ、コイルなどの受動部品、または、トランジスタなどの能動部品で構成される。各チップ部品１２１は、再配線層３１の金属配線層３２と電気的に接続され、再配線層３１を介してイメージセンサ１１と所定の信号をやりとりする。
図２８のBは、図１に示した第１の実施の形態における再配線層３１の下面に、チップ部品１２２がさらに配置されたイメージセンサパッケージ１の例を示している。チップ部品１２２は、金属バンプ１２３を介して再配線層３１の金属配線層３２と電気的に接続され、再配線層３１を介してイメージセンサ１１と所定の信号をやりとりする。外部端子３４は、チップ部品１２２と金属バンプ１２３を合わせた高さよりも高くなるように形成されている。
図２８のCは、図１０に示した第４の実施の形態における被覆部２４の一部分に、１つ以上のチップ部品１２１が配置されたイメージセンサパッケージ１の例を示している。各チップ部品１２１は、配線層６３の金属配線層６１と電気的に接続され、配線層６３を介してイメージセンサ１１と所定の信号をやりとりする。
図２８のA乃至Cに示した以外の、上述した各実施の形態及びその変形例のイメージセンサパッケージ１においても、同様に、１つ以上のチップ部品を搭載してマルチチップモジュール化することができる。
以上のように、イメージセンサパッケージ１は、同一パッケージ内に１つ以上のチップ部品を搭載してマルチチップモジュール化することで、デバイスの小型化を実現することができる。また、チップ部品を集約することで、部品間の信号経路を短縮し、信号処理の高速化を実現することができる。
＜１０．カメラモジュール構成例＞
図２９は、上述した各実施の形態のイメージセンサパッケージにレンズ構造体を組み立てたカメラモジュールの構成例を示している。
図２９のカメラモジュール１５１は、上述した第１の実施の形態のイメージセンサパッケージ１と、レンズバレル１６１と、レンズバレル１６１を光軸方向に移動させる駆動部１６２と、レンズバレル１６１と駆動部１６２を収納するハウジング１６３を含んで構成される。
レンズバレル１６１には、複数のレンズ１７１がスペーサ１７２を介して積層されたレンズ構造体１７３が固定されている。複数のレンズ１７１で集光された光がイメージセンサパッケージ１のイメージセンサ１１に入射される。図２９では、レンズ構造体１７３が４枚のレンズ１７１で構成されているが、レンズ１７１の枚数は、これに限られない。
駆動部１６２は、不図示の駆動モータと、シャフト１８１、シャフト１８１の軸方向に移動する移動部材１８２、移動部材１８２とレンズバレル１６１を固定する固定部材１８３とを含み、オートフォーカス制御にしたがい、レンズバレル１６１を光軸方向に移動させる。ハウジング１６３は、イメージセンサパッケージ１のガラス基板２３に、接着剤１６４により固定されている。
上述した各実施の形態のイメージセンサパッケージ１は、ガラス基板２３のサイズがイメージセンサ１１のチップサイズよりも大きくできるため、平坦で撓みにくいガラス基板２３を、レンズ構造体１７３が組み込まれたハウジング１６３を装着する際の基準面にでき、光軸合せを容易にすることが可能になる。
また、ガラス基板２３にイメージセンサチップが搭載された構造であることは、センサチップの撓みを抑制することにもなる。
イメージセンサパッケージ１は、イメージセンサ１１のチップサイズよりも大きいガラス基板２３の範囲に拡がるFan-out配線を用いて、多数の外部端子３４を配置することが可能であるので、レンズ構造体１７３が組み込まれたハウジング１６３を装着してカメラモジュール１５１としたときに外部端子３４に印加される応力を分散して緩和することが可能になる。
＜１１．複眼カメラモジュール構成例＞
次に、複眼カメラモジュールの構成例について説明する。
＜１１．１ 複眼カメラモジュールの第１構成例＞
図３０は、複眼カメラモジュールの第１構成例を示している。
図３０の複眼カメラモジュール２０１は、図２９のカメラモジュール１５１が２個で１パッケージとされた構成を有している。従って、複眼カメラモジュール２０１は、複数のレンズ構造体１７３と、複数のイメージセンサ１１を備える。
複眼カメラモジュール２０１に用いられる２個のイメージセンサパッケージ１は、例えば、図３を参照して説明した第１の製造方法の個片化する工程において、イメージセンサパッケージ１を２個単位で個片化することで得られる。
＜１１．２ 複眼カメラモジュールの第２構成例＞
図３１は、複眼カメラモジュールの第２構成例を示している。
図３１の複眼カメラモジュール２０１は、２個のカメラモジュール１５１で構成されている点は第１構成例と共通するが、ガラス基板２３がカメラモジュール１５１ごとに分断されている点が異なる。カメラモジュール１５１単位で配置されたガラス基板２３の間には、被覆部２４が配置されている。これにより、ガラス基板２３の側面を被覆部２４で覆うことができるので、ガラス基板２３の内部を全反射して伝わり、隣りのイメージセンサパッケージ１から意図せず入射される迷光を、被覆部２４で吸収して防止することができる。
＜１１．３ 複眼カメラモジュールの第３構成例＞
図３２は、複眼カメラモジュールの第３構成例を示している。
図３２の複眼カメラモジュール２０１は、ガラス基板２３が分断された２個のカメラモジュール１５１で構成されている点で第２構成例と共通するが、ガラス基板２３の側面とイメージセンサ１１の側面を覆う被覆部２４が、被覆部２１１に置き換えられている点が異なる。
被覆部２１１は、湾曲可能なフレキシブル材料で構成されている。これにより、２個のカメラモジュール１５１を湾曲部２１２で湾曲させることができる。なお、湾曲部２１２においても、再配線層３１は接続されているため、再配線層３１の絶縁層３３には、例えば、ポリイミドのような繰り返し曲げ耐性に優れた材料が用いられる。
湾曲部２１２で２個のカメラモジュール１５１を湾曲させた場合でも、各カメラモジュール１５１のイメージセンサ１１それぞれは、剛性の大きいガラス基板２３に保持されるため、イメージセンサ１１の反りや湾曲は防止することができる。
＜１１．４ 複眼カメラモジュールの第４構成例＞
図３３は、複眼カメラモジュールの第４構成例を示している。
図３３の複眼カメラモジュール２０１は、ガラス基板２３が分断された２個のカメラモジュール１５１で構成されている点で第２構成例及び第３構成例と共通するが、ガラス基板２３の側面とイメージセンサ１１の側面には、遮光材料や放熱材料を用いた被覆部２４が配置され、湾曲部２１２にのみ、フレキシブル材料を用いた被覆部２１１が配置されている点が異なる。
この第４構成例においても、湾曲部２１２で、２個のカメラモジュール１５１を湾曲させることができる。一方、各カメラモジュール１５１のイメージセンサ１１それぞれの反りや湾曲は、剛性の大きいガラス基板２３によって、防止することができる。
＜１１．５ 複眼カメラモジュールの第５構成例＞
図３４は、複眼カメラモジュールの第５構成例を示している。
図３４の複眼カメラモジュール２０１は、ガラス基板２３が分断された２個のカメラモジュール１５１で構成されている点で第２構成例乃至第４構成例と共通するが、ガラス基板２３の側面とイメージセンサ１１の側面に形成された被覆部２４が、湾曲部２１２において、薄く形成されている点が異なる。
このように湾曲部２１２の被覆部２４の厚みを薄く形成することにより、湾曲部２１２で、２個のカメラモジュール１５１を湾曲させることができる。一方、各カメラモジュール１５１のイメージセンサ１１それぞれの反りや湾曲は、剛性の大きいガラス基板２３によって、防止することができる。
以上説明した複眼カメラモジュール２０１の各構成によれば、複数のイメージセンサ１１間の信号を、同じ複眼カメラモジュール２０１内の短い信号経路で接続可能であるため、信号処理の高速化が可能になる。
なお、本開示の複眼カメラモジュール２０１は、共通の光軸をもったレンズ構造体１７３を複数有し、その複数のレンズ構造体１７３と、１個以上のイメージセンサパッケージ１（イメージセンサ１１）とが一体に形成されたカメラモジュールをいう。
従って、複眼カメラモジュール２０１には、上述した第１構成例乃至第５構成例のように、レンズ構造体１７３の個数と、イメージセンサパッケージ１の個数が同じであるもののほか、例えば、図３５に示されるような、レンズ構造体１７３の個数とイメージセンサパッケージ１の個数が異なるものも含まれる。
図３５は、複眼カメラモジュールの第６構成例を示している。
図３５の複眼カメラモジュール２０１は、２個のレンズ構造体１７３と１個のイメージセンサパッケージ１で構成されており、イメージセンサパッケージ１には、上述した第１乃至第７の実施の形態のいずれかの構成が採用される。
＜１２．電子機器への適用例＞
上述したイメージセンサパッケージ１、カメラモジュール１５１、または複眼カメラモジュール２０１は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器に組み込んだ形で使用することが可能である。
図３６は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図３６の撮像装置３００は、カメラモジュール３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
カメラモジュール３０２内のイメージセンサ３０１は、被写体からの入射光（像光）を取り込んで撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。このカメラモジュール３０２として、カメラモジュール１５１または複眼カメラモジュール２０１が採用されており、イメージセンサ３０１は、図１のイメージセンサ１１に対応する。なお、カメラモジュール３０２に代えて、上述した各実施の形態のイメージセンサパッケージ１と、任意のレンズ構造体を組み合わせた構成を採用してもよい。
表示部３０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、イメージセンサ３０１で撮像された動画または静止画を表示する。記録部３０６は、イメージセンサ３０１で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、カメラモジュール３０２として、イメージセンサ１１のI/O数の増加に対応したイメージセンサパッケージ１を用いることで、高画質化及び小型化を実現することができる。また、イメージセンサ１１またはガラス基板２３の側面を覆う被覆部２４が形成されたイメージセンサパッケージ１を用いることで、意図しない光がイメージセンサ１１の受光部に入射することを防止するとともに、イメージセンサ１１から発生する熱を放散するための放熱経路を形成することができる。
従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、半導体パッケージの小型化と、撮像画像の高画質化の両立を図ることができる。
＜イメージセンサの使用例＞
図３７は、イメージセンサパッケージ１、カメラモジュール１５１、または複眼カメラモジュール２０１として構成されたイメージセンサの使用例を示す図である。
イメージセンサパッケージ１、カメラモジュール１５１、または複眼カメラモジュール２０１として構成されたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの第１の主面側に配置されたガラス基板と、
前記イメージセンサの前記第１の主面と反対側の第２の主面側に形成された第１配線層と、
前記イメージセンサの信号を外部に出力する外部端子と
を備え、
前記第１配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている
半導体装置。
（２）
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの受光面である第１の主面を保護するガラス基板と、
前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材と
を備える半導体装置。
（３）
前記第１配線層が形成されている平面領域は、前記イメージセンサの平面領域よりも大きい
前記（１）または（２）に記載の半導体装置。
（４）
前記ガラス基板と前記第１配線層との間であって、前記イメージセンサの側面は、絶縁性材料で覆われている
前記（１）乃至（３）のいずれかに記載の半導体装置。
（５）
前記絶縁性材料は、遮光性の材料と高熱伝導性を有する材料の２種類の絶縁性材料を含む
前記（４）に記載の半導体装置。
（６）
前記イメージセンサの第１の主面と前記ガラス基板との間に、第２配線層が挿入されている
前記（１）乃至（５）のいずれかに記載の半導体装置。
（７）
前記ガラス基板の側面は、絶縁性材料で覆われている
前記（１）乃至（６）のいずれかに記載の半導体装置。
（８）
前記イメージセンサの第１の主面と前記ガラス基板との間に、光透過性部材が封入されている
前記（１）乃至（７）のいずれかに記載の半導体装置。
（９）
前記イメージセンサの第１の主面と前記ガラス基板との間に、空気が封入されている
前記（１）乃至（８）のいずれかに記載の半導体装置。
（１０）
前記イメージセンサの前記第２の主面と前記第１配線層との間に、１種類以上の絶縁性材料が挿入されている
前記（１）、（３）乃至（９）のいずれかに記載の半導体装置。
（１１）
前記イメージセンサの前記第２の主面の電極部と、前記第１配線層とが、金属バンプを介して電気的に接続されている
前記（１０）に記載の半導体装置。
（１２）
前記イメージセンサの前記第２の主面の電極部と、前記第１配線層とが、ビアを介して電気的に接続されている
前記（１０）に記載の半導体装置。
（１３）
前記ガラス基板の外周部は、その内側よりも厚く形成されている
前記（１）、（３）乃至（１２）のいずれかに記載の半導体装置。
（１４）
複数のレンズが積層されたレンズ構造体をさらに備え、
前記複数のレンズで集光された光が前記イメージセンサに入射されるように構成されている
前記（１）、（３）乃至（１３）のいずれかに記載の半導体装置。
（１５）
前記イメージセンサの前記第１の主面と反対側の第２の主面も、前記絶縁性部材で覆われている
前記（２）に記載の半導体装置。
（１６）
半導体基板に光電変換素子が形成されたイメージセンサの第１の主面側にガラス基板を配置し、
前記イメージセンサの前記第１の主面と反対側の第２の主面側に、前記イメージセンサの内部から外周部へ拡がる金属配線を含む配線層を形成し、
前記金属配線と接続する前記外部端子を形成する
半導体装置の製造方法。
（１７）
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの第１の主面側に配置されたガラス基板と、
前記イメージセンサの前記第１の主面と反対側の第２の主面側に形成された配線層と、
前記イメージセンサの信号を外部に出力する外部端子と
を備え、
前記配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている
半導体装置
を備える電子機器。
（１８）
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの受光面を保護するガラス基板と、
前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材と
を備える半導体装置
を備える電子機器。
１ イメージセンサパッケージ， １１ イメージセンサ， １２ 第１の主面， １３ 第２の主面， ２１ オンチップレンズ， ２２ 光透過性部材， ２３ ガラス基板， ２４，２４A,２４B 被覆部， ３１ 再配線層， ３２ 金属配線層， ３３ 絶縁層， ３４ 外部端子， ４１ 金属バンプ， ５５ 被覆部， ５６ ビア， ６１ 金属配線層， ６２ 絶縁層， ６３ 配線層， １２１,１２２ チップ部品， １５１ カメラモジュール， １７１ レンズ， １７３ レンズ構造体， ２０１ 複眼カメラモジュール， ２１２ 湾曲部， ３００ 撮像装置， ３０１ イメージセンサ， ３０２ カメラモジュール

Claims (18)

  1. 半導体基板に光電変換素子が形成されたイメージセンサと、
    前記イメージセンサの第１の主面側に配置されたガラス基板と、
    前記イメージセンサの前記第１の主面と反対側の第２の主面側に形成された第１配線層と、
    前記イメージセンサの信号を外部に出力する外部端子と
    を備え、
    前記第１配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている
    半導体装置。
  2. 前記第１配線層が形成されている平面領域は、前記イメージセンサの平面領域よりも大きい
    請求項１に記載の半導体装置。
  3. 前記ガラス基板と前記第１配線層との間であって、前記イメージセンサの側面は、絶縁性材料で覆われている
    請求項１に記載の半導体装置。
  4. 前記絶縁性材料は、遮光性の材料と高熱伝導性を有する材料の２種類の絶縁性材料を含む
    請求項３に記載の半導体装置。
  5. 前記イメージセンサの第１の主面と前記ガラス基板との間に、第２配線層が挿入されている
    請求項１に記載の半導体装置。
  6. 前記ガラス基板の側面は、絶縁性材料で覆われている
    請求項１に記載の半導体装置。
  7. 前記イメージセンサの第１の主面と前記ガラス基板との間に、光透過性部材が封入されている
    請求項１に記載の半導体装置。
  8. 前記イメージセンサの第１の主面と前記ガラス基板との間に、空気が封入されている
    請求項１に記載の半導体装置。
  9. 前記イメージセンサの前記第２の主面と前記第１配線層との間に、１種類以上の絶縁性材料が挿入されている
    請求項１に記載の半導体装置。
  10. 前記イメージセンサの前記第２の主面の電極部と、前記第１配線層とが、金属バンプを介して電気的に接続されている
    請求項９に記載の半導体装置。
  11. 前記イメージセンサの前記第２の主面の電極部と、前記第１配線層とが、ビアを介して電気的に接続されている
    請求項９に記載の半導体装置。
  12. 前記ガラス基板の外周部は、その内側よりも厚く形成されている
    請求項１に記載の半導体装置。
  13. 複数のレンズが積層されたレンズ構造体をさらに備え、
    前記複数のレンズで集光された光が前記イメージセンサに入射されるように構成されている
    請求項１に記載の半導体装置。
  14. 半導体基板に光電変換素子が形成されたイメージセンサと、
    前記イメージセンサの受光面である第１の主面を保護するガラス基板と、
    前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材と
    を備える半導体装置。
  15. 前記イメージセンサの前記第１の主面と反対側の第２の主面も、前記絶縁性部材で覆われている
    請求項１４に記載の半導体装置。
  16. 半導体基板に光電変換素子が形成されたイメージセンサの第１の主面側にガラス基板を配置し、
    前記イメージセンサの前記第１の主面と反対側の第２の主面側に、前記イメージセンサの内部から外周部へ拡がる金属配線を含む配線層を形成し、
    前記金属配線と接続する前記外部端子を形成する
    半導体装置の製造方法。
  17. 半導体基板に光電変換素子が形成されたイメージセンサと、
    前記イメージセンサの第１の主面側に配置されたガラス基板と、
    前記イメージセンサの前記第１の主面と反対側の第２の主面側に形成された配線層と、
    前記イメージセンサの信号を外部に出力する外部端子と
    を備え、
    前記配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている
    半導体装置
    を備える電子機器。
  18. 半導体基板に光電変換素子が形成されたイメージセンサと、
    前記イメージセンサの受光面を保護するガラス基板と、
    前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材と
    を備える半導体装置
    を備える電子機器。
JP2017529550A 2015-07-23 2016-07-08 半導体装置およびその製造方法、並びに電子機器 Active JP6885331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015145944 2015-07-23
JP2015145944 2015-07-23
PCT/JP2016/070262 WO2017014072A1 (ja) 2015-07-23 2016-07-08 半導体装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2017014072A1 true JPWO2017014072A1 (ja) 2018-05-10
JP6885331B2 JP6885331B2 (ja) 2021-06-16

Family

ID=57833908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529550A Active JP6885331B2 (ja) 2015-07-23 2016-07-08 半導体装置およびその製造方法、並びに電子機器

Country Status (4)

Country Link
US (1) US10763286B2 (ja)
JP (1) JP6885331B2 (ja)
CN (1) CN107851651B (ja)
WO (1) WO2017014072A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106845436B (zh) * 2017-02-10 2020-06-02 京东方科技集团股份有限公司 指纹识别模块、指纹识别方法及触控屏
JP2019029979A (ja) * 2017-08-04 2019-02-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法
JP2019066422A (ja) 2017-10-04 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 検査装置、および検査方法、並びに、プログラム
JP2019216187A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6596551B1 (ja) * 2018-09-06 2019-10-23 株式会社フジクラ 電子部品ユニット
US11329083B2 (en) * 2018-09-26 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package
US11817467B2 (en) 2018-10-15 2023-11-14 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
US10903255B2 (en) * 2018-11-08 2021-01-26 Semiconductor Components Industries, Llc Image sensor flip chip package
WO2020105119A1 (ja) 2018-11-20 2020-05-28 オリンパス株式会社 内視鏡用撮像装置、および内視鏡
CN111866322A (zh) * 2019-04-30 2020-10-30 宁波舜宇光电信息有限公司 摄像模组及其感光组件、电子设备和制备方法
JP2020198374A (ja) * 2019-06-04 2020-12-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7234816B2 (ja) * 2019-06-11 2023-03-08 株式会社デンソー 測距装置
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
CN111029354B (zh) * 2019-12-03 2024-02-27 西安电子科技大学 一种大面阵高帧频高可靠小型化图像传感器的三维集成电路结构
JPWO2021111715A1 (ja) * 2019-12-04 2021-06-10
TWI721837B (zh) * 2020-03-26 2021-03-11 勝麗國際股份有限公司 感測器封裝結構
TWI747218B (zh) * 2020-03-27 2021-11-21 勝麗國際股份有限公司 晶片級感測器封裝結構
WO2021224996A1 (ja) * 2020-05-08 2021-11-11 オリンパス株式会社 撮像モジュール、内視鏡システム及び撮像モジュールの製造方法
US11798967B2 (en) * 2021-10-06 2023-10-24 Stmicroelectronics Asia Pacific Pte Ltd Image sensor package with transparent adhesive covering the optical sensing circuit
US20230144963A1 (en) * 2021-11-05 2023-05-11 Omnivision Technologies, Inc. Stacked image sensor
US20230244043A1 (en) 2022-01-31 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd Package with Integrated Optical Die and Method Forming Same
WO2024014134A1 (ja) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207461A (ja) * 2002-12-25 2004-07-22 Olympus Corp 固体撮像装置及びその製造方法
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP2008311423A (ja) * 2007-06-14 2008-12-25 Fujikura Ltd 配線基板及びその製造方法
JP2009252859A (ja) * 2008-04-03 2009-10-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010171220A (ja) * 2009-01-23 2010-08-05 Oki Semiconductor Co Ltd 半導体装置の製造方法
US20120306038A1 (en) * 2011-05-31 2012-12-06 Stats Chippac, Ltd. Semiconductor Device and Method of Forming EWLB Semiconductor Package with Vertical Interconnect Structure and Cavity Region
JP2013041878A (ja) * 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
JP4693827B2 (ja) 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
US9172408B2 (en) * 2012-09-27 2015-10-27 Mediatek Inc. Transmitter supporting two modes
KR102256719B1 (ko) * 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207461A (ja) * 2002-12-25 2004-07-22 Olympus Corp 固体撮像装置及びその製造方法
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP2008311423A (ja) * 2007-06-14 2008-12-25 Fujikura Ltd 配線基板及びその製造方法
JP2009252859A (ja) * 2008-04-03 2009-10-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010171220A (ja) * 2009-01-23 2010-08-05 Oki Semiconductor Co Ltd 半導体装置の製造方法
US20120306038A1 (en) * 2011-05-31 2012-12-06 Stats Chippac, Ltd. Semiconductor Device and Method of Forming EWLB Semiconductor Package with Vertical Interconnect Structure and Cavity Region
JP2013041878A (ja) * 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡

Also Published As

Publication number Publication date
WO2017014072A1 (ja) 2017-01-26
US20180211989A1 (en) 2018-07-26
JP6885331B2 (ja) 2021-06-16
CN107851651A (zh) 2018-03-27
US10763286B2 (en) 2020-09-01
CN107851651B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
JP6885331B2 (ja) 半導体装置およびその製造方法、並びに電子機器
US11619772B2 (en) Semiconductor chip and electronic apparatus
US11043436B2 (en) Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness
US11924557B2 (en) Pinhole camera, electronic apparatus and manufacturing method
US11437423B2 (en) Image sensor, manufacturing method, and electronic device
US9716193B2 (en) Integrated optical sensor module
JP2008305972A (ja) 光学デバイス及びその製造方法、並びに、光学デバイスを用いたカメラモジュール及び該カメラモジュールを搭載した電子機器
CN108701696B (zh) 玻璃中介层模块、成像装置和电子设备
US9647146B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
JP2010045082A (ja) 表示素子・電子素子モジュールおよびその製造方法、電子情報機器
JPWO2017061273A1 (ja) 撮像装置、製造方法
US20190221602A1 (en) Solid state imaging device, solid state imaging device manufacturing method, and electronic apparatus
JP2013125881A (ja) 固体撮像装置の製造方法
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
US10224357B1 (en) Image sensor packages
CN111108601A (zh) 固态摄像元件、制造方法和电子设备
TWI709237B (zh) 影像感測器封裝及相關方法
JP2004296687A (ja) 撮像素子及びその製造方法、撮像モジュール並びに電子機器
WO2020059237A1 (ja) 固体撮像装置及び電子機器
JP2016076616A (ja) 半導体装置、製造装置、製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R151 Written notification of patent or utility model registration

Ref document number: 6885331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151