JP2019216187A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2019216187A JP2019216187A JP2018112742A JP2018112742A JP2019216187A JP 2019216187 A JP2019216187 A JP 2019216187A JP 2018112742 A JP2018112742 A JP 2018112742A JP 2018112742 A JP2018112742 A JP 2018112742A JP 2019216187 A JP2019216187 A JP 2019216187A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- imaging device
- insulating layer
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 18
- 238000000227 grinding Methods 0.000 claims description 7
- 239000003566 sealing material Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B17/00—Details of cameras or camera bodies; Accessories therefor
- G03B17/02—Bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/50—Constructional details
- H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Camera Bodies And Camera Details Or Accessories (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【課題】撮像装置を容易に小型低背化できるようにする。【解決手段】撮像素子２０の表面（画素形成面）ＦＡにおける画素領域２１を除く領域に再配線領域２２を設ける。撮像素子２０の周辺には表面ＦＡを除いてモールド部３０が形成される。撮像素子２０とモールド部３０の画素形成面側には、外部端子と再配線領域２２に設けられたパッド２３を接続する再配線層４１ｂ，４２ｂ，４３ｂが絶縁層」４１ａ，４２ａ，４３ａを介して形成される。したがって、パッド間隔を狭くしても基板との接続が可能となり、撮像装置１０の実装面も画素形成面側となり、小型低背化が可能となる。【選択図】 図１
Description
この技術は撮像装置に関し、撮像装置を容易に小型低背化できるようにする。
従来、撮像装置では高画素化や多機能化が図られている。また、高画素化や多機能化等によってピン数が増加してもパッケージを小型化できるように、ピンの狭ピッチ化が行われている。例えば、特許文献１では、上部表面中に第１ダイ受けキャビティが形成されており内部に導電性配線が設けられた基板を用いて、第１ダイ受けキャビティ内にマイクロレンズを有する第１ダイを設けて、第１ダイおよび基板の上にマイクロレンズを露出する開口を有する第１誘電層を形成して、第１ダイおよび導電性配線と連結する再分配伝導層が設けられる。また、基板上には上部にレンズが取り付けられるレンズホルダが取り付けられている。
ところで、特許文献１のような構成では基板加工のコストが大きく、キャビティ内に第１ダイを設けることからキャビティに対して第１ダイの傾き（チルト）を生じるおそれがあり、低背化も困難である。
そこで、この技術では撮像装置を容易に小型低背化することを目的とする。
この技術の第１の側面は、
画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子と、
前記画素形成面を除く前記撮像素子の周辺に形成されたモールド部と、
前記撮像素子と前記モールド部の前記画素形成面側に設けられて、外部端子と前記再配線領域に設けられたパッドを接続する再配線層と
を有する撮像装置にある。
画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子と、
前記画素形成面を除く前記撮像素子の周辺に形成されたモールド部と、
前記撮像素子と前記モールド部の前記画素形成面側に設けられて、外部端子と前記再配線領域に設けられたパッドを接続する再配線層と
を有する撮像装置にある。
この技術において、撮像素子では、画素形成面における画素領域を除く領域に再配線領域が設けられている。画素形成面を除く撮像素子の周辺にはモールド部が形成されている。モールド部は、封止材例えば液状の封止材を撮像素子の画素形成面とは反対面から塗布することで形成されている。撮像素子とモールド部の画素形成面側には、外部端子と再配線領域に設けられたパッドを接続する再配線層が例えばウェーハプロセスによって形成される。また、再配線層は、絶縁層を介して１または複数積層されており、最外層の再配線層を外部端子とする。外部端子と接続されている再配線層上には絶縁層が形成されている。
撮像素子とモールド部は、画素形成面とは反対面が研削されて所定の厚さとされてもよく、モールド部に貫通ビアを設けて、貫通ビアの一端を再配線層に接続してもよい。また、モールド部の画素形成面側に、再配線層と接続される回路素子を配置する領域を設けて、回路素子の端子に対応させて外部端子を配置してもよい。
再配線層と絶縁層が積層された再配線部における画素領域側の端面の反射率は所定値以下とする。例えば絶縁層は、前記端面の反射率が所定値以下となる色または材料としてもよく、端面に反射防止膜を形成してもよい。また、端面を粗化処理してもよく、再配線層を絶縁層内部の領域に形成してもよい。
また、撮像素子の画素形成面側にレンズユニットを設けて、撮像素子の画素領域にレンズユニットの透過光を入射させるように構成してもよい。この場合、撮像素子とレンズユニットとの間に基板を設けて、基板にはレンズユニットの透過光を撮像素子の画素領域に入射可能とする開口部を形成する。また、基板の撮像素子側の面に設けた端子部に撮像素子の再配線層を電気的に接続する。
この技術によれば、画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子の周辺に、画素形成面を除いてモールド部が形成される。撮像素子とモールド部の画素形成面側には、外部端子と再配線領域に設けられたパッドを接続する再配線層が形成される。したがって、例えばパッド上にスタッドバンプを形成する撮像装置に比べてパッド間隔を狭くしても再配線によって基板との接続が可能となり、撮像装置の実装面が画素形成面側となり、撮像装置を容易に小型低背化することが可能となる。なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また付加的な効果があってもよい。
以下、本技術を実施するための形態について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．他の実施の形態
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．他の実施の形態
＜１．第１の実施の形態＞
本技術の撮像装置の第１の実施の形態について図を用いて説明する。図１は第１の実施の形態の構成を例示した断面概略図を例示しており、図２は、第１の実施の形態の構成を例示した平面図を示している。
本技術の撮像装置の第１の実施の形態について図を用いて説明する。図１は第１の実施の形態の構成を例示した断面概略図を例示しており、図２は、第１の実施の形態の構成を例示した平面図を示している。
撮像装置１０は、光電変換を行う画素が例えば二次元マトリクス状に形成されている撮像素子２０を用いて構成されている。なお、撮像素子２０において、画素が設けられている領域を画素領域２１、撮像装置１０において撮像素子２０に入射光が照射される面を表面ＦＡ、逆側の面を裏面ＦＢとする。
撮像素子２０は、表面（画素形成面ともいう）ＦＡにおいて画素領域２１を除く領域に再配線領域２２を有している。また、撮像装置１０において、撮像素子２０の画素領域２１と再配線領域２２を除く周辺にモールド部３０が設けられている。
撮像素子２０の再配線領域２２にはパッド２３が形成されており、再配線領域２２とモールド部３０は、パッド２３とパッド２３よりもピッチ幅が広い外部端子とを電気的に接続するための再配線部４０として用いられる。
再配線部４０では、最外層の再配線層を外部端子として、外部端子と接続されている再配線層上に絶縁層が形成されている。例えば再配線部４０では、再配線領域２２とモールド部３０の表面に絶縁層４１ａが形成されており、絶縁層４１ａにおけるパッド２３の位置に開口部が設けられている。絶縁層４１ａの表面には導電性の材料を用いて再配線層４１ｂが形成されており、再配線層４１ｂの一方の端部は、絶縁層４１ａに設けた開口部を介してパッド２３と電気的に接続されている。再配線層４１ｂの表面および絶縁層４１ａの表面における再配線層４１ｂが設けられていない領域には、絶縁層４２ａが形成されており、絶縁層４２ａおける再配線層４１ｂの他方の端部側位置に開口部が設けられている。
絶縁層４２ａの表面には導電性の材料を用いて再配線層４２ｂが形成されており、再配線層４２ｂの一方の端部は、絶縁層４２ａに設けた開口部を介して再配線層４１ｂの他方の端部側と電気的に接続されている。再配線層４２ｂの表面および絶縁層４２ａの表面における再配線層４２ｂが設けられていない領域には、絶縁層４３ａが形成されており、絶縁層４３ａにおける再配線層４２ｂの他方の端部側位置に開口部が設けられている。
絶縁層４３ａの開口部には、再配線層４２ｂの他方の端部側と電気的に接続されて外部端子として用いられる再配線層４３ｂが導電性の材料を用いて形成されている。このように再配線部４０を構成することで、再配線領域２２に設けられたパッド２３と外部端子である再配線層４３ｂは電気的に接続されて、外部端子と接続されている再配線層上には絶縁層が形成される。さらに、再配線層間にも絶縁層が形成されることから、再配線層間の短絡や再配線層の腐食等を防止できる。なお、各絶縁層は同一材料を用いて形成してもよく、異なる材料を用いて形成してもよい。また、各再配線層は同一材料を用いて形成してもよく、異なる材料を用いて形成してもよい。
また、撮像素子のパッド毎に設けた再配線層の延設方向は、撮像素子２０の位置から放射する方向とされているので、撮像素子２０のパッド２３の間隔が狭くとも、パッド２３に接続されている再配線層４３ｂの間隔、すなわち外部端子の端子間を広く設定できるようになり、実装面が光の入射側である表面とされたＦＯ（Ｆａｎ−ｏｕｔ）型ＣＳＰ（Chip Scale Package）の撮像装置１０を形成できる。また、ＴＳＶ（through silicon via）やパッド上にスタッドバンプを形成する場合に比べて、撮像素子のパッド間隔を狭ピッチ化して高密度化することが可能となる。
次に、撮像装置の製造プロセスについて図３を用いて説明する。撮像装置の製造プロセスでは、リプレイス工程、モールド部形成工程、絶縁層形成工程、再配線層形成工程、ダイシング工程が設けられている。
図３の（ａ）は、リプレイス工程を説明するための図である。ウェハダイシングにより分離された撮像素子２０は、予め行われた良品判別結果に基づき、良品と判別された撮像素子２０のみが選択されて、所定の間隔でダイシングテープＤＰ上に再配置される。
図３の（ｂ）はモールド部形成工程を説明するための図である。モールド部形成工程では、撮像素子２０の画素形成面を除く周囲にモールド部を形成する。例えば、画素形成面を保護した状態で、樹脂のスピンコートあるいはモールドなどを行い、モールド部３０を形成する。この状態では各撮像装置のモールド部が繋がっている状態である。その後、モールド部を形成して一体化されている複数の撮像素子を反転させてダイシングテープＤＰ上に配置して、撮像素子２０の画素形成面を露出させる。なお、図３の（ａ）（ｂ）では、撮像素子２０の画素領域を保護するため、フェイスダウンで再配置してモールド部を形成する場合を例示しているが、撮像素子２０をフェイスアップで再配置して画素領域を保護した状態でモールド部を形成してもよい。
図３の（ｃ）は絶縁層形成工程を説明するための図である。絶縁層形成工程では、ＣＶＤ（Chemical Vapor Deposition）などのウェーハプロセスによって、再配線領域におけるパッド２３を除く領域に絶縁層４１ａを形成する。
図３の（ｄ）は再配線層形成工程を説明するための図である。再配線形成工程では、スパッタなどのウェーハプロセスによって、パッド２３から放射方向、すなわち撮像素子２０の位置から放射する方向に再配線層４１ｂを延設する。
また、絶縁層形成工程と再配線層形成工程を繰り返して、絶縁層形成工程では、絶縁層４１ａ（４２ａ）の上面に再配線層４１ｂ（４２ｂ）が形成されている場合、再配線層４１ｂ（４２ｂ）の上面および絶縁層４１ａ（４２ａ）の上面で再配線層４１ｂ（４２ｂ）が設けられていない領域に絶縁層４２ａ（４３ａ）を形成して、再配線層との電気的接続が可能となるように開口部を形成する。また、再配線層形成工程では、絶縁層４２ａ（４３ａ）の上面に再配線層４２ｂ（４３ｂ）を形成して、下層の再配線層４１ｂ（４２ｂ）と電気的に接続する。このように絶縁層形成工程と再配線層形成工程を繰り返すことで、図１に示す撮像装置の再配線部４０に絶縁層を介して複数の再配線層を積層できる。
図３の（ｅ）はダイシング工程を説明するための図である。ダイシング工程では、絶縁層形成工程と再配線層形成工程を繰り返すことで再配線部４０が形成されている撮像素子間の所定位置を切断して個辺化を行い、撮像装置を生成する。
このような第１の実施の形態によれば、パッド間隔を狭くしても基板との接続が可能となり、撮像装置の実装面も画素形成面側となり、撮像装置を容易に小型低背化することが可能となる。
＜２．第２の実施の形態＞
次に、第２の実施の形態では、第１の実施の形態よりも撮像装置を低背化する。第２の実施の形態では、第１の実施の形態と同様に、リプレイス工程、モールド部形成工程、絶縁層形成工程、再配線層形成工程、ダイシング工程を行い、ダイシング工程の前に裏面研削工程を設ける。
次に、第２の実施の形態では、第１の実施の形態よりも撮像装置を低背化する。第２の実施の形態では、第１の実施の形態と同様に、リプレイス工程、モールド部形成工程、絶縁層形成工程、再配線層形成工程、ダイシング工程を行い、ダイシング工程の前に裏面研削工程を設ける。
裏面研削工程では、裏面を露出させて研削する。研削では、樹脂部分だけでなく撮像素子２０の基板も研削してもよく、撮像素子２０の基板も研削すれば、撮像装置をさらに低背化できる。図４は、第２の実施の形態の構成を例示した断面概略図である。なお、一点鎖線で示す位置は、裏面研削を行っていない第１の実施の形態の位置を参考として示している。
このように、第２の実施の形態では、絶縁層形成工程や再配線層形成工程でウェーハプロセスを用いていることから、ダイシング工程の前に容易に裏面研削を行うことができるので、第１の実施の形態よりも撮像装置を容易に低背化できる。
＜３．第３の実施の形態＞
第３の実施の形態では、高密度実装が可能な構成を例示する。撮像装置１０は、第１の実施の形態と同様に、撮像素子２０を用いて構成されており、撮像素子２０の画素領域２１と再配線領域２２を除く周辺にモールド部３０が設けられている。
第３の実施の形態では、高密度実装が可能な構成を例示する。撮像装置１０は、第１の実施の形態と同様に、撮像素子２０を用いて構成されており、撮像素子２０の画素領域２１と再配線領域２２を除く周辺にモールド部３０が設けられている。
図５は、第３の実施の形態の構成を例示した断面概略図であり、撮像素子２０の再配線領域２２にはパッド２３が形成されている。再配線領域２２とモールド部３０は、パッド２３とパッド２３よりもピッチ幅が広い外部端子を電気的に接続するための再配線部４０として用いる。また、第３の実施の形態では、モールド部３０に貫通ビアを設ける。
再配線部４０では、再配線領域２２とモールド部３０の表面に絶縁層４１ａが形成されており、絶縁層４１ａにおけるパッド２３の位置に開口部が設けられている。
絶縁層４１ａの表面には再配線層４１ｂが形成されており、再配線層４１ｂの一方の端部は、絶縁層４１ａに設けた開口部を介してパッド２３と電気的に接続されている。再配線層４１ｂの表面および絶縁層４１ａの表面で再配線層４１ｂが設けられていない領域には、絶縁層４２ａが形成されており、絶縁層４２ａおける再配線層４１ｂの他方の端部側位置に開口部が設けられている。
絶縁層４２ａの表面には再配線層４２ｂが形成されており、再配線層４２ｂの一方の端部は、絶縁層４２ａに設けた開口部を介して再配線層４１ｂの他方の端部側と電気的に接続されている。再配線層４２ｂの表面および絶縁層４２ａの表面で再配線層４２ｂが設けられていない領域には、絶縁層４３ａが形成されており、絶縁層４３ａにおける再配線層４２ｂの他方の端部側位置に開口部が設けられている。
絶縁層４３ａの開口部には、再配線層４２ｂの他方の端部側と電気的に接続されて外部端子として用いられる再配線層４３ｂが形成されている。
モールド部３０には、再配線層４２ｂと電気的に接続される貫通ビア４４ｂが形成される。貫通ビア４４ｂは、例えばレーザー等を用いてモールド部３０を貫通する孔を設けて、孔の内部に導電性材料例えば銅などを充填することで形成する。
このような第３の実施の形態によれば、回路素子（例えば画像信号処理を行う半導体素子等）５２が搭載された基板５１を、接続部（例えば半田ボール等）５３によって撮像装置１０の裏面に電気的に接続した状態で設けることができる。したがって、容易に高集積化が可能となる。また、外部端子として用いられる再配線層４３ｂと貫通ビア４４ｂを設けるようにすれば、回路素子を撮像装置１０の表面側あるいは裏面側の何れに設けることも可能となることから、回路素子等のレイアウトの自由度を高めることができる。
＜４．第４の実施の形態＞
第４の実施の形態では、効率のよい実装が可能な構成を例示する。撮像装置１０は、第１の実施の形態と同様に、撮像素子２０を用いて構成されており、撮像素子２０の画素領域２１と再配線領域２２を除く周辺にモールド部３０が設けられている。また、モールド部３０は、再配線部４０に回路素子（例えば半導体チップ）を搭載可能とするため、第１の実施の形態よりも再配線部４０が広い領域となるように形成されている。
第４の実施の形態では、効率のよい実装が可能な構成を例示する。撮像装置１０は、第１の実施の形態と同様に、撮像素子２０を用いて構成されており、撮像素子２０の画素領域２１と再配線領域２２を除く周辺にモールド部３０が設けられている。また、モールド部３０は、再配線部４０に回路素子（例えば半導体チップ）を搭載可能とするため、第１の実施の形態よりも再配線部４０が広い領域となるように形成されている。
図６は、第４の実施の形態の構成を例示した断面概略図であり、撮像素子２０の再配線領域２２にはパッド２３が形成されている。
再配線部４０では、再配線領域２２とモールド部３０の表面に絶縁層４１ａが形成されており、絶縁層４１ａにおけるパッド２３の位置に開口部が設けられている。
絶縁層４１ａの表面には再配線層４１ｂが形成されており、再配線層４１ｂの一方の端部は、絶縁層４１ａに設けた開口部を介してパッド２３と電気的に接続されている。再配線層４１ｂの表面および絶縁層４１ａの表面で再配線層４１ｂが設けられていない領域には、絶縁層４２ａが形成されており、絶縁層４２ａおける再配線層４１ｂの他方の端部側位置に開口部が設けられている。
絶縁層４２ａの表面には再配線層４２ｂが形成されており、再配線層４２ｂの一方の端部は、絶縁層４２ａに設けた開口部を介して再配線層４１ｂの他方の端部側と電気的に接続されている。再配線層４２ｂの表面および絶縁層４２ａの表面で再配線層４２ｂが設けられていない領域には、絶縁層４３ａが形成されており、絶縁層４３ａにおける再配線層４２ｂの他方の端部側位置に開口部が設けられている。
絶縁層４３ａの開口部には、再配線層４２ｂの他方の端部側と電気的に接続されて外部端子として用いられる再配線層４３ｂが形成されている。
また、再配線層４３ｂは、再配線領域２２にはパッド２３が形成されており、パッド２３に電気的に接続されて外部端子として用いられる。また、外部端子は、モールド部３０に搭載される半導体チップの端子に対応した位置に設けられる。
このような構成の撮像装置１０では、図３の（ｅ）に示すダイシング工程を行う前に、ＣｏＷ(Chip on Wafer)方式で半導体チップ５４を再配線部４０に搭載する。例えば、フリップチップボンダーなどの公知の装置を用いて半導体チップ５４を再配線部４０の所定の位置に搭載して、再配線層４３ｂと半導体チップ５４の端子を電気的に接続する。
その後、ダイシング工程でブレードを用いて所定位置で切断して個辺化を行い、撮像装置を生成する。
このような第４の実施によれば、ダイシング工程の前に回路素子を再配線部に搭載することから、効率よく回路素子を実装することが可能となる。
＜５．第５の実施の形態＞
第５の実施の形態では、撮像装置にレンズユニットを設けてモジュール化した場合について説明する。図７は、第５の実施の形態の構成を例示した断面概略図である。なお、図７の（ａ）は、本技術の撮像装置を用いた構成を示している。また、図７の（ｂ）は、従来のＦＯ型ＣＳＰの撮像装置を例示している。
第５の実施の形態では、撮像装置にレンズユニットを設けてモジュール化した場合について説明する。図７は、第５の実施の形態の構成を例示した断面概略図である。なお、図７の（ａ）は、本技術の撮像装置を用いた構成を示している。また、図７の（ｂ）は、従来のＦＯ型ＣＳＰの撮像装置を例示している。
レンズユニット７０は、レンズ７１とレンズ７１を保持するレンズホルダ７２を用いて構成されている。本技術の撮像装置では実装面が表面とされており、撮像装置１０とレンズユニット７０との間に撮像装置１０を実装する基板６０が設けられて、基板６０の一方の面に撮像装置１０が取り付けられて、他方の面にレンズホルダ７２が固定される。撮像装置１０と基板６０の電気的な接続は、基板６０の一方の面に設けた端子部に撮像装置１０の外部端子を接続して行う。基板６０は、フレキシブル基板を用いてもよく、リジット基板を用いてもよい。
また、基板６０は、撮像装置１０とレンズユニット７０との間に設けられることから、基板６０には、レンズ７１と通過した光を撮像素子２０の画素領域２１に入射させるための開口６１が設けられる。このように、撮像装置の実装面を表面（光の入射側）とすると、レンズトップから撮像素子２０の表面までのバックフォーカスＢＦの範囲内に基板６０を含めることができる。したがって、撮像装置にレンズユニットを設けてモジュール化した場合、図７の（ｂ）に示すように撮像装置の実装面を裏面とした場合に比べて、モジュールの光軸方向の寸法を薄くすることが可能となる。具体的には、撮像素子２０の厚さｄｉと基板ＦＢの厚さｄｐおよび撮像素子２０と基板ＦＢの間隔ｄａの加算値よりもモールド部３０の厚さｄｍを薄くすれば、加算値（ｄｉ＋ｄｐ＋ｄａ）とモールド部３０の厚さｄｍとの差分ｄＳだけ薄くできる。また、第２の実施の形態の撮像装置を用いることで、モジュールの光軸方向の寸法をさらに薄くできる。
撮像装置１０の再配線部４０と基板６０の電気的接続は、例えば導電性バンプ（金バンプや銅バンプ，半田バンプ等）あるいは異方導電フィルムＡＣＦを用いたフリップチップ接続で行ってもよく他の手法を用いてもよい。
撮像装置１０の再配線部４０と基板６０との間には、接続部位におけるクラックの発生の防止や両者の熱膨張率の差の緩和、強度の向上等のためにアンダーフィル部６３を設けてもよい。アンダーフィル部６３は、例えば再配線部４０と基板６０を電気的に接続したのち両者間に液状のアンダーフィル材を注入することで形成する。また、再配線部４０と基板６０との間にシート状のアンダーフィル材を設けて、その後に再配線部４０と基板６０を電気的に接続してもよい。
また、基板６０には、撮像装置１０を電気的に接続するだけでなく、能動素子あるいは受動素子、コネクタ等の接続部品を設けてもよく、端部に接続端子を形成してもよい。
このように、第５の実施の形態によれば、撮像装置にレンズユニットを設けてモジュール化する場合に、実装面が裏側とされている従来の撮像装置を用いる場合に比べて、モジュールを低背化できる。
＜６．他の実施の形態＞
次に、他の実施の形態では、撮像装置１０で得られる撮像画の画質低下を低減する構成について説明する。図８は再配線部を示している。
次に、他の実施の形態では、撮像装置１０で得られる撮像画の画質低下を低減する構成について説明する。図８は再配線部を示している。
上述の実施の形態のように画素領域２１の周囲に再配線部４０を形成した場合、撮像装置１０の入射光が再配線部４０における画素領域側の端面ＳＦで反射して画素領域２１に入射することにより、撮像画の画質を低下させるおそれが考えられる。
そこで、他の実施の形態では、再配線部４０を形成したことによる画質への影響を低減させるため、端面ＳＦの反射率を画質への影響が許容可能な所定値以下とする。具体的には、再配線部で用いる材料および／または再配線部における画素領域側の端面ＳＦの処理によって反射率を低減させる。
再配線部で用いる材料によって画質への影響を軽減させる場合、絶縁層として反射率の低い色あるいは材料を用いる。例えば材料の色として反射率の低い黒色などを用いる。また、材料の種類としては、カーボンを含む樹脂系材料などを用いる。
再配線部４０の端面ＳＦの処理としては、以下のような処理を行うことで反射率を低下させて、端面での反射による画質低下の影響を低減する。
・反射防止膜を形成
絶縁層の端面に反射防止膜を形成する。反射防止膜の材料としては反射率の低い樹脂材料、テープなどを用いる。このような材料を用いて反射防止膜を形成することで、端面での反射が少なくなり、画質低下の影響を低減できる。
絶縁層の端面に反射防止膜を形成する。反射防止膜の材料としては反射率の低い樹脂材料、テープなどを用いる。このような材料を用いて反射防止膜を形成することで、端面での反射が少なくなり、画質低下の影響を低減できる。
・端面の粗化処理
各絶縁層端面に粗化処理を施す。粗化処理の手法としては、プラズマ処理などが挙げられる。このように端面を粗化することで、反射光が分散されて画素領域に入射する反射光が少なくなり、画質低下の影響を低減できる。
各絶縁層端面に粗化処理を施す。粗化処理の手法としては、プラズマ処理などが挙げられる。このように端面を粗化することで、反射光が分散されて画素領域に入射する反射光が少なくなり、画質低下の影響を低減できる。
・再配線層の形成領域の限定
再配線層は、端面に露出しないように絶縁層内部の領域に形成する。再配線層として例えば金属膜を用いた場合、金属膜は反射率が高く再配線層が端面に露出すると端面での反射光の光量が大きくなってしまう。しかし、再配線層を絶縁層内部の領域に形成すれば、再配線層による反射がないことから、画質低下の影響を低減できる。
再配線層は、端面に露出しないように絶縁層内部の領域に形成する。再配線層として例えば金属膜を用いた場合、金属膜は反射率が高く再配線層が端面に露出すると端面での反射光の光量が大きくなってしまう。しかし、再配線層を絶縁層内部の領域に形成すれば、再配線層による反射がないことから、画質低下の影響を低減できる。
このように撮像装置を構成すれば、撮像装置の小型低背化が可能となるだけでなく、画質の低下を防止することも可能となる。なお、上述の実施の形態では再配線層を３層設けた場合を例示しているが、再配線層は１層または２層であってもよく、４層以上であってもよい。
本明細書に記載した効果はあくまで例示であって限定されるものではなく、記載されていない付加的な効果があってもよい。また、本技術は、上述した技術の実施の形態に限定して解釈されるべきではない。この技術の実施の形態は、例示という形態で本技術を開示しており、本技術の要旨を逸脱しない範囲で当業者が実施の形態の修正や代用をなし得ることは自明である。すなわち、本技術の要旨を判断するためには、特許請求の範囲を参酌すべきである。
また、本技術の撮像装置は以下のような構成も取ることができる。
（１） 画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子と、
前記画素形成面を除く前記撮像素子の周辺に形成されたモールド部と、
前記撮像素子と前記モールド部の前記画素形成面側に設けられて、外部端子と前記再配線領域に設けられたパッドを接続する再配線層と
を有する撮像装置。
（２） 前記撮像素子と前記モールド部は、前記画素形成面とは反対面が研削されて所定の厚さとされている（１）に記載の撮像装置。
（３） 前記モールド部に貫通ビアを設けて、前記貫通ビアの一端を前記再配線層に接続した（１）または（２）に記載の撮像装置。
（４） 前記モールド部の画素形成面側に、前記再配線層と接続される回路素子を配置する領域を設けて、前記回路素子の端子に対応させて前記外部端子を配置した（１）乃至（３）のいずれかに記載の撮像装置。
（５） 前記再配線層は、絶縁層を介して１または複数積層されている（１）乃至（４）のいずれかに記載の撮像装置。
（６） 最外層の前記再配線層を外部端子として、前記外部端子と接続されている再配線層上に絶縁層を形成した（５）に記載の撮像装置。
（７） 前記再配線層と前記絶縁層が積層された再配線部における前記画素領域側の端面の反射率を所定値以下とする（５）または（６）に記載の撮像装置。
（８） 前記絶縁層は、前記端面の反射率が所定値以下となる色または材料とする（７）に記載の撮像装置。
（９） 前記端面に反射防止膜を形成する（７）または（８）に記載の撮像装置。
に記載の撮像装置。
（１０） 前記端面を粗化処理する（７）または（８）に記載の撮像装置。
（１１） 前記再配線層は、前記絶縁層内部の領域に形成する（７）乃至（１０）のいずれかに記載の撮像装置。
（１２） 前記モールド部は、封止材を用いて形成する（１）乃至（１１）のいずれかに記載の撮像装置。
（１３） 前記封止材は液状であり、前記撮像素子の前記画素形成面とは反対面から塗布されている（１２）に記載の撮像装置。
（１４） 前記再配線層の形成は、ウェーハプロセスを用いる（１）乃至（１３）のいずれかに記載の撮像装置。
（１５） 前記撮像素子の前記画素形成面側にレンズユニットを設けて、前記撮像素子の前記画素領域に前記レンズユニットの透過光を入射させる（１）乃至（１４）のいずれかに記載の撮像装置。
（１６） 前記撮像素子と前記レンズユニットとの間に基板を設けて、前記基板には前記レンズユニットの透過光を前記撮像素子の前記画素領域に入射可能とする開口部を形成した（１５）に記載の撮像装置。
（１７） 前記外部端子を、前記基板の前記撮像素子側の面に設けた端子部に電気的に接続した（１５）または（１６）に記載の撮像装置。
（１） 画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子と、
前記画素形成面を除く前記撮像素子の周辺に形成されたモールド部と、
前記撮像素子と前記モールド部の前記画素形成面側に設けられて、外部端子と前記再配線領域に設けられたパッドを接続する再配線層と
を有する撮像装置。
（２） 前記撮像素子と前記モールド部は、前記画素形成面とは反対面が研削されて所定の厚さとされている（１）に記載の撮像装置。
（３） 前記モールド部に貫通ビアを設けて、前記貫通ビアの一端を前記再配線層に接続した（１）または（２）に記載の撮像装置。
（４） 前記モールド部の画素形成面側に、前記再配線層と接続される回路素子を配置する領域を設けて、前記回路素子の端子に対応させて前記外部端子を配置した（１）乃至（３）のいずれかに記載の撮像装置。
（５） 前記再配線層は、絶縁層を介して１または複数積層されている（１）乃至（４）のいずれかに記載の撮像装置。
（６） 最外層の前記再配線層を外部端子として、前記外部端子と接続されている再配線層上に絶縁層を形成した（５）に記載の撮像装置。
（７） 前記再配線層と前記絶縁層が積層された再配線部における前記画素領域側の端面の反射率を所定値以下とする（５）または（６）に記載の撮像装置。
（８） 前記絶縁層は、前記端面の反射率が所定値以下となる色または材料とする（７）に記載の撮像装置。
（９） 前記端面に反射防止膜を形成する（７）または（８）に記載の撮像装置。
に記載の撮像装置。
（１０） 前記端面を粗化処理する（７）または（８）に記載の撮像装置。
（１１） 前記再配線層は、前記絶縁層内部の領域に形成する（７）乃至（１０）のいずれかに記載の撮像装置。
（１２） 前記モールド部は、封止材を用いて形成する（１）乃至（１１）のいずれかに記載の撮像装置。
（１３） 前記封止材は液状であり、前記撮像素子の前記画素形成面とは反対面から塗布されている（１２）に記載の撮像装置。
（１４） 前記再配線層の形成は、ウェーハプロセスを用いる（１）乃至（１３）のいずれかに記載の撮像装置。
（１５） 前記撮像素子の前記画素形成面側にレンズユニットを設けて、前記撮像素子の前記画素領域に前記レンズユニットの透過光を入射させる（１）乃至（１４）のいずれかに記載の撮像装置。
（１６） 前記撮像素子と前記レンズユニットとの間に基板を設けて、前記基板には前記レンズユニットの透過光を前記撮像素子の前記画素領域に入射可能とする開口部を形成した（１５）に記載の撮像装置。
（１７） 前記外部端子を、前記基板の前記撮像素子側の面に設けた端子部に電気的に接続した（１５）または（１６）に記載の撮像装置。
この技術の撮像装置では、画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子の周辺に、画素形成面を除いてモールド部が形成される。撮像素子とモールド部の画素形成面側には、外部端子と再配線領域に設けられたパッドを接続する再配線層が形成される。したがって、撮像装置を容易に小型低背化することが可能となることから、例えば携帯型の電子機器等に適している。
１０・・・撮像装置
２０・・・撮像素子
２１・・・画素領域
２２・・・再配線領域
２３・・・パッド
３０・・・モールド部
４０・・・再配線部
４１ａ，４２ａ，４３ａ・・・絶縁層
４１ｂ，４２ｂ，４３ｂ・・・再配線層
４４ｂ・・・貫通ビア
５１，６０・・・基板
５４・・・半導体チップ
６１・・・開口
６３・・・アンダーフィル部
７０・・・レンズユニット
７１・・・レンズ
７２・・・レンズホルダ
２０・・・撮像素子
２１・・・画素領域
２２・・・再配線領域
２３・・・パッド
３０・・・モールド部
４０・・・再配線部
４１ａ，４２ａ，４３ａ・・・絶縁層
４１ｂ，４２ｂ，４３ｂ・・・再配線層
４４ｂ・・・貫通ビア
５１，６０・・・基板
５４・・・半導体チップ
６１・・・開口
６３・・・アンダーフィル部
７０・・・レンズユニット
７１・・・レンズ
７２・・・レンズホルダ
Claims (17)
- 画素形成面における画素領域を除く領域に再配線領域を設けた撮像素子と、
前記画素形成面を除く前記撮像素子の周辺に形成されたモールド部と、
前記撮像素子と前記モールド部の前記画素形成面側に設けられて、外部端子と前記再配線領域に設けられたパッドを接続する再配線層と
を有する撮像装置。 - 前記撮像素子と前記モールド部は、前記画素形成面とは反対面が研削されて所定の厚さとされている
請求項１に記載の撮像装置。 - 前記モールド部に貫通ビアを設けて、前記貫通ビアの一端を前記再配線層に接続した
請求項１に記載の撮像装置。 - 前記モールド部の画素形成面側に、前記再配線層と接続される回路素子を配置する領域を設けて、前記回路素子の端子に対応させて前記外部端子を配置した
請求項１に記載の撮像装置。 - 前記再配線層は、絶縁層を介して１または複数積層されている
請求項１に記載の撮像装置。 - 最外層の前記再配線層を外部端子として、前記外部端子と接続されている再配線層上に絶縁層を形成した
請求項５に記載の撮像装置。 - 前記再配線層と前記絶縁層が積層された再配線部における前記画素領域側の端面の反射率を所定値以下とする
請求項５に記載の撮像装置。 - 前記絶縁層は、前記端面の反射率が所定値以下となる色または材料とする
請求項７に記載の撮像装置。 - 前記端面に反射防止膜を形成する
請求項７に記載の撮像装置。 - 前記端面を粗化処理する
請求項７に記載の撮像装置。 - 前記再配線層は、前記絶縁層内部の領域に形成する
請求項７に記載の撮像装置。 - 前記モールド部は、封止材を用いて形成する
請求項１に記載の撮像装置。 - 前記封止材は液状であり、前記撮像素子の前記画素形成面とは反対面から塗布されている請求項１２に記載の撮像装置。
- 前記再配線層の形成は、ウェーハプロセスを用いる
請求項１に記載の撮像装置。 - 前記撮像素子の前記画素形成面側にレンズユニットを設けて、前記撮像素子の前記画素領域に前記レンズユニットの透過光を入射させる
請求項１に記載の撮像装置。 - 前記撮像素子と前記レンズユニットとの間に基板を設けて、前記基板には前記レンズユニットの透過光を前記撮像素子の前記画素領域に入射可能とする開口部を形成した
請求項１５に記載の撮像装置。 - 前記外部端子を、前記基板の前記撮像素子側の面に設けた端子部に電気的に接続した
請求項１５に記載の撮像装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018112742A JP2019216187A (ja) | 2018-06-13 | 2018-06-13 | 撮像装置 |
| PCT/JP2019/014760 WO2019239687A1 (ja) | 2018-06-13 | 2019-04-03 | 撮像装置 |
| CN201980034585.XA CN112166504A (zh) | 2018-06-13 | 2019-04-03 | 摄像装置 |
| US16/972,862 US11245863B2 (en) | 2018-06-13 | 2019-04-03 | Imaging device for connection with a circuit element |
| US17/646,751 US11800249B2 (en) | 2018-06-13 | 2022-01-03 | Imaging device for connection with a circuit element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018112742A JP2019216187A (ja) | 2018-06-13 | 2018-06-13 | 撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019216187A true JP2019216187A (ja) | 2019-12-19 |
Family
ID=68843157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018112742A Pending JP2019216187A (ja) | 2018-06-13 | 2018-06-13 | 撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11245863B2 (ja) |
| JP (1) | JP2019216187A (ja) |
| CN (1) | CN112166504A (ja) |
| WO (1) | WO2019239687A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021193266A1 (ja) * | 2020-03-27 | 2021-09-30 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
| WO2023053503A1 (ja) * | 2021-09-30 | 2023-04-06 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、電子機器および撮像装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12010416B1 (en) * | 2019-09-27 | 2024-06-11 | Apple Inc. | Camera module including embedded ceramic substrate package |
| CN115732438B (zh) * | 2022-12-07 | 2024-06-11 | 苏州思萃车规半导体产业技术研究所有限公司 | 影像传感芯片封装结构及其制作方法 |
| CN115881652B (zh) * | 2022-12-07 | 2024-04-26 | 苏州思萃车规半导体产业技术研究所有限公司 | 芯片封装结构及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299592A (ja) * | 2001-03-29 | 2002-10-11 | Sony Corp | 半導体装置 |
| KR100616670B1 (ko) * | 2005-02-01 | 2006-08-28 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
| US7459729B2 (en) | 2006-12-29 | 2008-12-02 | Advanced Chip Engineering Technology, Inc. | Semiconductor image device package with die receiving through-hole and method of the same |
| US20080083980A1 (en) * | 2006-10-06 | 2008-04-10 | Advanced Chip Engineering Technology Inc. | Cmos image sensor chip scale package with die receiving through-hole and method of the same |
| US20080173792A1 (en) | 2007-01-23 | 2008-07-24 | Advanced Chip Engineering Technology Inc. | Image sensor module and the method of the same |
| JP2012084609A (ja) * | 2010-10-07 | 2012-04-26 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP6885331B2 (ja) * | 2015-07-23 | 2021-06-16 | ソニーグループ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
| JP2017152530A (ja) * | 2016-02-24 | 2017-08-31 | 京セラ株式会社 | 撮像素子用パッケージ、撮像装置および撮像モジュール |
-
2018
- 2018-06-13 JP JP2018112742A patent/JP2019216187A/ja active Pending
-
2019
- 2019-04-03 WO PCT/JP2019/014760 patent/WO2019239687A1/ja active Application Filing
- 2019-04-03 US US16/972,862 patent/US11245863B2/en active Active
- 2019-04-03 CN CN201980034585.XA patent/CN112166504A/zh active Pending
-
2022
- 2022-01-03 US US17/646,751 patent/US11800249B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021193266A1 (ja) * | 2020-03-27 | 2021-09-30 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
| WO2023053503A1 (ja) * | 2021-09-30 | 2023-04-06 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、電子機器および撮像装置の製造方法 |
| KR20240073033A (ko) | 2021-09-30 | 2024-05-24 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치, 전자 기기 및 촬상 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11800249B2 (en) | 2023-10-24 |
| WO2019239687A1 (ja) | 2019-12-19 |
| US20220132059A1 (en) | 2022-04-28 |
| US11245863B2 (en) | 2022-02-08 |
| CN112166504A (zh) | 2021-01-01 |
| US20210250534A1 (en) | 2021-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510734B2 (en) | Semiconductor packages having dummy connectors and methods of forming same | |
| WO2019239687A1 (ja) | 撮像装置 | |
| US8536672B2 (en) | Image sensor package and fabrication method thereof | |
| US9230947B2 (en) | Method of forming 3D integrated microelectronic assembly with stress reducing interconnects | |
| US7365364B2 (en) | Sensor semiconductor device with sensor chip | |
| US7833810B2 (en) | Method of fabricating isolation structures for CMOS image sensor chip scale packages | |
| US7919410B2 (en) | Packaging methods for imager devices | |
| US8703600B2 (en) | Electronic component and method of connecting with multi-profile bumps | |
| US9287191B2 (en) | Semiconductor device package and method | |
| US20190096866A1 (en) | Semiconductor package and manufacturing method thereof | |
| US10242972B2 (en) | Package structure and fabrication method thereof | |
| CN110911427A (zh) | 半导体封装件及其制造方法 | |
| US10796930B2 (en) | Semiconductor device with decreased warpage and method of fabricating the same | |
| US20140008785A1 (en) | Package Redistribution Layer Structure and Method of Forming Same | |
| US20080296716A1 (en) | Sensor semiconductor device and manufacturing method thereof | |
| US8603911B2 (en) | Semiconductor device and fabrication method thereof | |
| TWI765455B (zh) | 半導體封裝及製造半導體封裝的方法 | |
| US11328970B2 (en) | Methods of fabricating semiconductor package | |
| US20230351577A1 (en) | Automatic optical inspection system and method | |
| US20210398869A1 (en) | Semiconductor package | |
| TW202301630A (zh) | 半導體裝置、半導體裝置之製造方法及電子機器 |