JP2008311423A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2008311423A JP2008311423A JP2007157750A JP2007157750A JP2008311423A JP 2008311423 A JP2008311423 A JP 2008311423A JP 2007157750 A JP2007157750 A JP 2007157750A JP 2007157750 A JP2007157750 A JP 2007157750A JP 2008311423 A JP2008311423 A JP 2008311423A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing portion
- wiring board
- bump
- functional element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【解決手段】本発明の配線基板10は、一方の面に機能素子を備えた第一基板11と、前記第一基板の一方の面側に第一の封止部17を介し設けられた第二基板16と、前記第一基板の他方の面側に備えられ、前記機能素子と電気的に接続されたバンプ19とを少なくとも備える。この第一の封止部は、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されている。
【選択図】図1
Description
たとえば、半導体パッケージとプリント配線基板との接合部にクラックが入るという課題を解決する手段として、半導体基板上に配置された電極パッドから引き出された配線上にレジスト層を設け、このレジスト層に形成された溝を埋めてなる導電性樹脂の柱上部材と、柱上部材上に一体化して設けられた導電性樹脂からなるバンプとを有する半導体パッケージが提案されている(特許文献1参照)。
たとえば、小型化すると共に、製造工程を簡略化して製造コストを削減する課題を解決する手段として、表面に被封止デバイスが形成された半導体チップを複数配置してなる半導体ウェハと、前記半導体チップの表面に接着され、前記被封止デバイスを、前記半導体チップとそれとの間の空間で形成されるキャビティ内に封止する封止キャップを複数配置してなるキャップ・アレイ・ウェハとを準備する。そして、前記半導体ウェハを貫通して複数のビアホールを設けて埋め込み電極を形成し、さらにバンプ電極を形成する。その後、この構造体をスクライブラインに沿って切断することにより、個々のパッケージに分割するものが提案されている(特許文献2参照)。
また、本発明は、ウエハレベルでの実装信頼性が向上した配線基板の製造方法を提供することを第二の目的とする。
ゆえに、実装基板が熱膨張によって変形した際に変形しにくい第一基板と第二基板との接着された箇所が、前記第一基板と前記第二基板の重なる方向から見て、バンプ接合部と重ならない位置に配され、実装基板が熱膨張によって変形しやすい第一基板と第二基板との接着されていない箇所が、前記第一基板と前記第二基板の重なる方向から見て、バンプ接合部と重なる位置に存在することになる。その結果、実装基板の熱膨張による変形によってバンプ接合部に掛かる応力を、第一基板と第二基板との接着されていない箇所において分散させることが出来る。
したがって、貼り合せ構造を有する配線基板において、実装基板に実装した後のバンプに掛かる応力を緩和でき、実装信頼性が向上する配線基板を得ることができる。しかも、第一の封止部によって配線基板内包域を封止するので、機能素子を保護し、機能素子の安定した動作が得られるものとすることができる。
したがって、ウエハレベルでの実装信頼性が向上した配線基板の製造方法を容易に提供することができる。
したがって、ウエハレベルでの実装信頼性が向上した配線基板の製造方法を容易に提供することができる。
以下、最良の形態に基づき、図面を参照して本発明の第一実施形態を説明する。
図1は、本発明に係る配線基板の一例を模式的に示す平面図であり、図2は、この配線基板を実装基板に実装した状態を模式的に示す断面図である。なお、後述する他の実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
また、第一基板11は、基板厚が薄い方が好ましく、たとえば100〜200μmの厚さであると良い。その厚さが100μm以下であると、薄過ぎると基板の強度が保てず、一方、その厚さが200μm以上であると、バンプへの応力の緩和が劣ることとなる。
この第一の封止部17が設けられた配線基板10上の領域は、後述する実装基板21が熱膨張した際に変形しにくい接着エリア31を構成する。
なお、第一の封止部17は、機能素子12の表面に配されるものではないので、光透過性を有さないものであっても良い。
このキャビティ18が形成された配線基板10上の領域は、後述する実装基板21が熱膨張した際に変形しやすく、バンプ接合部に掛かる応力を分散させて緩和するキャビティエリア32を構成し、さらに機能素子12の光電変換部分はイメージエリア33を構成する。
この導電部23は、実装基板21の一方の面に配された再配線層であり、たとえばCu、Ni、Au等の導電性を有する材料が好適に用いられる。
したがって、貼り合せ構造を有する配線基板において、実装信頼性を向上させることができる。
まず、前記配線基板10の製造にあたっては、図3(a)に示すように、Si基板11の一方の面に、CCDやCMOSといったイメージセンサとして機能する固体撮像素子等の機能素子12を形成する。
次いで、図3(c)に示すように、第一の封止部17上にガラス基板16を配して、Si基板11とガラス基板16とを重ね合わせ、第一の封止部17を介してSi基板11とガラス基板16を接合する。この接合は、たとえばSi基板11とガラス基板16とを重ね合わせた状態のまま熱プレス処理し、第一の封止部17を溶融することにより行なうことができる。
次に、図4(a)に示すように、Si基板11の他方の面において、貫通配線15に接続される導電層13を形成した後、その上を絶縁性の封止樹脂層14で覆う。ただし、後に形成するバンプ接合部となる部分には、封止樹脂層14に開口部を設ける。
その後、図4(c)に示すように、配線基板10のバンプ19を、実装基板21の一面に形成した導電層23に向けて配し、バンプ19を溶融して導電層23と電気的に接続することで、図2に示すように、配線基板10を実装基板21に実装することができる。
次に、本発明の第二実施形態を、図面を参照して説明する。
図5は、本発明に係る配線基板の他の一例を模式的に示す平面図であり、図6は、この配線基板を実装基板に実装した状態を模式的に示す断面図である。
本実施形態における配線基板(ウエハレベルパッケージ)40は、図5及び図6に示すとおり、前記第一実施形態における配線基板10にさらに、前記第一基板11の内包に設けられた機能素子12を包囲する第二の領域に第二の封止部47を備えたものである。
この第二の封止部47が設けられた配線基板40上の領域は、第一の封止部17が設けられた配線基板40上の接着エリア31と同様に、後述する実装基板21が熱膨張した際に変形しにくい接着エリア34を構成する。
なお、本実施形態では、キャビティは二つしか作製されていないが、後述するイメージエリア33以外の部分に第三のキャビティ又はそれ以上の多数個のキャビティを作製するような構成としても良い。
図9(a)は、複数個(図中では9個)のバンプ接合部が個別に、格子状の封止部によって孤立した状態に配され、個々のバンプ接合部と封止部との間にキャビティエリアが設けられている構成例である。ここで、格子状の封止部は、個々のバンプ接合部間を上下左右方向に区分するように配置されている。
図9(b)は、基本的に図9(a)とほぼ同じ構成をなしている。ただし、キャビティエリアがバンプ接合部の外周域に沿ってのみ、略同心円状に配置されている点が、図9(a)と相違する構成例である。
図9(c)は、基本的に図9(a)とほぼ同じ構成をなしている。ただし、格子状の封止部のうち、交差する部分をキャビティエリアに置換した点が、図9(a)と相違する構成例である。
図9(d)は、基本的に図9(b)とほぼ同じ構成をなしている。ただし、封止部のうち、バンプ接合部とは無関係な領域に、キャビティエリアを追加して配した点が、図9(b)と相違する構成例である。ここで、追加したキャビティエリアは、白抜きの四角印にて表している。
図9(e)は、バンプ接合部の位置とは関係しない領域に封止部を配し、各封止部が孤立して構成例を表している。図9(e)における封止部は、特に、砂地模様の四角印にて表している。つまり、封止部が矩形パターンであることを示す。
図9(f)は、基本的に図9(e)とほぼ同じ構成をなしている。ただし、図9(f)における封止部は、特に、砂地模様の丸印にて表している。つまり、封止部が円形パターンであることを示している。ゆえに、図9(f)は、封止部のパターンが点が図9(e)と相違する構成例である。
図9(g)は、基本的に図9(a)とほぼ同じ構成をなしている。ただし、格子状の封止部が、個々のバンプ接合部間を斜め方向に区分するように配置されている点が図9(a)と相違する構成例である。
したがって、貼り合せ構造を有する配線基板において、実装信頼性を向上させることができる。
まず、図7(a)に示すように、Si基板11の一方の面に、CCDやCMOSといったイメージセンサとして機能する固体撮像素子等の機能素子12を形成する工程までは、前記第一実施形態における配線基板10と同様である。
次いで、図7(c)に示すように、第一の封止部17及び第二の封止部47の上にガラス基板16を配して、Si基板11とガラス基板16とを重ね合わせ、第一の封止部17及び第二の封止部47を介してSi基板11とガラス基板16を接合する。この接合は、たとえばSi基板11とガラス基板16とを重ね合わせた状態のまま熱プレス処理し、第一の封止部17及び第二の封止部47を溶融することにより行なうことができる。
次に、図8(a)に示すように、Si基板11の他方の面において、貫通配線15に接続される導電層13を形成した後、その上を絶縁性の封止樹脂層14で覆う。ただし、後に形成するバンプ接合部となる部分には、封止樹脂層14に開口部を設ける。
その後、図8(c)に示すように、配線基板40のバンプ19を、実装基板21の一面に形成した導電層23に向けて配し、バンプ19を溶融して導電層23と電気的に接続することで、図6に示すように、配線基板40を実装基板21に実装することができる。
Claims (5)
- 一方の面に機能素子を備えた第一基板と、
前記第一基板の一方の面側に第一の封止部を介し設けられた第二基板と、
前記第一基板の他方の面側に備えられ、前記機能素子と電気的に接続されたバンプとを備える配線基板において、
前記第一の封止部は、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されていることを特徴とする配線基板。 - 前記機能素子は、前記第一基板の内包に設けられ、
前記機能素子を包囲する第二領域には第二の封止部がさらに設けられ、前記第二の封止部は、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されていることを特徴とする請求項1に記載の配線基板。 - 前記第一基板は、厚さが100〜200μmであることを特徴とする請求項1又は2に記載の配線基板。
- 一方の面に機能素子を備えた第一基板と、前記第一基板の一方の面側に第一の封止部を介し設けられた第二基板と、前記第一基板の他方の面側に備えられ、前記機能素子と電気的に接続されたバンプとを備え、前記第一の封止部は、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されている配線基板の製造方法であって、
前記第一基板の一方の面に、前記第一基板の外周をなす第一領域にあって、かつ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に第一の封止部を形成する工程Aと、
前記第一の封止部を介して前記第一基板と前記第二基板を接合する工程Bと、
を少なくとも備えることを特徴とする配線基板の製造方法。 - 一方の面に機能素子を備えた第一基板と、前記第一基板の一方の面側に第一の封止部を介し設けられた第二基板と、前記第一基板の他方の面側に備えられ、前記機能素子と電気的に接続されたバンプとを備え、前記第一の封止部は、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されている配線基板の製造方法であって、
前記機能素子を包囲する第二領域にあって、かつ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に第二の封止部を形成する工程Cと、
前記第一の封止部及び前記第二の封止部を介して前記第一基板と前記第二基板を接合する工程Dと、
を備えることを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157750A JP5123575B2 (ja) | 2007-06-14 | 2007-06-14 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157750A JP5123575B2 (ja) | 2007-06-14 | 2007-06-14 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311423A true JP2008311423A (ja) | 2008-12-25 |
JP5123575B2 JP5123575B2 (ja) | 2013-01-23 |
Family
ID=40238783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007157750A Expired - Fee Related JP5123575B2 (ja) | 2007-06-14 | 2007-06-14 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5123575B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077297A (ja) * | 2009-09-30 | 2011-04-14 | Toshiba Corp | 半導体装置、半導体装置の製造方法、電子機器およびその製造方法 |
JP2013520808A (ja) * | 2010-02-26 | 2013-06-06 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびその製造方法 |
WO2017014072A1 (ja) * | 2015-07-23 | 2017-01-26 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
WO2022044848A1 (ja) * | 2020-08-27 | 2022-03-03 | ソニーセミコンダクタソリューションズ株式会社 | パッケージ、及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750358A (ja) * | 1993-08-09 | 1995-02-21 | Shinko Electric Ind Co Ltd | 半導体装置 |
JPH07249750A (ja) * | 1994-03-08 | 1995-09-26 | Toshiba Corp | 固体撮像装置の封止方法 |
JP2003168901A (ja) * | 2001-11-29 | 2003-06-13 | Kyocera Corp | 電子部品装置 |
WO2005004195A2 (en) * | 2003-07-03 | 2005-01-13 | Shellcase Ltd. | Method and apparatus for packaging integrated circuit devices |
JP2006501641A (ja) * | 2002-09-03 | 2006-01-12 | アトメル グルノーブル ソシエテ アノニム | 光マイクロシステム及びその形成方法 |
JP2006073852A (ja) * | 2004-09-03 | 2006-03-16 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
-
2007
- 2007-06-14 JP JP2007157750A patent/JP5123575B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750358A (ja) * | 1993-08-09 | 1995-02-21 | Shinko Electric Ind Co Ltd | 半導体装置 |
JPH07249750A (ja) * | 1994-03-08 | 1995-09-26 | Toshiba Corp | 固体撮像装置の封止方法 |
JP2003168901A (ja) * | 2001-11-29 | 2003-06-13 | Kyocera Corp | 電子部品装置 |
JP2006501641A (ja) * | 2002-09-03 | 2006-01-12 | アトメル グルノーブル ソシエテ アノニム | 光マイクロシステム及びその形成方法 |
WO2005004195A2 (en) * | 2003-07-03 | 2005-01-13 | Shellcase Ltd. | Method and apparatus for packaging integrated circuit devices |
JP2006073852A (ja) * | 2004-09-03 | 2006-03-16 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077297A (ja) * | 2009-09-30 | 2011-04-14 | Toshiba Corp | 半導体装置、半導体装置の製造方法、電子機器およびその製造方法 |
CN102034834A (zh) * | 2009-09-30 | 2011-04-27 | 株式会社东芝 | 半导体装置和电子设备、及其制造方法 |
US8421207B2 (en) | 2009-09-30 | 2013-04-16 | Kabushiki Kaisha Toshiba | Semiconductor device, electronic apparatus, and manufacturing methods thereof |
JP2015133520A (ja) * | 2010-02-26 | 2015-07-23 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびその製造方法 |
US8741683B2 (en) | 2010-02-26 | 2014-06-03 | Xintec Inc. | Chip package and fabrication method thereof |
US8890268B2 (en) | 2010-02-26 | 2014-11-18 | Yu-Lung Huang | Chip package and fabrication method thereof |
JP2013520808A (ja) * | 2010-02-26 | 2013-06-06 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびその製造方法 |
WO2017014072A1 (ja) * | 2015-07-23 | 2017-01-26 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
CN107851651A (zh) * | 2015-07-23 | 2018-03-27 | 索尼公司 | 半导体装置、其制造方法以及电子设备 |
JPWO2017014072A1 (ja) * | 2015-07-23 | 2018-05-10 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
US10763286B2 (en) | 2015-07-23 | 2020-09-01 | Sony Corporation | Semiconductor device, manufacturing method thereof, and electronic apparatus |
CN107851651B (zh) * | 2015-07-23 | 2022-07-08 | 索尼公司 | 半导体装置、其制造方法以及电子设备 |
WO2022044848A1 (ja) * | 2020-08-27 | 2022-03-03 | ソニーセミコンダクタソリューションズ株式会社 | パッケージ、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5123575B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI700753B (zh) | 晶片封裝體及其製造方法 | |
JP4732824B2 (ja) | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 | |
US7847417B2 (en) | Flip-chip mounting substrate and flip-chip mounting method | |
JP5344336B2 (ja) | 半導体装置 | |
JP5757852B2 (ja) | 撮像モジュールおよび撮像ユニット | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5417320B2 (ja) | 半導体パッケージ | |
JP3768972B2 (ja) | 固体撮像装置およびその製造方法 | |
JP5493767B2 (ja) | センサーユニットおよびその製造方法 | |
US8154115B1 (en) | Package structure having MEMS element and fabrication method thereof | |
JP5123575B2 (ja) | 配線基板及びその製造方法 | |
JP2007214441A (ja) | 複合センサーパッケージ | |
JP7444850B2 (ja) | 半導体装置、撮像装置および半導体装置の製造方法 | |
WO2014083746A1 (ja) | 光学装置および光学装置の製造方法 | |
JP2008182014A (ja) | パッケージ基板及びその製造方法 | |
US7242538B2 (en) | Optical device | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
JP2012110979A (ja) | Memsデバイス及びその製造方法 | |
US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
JP6409575B2 (ja) | 積層型半導体装置 | |
KR20070015861A (ko) | 전자 부품 실장 구조체 및 그 제조 방법 | |
JPH07231074A (ja) | 固体撮像モジュール | |
JP5672690B2 (ja) | センサーユニットおよびその製造方法 | |
JP2005159136A (ja) | Cob実装用の枠体、パッケージ実装用の枠体、及び半導体装置 | |
JP5408995B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5123575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |