JP6230520B2 - プリント回路板及び電子機器 - Google Patents

プリント回路板及び電子機器 Download PDF

Info

Publication number
JP6230520B2
JP6230520B2 JP2014220664A JP2014220664A JP6230520B2 JP 6230520 B2 JP6230520 B2 JP 6230520B2 JP 2014220664 A JP2014220664 A JP 2014220664A JP 2014220664 A JP2014220664 A JP 2014220664A JP 6230520 B2 JP6230520 B2 JP 6230520B2
Authority
JP
Japan
Prior art keywords
land
solder
printed wiring
wiring board
solder joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014220664A
Other languages
English (en)
Other versions
JP2016092033A (ja
Inventor
邦彦 峰岸
邦彦 峰岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014220664A priority Critical patent/JP6230520B2/ja
Priority to CN201510701210.8A priority patent/CN105578757B/zh
Priority to US14/924,473 priority patent/US9960109B2/en
Publication of JP2016092033A publication Critical patent/JP2016092033A/ja
Application granted granted Critical
Publication of JP6230520B2 publication Critical patent/JP6230520B2/ja
Priority to US15/918,210 priority patent/US10403571B2/en
Priority to US16/522,422 priority patent/US11211322B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体パッケージのランドとプリント配線板のランドとがはんだで接合されたプリント回路板、及びプリント回路板を備えた電子機器に関する。
近年、電子機器に搭載される半導体素子が高性能化し、この半導体素子を高速かつ安定して動作させるため、半導体素子を搭載する半導体パッケージのランド（電極）の多ピン化が求められている。また、モバイル機器やデジタルカメラなどの小型・薄型化ニーズに対応するため、半導体パッケージを小さいサイズで多ピン化させるため、ランドの狭ピッチ化も必要となっている。
ランドの多ピン狭ピッチ化のニーズに対応する半導体パッケージとして、パッケージ基板の下側の面にグリッド状に高密度にランドを配置できる、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）が採用されている。ＢＧＡは、プリント配線板（マザーボード）に実装する前の半導体パッケージの状態で、リフロー加熱によってランドにはんだボールを搭載し、あらかじめ電極に高さを持たせた半導体パッケージである。
ＢＧＡ型の半導体パッケージは、ランドにはんだを塗布したプリント配線板に搭載され、再度リフロー加熱によりプリント配線板に実装される。
一方、ＬＧＡ型の半導体パッケージは、半導体パッケージの状態ではんだボールの搭載をせずに、ランドにはんだを塗布したプリント配線板に直接搭載され、リフロー加熱によりプリント配線板に実装される。よって、ＬＧＡ型の半導体パッケージでは、はんだボールを搭載しない。このため、ＬＧＡ型の半導体パッケージは、プリント回路板の低背化に有効な半導体パッケージである。また、ＬＧＡ型の半導体パッケージは、半導体パッケージ製造時のはんだボール搭載に必要なリフロー加熱工程が無いため、耐熱性が低い半導体デバイスのパッケージに用いられて、製造時の熱履歴回数を削減するのに有利である。
これらの特徴から、低背化が必要かつ耐熱性の低いモバイル機器やデジタルカメラの撮像用半導体素子である、イメージセンサ素子を実装するイメージセンサパッケージとしてＬＧＡが多用されている。イメージセンサパッケージは、キャビティ状に成型されたパッケージ基板上にイメージセンサ素子を搭載し、撮像面側をガラスで封止した中空型のＬＧＡである場合が多い。
イメージセンサパッケージとして用いられるＬＧＡのパッケージ基板の基材は、イメージセンサ素子の受光部への異物付着を低減するため、有機基板と比較して、発塵の少ないセラミック材が使われることが多い。また、セラミック材は、熱伝導率が高く、ライブビュー撮影や動画撮影などで長時間イメージセンサ素子が動作した際の熱を放熱し、熱ノイズによる画質低下を防止する上でも有利である。
しかしながら、セラミック材を用いたパッケージ基板は、焼成して作成するため、その焼成工程で収縮がおこり、パッケージ基板に反りやうねりが発生しやすいという特徴があった。それゆえ、セラミック材を用いたパッケージ基板を採用するＬＧＡ型の半導体パッケージでは、ランド高さの平坦性は得られなかった。
このような平坦性が低いＬＧＡ型半導体パッケージをプリント配線板に搭載すると、パッケージ基板のランドと、該ランドに対向するプリント配線板のランドとの間隔が広い個所と狭い個所ができる。この状態でリフロー加熱されると、はんだは、溶融はんだの状態になり、ランド間隔が広い個所では伸ばされた状態になる。この伸ばされた溶融はんだは、表面張力の働きによって表面積を小さくするように、つまりは、パッケージ基板とプリント配線板との間隔を狭めようとする力を発生させる。
パッケージ基板とプリント配線板との間隔を狭めようとする力は、伸ばされた溶融はんだの数だけ加算されて、全体として大きくなる。その結果、ランド間隔が狭い接合部の溶融はんだは、半導体パッケージの荷重と伸ばされた溶融はんだから生じたパッケージ基板とプリント配線板との間隔を狭めようとする力の合力によって押し潰され、溶融したはんだがランドの外へはみ出してしまう。ランドの外へはみ出した溶融はんだが、隣接するランドのはんだと接触すると、はんだ凝固後にはんだブリッジ不良となる。
つまりは、反りやうねりをもった半導体パッケージをプリント基板にはんだで接合すると、はんだブリッジが発生しやすいという問題があった。このような問題を解決する方法として、特許文献１では、パッケージランドと基板ランドとの間隔が広い接合部へのはんだペーストの印刷量を増加する方法が記載されている。溶融時のはんだ量を増やすことで、伸ばされたはんだのパッケージ基板とプリント配線板との間隔を狭める力を弱め、はんだ潰れによるブリッジを防止することを狙ったものである。
特開２００５−１１９２１号公報
イメージセンサパッケージにおいても、他のＡＳＩＣやメモリといった半導体パッケージと同様に、高感度化や多画素化、動画撮影機能の向上のために、多ピン狭ピッチ化の必要性が高まっている。焼成で形成されるセラミック基板のランドは、製造後の位置のばらつきが大きくなってしまうため、プリント配線板への実装時の位置ずれ防止の目的でランドの面積を大きくして製造する必要がある。つまりイメージセンサパッケージは、大きいランドで狭ピッチにする必要があるため、パッケージ基板において隣接するランド同士の間隔は小さくなるという特徴がある。また上述のように、イメージセンサパッケージは、はんだボールを搭載しないＬＧＡ型の半導体パッケージが使用されることが多い。
ランドのサイズが大きく、またはんだボールが無いランドにおいて、特許文献１の方法で伸ばされたはんだのパッケージと基板の間隔を狭める力を弱るほどの溶融はんだ体積にするには、供給するはんだペーストの体積を非常に大きくしなければならない。隣接するランド間の間隔が狭い場所に大量のはんだペーストを供給することは、隣接するランドのはんだペースト同士が、部品搭載やリフロー加熱のダレによって接触することによるブリッジのリスクが大きくなってしまう。
また、はんだの体積が大きくなると、ランド間の間隔が狭い箇所では、はんだ溶融時にはんだ径が大きくなることによって、隣接するランドのはんだ同士が接触することによるブリッジのリスクも発生する。
このようなランド径が大きくかつランド間の間隔の短い接合部では、はんだ潰れ以外のブリッジのリスクを低下させるため、接合後のはんだの高さがランド径の３０［％］以下になるようなはんだ供給量に抑えることが望ましい。そのため、イメージセンサパッケージに使用されるような半導体パッケージでは、はんだ供給量を多くすることが難しいという問題があった。
また、ＬＧＡ型の半導体パッケージをプリント配線板に実装する場合、はんだボールを使用しないため、はんだペーストだけではんだを供給する必要がある。したがって、はんだボールを有するＢＧＡ型の半導体パッケージと比較すると、ＬＧＡ型の半導体パッケージでは、相対的に接合部に供給されるフラックスの量が多くなる。はんだペーストが溶融した際、溶融したはんだとフラックスとに分離するが、フラックスがプリント配線板のランドを形成するソルダーレジストの窪みに留まると、溶融したはんだがプリント配線板のランドに濡れ広がるのを阻害することがあった。そのため、フラックスの多いＬＧＡ型の半導体パッケージでは、フラックスがソルダーレジストの窪みに溜まることが原因ではんだがオープンとなる不良が発生しやすいという問題もあった。
そこで、本発明は、はんだのブリッジ及びはんだのオープン不良を低減することを目的とする。
本発明のプリント回路板は、半導体素子及びパッケージ基板を有するＬＧＡ型の半導体パッケージと、前記半導体パッケージが実装されたプリント配線板と、を備え、前記パッケージ基板を構成する絶縁体の基材がセラミックであり、その表面には、複数の第１ランドが互いに間隔をあけて形成され、前記プリント配線板の表面には、複数の第２ランドが互いに間隔をあけて形成され、前記パッケージ基板の表面と前記プリント配線板の表面とが対向して配置され、前記第１ランドと前記第２ランドとが、前記第１ランドのはんだ接合部分における直径の３０［％］以下の高さのはんだで接合され、前記複数の第２ランドのうち、前記第１ランドと前記第２ランドとの間隔の平均値よりも前記第１ランドに対する間隔が広い前記第２ランドにおけるそれぞれのはんだ接合面積が、それぞれ対向する前記第１ランドのはんだ接合面積の５６［％］以上８１［％］以下であることを特徴とする。
本発明によれば、はんだのブリッジ及びはんだのオープン不良が低減される。
本発明の第１実施形態に係る電子機器の一例としての撮像装置の概略構成を示す説明図である。 本発明の第１実施形態に係るプリント回路板の一例としての撮像ユニットの断面図である。 本発明の第１実施形態に係るプリント回路板の一例としての撮像ユニットにおけるパッケージ基板の第１ランドのはんだ接合部分とプリント配線板の第２ランドのはんだ接合部分を示す断面図である。 本発明の第２実施形態に係るプリント回路板の一例としての撮像ユニットの断面図である。 （ａ）は、実施例において作成したイメージセンサパッケージのうちの１つのサンプルのイメージセンサパッケージの断面図である。（ｂ）は、実施例において作成したイメージセンサパッケージのうちの別の１つのサンプルのイメージセンサパッケージの断面図である。（ｃ）は、実施例において作成した、電子部品が実装済みのプリント配線板のうちの１つのサンプルのプリント配線板及び電子部品の断面図である。（ｄ）は、実施例において作成した、電子部品が実装済みのプリント配線板のうちの別の１つのサンプルのプリント配線板及び電子部品の断面図である。 （ａ）は、比較例として、プリント配線板側のランドのはんだ接合面積がパッケージ基板側のランドのはんだ接合面積の１００［％］とした場合の撮像ユニットのＸ線写真を示す図である。（ｂ）は、実施例として、プリント配線板側のランドのはんだ接合面積がパッケージ基板側のランドのはんだ接合面積の８１［％］とした場合の撮像ユニットのＸ線写真を示す図である。 比較例として、プリント配線板側のランドのはんだ接合面積がパッケージ基板側のランドのはんだ接合面積の４９［％］とした場合の撮像ユニットの断面の写真を示す図である。 比較例として、プリント配線板側のランドのはんだ接合面積がパッケージ基板側のランドのはんだ接合面積の４９［％］とした場合の撮像ユニットの断面を模式的に表した図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る電子機器の一例としての撮像装置の概略構成を示す説明図である。電子機器の一例である撮像装置としてのデジタルカメラ（カメラ）１００は、例えばデジタル一眼レフカメラであり、カメラ本体２００と、カメラ本体２００に着脱可能な交換レンズ（レンズ鏡筒）３００と、を備えている。図１では、交換レンズ３００は、カメラ本体２００に装着されている。以下、交換レンズ３００がカメラ本体２００に装着されて撮像装置を構成している場合について説明する。
カメラ本体２００は、筐体２０１と、筐体２０１の内部に配置された、ミラー２２２、シャッター２２３、プリント回路板である撮像ユニット４００、及び画像処理回路２２４と、を備えている。また、カメラ本体２００は、筐体２０１から外部に露出するよう筐体２０１に固定された液晶ディスプレイ２２５を備えている。撮像ユニット４００は、イメージセンサパッケージ（半導体パッケージ）５００と、イメージセンサパッケージ５００が実装されたプリント配線板（マザーボード）６００と、を備えている。
交換レンズ３００は、交換レンズ筐体である筐体３０１と、筐体３０１の内部に配置され、筐体３０１（交換レンズ３００）が筐体２０１に装着されたときにイメージセンサパッケージ５００に光像を結像させる撮像光学系３１１とを有する。撮像光学系３１１は、複数のレンズを有して構成されている。
筐体３０１は開口が形成されたレンズ側マウント３０１ａを有しており、筐体２０１は開口が形成されたカメラ側マウント２０１ａを有している。レンズ側マウント３０１ａとカメラ側マウント２０１ａとを嵌合させることで、交換レンズ３００（筐体３０１）がカメラ本体２００（筐体２０１）に装着される。図１に示す矢印Ｘ方向は、撮像光学系３１１の光軸方向である。
撮像光学系３１１により矢印Ｘ方向に進行する光は、筐体３０１におけるレンズ側マウント３０１ａの開口、筐体２０１におけるカメラ側マウント２０１ａの開口を通じて、筐体２０１内に導かれる。筐体２０１の内部には、矢印Ｘ方向に沿って、ミラー２２２及びシャッター２２３などがイメージセンサパッケージ５００の矢印Ｘ方向の手前に設けられている。
図２は、本発明の第１実施形態に係るプリント回路板の一例としての撮像ユニットの断面図である。
半導体パッケージであるイメージセンサパッケージ５００は、ＬＧＡ型の半導体パッケージである。イメージセンサパッケージ５００は、半導体素子であるイメージセンサ素子５０１と、イメージセンサ素子５０１が実装されたパッケージ基板であるセラミック基板５０２と、を有する。
イメージセンサ素子５０１は、結像された光像を光電変換するＣＭＯＳイメージセンサやＣＣＤイメージセンサ等の固体撮像素子である。
セラミック基板５０２は、一対の表面５１１，５１２を有し、表面５１１には、絶縁体の基材上に導体からなる複数のランド（第１ランド、パッケージ側ランド）５０３が形成され、表面５１２には、イメージセンサ素子５０１が実装されている。また、表面５１２には、ガラス５０５がイメージセンサ素子５０１と接触しないように形成されており、ガラス５０５及び表面５１２により囲まれた中空部分にイメージセンサ素子５０１が配置されていることとなる。
複数のランド５０３は、互いに間隔をあけて表面５１１に配置されている。第１実施形態では、複数のランド５０３は、グリッド状（アレイ状）、即ち正方格子状に等間隔で配列されている。セラミック基板５０２を構成する絶縁体の基材はセラミックである。
プリント配線板６００は、一対の表面６１１，６１２を有し、表面６１１には、絶縁体の基材上に導体からなる複数のランド（第２ランド、基板側ランド）６０３が形成されている。複数のランド６０３は、互いに間隔をあけて表面６１１に配置されている。第１実施形態では、複数のランド６０３は、グリッド状（アレイ状）、即ち正方格子状にランド５０３の同じ間隔で等間隔に配列されている。プリント配線板６００を構成する絶縁体の基材はガラスエポキシである。
セラミック基板５０２の表面５１１とプリント配線板６００の表面６１１とが対向して配置されている。そして、ランド５０３とランド６０３とが、はんだ７００によって接合されている。
図３は、プリント回路板である撮像ユニット４００におけるプリント配線板６００のランド６０３のはんだ接合部分６５０とセラミック基板５０２のランド５０３のはんだ接合部分５５０を示す断面図である。
第１実施形態では、イメージセンサパッケージ５００がＬＧＡ型の半導体パッケージであるので、はんだ７００の高さは、ＢＧＡ型の半導体パッケージよりも低く、ランド５０３のはんだ接合部分５５０の直径の３０［％］以下である。
ここで、プリント配線板６００の表面６１１には、ソルダーレジスト６４０が形成されている。この場合、ソルダーレジスト６４０に形成された開口６４０Ｈにより、各ランド６０３におけるはんだ接合部分６５０が露出するように形成されている。はんだ接合部分６５０は、はんだ７００が接触する部分である。ランド６０３におけるはんだ接合部分６５０は、ランド６０３の表面全体であってもよいし一部であってもよいが、第１実施形態では、ランド６０３の表面全体の一部である。なお、ソルダーレジストが表面６１１に形成されていない場合には、ランド６０３におけるはんだ接合部分は、ランド６０３の表面全体である。
また、セラミック基板５０２の表面５１１には、ソルダーレジストが形成されておらず、ランド５０３におけるはんだ接合部分５５０は、ランド５０３の表面全体である。はんだ接合部分５５０は、はんだ７００が接触する部分である。なお、セラミック基板５０２の表面５１１に不図示のソルダーレジストが形成されていてもよく、この場合、不図示のソルダーレジストに形成された開口により、各ランド５０３におけるはんだ接合部分５５０が露出するようにすればよい。この場合、ランド５０３におけるはんだ接合部分５５０は、ランド５０３の表面全体であってもよいし、一部であってもよい。
第１実施形態では、はんだ接合部分５５０の面積（はんだ接合面積）は、ランド５０３の大きさで決まる。はんだ接合部分６５０の面積（はんだ接合面積）は、ランド６０３の大きさ及びソルダーレジスト６４０の開口６４０Ｈの大きさで決まる。つまり、ランド５０３の大きさを調整することで、はんだ接合部分５５０の面積（はんだ接合面積）を設定でき、開口６４０Ｈ（及びランド６０３）の大きさを調整することで、はんだ接合部分６５０の面積（はんだ接合面積）を設定できる。
第１実施形態では、ランド５０３のはんだ接合部分５５０とランド６０３のはんだ接合部分６５０とがはんだ７００により接合されていることとなる。複数のランド５０３それぞれのはんだ接合部分５５０の面積は、全て同一に設定されている。
図２において、複数のランド６０３のうちランド５０３とランド６０３との間隔の平均値よりもランド５０３に対する間隔が広いランドが、ランド６０３１である。第１実施形態では、少なくともランド６０３１のはんだ接合部分６５０の面積が、ランド５０３のはんだ接合部分５５０の面積の５６［％］以上８１［％］以下である。ここで、ランド６０３１のはんだ接合部分６５０の面積が、ランド６０３１のはんだ接合面積であり、ランド５０３のはんだ接合部分５５０の面積が、ランド５０３のはんだ接合面積である。なお、複数のランド６０３のうち、ランド６０３１以外のランド６０３２におけるはんだ接合面積は、ランド５０３のはんだ接合面積と同一としている。第１実施形態では、各ランド６０３１におけるはんだ接合面積は互いに同一であり、各ランド６０３２におけるはんだ接合面積は互いに同一である。
以上、第１実施形態によれば、ランド６０３１のはんだ接合面積を、ランド５０３のはんだ接合面積の８１［％］以下とすることで、はんだ溶融時のセラミック基板５０２とプリント配線板６００との間隔を狭めようとする力を低減することができる。また、ランド６０３１のはんだ接合面積を、ランド５０３のはんだ接合面積の５６［％］以上とすることで、ソルダーレジストと溶融はんだとの接触面積が制限され、その結果、溶融したはんだと分離したフラックスが、ランド６０３１上から排出されやすくなる。これにより、はんだがオープンとなる不良を低減することが可能となる。
なお、各ランド６０３１のはんだ接合面積が同一である場合について説明したが、５６［％］以上８１［％］以下の面積であれば、同一でなくてもよい。
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図４は、本発明の第２実施形態に係るプリント回路板の一例としての撮像ユニットの断面図である。なお、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。
イメージセンサパッケージ５００やプリント配線板６００のうねり形状が、サンプル毎に個々に異なる形状である場合、その全ての組み合わせにおいて、接合する前にランド５０３とランド６０３の間隔を全て把握することは困難である。
図４に示すように、プリント回路板である撮像ユニット４００Ａは、上記第１実施形態と同様の構成の半導体パッケージであるイメージセンサパッケージ５００と、上記第１実施形態のプリント配線板とは異なる構成のプリント配線板６００Ａと、を備えている。
イメージセンサパッケージ５００は、上記第１実施形態と同様、ＬＧＡ型の半導体パッケージである。イメージセンサパッケージ５００は、上記第１実施形態と同様、半導体素子であるイメージセンサ素子５０１と、イメージセンサ素子５０１が実装されたパッケージ基板であるセラミック基板５０２と、を有する。セラミック基板５０２は、一対の表面５１１，５１２を有し、表面５１１には、複数のランド（第１ランド、パッケージ側ランド）５０３が形成され、表面５１２には、イメージセンサ素子５０１が実装されている。セラミック基板５０２を構成する絶縁体の基材はセラミックである。
プリント配線板６００Ａは、一対の表面６１１Ａ，６１２Ａを有し、表面６１１Ａには、絶縁体の基材上に導体からなる複数のランド（第２ランド、基板側ランド）６０３Ａが形成されている。複数のランド６０３Ａは、互いに間隔をあけて表面６１１Ａに配置されている。第２実施形態では、複数のランド６０３Ａは、グリッド状（アレイ状）、即ち正方格子状にランド５０３の同じ間隔で等間隔に配列されている。プリント配線板６００Ａを構成する絶縁体の基材はガラスエポキシである。また、プリント配線板６００Ａには、イメージセンサパッケージ５００が実装される表面６１１Ａとは反対側の表面６１２Ａには、コネクタ、チップ部品とった複数の電子部品１０が実装されている。
セラミック基板５０２の表面５１１とプリント配線板６００Ａの表面６１１Ａとが対向して配置されている。そして、ランド５０３とランド６０３Ａとが、はんだ７００によって接合されている。
ここで、セラミック基板５０２は焼成の影響で個々のうねり形状が異なるため、セラミック基板５０２を使用したイメージセンサパッケージ５００もまた、個々にうねり形状が異なるという特徴がある。さらに、イメージセンサパッケージ５００は面積が大きいため、実装されるプリント配線板６００Ａの面積も大きくなる。イメージセンサパッケージ５００が実装された表面６１１Ａとは反対側の表面６１２Ａに実装される電子部品１０の部品数も多くなるため、このプリント配線板６００Ａも個々に異なるうねりが発生する。つまり、イメージセンサパッケージ５００とプリント配線板６００Ａの実装では、個々に異なるうねり形状をもつセラミック基板５０２とプリント配線板６００Ａとをはんだ７００で接合しなければならない。そのため、パッケージ側のランド５０３と基板側のランド６０３Ａとの間隔の広い接合部と狭い接合部が、サンプル毎に異なる。そのため、従来のようにはんだ供給量を多くすべき箇所を予め特定することは困難である。
第２実施形態では、イメージセンサパッケージ５００がＬＧＡ型の半導体パッケージであるので、はんだ７００の高さは、ＢＧＡ型の半導体パッケージよりも低く、ランド５０３のはんだ接合部分の直径の３０［％］以下である。なお、ランド５０３におけるはんだ接合部分、及びランド６０３Ａにおけるはんだ接合部分は、上記第１実施形態と同様である。
複数のランド５０３におけるはんだ接合部分の面積（はんだ接合面積）は、全て同一に設定されている。
第２実施形態では、複数のランド６０３Ａのうち、全てのランド６０３Ａのはんだ接合面積が、ランド５０３のはんだ接合面積の５６［％］以上８１［％］以下である。
第２実施形態によれば、ランド６０３Ａのはんだ接合面積を、ランド５０３のはんだ接合面積の８１［％］以下とすることで、はんだ溶融時のセラミック基板５０２とプリント配線板６００Ａとの間隔を狭めようとする力を低減することができる。また、ランド６０３Ａのはんだ接合面積を、ランド５０３のはんだ接合面積の５６［％］以上とすることで、ソルダーレジストと溶融はんだとの接触面積が制限され、その結果、溶融したはんだと分離したフラックスが、ランド６０３Ａ上から排出されやすくなる。これにより、はんだがオープンとなる不良を低減することが可能となる。
なお、各ランド６０３Ａのはんだ接合面積が同一である場合について説明したが、５６［％］以上８１［％］以下の面積であれば、同一でなくてもよい。
［実施例］
以下、上記実施形態（第２実施形態）に対応する実施例（実験結果）について説明する。図５（ａ）は、実施例において作成したイメージセンサパッケージ５００のうちの１つのサンプルのイメージセンサパッケージ５００の断面図である。図５（ｂ）は、実施例において作成したイメージセンサパッケージ５００のうちの別の１つのサンプルのイメージセンサパッケージ５００の断面図である。図５（ｃ）は、実施例において作成した、電子部品１０が実装済みのプリント配線板６００Ａのうちの１つのサンプルのプリント配線板６００Ａ及び電子部品１０の断面図である。図５（ｄ）は、実施例において作成した、電子部品１０が実装済みのプリント配線板６００Ａのうちの別の１つのサンプルのプリント配線板６００Ａ及び電子部品１０の断面図である。
イメージセンサパッケージ５００は、セラミック基板５０２の外形サイズが３４．０［ｍｍ］×２８．４［ｍｍ］であり、イメージセンサ素子５０１を実装した中空構造のパッケージである。イメージセンサパッケージ５００のランド５０３は、サイズがφ１．０［ｍｍ］であり、１．５［ｍｍ］ピッチでグリッド状に配置されている。
はんだ７００の溶融温度におけるランド５０３のコプラナリティを、デジタルイメージ相関法により複数のサンプルについて測定した。ランド５０３のコプラナリティ測定の結果、最小値を示したサンプルは２０［μｍ］、最大値を示したサンプルは２５［μｍ］であり、図５（ａ）及び図５（ｂ）に示すように、サンプルによってセラミック基板５０２のうねり形状が異なっていた。このセラミック基板５０２のうねり形状のばらつきや、ランド５０３のコプラナリティのばらつきは、主にセラミック基板５０２の焼成時に発生したものである。
また、イメージセンサ素子５０１やガラス５０５の個々のばらつきが、セラミック基板５０２に搭載したときに、セラミック基板５０２のうねり形状や、ランド５０３のコプラナリティのばらつき範囲をさらに大きくしている。
プリント配線板６００Ａの外形サイズは約５０．０［ｍｍ］×５０．０［ｍｍ］であり、材質はガラスエポキシ材である。プリント配線板６００Ａに設けられたランド６０３Ａは、ランド５０３と対向する位置に設けられており、ランド６０３Ａを開口させるソルダーレジスト（不図示）の厚みは、約２５［μｍ］である。
また、プリント配線板６００Ａには、イメージセンサパッケージ５００が実装される表面６１１Ａとは反対側の表面６１２Ａには、コネクタ、チップ部品とった複数の電子部品１０が実装されている。電子部品１０が実装された状態で、はんだ７００の溶融温度におけるランド６０３Ａのコプラナリティを、ランド５０３と同様にデジタルイメージ相関法で複数のサンプルについて測定した。
ランド６０３Ａのコプラナリティを測定した結果、最小値を示したサンプルは２５［μｍ］、最大値を示したサンプルは６０［μｍ］であり、図５（ｃ）及び図５（ｄ）に示すように、サンプルによってプリント配線板６００Ａのうねり形状が異なっていた。
このランド６０３Ａのコプラナリティやプリント配線板６００Ａのうねり形状のばらつきは、プリント配線板６００Ａの成形時に主に発生するが、複数の電子部品１０の実装工程を経ることでさらにその範囲が大きくなる。イメージセンサパッケージ５００とプリント配線板６００Ａが、体積が０．１１８［ｍｍ３］±２０［％］のはんだ７００によって接合されている。
このとき、ランド６０３Ａの接合面積（開口面積）と実装不良発生との関係を調べるため、ランド５０３の接合面積Ｓ１に対するランド６０３Ａの接合面積Ｓ２（つまり、Ｓ２／Ｓ１）を４９［％］〜１００［％］の範囲で変化させた。
ランド６０３Ａはプリント配線板６００Ａのうねり形状に係わらず、ランド５０３と接合される全ての箇所においてサイズを変化させている。
また接合後のはんだ７００の高さは、約０．１２［ｍｍ］〜０．２５［ｍｍ］の範囲であり、イメージセンサパッケージ５００のランド５０３のはんだ接合部分の直径の３０［％］以下の高さであった。このときの実装後の不良率との関係を表１に示す。
この表１において、パッケージランドはランド５０３であり、基板ランドはランド６０３Ａである。また、面積率とは、ランド５０３のはんだ接合部分の面積をＳ１、ランド６０３Ａのはんだ接合部分の面積をＳ２としたときのＳ２／Ｓ１である。
図６（ａ）は、比較例として、プリント配線板側のランドのはんだ接合面積がパッケージ基板側のランドのはんだ接合面積と同じ面積、つまり面積率１００［％］とした場合の撮像ユニットのＸ線写真を示す図である。図６（ｂ）は、実施例として、ランド６０３Ａのはんだ接合面積がランド５０３のはんだ接合面積の８１［％］とした場合の撮像ユニット４００ＡのＸ線写真を示す図である。
ランド６０３Ａのはんだ接合面積がランド５０３のはんだ接合面積と同じ面積、つまり面積率１００［％］では、図６（ａ）に示すようなブリッジが１２．５［％］の確立で発生した。
これに対し、実施例では、表１からわかるように、ランド６０３Ａのはんだ接合面積がランド５０３のはんだ接合面積の８１［％］であると、図６（ｂ）に示すように、ブリッジが発生していない。
このことからランド６０３Ａのはんだ接合面積がランド５０３のはんだ接合面積の８１［％］以下であれば、ブリッジが発生しない。つまり、ランド５０３とランド６０３Ａの間隔が広い箇所ではんだ７００が溶融時に発生するセラミック基板５０２とプリント配線板６００Ａとの間隔を狭めようとする力が低減し、ブリッジの発生が防止できることが判る。
また、図１に示すように、ランド６０３のはんだ接合面積を８１［％］以下に設定する箇所は、はんだ溶融時にはんだ７００が伸ばされる箇所だけ設定すれば、より高い効果が得られる。
つまり、ランド５０３とランド６０３との全接合部の接合後の間隔の平均値よりも、間隔が広い接合部のランド６０３のはんだ接合面積を８１［％］以下に設定すれば、ブリッジを防止できる。
本実施例のように、イメージセンサパッケージ５００やプリント配線板６００Ａのうねり形状がサンプル毎に個々に異なる形状である場合がある。この場合、その全ての組み合わせにおいて、接合する前にランド５０３とランド６０３Ａの間隔を全て把握することが困難である。このような場合には、図２に示したように、ランド６０３Ａとランド５０３とが接合される全ての箇所において、全ランド６０３Ａを、ランド５０３のはんだ接合面積の８１［％］以下に設定すればよい。これにより、イメージセンサパッケージ５００やプリント配線板６００Ａのうねり形状に係わらず、ブリッジを防止できる。
一方、ランド６０３Ａのはんだ接合面積を４９［％］に設定した場合、はんだがオープンとなる不良が５０．０［％］の確率で発生している。図７は、比較例として、ランド６０３Ｘのはんだ接合面積がランド５０３のはんだ接合面積の４９［％］とした場合の撮像ユニットの断面の写真を示す図である。図８は、比較例として、ランド６０３Ｘのはんだ接合面積がランド５０３のはんだ接合面積の４９［％］とした場合の撮像ユニットの断面を模式的に表した図である。図７及び図８に示すオープンとなる不良の断面を見ると、フラックス９００が、ランド６０３Ｘ、はんだ７００及びソルダーレジスト６４０Ｘで形成された空間に留まり、はんだ７００がランド６０３Ｘへ濡れ広がることを阻害している。
これは、ランド６０３Ｘのはんだ接合面積がランド５０３のはんだ接合面積の４９［％］では、はんだ７００の溶融時にソルダーレジスト６４０Ｘとの接触面積が大きいため、フラックス９００が排出されにくくなるためである。
このはんだがオープンとなる不良は、表１に示すように、ランド６０３Ａのはんだ接合面積を、ランド５０３のはんだ接合面積の５６［％］以上に設定することで防止できる。
以上、第１実施形態において、反りのあるセラミック基板５０２とプリント配線板６００とを接合する際に、ランド６０３１のはんだ接合面積をランド５０３のはんだ接合面積の８１［％］以下としている。これにより、はんだ溶融時のセラミック基板５０２とプリント配線板６００との間隔を狭めようとする力を低減することができる。その結果、ランド５０３とランド６０３との間隔が狭い接合部の溶融はんだを押し潰す力が低減され、はんだ潰れによるブリッジを低減することが可能となる。
また、ランド６０３１のはんだ接合面積が、ランド５０３のはんだ接合面積の５６［％］以上とすることで、ソルダーレジスト６４０と溶融はんだの接触面積を制限している。その結果、溶融したはんだ７００と分離したフラックスが、ランド６０３１上から排出されやすくなり、はんだがオープンとなる不良を低減することが可能となる。
また、第２実施形態において、全てのランド６０３Ａのはんだ接合面積を、ランド５０３のはんだ接合面積の８１［％］以下としている。セラミック基板５０２やプリント配線板６００Ａに個々に異なるうねり形状を持ち、ランド５０３とランド６０３Ａとの間隔を予め特定できなくても、はんだ溶融時のセラミック基板５０２とプリント配線板６００Ａとの間隔を狭めようとする力を低減される。その結果、セラミック基板５０２やプリント配線板６００Ａがうねっても、ランド５０３とランド６０３Ａとの間隔が狭い接合部の溶融はんだを押し潰す力がさらに低減され、はんだ潰れブリッジをより低減することが可能となる。また、基板側のランド６０３Ａのはんだ接合面積をパッケージ側のランド５０３のはんだ接合面積の５６［％］以上とすることで、セラミック基板５０２やプリント配線板６００Ａがうねっても、はんだのオープン不良を低減することもできる。
また、パッケージ基板がセラミック基板５０２である場合、個々のセラミック基板５０２のうねり形状が異なるため、さらにランドサイズを大きくする必要がある半導体パッケージにおいて本発明は有効である。プリント配線板６００Ａに多数の電子部品１０が実装される場合、個々のプリント配線板６００Ａのうねり形状が異なるため、プリント配線板に半導体パッケージを実装する際において本発明は有効である。また、中空構造かつサイズが大きく、個々のうねり形状の差が大きいイメージセンサパッケージを実装する際において本発明は有効である。
なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。
上記実施形態では、交換レンズ３００がカメラ本体２００に装着されて撮像装置を構成している場合について説明したが、これに限定するものではなく、交換レンズ３００が未装着のカメラ本体２００のみの場合にはカメラ本体２００が撮像装置である。また、カメラ１００がカメラ本体２００と交換レンズ３００に別れている場合について説明したが、カメラ本体２００にレンズが内蔵されている一体型のカメラであってもよい。また、撮像装置としてカメラの場合について説明したが、イメージセンサパッケージを有するプリント回路板を備えたモバイル機器であってもよい。
また、半導体素子がイメージセンサ素子である場合、即ち半導体パッケージがイメージセンサパッケージである場合について説明したが、これに限定するものではない。半導体パッケージがメモリやメモリコントローラ、その他の半導体パッケージであってもよい。その際、プリント回路板が搭載される電子機器は、撮像装置に限定するものではなく、プリント回路板はあらゆる電子機器に搭載可能である。
また、上記実施形態では、パッケージ基板がセラミック基板５０２である場合について説明したが、これに限定するものでなく、プリント配線板と同様、例えばガラスエポキシ材により形成されていてもよい。同様に、プリント配線板６００，６００Ａがガラスエポキシ材により形成される場合について説明したが、パッケージ基板と同様、セラミック基板で形成されていてもよい。
１００…撮像装置（電子機器）、４００…撮像ユニット（プリント回路板）、５００…イメージセンサパッケージ（半導体パッケージ）、５０１…イメージセンサ素子（半導体素子）、５０２…セラミック基板（パッケージ基板）、５０３…ランド（第１ランド）、６００…プリント配線板、６０３…ランド（第２ランド）、７００…はんだ

Claims (4)

  1. 半導体素子及びパッケージ基板を有するＬＧＡ型の半導体パッケージと、
    前記半導体パッケージが実装されたプリント配線板と、を備え、
    前記パッケージ基板を構成する絶縁体の基材がセラミックであり、その表面には、複数の第１ランドが互いに間隔をあけて形成され、
    前記プリント配線板の表面には、複数の第２ランドが互いに間隔をあけて形成され、
    前記パッケージ基板の表面と前記プリント配線板の表面とが対向して配置され、前記第１ランドと前記第２ランドとが、前記第１ランドのはんだ接合部分における直径の３０［％］以下の高さのはんだで接合され、
    前記複数の第２ランドのうち、前記第１ランドと前記第２ランドとの間隔の平均値よりも前記第１ランドに対する間隔が広い前記第２ランドにおけるそれぞれのはんだ接合面積が、それぞれ対向する前記第１ランドのはんだ接合面積の５６［％］以上８１［％］以下であることを特徴とするプリント回路板。
  2. 前記プリント配線板において、前記半導体パッケージが実装された表面とは反対側の表面には、複数の電子部品が実装されていることを特徴とする請求項１に記載のプリント回路板。
  3. 前記半導体素子がイメージセンサ素子であることを特徴とする請求項１又は２に記載のプリント回路板。
  4. 請求項１乃至３のいずれか１項に記載のプリント回路板を備えた電子機器。
JP2014220664A 2014-10-29 2014-10-29 プリント回路板及び電子機器 Active JP6230520B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014220664A JP6230520B2 (ja) 2014-10-29 2014-10-29 プリント回路板及び電子機器
CN201510701210.8A CN105578757B (zh) 2014-10-29 2015-10-26 印刷电路板及电子设备
US14/924,473 US9960109B2 (en) 2014-10-29 2015-10-27 Printed circuit board and electronic equipment
US15/918,210 US10403571B2 (en) 2014-10-29 2018-03-12 Printed circuit board and electronic equipment
US16/522,422 US11211322B2 (en) 2014-10-29 2019-07-25 Printed circuit board and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220664A JP6230520B2 (ja) 2014-10-29 2014-10-29 プリント回路板及び電子機器

Publications (2)

Publication Number Publication Date
JP2016092033A JP2016092033A (ja) 2016-05-23
JP6230520B2 true JP6230520B2 (ja) 2017-11-15

Family

ID=55853488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220664A Active JP6230520B2 (ja) 2014-10-29 2014-10-29 プリント回路板及び電子機器

Country Status (3)

Country Link
US (3) US9960109B2 (ja)
JP (1) JP6230520B2 (ja)
CN (1) CN105578757B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6885331B2 (ja) * 2015-07-23 2021-06-16 ソニーグループ株式会社 半導体装置およびその製造方法、並びに電子機器
JP6916471B2 (ja) 2017-01-19 2021-08-11 株式会社村田製作所 電子部品及び電子部品の製造方法
CN110326101B (zh) 2017-02-21 2024-02-02 京瓷株式会社 布线基板、电子装置及电子模块
JP6826185B2 (ja) * 2017-02-22 2021-02-03 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器
US11062976B2 (en) 2019-05-03 2021-07-13 International Business Machines Corporation Functional stiffener that enables land grid array interconnections and power decoupling
JP7080852B2 (ja) * 2019-06-25 2022-06-06 キヤノン株式会社 半導体モジュール、電子機器、及びプリント配線板
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141146A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd 集積回路装置
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
CA2113752C (en) * 1994-01-19 1999-03-02 Stephen Michael Rooks Inspection system for cross-sectional imaging
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
GB2344550A (en) * 1998-12-09 2000-06-14 Ibm Pad design for electronic package
US6427901B2 (en) * 1999-06-30 2002-08-06 Lucent Technologies Inc. System and method for forming stable solder bonds
US6353191B1 (en) * 1999-12-13 2002-03-05 Fci Americas Technology, Inc. Column grid array connector
JP2001284784A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 配線基板
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6630661B1 (en) * 2001-12-12 2003-10-07 Amkor Technology, Inc. Sensor module with integrated discrete components mounted on a window
JP3929381B2 (ja) * 2002-10-04 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP2005011921A (ja) 2003-06-18 2005-01-13 Toshiba Corp 電子装置、プリント基板、印刷マスクおよび電子装置の製造方法
CN100397671C (zh) * 2003-10-29 2008-06-25 京瓷株式会社 热电换能模块
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
WO2006095602A1 (ja) * 2005-03-07 2006-09-14 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
JP4602139B2 (ja) * 2005-03-30 2010-12-22 三菱電機株式会社 高周波回路基板
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
US7566854B2 (en) * 2006-12-08 2009-07-28 Advanced Chip Engineering Technology Inc. Image sensor module
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US20080182398A1 (en) * 2007-01-30 2008-07-31 Carpenter Burton J Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP5559551B2 (ja) * 2010-01-19 2014-07-23 株式会社サキコーポレーション 検査装置
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US8637779B2 (en) * 2011-06-01 2014-01-28 Sandisk Technologies Inc. Electronic component including micro balls
US8496159B2 (en) * 2011-06-06 2013-07-30 International Business Machines Corporation Injection molded solder process for forming solder bumps on substrates
JP5871534B2 (ja) * 2011-09-22 2016-03-01 キヤノン株式会社 撮像装置
US8809117B2 (en) * 2011-10-11 2014-08-19 Taiwain Semiconductor Manufacturing Company, Ltd. Packaging process tools and packaging methods for semiconductor devices
JP5893351B2 (ja) * 2011-11-10 2016-03-23 キヤノン株式会社 プリント回路板
JP2013179192A (ja) * 2012-02-28 2013-09-09 Canon Inc 基板及び実装方法
WO2013177445A1 (en) * 2012-05-23 2013-11-28 Massachusetts Institute Of Technology Grid arrays with enhanced fatigue life
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US9053990B2 (en) * 2012-10-25 2015-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bump interconnection techniques
JP2014104111A (ja) * 2012-11-27 2014-06-09 Hoya Corp 電子内視鏡用撮像素子ユニット、電子内視鏡用撮像素子モジュール並びに電子内視鏡
US9536850B2 (en) * 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
JP6415111B2 (ja) * 2013-06-20 2018-10-31 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP6344919B2 (ja) * 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置

Also Published As

Publication number Publication date
US9960109B2 (en) 2018-05-01
CN105578757B (zh) 2018-10-02
JP2016092033A (ja) 2016-05-23
US20190348359A1 (en) 2019-11-14
CN105578757A (zh) 2016-05-11
US20160126153A1 (en) 2016-05-05
US11211322B2 (en) 2021-12-28
US10403571B2 (en) 2019-09-03
US20180204793A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6230520B2 (ja) プリント回路板及び電子機器
US11765832B2 (en) Printed circuit board and electronic device
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
US9774769B2 (en) Mounted electronic component including connection portions
JP5913284B2 (ja) 光学モジュール及び支持板を持つ装置
CN105742302B (zh) 具有玻璃中介层的芯片级封装照相机模块及其制作方法
JP2010028110A (ja) チップ部品を有するプリント基板、及びチップ部品の実装構造
US11342259B2 (en) Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP7350960B2 (ja) プリント回路板及び電子機器
US11382209B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic device
JP6296717B2 (ja) 配線基板およびそれを用いた電子機器
JP2007027576A (ja) 半導体装置
JP7362286B2 (ja) プリント回路板の製造方法、プリント回路板、及び電子機器
US9345133B2 (en) Printed circuit board and method of mounting components on the printed circuit board
JP6929658B2 (ja) プリント回路板の製造方法、プリント回路板、および電子機器
JP5342359B2 (ja) 撮像モジュール及び撮像装置、並びに撮像モジュールの製造方法
JP2016048814A (ja) 半導体装置、固体撮像素子、周辺ｉｃ装置、撮像装置、並びに電子機器
JP2021005588A (ja) 半導体装置、半導体モジュール、電子機器および撮像装置
JP2016082049A (ja) 配線基板、電子機器および電子機器の実装方法
JP2017153048A (ja) 接合構造体、電子機器および接合構造体の製造方法
JP2016058588A (ja) モジュール及び電子機器ならびにモジュールの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R151 Written notification of patent or utility model registration

Ref document number: 6230520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151