JP2016076616A - 半導体装置、製造装置、製造方法 - Google Patents
半導体装置、製造装置、製造方法 Download PDFInfo
- Publication number
- JP2016076616A JP2016076616A JP2014206466A JP2014206466A JP2016076616A JP 2016076616 A JP2016076616 A JP 2016076616A JP 2014206466 A JP2014206466 A JP 2014206466A JP 2014206466 A JP2014206466 A JP 2014206466A JP 2016076616 A JP2016076616 A JP 2016076616A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- stress relaxation
- relaxation layer
- semiconductor device
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】基板間の応力を緩和し、クラックなどの発生を防ぐ。
【解決手段】第1の基板と、第2の基板と、第1の基板と第2の基板との間に格子構造を有する応力緩和層とを備える。応力緩和層は、格子構造を有する材料に樹脂が含浸されたシート状に形成された層である。また応力緩和層の線膨張係数は、第1の基板の線膨張係数と第2の基板の線膨張係数の略中間の値である。本技術は、撮像素子に適用できる。
【選択図】図3
【解決手段】第1の基板と、第2の基板と、第1の基板と第2の基板との間に格子構造を有する応力緩和層とを備える。応力緩和層は、格子構造を有する材料に樹脂が含浸されたシート状に形成された層である。また応力緩和層の線膨張係数は、第1の基板の線膨張係数と第2の基板の線膨張係数の略中間の値である。本技術は、撮像素子に適用できる。
【選択図】図3
Description
本技術は、半導体装置、製造装置、製造方法に関する。詳しくは、はんだ接合部クラックなどの発生を抑えることができる半導体装置、製造装置、製造方法に関する。
近年の電子機器の小型化、高機能化への動向に対応し、実装技術においても小型化、高密度化への技術開発化が求められている。このような小型化、高密度化への要求に対してLSIパッケージではパッケージ下面に接続端子が配置されたものが主流となっている。
LSIパッケージを搭載した電子機器の使用環境は様々であり、多くの場合機器の発熱による厳しい温度環境下にさらされている。電子機器が熱ストレスを受ける際、構造材の線膨張係数の差に起因し、力学的に最も弱いはんだ接合部に歪が発生して破壊に至る場合がある。
すなわち、BGA(Ball Grid Array)タイプのLSIは、パッケージ下面に設けられた端子をプリント基板にはんだで接合することによって接続されるが、微細なはんだ接合部が熱ストレスや落下衝撃などの応力を直接受けるため機械的信頼性が低い。
そこで、このようなパッケージ実装の際には、BGA下面のはんだ接続部に補強用のアンダーフィル樹脂を充填することが提案されている(例えば、特許文献1,2参照)。
特許文献1では、半導体チップの回路形成面の裏面と表面に応力緩和層を設けることが提案されている。特許文献2では、基板間、基板の周囲などの複数箇所に、応力を緩和するための層などを設けることが提案されている。
特許文献1や特許文献2による提案によると、応力を緩和するための構造を得るために、複数回の樹脂の塗布など、複数回の処理が必要となる。
応力を緩和する方法として、線膨張率が低い基板を用いることが考えられるが、そのような基板は、一般的に用いられている基板の材料よりもコスト高になる傾向にある。よって、そのような線膨張率が低い基板を用いることで、チップ自体のコストが高くなってしまう可能性があった。
応力を緩和するための構成を、工程数が増加することなく、またコスト高になることなく得ることができることが望まれている。
本技術は、このような状況に鑑みてなされたものであり、工程数が増加することなく、またコスト高になることなく応力を緩和するための構成を得ることができるようにするものである。
本技術の一側面の半導体装置は、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に格子構造を有する応力緩和層とを備える。
前記応力緩和層は、格子構造を有する材料に樹脂が含浸されたシート状に形成された層であるようにすることができる。
前記応力緩和層の線膨張係数は、前記第1の基板の線膨張係数と前記第2の基板の線膨張係数の略中間の値であるようにすることができる。
前記第1の基板と前記第2の基板を接続する接続端子は、前記応力緩和層の前記格子構造の格子内に位置するようにすることができる。
前記第1の基板には、撮像素子が配置され、前記第2の基板には、前記撮像素子からの信号を処理する回路が配置されているようにすることができる。
本技術の一側面の製造装置は、撮像素子を有する第1の基板または前記撮像素子からの信号を処理する回路が配置された第2の基板に、格子構造を有する応力緩和層を貼付し、前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する。
本技術の一側面の製造方法は、第1の基板または第2の基板に、格子構造を有する応力緩和層を貼付し、前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化するステップを含む。
本技術の一側面の半導体装置においては、第1の基板と第2の基板との間に格子構造を有する応力緩和層が備えられている。
本技術の一側面の製造装置、製造方法においては、前記半導体装置が製造される。
本技術の一側面によれば、工程数が増加することなく、またコスト高になることなく応力を緩和するための構成を得ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
以下に、本技術を実施するための形態(以下、実施の形態という)について説明する。なお、説明は、以下の順序で行う。
1.半導体装置の構成
2.応力緩和層について
3.半導体装置の製造
4.撮像装置の構成
5.撮像装置の使用例
1.半導体装置の構成
2.応力緩和層について
3.半導体装置の製造
4.撮像装置の構成
5.撮像装置の使用例
<半導体装置の構成>
図1は本技術を適用した半導体装置の一実施の形態の構成を示す図である。図1Aは、半導体装置の透視平面図であり、図1Bは、図1AのX−X’線に沿った模式的断面図である。
図1は本技術を適用した半導体装置の一実施の形態の構成を示す図である。図1Aは、半導体装置の透視平面図であり、図1Bは、図1AのX−X’線に沿った模式的断面図である。
半導体装置は、画素領域4を備えた撮像素子チップ1、撮像素子チップ1に固定部材3を介して固定された透光性カバー部材2を有する。この半導体装置は、後述するように半導体ウェハと透光性基板とを固定部材3で固定した後に切断して個片化したものである。撮像素子チップ1は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサやCCD(Charge Coupled Device)イメージセンサなどであり、画素領域4は、入射光を電荷に変換する複数の変換素子や複数のトランジスタなどを有する。
撮像素子チップ1の半導体基板11上にはマイクロレンズ12とカラーフィルタ13が配置されている。半導体基板11の下側(光入射側とは反対側)には、導電膜16、絶縁膜18、絶縁部材19が配置されている。導電膜16には、Al(アルミニウム)、Cu(銅)などが用いられ、絶縁膜18には、酸化膜や窒化膜などが用いられ、絶縁部材19には、ソルダーレジストなどが用いられる。
撮像素子チップ1は、半導体基板11の光入射側である透光性カバー部材側の第1主面と、第1主面とは反対側の第2主面とを貫通する貫通電極15を有する。貫通電極15は導電膜16の一部によって構成されている。貫通電極15は配線構造内の表面電極14に電気的に接続されている。また回路基板21と電気的に接続するために撮像素子チップ1は、導電膜16の一部によって構成されている配線17を有する。
さらに、透光性カバー部材2とは反対側に配置された配線17と電気的に接続された、撮像素子チップ1に対して外部の回路基板21との接続のための接続端子20を有する。接続端子20は半田ボールで構成されている。回路基板21は、撮像素子チップ1からの信号を処理する回路が配置されている基板である。
透光性カバー部材2は、透光性基板が個片化された後の構成を示しており、カバーガラス31から構成されている。透光性カバー部材2からのアルファ線放出量が所定値より大きい場合、撮像素子チップ1の誤動作や画質低下の可能性がある。そのような場合に対応するために、カバーガラス31と撮像素子チップ1との間に、アルファ線の照射を低減するための酸化膜(不図示)を設ける構成とすることも可能である。
撮像素子チップ1と回路基板21との間には、応力緩和層22が設けられている。この応力緩和層22は、線膨張時などに、クラックなどが発生しないように設けられている。この応力緩和層22について説明を加える。
<応力緩和層について>
応力緩和層22について説明するために、半導体基板11、接続端子20、回路基板21を簡易的に示した図2を参照する。図2では、応力緩和層22がない状態を示している。図2Aに示したように、半導体基板11の裏面と回路基板21の表面は、接続端子20で接続されている。
応力緩和層22について説明するために、半導体基板11、接続端子20、回路基板21を簡易的に示した図2を参照する。図2では、応力緩和層22がない状態を示している。図2Aに示したように、半導体基板11の裏面と回路基板21の表面は、接続端子20で接続されている。
半導体基板11、接続端子20、および回路基板21は、それぞれ異なる材質で構成されている。例えば、半導体基板11は、シリコンなどの材質で構成され、接続端子20は、ハンダで構成され、回路基板21は、FR4(Flame Retardant Type 4)などで構成される。
FR4は、ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理を施し板状にしたもので、難燃性と低導電率を両立した素材である。このFR4の板を基材として、銅箔を貼付けたものがガラスエポキシ基板などと称され、プリント基板の材料として用いられている。
このように、半導体基板11、接続端子20、および回路基板21は、それぞれ異なる材質で構成されているため、例えば、線膨張率なども異なる。例えば、半導体基板11をシリコンで構成した場合、シリコンの線膨張率は、2.6ppm程度であり、回路基板21をFR4で構成した場合、FR4の線膨張率は、15乃至20ppm程度である。
図2Aにおいては、矢印の長さで、線膨張率を表している。上記したように、半導体基板11の線膨張率は、回路基板21の線膨張率よりも小さいため、図2Aに示した矢印においても、半導体基板11の矢印の方を、回路基板21の矢印よりも小さく図示している。
図2Aに示した半導体装置に熱が加わった場合、線膨張率の違いから、半導体基板11よりも回路基板21は大きく膨張することになる。接続端子20は、半導体基板11と回路基板21の両方に接続されている。よって、半導体装置に熱が加わり、半導体基板11と回路基板21が、それぞれ異なる大きさで膨張すると、接続端子20に対してクラックなどが発生する可能性がある。特に、図2Bに示すように、半導体装置の外周部分の接続端子20と回路基板21、または接続端子20と半導体基板11付近にクラックは発生しやすい。
このように、半導体基板11と回路基板21の線膨張係数差により、接続端子20への応力が発生し、接続端子20付近にクラックが発生する可能性がある。このようなことは、接続信頼性を損なうため、防ぐ必要がある。
そこで、接続端子20にかかる応力を低減させるために、応力緩和層22を設ける。応力緩和層22を有する半導体装置の構成を図3に示す。図3も、図2と同じく、半導体基板11、接続端子20、回路基板21を簡易的に示した図である。
図3に示すように、半導体基板11と回路基板21との間には、接続端子20が設けられているとともに、応力緩和層22が設けられている。この応力緩和層22は、格子構造を有する材料(以下、格子材料51とする)と樹脂52から構成されている。
図4に半導体装置を上部から見たときの図を示す。図4においては、接続端子20と応力緩和層22を示した。応力緩和層22の格子材料51は、図4に示すように格子状に構成されている。格子材料51は、半導体基板11裏面または回路基板21の表面と同一面の方向には、格子構造を有する。換言すれば、水平方向には格子構造を有する。
そして、半導体基板11裏面または回路基板21の表面に対して垂直方向には、図3に示すように、立体的な構成とされ、格子構造が複数層で設けられている。
格子材料51は、格子状に構成され、この格子内に、接続端子20が位置するように構成されている。さらに、格子材料51と接続端子20との間や格子間を埋めるように樹脂52が充填されている。格子材料51には、繊維状の材料を用いることができ、応力緩和層22は、繊維状の材料に樹脂を含浸させたシート状とすることができる。
格子材料51は、例えば、ガラスクロスによる格子構造とし、そのガラスクロスに樹脂を含ませることで、シート状の応力緩和層22を形成することができる。格子材料51としては、セラミック、ガラス、鉄の合金などを細線化した繊維状の材料とし、絶縁性であるか、絶縁コーティングされているものとする。応力緩和層22の厚みや線膨張係数など、所望の特性に応じて選択することが可能である。
樹脂としては、ポリイミド、ベンゾシクロブテン、フッ素化ポリイミド、多孔質PTFE等のポリマー樹脂を用いることができる。
応力緩和層22の線膨張係数は、半導体基板11の線膨張係数と回路基板21の線膨張係数との中間程度の値とされる。例えば、半導体基板11の線膨張係数が、2.6ppm程度であり、回路基板21の線膨張係数が、15乃至20ppm程度の半導体装置の場合、応力緩和層22の線膨張係数は、10ppm程度とされる。
応力緩和層22の線膨張係数は、格子材料51と樹脂52とで決定される。樹脂52のみで応力緩和層22の線膨張係数を調整するよりも、格子材料51と樹脂52で応力緩和層22の線膨張係数を調整する方が、調整しやすく、所望とされる線膨張係数に調整することが容易となる。例えば、格子材料51の材質や、格子構造の密度などを調整することで、応力緩和層22の線膨張係数を調整することができる。
このように、半導体基板11と回路基板21の間に、応力緩和層22を設けることで、半導体装置に熱が加わり、膨張したとしても、半導体基板11と回路基板21と線膨張係数の差分を、応力緩和層22で緩和することができるため、半導体基板11と回路基板21と線膨張係数の差分により、クラックなどが発生するようなことを防ぐことが可能となる。
また、応力緩和層22を、格子構造を有する格子材料51と樹脂52で構成することで、半導体基板11と回路基板21と線膨張係数の差分により、クラックなどが発生するようなことをより確実に防ぐことが可能となる。
なおここでは、応力緩和層22は、半導体基板11と回路基板21の間に設けられ、半導体基板11は、撮像素子を有し、回路基板21は、撮像素子からの信号を処理する回路がある基板であるとして説明を続けるが、本技術は、このような基板と、基板間にのみ適用範囲が限定されるわけではない。
本技術は、異なる線膨張係数を有する複数の基板を接続し、その基板間の線膨張係数差により発生する応力を緩和するために、応力緩和層を設ける場合に適用できる。また基板同士がはんだ接合されている装置に適用することができる。
<半導体装置の製造>
次に、図3、図4に示した応力緩和層22を備える半導体装置(図1)の製造方法を、図5を用いて説明する。なお、図5は、図1に比べて簡略化している。
次に、図3、図4に示した応力緩和層22を備える半導体装置(図1)の製造方法を、図5を用いて説明する。なお、図5は、図1に比べて簡略化している。
まず図5Aに示すように、シリコン単結晶から形成された基板61に、図1に示す画素領域等が複数形成され、複数の画素領域4を備えた半導体ウェハ60が準備される。画素領域等は、半導体素子製造工程によって形成される。
図5Bに示すように、カバーガラス31(透光性基板70)が用意される。カバーガラス31は、できるだけ温度に対する線膨張の挙動が、Si(シリコン単結晶から形成された基板61)と同様の挙動を示すものがよい。例えば、カバーガラス31の種類としては、石英ガラス、ホウ珪酸ガラスなどを用いることができる。
半導体ウェハ60と同程度の大きさで製造された透光性基板70は、重ね合わされて固定される。半導体ウェハ60と透光性基板70の固定は、固定部材3によって固定される。固定部材3には、液状接着剤を用いることができる。また例えば、固定部材3を透明樹脂とし、透明樹脂を硬化させることで、半導体ウェハ60と透光性基板70が固定(接着)されるようにすることが可能である。
固定部材3としての透明接着剤には、シリコン樹脂、アクリル樹脂、エポキシ樹脂、デンドリマー、その共重合体を選択することで、半導体ウェハ60と透光性基板70の貼りあわせ以降のプロセス(例えば、熱またはUV照射により硬化させる処理)や信頼性試験でも耐熱性/耐薬品性/耐光性に問題がなく、且つ撮像特性へ影響を与えない。
図5Eに示すように、半導体ウェハ60の厚みが薄くされる。厚みを薄くする方法は、バックグラインド、CMP(化学機械研磨)、エッチングのうち1以上の方法が選択される。この際、半導体ウェハ60は、後段の工程である貫通電極の形成が可能な状態まで薄膜化される。
図5Fに示すように、半導体ウェハ60に貫通電極15が形成される。貫通電極15は、半導体ウェハ表面に形成された不図示の多層配線の配線部分を開口させるために貫通孔をエッチングにて形成する。そして、シリコン酸化膜などの絶縁膜を形成し貫通孔内の絶縁膜をエッチングして開口させ、例えばCuメッキにて貫通孔に貫通電極を形成し、半導体ウェハの透光性基板とは反対側の面(裏面)に配線を形成する。そして、半導体ウェハの裏面に絶縁部材としてのソルダーレジストを形成し、配線上に開口を形成し、接続端子20としての半田ボールを形成する。
図5Gに示すように、半導体ウェハ60の接続端子20が形成された面側に、応力緩和層22が載置される。応力緩和層22は、シート状に形成され、半導体ウェハ60と同程度の大きさで形成されている。そのような応力緩和層22が、半導体ウェハ60上に貼付される。
なおここでは、接続端子20が形成されている半導体ウェハ60上に、シート状の応力緩和層22が貼付されるとして説明を行うが、回路基板21上に応力緩和層22が貼付される工程としても良い。
またここでは、応力緩和層22は、シート状であり、半導体ウェハ60上に貼付されるとして説明を続けるが、他の方法で、応力緩和層22が形成されるようにしても良い。例えば、半導体ウェハ60上に格子材料51を載置し、樹脂52を滴下し、半導体ウェハ60をスピンさせ、樹脂52を均一な厚さにすることで、応力緩和層22が形成されるようにしても良い。
また、例えば、半導体ウェハ60上に格子材料51が載置された後、回路基板21が張り合わされ、その後、樹脂52が、半導体ウェハ60と回路基板21との間に充填されるようにして、応力緩和層22が形成されるようにしても良い。
応力緩和層22が貼付された半導体ウェハ60上に、図5Hに示すように、回路基板21のウェハが貼付される。回路基板21と半導体ウェハ60は、接続端子20により、互いに接続される。
なお、接続端子20は、回路基板21と半導体ウェハ60が互いに接続されるとき、接続前よりも高さが低くなる。よって、応力緩和層22は、接続前の接続端子20よりも少し低い位の厚さを有するシート状に形成されている。
図5Iに示すように、一体化された半導体ウェハ60、透光性基板70、回路基板21が切断されて個片化される。図5I中、符号81は切断位置を表す。切断する方法は、ブレードダイシングやレーザダイシングなどを適用できる。レーザダイシングは、薄化された半導体ウェハの加工性に優れ、切断の幅が小さくでき、切断面のバリなどの発生を抑制できるので好適な方法である。
図5Jに示すように、上記したような工程によって、半導体装置が完成する。
なおここでは、半導体ウェハ60、応力緩和層22、および回路基板21が接続された後、個片化されるとして説明を行ったが半導体ウェハ60と応力緩和層22が接続された後、個片化され、個片化された応力緩和層22上に回路基板21が貼付されるような工程順序としても良い。
すなわち、半導体装置の製造の工程の順序は、適宜変更可能であり、上記した工程は、一例である。
本技術によれば、上記したように、応力緩和層22に、格子構造を有する格子材料51を含ませた構成としても、半導体装置の製造工程数が増えたり、煩雑になったりすることはないため、既存の製造工程を流用し、製造コストが上がるようなことを防ぐことが可能である。
また、製造後の製品テストなどで、熱が加えられるようなことがあっても、上記したように、応力緩和層22により、半導体基板11と回路基板21の線膨張係数差を吸収し、クラックなどが発生することをより確実に防ぐことが可能となる。
本技術によれば、上記したように、クラックなどの発生を防ぐことが可能となるため、半導体装置の品質向上、信頼性を高めることが可能となる。
<撮像装置の構成>
上記した半導体装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部(光電変換部)に半導体装置を用いる電子機器全般に対して適用可能である。
上記した半導体装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部(光電変換部)に半導体装置を用いる電子機器全般に対して適用可能である。
図6は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図6に示すように、本技術に係る撮像装置200は、レンズ群201等を含む光学系、撮像素子(撮像デバイス)202、DSP回路203、フレームメモリ204、表示装置205、記録装置206、操作系207および電源系208等を有する。そして、DSP回路203、フレームメモリ204、表示装置205、記録装置206、操作系207および電源系208がバスライン209を介して相互に接続されている。
レンズ群201は、被写体からの入射光(像光)を取り込んで撮像素子202の撮像面上に結像する。撮像素子202は、レンズ群201によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示装置205は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子202で撮像された動画または静止画を表示する。記録装置206は、撮像素子202で撮像された動画または静止画を、DVD(Digital Versatile Disk)、HDD(Hard disk drive)等の記録媒体に記録する。
操作系207は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系208は、DSP回路203、フレームメモリ204、表示装置705、記録装置206および操作系207の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、撮像素子202として、上述した半導体装置を用いることができる。
<半導体装置の使用例>
図7は、上述の半導体装置を使用する使用例を示す図である。
上述した半導体装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
(1)
第1の基板と、
第2の基板と、
前記第1の基板と前記第2の基板との間に格子構造を有する応力緩和層と
を備える半導体装置。
(2)
前記応力緩和層は、格子構造を有する材料に樹脂が含浸されたシート状に形成された層である
前記(1)に記載の半導体装置。
(3)
前記応力緩和層の線膨張係数は、前記第1の基板の線膨張係数と前記第2の基板の線膨張係数の略中間の値である
前記(1)または(2)に記載の半導体装置。
(4)
前記第1の基板と前記第2の基板を接続する接続端子は、前記応力緩和層の前記格子構造の格子内に位置する
前記(1)乃至(3)のいずれかに記載の半導体装置。
(5)
前記第1の基板には、撮像素子が配置され、
前記第2の基板には、前記撮像素子からの信号を処理する回路が配置されている
前記(1)乃至(4)に記載の半導体装置。
(6)
第1の基板または第2の基板に、格子構造を有する応力緩和層を貼付し、
前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する
製造装置。
(7)
第1の基板または第2の基板に、格子構造を有する応力緩和層を貼付し、
前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する
ステップを含む製造方法。
第1の基板と、
第2の基板と、
前記第1の基板と前記第2の基板との間に格子構造を有する応力緩和層と
を備える半導体装置。
(2)
前記応力緩和層は、格子構造を有する材料に樹脂が含浸されたシート状に形成された層である
前記(1)に記載の半導体装置。
(3)
前記応力緩和層の線膨張係数は、前記第1の基板の線膨張係数と前記第2の基板の線膨張係数の略中間の値である
前記(1)または(2)に記載の半導体装置。
(4)
前記第1の基板と前記第2の基板を接続する接続端子は、前記応力緩和層の前記格子構造の格子内に位置する
前記(1)乃至(3)のいずれかに記載の半導体装置。
(5)
前記第1の基板には、撮像素子が配置され、
前記第2の基板には、前記撮像素子からの信号を処理する回路が配置されている
前記(1)乃至(4)に記載の半導体装置。
(6)
第1の基板または第2の基板に、格子構造を有する応力緩和層を貼付し、
前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する
製造装置。
(7)
第1の基板または第2の基板に、格子構造を有する応力緩和層を貼付し、
前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する
ステップを含む製造方法。
1 撮像素子チップ, 2 透光性カバー部材, 3 固定部材, 4 画素領域, 11 半導体基板, 12 マイクロレンズ, 13 カラーフィルタ, 14 表面電極, 15 貫通電極, 16 導電膜, 17 配線, 18 絶縁膜, 19 絶縁部材, 20 接続端子, 21 回路基板, 22 応力緩和層, 31 カバーガラス, 51 格子材料, 52 樹脂
Claims (7)
- 第1の基板と、
第2の基板と、
前記第1の基板と前記第2の基板との間に格子構造を有する応力緩和層と
を備える半導体装置。 - 前記応力緩和層は、格子構造を有する材料に樹脂が含浸されたシート状に形成された層である
請求項1に記載の半導体装置。 - 前記応力緩和層の線膨張係数は、前記第1の基板の線膨張係数と前記第2の基板の線膨張係数の略中間の値である
請求項1に記載の半導体装置。 - 前記第1の基板と前記第2の基板を接続する接続端子は、前記応力緩和層の前記格子構造の格子内に位置する
請求項1に記載の半導体装置。 - 前記第1の基板には、撮像素子が配置され、
前記第2の基板には、前記撮像素子からの信号を処理する回路が配置されている
請求項1に記載の半導体装置。 - 第1の基板または第2の基板に、格子構造を有する応力緩和層を貼付し、
前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する
製造装置。 - 第1の基板または前記撮像素子第2の基板に、格子構造を有する応力緩和層を貼付し、
前記第1の基板と前記第2の基板の間に、前記応力緩和層が位置する状態で個片化する
ステップを含む製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014206466A JP2016076616A (ja) | 2014-10-07 | 2014-10-07 | 半導体装置、製造装置、製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014206466A JP2016076616A (ja) | 2014-10-07 | 2014-10-07 | 半導体装置、製造装置、製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016076616A true JP2016076616A (ja) | 2016-05-12 |
Family
ID=55950067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014206466A Pending JP2016076616A (ja) | 2014-10-07 | 2014-10-07 | 半導体装置、製造装置、製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016076616A (ja) |
-
2014
- 2014-10-07 JP JP2014206466A patent/JP2016076616A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6885331B2 (ja) | 半導体装置およびその製造方法、並びに電子機器 | |
US11043436B2 (en) | Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness | |
JP4799543B2 (ja) | 半導体パッケージ及びカメラモジュール | |
US11437423B2 (en) | Image sensor, manufacturing method, and electronic device | |
US8823872B2 (en) | Image pickup module with improved flatness of image sensor and via electrodes | |
US10446598B2 (en) | Semiconductor device, manufacturing method, and electronic apparatus | |
US20180006070A1 (en) | Image sensor, method of manufacturing the same, and electronic apparatus | |
JP2010045463A (ja) | 表示素子・電子素子モジュールおよびその製造方法、電子情報機器 | |
JP6641604B2 (ja) | カメラモジュール、及び、電子機器 | |
CN104716149B (zh) | 固态摄像器件、其制造方法以及电子装置 | |
WO2017169881A1 (ja) | 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器 | |
JP2010045082A (ja) | 表示素子・電子素子モジュールおよびその製造方法、電子情報機器 | |
US8951858B2 (en) | Imager device with electric connections to electrical device | |
JP2010252164A (ja) | 固体撮像装置 | |
JP2016076616A (ja) | 半導体装置、製造装置、製造方法 | |
KR100956381B1 (ko) | 웨이퍼 레벨 카메라 모듈의 제조 방법 | |
JP2008166521A (ja) | 固体撮像装置 | |
JP6357732B2 (ja) | 固体撮像装置及び電子カメラ | |
JP2012090033A (ja) | 撮像モジュール | |
JP2018157605A (ja) | 撮像装置及びカメラ | |
JP2010135821A (ja) | 半導体撮像装置およびその製造方法 | |
KR20110042472A (ko) | 이미지 센서 패키지 및 제조방법 | |
JP2011155038A (ja) | 固体撮像装置 |