JPWO2011102561A1 - 多層プリント配線基板およびその製造方法 - Google Patents

Abstract

コア層の上面および下面に積層される配線層同士を簡易な手段で接続する構造の基板およびその製造方法を提供する。基板１０Ａは、厚いコア層１１を部分的に貫通して設けた除去領域１２に接続基板１３を配置し、この接続基板１３を経由して、コア層１１の上面に積層された第１配線層１６Ａと、コア層１１の下面に積層された第２配線層１６Ｂとを電気的に接続している。この様にすることで、接続部毎にコア層１１を貫通する貫通孔を設ける必要が無くなるので、配線密度が高く且つ小型の基板１０Ａが得られる。

Description

本発明は多層プリント配線基板およびその製造方法に関し、特に、コア層の上面および下面に多層の配線層を積層させた多層プリント配線基板およびその製造方法に関する。

近年の電子機器は高性能化・小型化が進行しており、実装基板に搭載する部品の大容量化、実装基板自体の高密度化により放熱の重要性が高まっている。そのため、例えば、放熱性、均熱性に優れたコア層を備えた基板が用いられている（例えば特許文献１参照）。
図７の断面図を参照して、コア層を備えた基板１００の構成を説明する。基板１００は、コア層１１１と、コア層の上面に第１絶縁層１１４Ａを介して積層された第１配線層１１６Ａと、コア層１１１の下面に第２絶縁層１１４Ｂを介して積層された第２配線層１１６Ｂとを備えている。
コア層１１１は、銅やアルミニウム等の金属から成る厚みが１００μｍ〜２００μｍ程度の板状体であり、基板１００全体の機械的強度を担うと共に、基板１００を経由した放熱の効果を向上させる機能を有する。従って、基板１００の上面に実装されたトランジスタ等の回路素子から放出された熱は、コア層１１１を経由して良好に外部に放出される。
第１配線層１１６Ａおよび第２配線層１１６Ｂは、銅箔等を所定形状にパターニングして形成され、樹脂から成る絶縁層によりコア層と絶縁されている。
第１配線層１１６Ａと第２配線層１１６Ｂとは、コア層１１１を貫通して設けた貫通孔１２１の内部を経由して電気的に接続される。具体的には、先ず、コア層１１１を部分的に除去して貫通孔１２１が形成されている。そして、第１樹脂層１１４Ａおよび第２樹脂層１１６Ｂを構成する樹脂材料が貫通孔１２１に充填されており、この充填された樹脂材料を更に貫通して接続部１２５が形成されている。接続部１２５を経由して、コア層１１１の上面に形成された第１配線層１１６Ａと、コア層１１１の下面に形成された第２配線層１１６Ｂとが電気的に接続される。

特開２００７−２９４９３２号公報

しかしながら、上記した基板１００に設けられる貫通孔１２１の直径Ｌ１０は例えば０．４ｍｍ程度であり、その内部に配置される接続部１２５の幅は例えば０．１ｍｍ程度である。貫通孔１２１や接続部１２５は、ウェットエッチング、レーザー照射およびメッキ処理により形成されるので、これらの部位を更に小さくすることは困難である。
このことから、第１配線層１１６Ａおよび第２配線層１１６Ｂの配線幅を５０μｍ〜１００μｍ程度に微細に形成しても、貫通孔１２１や接続部１２５が広い面積を占めるので、基板１００全体の更なる小型化が困難である問題があった。
更には、第１配線層１１６Ａと第２配線層１１６Ｂとの接続箇所を複数設けるためには、この接続箇所毎に貫通孔１２１および接続部１２５を設ける必要があり、この様な場合は基板１００の小型化は更に困難になる。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、コア層の上面および下面に積層される配線層同士を簡易な手段で接続する構造の基板およびその製造方法を提供することにある。

本発明の基板は、第１主面と第２主面とを備えたコア層と、前記コア層の前記第１主面に第１絶縁層を介して積層された第１配線層と、前記コア層の前記第２主面に第２絶縁層を介して積層された第２配線層と、前記コア層を部分的に貫通して設けた除去領域と、前記除去領域に配置されると共に、複数層の配線パターンを備え、前記第１配線層と前記第２配線層とを接続する経路として機能する接続基板と、を備え、前記コア層の前記第１主面側の前記接続基板の第１配線パターンは、前記第１絶縁層を貫通して設けた第１接続部を経由して前記第１配線層に接続され、前記コア層の前記第２主面側の前記接続基板の第２配線パターンは、前記第２絶縁層を貫通して設けた第２接続部を経由して前記第２配線層に接続されることを特徴とする。
本発明の基板の製造方法は、第１主面と、第２主面と、部分的に貫通して設けた除去領域とを備えたコア層を準備する工程と、前記第１主面側に設けられた第１配線パターンと、前記第２主面側に設けられた第２配線パターンとを備えた接続基板を、前記コア層の前記除去領域に配置する工程と、前記コア層の前記第１主面に第１絶縁層を介して第１配線層を積層し、前記コア層の前記第２主面に第２絶縁層を介して第２配線層を積層すると共に、前記接続基板を経由して前記第１配線層と前記第２配線層とを電気的に接続する工程と、を備えたことを特徴とする。

本発明によれば、コア層を部分的に除去して除去領域を設け、この除去領域に配置された接続基板を介して、コア層の上面に積層された第１配線層と、コア層の下面に積層された第２配線層とを電気的に接続している。従って、配線層同士が接続される箇所毎にコア層に貫通孔を設ける必要がないので、配線層同士を接続する接続手段が占める面積が全体として小さくなり、基板の配線密度が向上される。
更に、接続基板に多層に設けられる配線パターンは、コア層に積層される配線層よりも微細に形成される。従って、背景技術ではコア層に積層される配線層で構成されていた電気回路の一部分を、接続基板１３に含まれる配線パターンで置き換えることが可能となる。このことにより、基板の更なる小型化が達成される。
更にまた、製造方法に於いては、コア層を貫通する接続手段を設けるためのレーザー照射工程やメッキ膜形成工程が不要となるので、基板の製造に必要とされるコストが低減される。

図１は本発明の基板を示す図であり、（Ａ）は断面図であり、（Ｂ）は斜視図である。
図２は本発明の基板を部分的に示す図であり、（Ａ）は基板を部分的に示す断面図であり、（Ｃ）は用いられる接続基板を示す斜視図であり、（Ｃ）は接続基板を拡大して示す平面図である。
図３は（Ａ）および（Ｂ）は本発明の基板の他の形態を示す断面図であり、（Ｃ）は本発明の基板が採用された回路装置を示す断面図である。
図４は本発明の基板の他の形態を示す断面図である。
図５は本発明の基板の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。
図６は本発明の基板の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。
図７は背景技術の基板を示す断面図である。
図８は本発明の基板の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。
図９は本発明の基板を説明する図である。

図１を参照して、本形態の基板１０Ａの構成を説明する。図１（Ａ）は基板１０Ａの構成を示す断面図であり、図１（Ｂ）は基板１０Ａの概要を示す斜視図である。
図１（Ａ）を参照して、基板１０Ａは、厚いコア層１１と、コア層１１の上面に絶縁層を介して積層された配線層（第１配線層１６Ａ、第３配線層１６Ｃ）と、コア層１１の下面に絶縁層を介して積層された配線層（第２配線層１６Ｂ、第４配線層１６Ｄ）と、コア層１１の除去領域１２に埋設された接続基板１３とを具備している。
ここでは、コア層１１の上下両主面に合計で４層の多層配線が構成されているが、積層される配線層の数は４層以外でも良く、２層配線でも良いし６層配線以上の配線層が形成されても良い。
コア層１１は、基板１０Ａの機械的強度を高め且つ放熱性を向上させる層として機能している。コア層１１は、他の配線層よりも厚く形成され、その厚みは例えば１００μｍ以上２００μｍ以下である。コア層１１の材料としては、銅を主材料とする金属、アルミニウムを主材料とする金属、合金等を採用することができる。また、コア層１１の材料として、圧延された銅箔等の圧延金属を採用すると、コア層１１の機械的強度や放熱性を更に向上させることができる。
コア層１１の材料としてアルミニウムが採用された場合は、コア層１１の上面および下面はアルミニウムを酸化させたアルマイト膜により被覆されても良い。Ａｌは、Ｃｕと同様に薄い厚みであると簡単に曲がる。そのため、自身のＡｌを材料とした酸化アルミニウムを主とする硬質層を設ければ、曲げに対して強くなる。よって硬質層を設ければ、変形に対して強くなり、基板１０Ａ自体の平坦性を維持することが可能となる。
更に、コア層１１は、各配線層に入出力される電気信号が通過する信号パターンとして用いられても良いし、所定の箇所にて固定電位（例えば電源電位や接地電位）を取り出すためのパターンとして用いられても良い。
ここで、コア層１１の材料として金属以外の材料を採用することも可能であり、例えばセラミック等の無機材料やガラスエポキシ基板等の樹脂材料を採用することも可能である。
第１絶縁層１４Ａおよび第２絶縁層１４Ｂは、コア層１１の上面および下面を被覆している。第１絶縁層１４Ａおよび第２絶縁層１４Ｂがコア層１１を被覆する厚みは、例えば５０μｍ以上１００μｍ以下である。第１絶縁層１４Ａおよび第２絶縁層１４Ｂの材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。
更に、繊維状または粒子状のフィラーが充填された樹脂材料を第１絶縁層１４Ａおよび第２絶縁層１４Ｂの材料として採用すると、これらの樹脂層の熱抵抗が低減される。更に、フィラーが第１絶縁層１４Ａおよび第２絶縁層１４Ｂに混入されることにより、絶縁層の熱膨張係数が金属から成るコア層１１に接近して、温度変化が作用した際の基板の反りが抑制される。また、フィラーの材料としては、アルミナ、シリコン酸化物やシリコン窒化物を採用することができる。
第１配線層１６Ａは、第１絶縁層１４Ａの上面に形成された配線層であり、第１絶縁層１４Ａに貼着された導電膜またはメッキ膜を選択的にエッチングして形成される。第１配線層１６ＡのＬ／Ｓは、例えば５０μｍ／５０μｍ以上、１００μｍ／１００μｍ以下に細くすることができる。
ここで、Ｌ／Ｓとは配線の微細さを示し、Ｌ／Ｓが２０μｍ／２０μｍであれば、形成される配線の幅（Ｌ：ライン）が２０μｍであり、且つ配線同士が離間する距離（Ｓ：スペース）が２０μｍであることを示している。
また、第１配線層１６Ａは、第１絶縁層１４Ａを貫通して設けた接続部３１を経由して、コア層１１と電気的に接続される。このようにすることで、コア層１１を接地電位を引き回すための層として用いることができる。
第２配線層１６Ｂは、第２絶縁層１４Ｂの下面に形成された配線層であり、上記した第１配線層１６Ａと同様の構成である。また、第２配線層１６Ｂは、第２絶縁層１４Ｂを貫通して設けた接続部３３を介して、コア層１１の下面と導通している。
接続部３１および接続部３３は、絶縁層を除去して設けた貫通孔に形成されたメッキ膜または導電ペースト等の導電材料から成り、各配線層とコア層１１とを接続する働きを有する。ここでは、第１絶縁層１４Ａを貫通して設けた接続部３１により第１配線層１６Ａとコア層１１とが接続される。また、第２絶縁層１４Ｂを貫通して設けた接続部３３により、第２配線層１６Ｂとコア層１１とが接続される。
ここで、各接続部は、電気信号が通過する経路して機能しても良いし、電気信号が通過しない所謂ダミーのものでも良い。接続部３１等が電気信号を通過させないものであっても、熱が通過するサーマルビアホールとして用いることができる。
第１配線層１６Ａの上面には第３絶縁層１４Ｃを介して第３配線層１６Ｃが積層されている。第１絶縁層１４Ａおよび第３配線層の詳細は、上記した第１絶縁層１４Ａおよび第１配線層１６Ａと同様である。更に、第３絶縁層１４Ｃを貫通する接続部２７を経由して、第３配線層１６Ｃと第１配線層１６Ａとが所定箇所にて電気的に接続される。
また、最上層の配線層である第３配線層１６Ｃには、ＩＣ等の回路素子が接続される。さらに、回路素子と接続される部分の第３配線層１６Ｃを除外して、第３配線層１６Ｃおよび第３絶縁層１４Ｃの上面がソルダーレジストにより被覆されても良い。この様にすることで、素子実装に用いられる半田が第３配線層１６Ｃに付着してしまうことが防止され、実装工程に於ける配線同士のショートが防止される。
第２配線層１６Ｂの下面には、第４絶縁層１４Ｄを介して第４配線層１６Ｄが形成される。第４絶縁層１４Ｄおよび第４配線層１６Ｄの詳細は、上記した第２絶縁層１４Ｂおよび第２配線層１６Ｂと同様である。また、第４絶縁層１４Ｄを貫通して形成された接続部２８を経由して、第２配線層１６Ｂと第４配線層１６Ｄが電気的に接続される。最下層の第４配線層１６Ｄには、半田ボール等の外部接続電極が形成されても良い。更には、接続箇所となる部分の第４配線層１６Ｄを除外して、第４配線層１６Ｄおよび第４絶縁層１４Ｄの下面がソルダーレジストにより被覆されても良い。
接続基板１３は、コア層１１を部分的に除去して設けた除去領域１２に収納された多層基板であり、コア層１１の上面に積層された配線層と、コア層１１の下面に積層された配線層とを接続する接続手段として機能している。
具体的には、接続基板１３は、ガラスエポキシ樹脂やセラミック等の絶縁材料を介して積層された多層の配線パターンを備えている。即ち、上層から、第１配線パターン１５Ａ、第２配線パターン１５Ｂ、第３配線パターン１５Ｃおよび第４配線パターン１５Ｄが接続基板１３に設けられている。これらの配線パターン同士は、絶縁材料を貫通して所定箇所にて接続されている。
接続基板１３の厚みは、コア層１１と同等であり、例えば１００μｍ以上２００μｍ以下である。また、図１（Ｂ）を参照すると、コア層１１に対して部分的なエッチングまたはプレス加工を行うことにより、平面視で四角形形状の除去領域１２が設けられており、接続基板１３は、この除去領域１２に収納されている。接続基板１３の平面視での大きさは、コア層１１に設けられる除去領域１２よりも小さく形成されている。そして、図１（Ａ）を参照して、接続基板１３は、除去領域１２に面するコア層１１の側面から離間している。除去領域１２に収納される接続基板１３の表面は、第１絶縁層１４Ａおよび第２絶縁層１４Ｂを構成する樹脂材料により被覆されている。更にここで、接続基板１３は基板の中心部を避けた領域に配置されても良い。このようにすることで、基板全体が湾曲した際に、湾曲部は、殆ど中心に来るので、この湾曲による応力により接続基板１３が破壊されることが抑制される。
ここで、接続基板１３の厚みはコア層１１よりも薄くても良いし厚くても良い。この場合、第１絶縁層１４Ａおよび第２絶縁層１４Ｂの材料としてシート状で用意される樹脂材料を用いると、コア層１１と接続基板１３の厚みの差異に起因して、両絶縁層に段差が発生する恐れがある。しかしながら、第１絶縁層１４Ａおよび第２絶縁層１４Ｂの材料として、液状の樹脂材料を塗布することにより、段差が発生してしまう現象が緩和される。
また、ここでは１つの接続基板１３のみが図示されているが、必要に応じてコア層１１に複数個の除去領域１２を設け、個々の除去領域１２に接続基板１３を配置しても良い。更に、比較的大型の除去領域１２を形成し、この除去領域１２の内部に複数個の接続基板１３を配置しても良い。
更には、接続基板１３の内部で配線パターンを所定形状にすることで、コンデンサやコイルを構成しても良い。また、コイル、コンデンサ、抵抗器を接続基板１３に内蔵させても良いし、これらを接続基板１３と共に除去領域１２に埋設して各配線層と接続しても良い。この様にすることで、背景技術では基板１０Ａの上面に配置される素子が備える機能が、コア層１１の除去領域１２に内蔵されるので、基板１０Ａを含む回路装置が小型なも
のとなる。
また、接続基板１３としてセラミック基板が採用されると、導電材料を焼成することにより、セラミック基板の内部や表面にコンデンサや抵抗を容易に設けることができる。セラミックから成る基板は、他の材料から成る基板と比較して、高周波領域での特性に優れ、更に高耐圧である利点がある。
接続基板１３に設けられる第１配線パターン１５Ａ等は、コア層１１に積層される第１配線層１６Ａ等よりも微細に形成される。第１配線パターン１５Ａ等のＬ／Ｓは、例えば３０μｍ／３０μｍ以下である。この様に微細な導電パターンが接続基板１３に形成されることで、背景技術であればコア層に積層される配線層で構成される電気回路の一部を、接続基板１３で構成することができる。結果的に、コア層１１に積層される第１配線層１６Ａ−第４配線層１６Ｄで実現される回路部分が小さくなり、基板１０Ａ自体を小型化することが可能となる。
上記構成の接続基板１３を経由して、コア層１１に積層される第１配線層１６Ａと第２配線層１６Ｂとが電気的に接続される。具体的には、接続基板１３の上面に配置された第１配線パターン１５Ａは、第１絶縁層１４Ａを貫通して設けた接続部３１を経由して第１配線層１６Ａと接続されている。更に、接続基板１３の最下層に設けた第４配線パターン１５Ｄは、第２絶縁層１４Ｂを貫通して設けた接続部３３を経由して、第２配線層１６Ｂと接続されている。この様にすることで、コア層１１の上面に位置する第１配線層１６Ａが、コア層１１の下面に位置する第２配線層１６Ｂと、接続基板１３を経由して接続される。
また、接続基板１３の第１配線パターン１５Ａと第１配線層１６Ａとは、複数個の接続部３１を介して接続されている。更に、接続基板１３の第４配線パターン１５Ｄと第２配線層１６Ｂも、複数個の接続部３３を経由して接続されている。この様にすることで、コア層１１の上面に積層された配線層と、下面に積層された配線層とを接続する接続箇所を、接続基板１３に集約することができる。このことにより、背景技術に示す接続孔を複数個設ける必要が無くなるので、基板全体としては小型化が達成される。この場合は、内側に配置される配線層である第１配線層１６Ａおよび第２配線層１６Ｂには、上記した接続箇所を引き回すための配線が含まれる。
ここで、接続基板１３の配線パターンは、第３配線層１６Ｃまたは第４配線層１６Ｄと接続することも可能である。接続基板１３と第３配線層１６Ｃが接続される場合は、第１絶縁層１４Ａおよび第３絶縁層１４Ｃを貫通して、接続基板１３の第１配線パターン１５Ａと第３配線層１６Ｃとが接続される。また、接続基板１３と第４配線層１６Ｄが接続される場合は、接続基板１３の第４配線パターン１５Ｄと第４配線層１６Ｄとが、第２絶縁層１４Ｂおよび第４絶縁層１４Ｄを貫通して接続される。
本形態では、上記したようにコア層１１の除去領域１２に収納した接続基板１３を経由して、コア層１１の上面に積層された配線層と、コア層１１の下面に積層された配線層とを接続している。従って、接続部毎にコア層１１に貫通孔を設けていた背景技術と比較すると、上層の配線層と下層の配線層とを接続する接続部が占有する面積を小さくすることが可能となる。このことから、基板１０Ａ全体を小型なものとすることができる。
更に上記したように、接続基板１３は単に接続手段として機能しているのではなく、接続基板１３の内部にコイル等の機能素子を収納して回路を構成することが出来る。このことが、基板１０Ａ全体の更なる小型化や高機能化に貢献する。
図２の各図を参照して、基板１０Ａの構成を更に説明する。
図２（Ａ）は、図１（Ａ）にて点線の円で囲まれる部分を拡大して示す他の形態である。図１（Ａ）では、接続基板１３の上面には最上層の第１配線パターン１５Ａが配置されていたが、ここでは、接続基板１３の上面には第１配線パターン１５Ａは配置されていない。ここでは、接続基板１３の上面は樹脂等の絶縁材料が露出する面と成っている。このようにすることで、樹脂などの絶縁材料から成る接続基板１３の上面全域が、第１絶縁層１４Ａと密着することと成り、両者の接着強度が強固なものとなる。更なる説明は、図８を採用して説明する。
この構成に於いて、接続基板１３と第１配線層１６Ａとを接続する場合は、先ず、第１絶縁層１４Ａとその下方の接続基板１３の絶縁材料を、レーザー照射により除去して貫通孔を形成する。更に、この貫通孔に導電材料を埋め込むことにより接続部３１が形成される。接続部３１を経由して、接続基板１３に内蔵される第２配線パターン１５Ｂと、第１配線層１６Ａとが接続される。
このような構造は接続基板１３の下面でも同様である。具体的には、図１（Ａ）を参照して、接続基板１３の下面には第４配線パターン１５Ｄが設けられずに、樹脂材料が全面的に露出する面と成る。このことで、樹脂等の絶縁材料から成る接続基板１３の下面と第２絶縁層１４Ｂとが良好に密着するように成る。また、第２絶縁層１４Ｂおよび接続基板１３の絶縁材料を貫通して設けた接続部を経由して、接続基板１３の第３配線パターン１５Ｃは第２配線層１６Ｂと接続される。
このような場合に用いられる接続基板１３を図２（Ｂ）に示す。ここでは、接続基板１３の上面および下面は、樹脂等の絶縁材料が全面的に露出する面である。また、最上層の層として設けられる第２配線パターン１５Ｂは、絶縁材料に被覆されており上面には露出していない。ここでは、第２配線パターン１５Ｂを点線で示している。
図２（Ｃ）は、接続基板１３が配置される部分の基板１０Ａを示す平面図である。この図を参照して、本形態では、コア層１１の上面に配置された第１配線層１６Ａと、コア層１１の下面に配置された第２配線層１６Ｂとを、接続基板１３で集約して接続している。換言すると、第１配線層１６Ａと第２配線層１６Ｂとを接続するためにはコア層１１を貫通する接続部が必要となるが、本形態ではこの接続を全て接続基板１３で行っている。即ち、本形態では、第１配線層１６Ａおよび第２配線層１６Ｂを用いて、この接続箇所を接続基板１３に再配置することで集約させている。このことにより、コア層１１を貫通する接続部をコア層１１に離散的に複数設ける必要が無いので、基板１０Ａの構成および製造方法が簡素なものと成り、コストダウンが実現される。図７では、必要な部分に貫通孔が点在して多数設けられ、その中には、貫通電極が通過するため、絶縁耐圧に問題がある場合がある。しかしながらガラスエポキシ等の樹脂から成る基板をプリント基板として採用するので、この絶縁耐圧もクリアになる。
図３を参照して、他の形態に係る基板および回路装置の構成を説明する。図３（Ａ）および図３（Ｂ）は他の形態の基板を示す断面図であり、図３（Ｃ）は本形態の基板が用いられる回路装置を示す断面図である。
図３（Ａ）に示す基板１０Ｂの基本的な構成は図１に示した基板１０Ａと同様であり、多層配線（ここでは４層）を備えた基板がコア層１１として採用されていることが異なる。例えば、多層配線を備えたガラスエポキシ基板またはセラミック基板がコア層１１として採用されている。そして、コア層の最上層に設けられた配線層が、接続部３１を経由して第１配線層１６Ａと接続されている。また、コア層１１の最下層に設けられた配線層は、接続部３３を経由して第２配線層１６Ｂと接続されている。
一般的なガラスエポキシを用いた基板がコア層１１として採用された場合、コア層１１に設けられる配線層のＬ／Ｓは、例えば５０μｍ／５０μｍ以上１００μｍ／１００μｍ以下の範囲であり、この値は接続基板１３に設けられる配線パターンよりも大きい。
基板１０Ｂでは、コア層としてガラスエポキシ等の樹脂材料から成るプリント基板、セラミック基板等の多層基板を採用しているので、更に複雑な回路を構成することが可能となる。
図３（Ｂ）に示す基板１０Ｃでは、除去領域１２に備えられる接続基板１３として半導体から成る基板が採用されている。そして、シリコン等の半導体から成る接続基板１３を厚み方向に貫通する貫通電極２９が形成されている。更に、貫通電極２９と接続された接続基板１３上の接続パッドは、接続部３１Ａを経由して第１配線層１６Ａと接続される。一方、接続基板１３の下面に形成されて貫通電極２９とコンタクトするパッドは、接続部３３Ａを経由して第２配線層１６Ｂと接続される。このことにより、半導体チップである接続基板１３に設けた貫通電極２９を経由して、コア層１１の上面に配置された配線層と、コア層１１の下面に配置された配線層とが電気的に接続される。ここで、半導体基板である接続基板１３に複数個の貫通電極２９を設け、これらを経由して複数箇所にて第１配線層１６Ａと第２配線層１６Ｂとを接続しても良い。
また、半導体基板である接続基板１３の内部には、拡散工程によりトランジスタ等の素子が形成されており、この素子と接続される接続基板１３の上面のパッドは、接続部３１Ｂ、３１Ｃを経由して第１配線層１６Ａと接続される。ここで、接続基板１３の内部に設けられたトランジスタ等が動作することで発生した熱は、コア層１１を経由して外部に良好に放出される。ここで、拡散領域と接続されたパッドを接続基板１３の下面に設け、接続部３３を経由してこのパッドを第２配線層１６Ｂと接続しても良い。
この様に、トランジスタ等の素子が作り込まれた半導体基板を接続基板１３として採用することにより、基板１０Ｃにより多くの機能を持たせることが出来る。
図３（Ｃ）を参照して、ここでは、上記した構成の基板１０Ａの上面に回路素子が実装されることにより、回路装置１７が構成されている。ここでは、回路素子としてチップ型素子４８および半導体素子５０が基板１０Ａに実装されている。チップコンデンサ又はチップ抵抗であるチップ型素子４８の両端の電極は、ロウ材５２を介して基板１０Ａの最上層の配線に接続される。ＬＳＩである半導体素子５０は、半田等から成るバンプ電極を介して、フェイスダウンの状態で基板１０Ａに実装されている。
なお、各半導体素子が封止されるように基板１０Ａの上面を、ガラスエポキシ等の樹脂材料で被覆しても良い。また、基板１０Ａの替わりに、図３（Ａ）に示す基板１０Ｂまたは図３（Ｂ）に示す基板１０Ｃが採用されても良い。
図４を参照して、更なる他の形態に係る基板１０Ｄの構成を説明する。
基板１０Ｄの基本的な構成は、図１に示した基板１０Ａと同様であり、相違点は複数個の除去領域１２Ａが設けられていることにある。
ここでは、コア層１１を部分的に除去することで複数個の除去領域１２Ａ、１２Ｂ、１２Ｃ、１２Ｄが設けられ、各々の除去領域に接続基板１３等の機能素子が収納されている。
具体的には、除去領域１２Ａには接続基板１３が配置され、除去領域１２Ｂにはチップ型素子３８が配置され、除去領域１２Ｃには半導体素子４０が配置され、除去領域１２Ｄにはヒートスプレッダー４２が配置されている。除去領域１２Ａと接続基板１３との間には絶縁層の一部が充填されており、この構成は他の除去領域でも同様である。
チップ型素子３８は、チップコンデンサやチップ抵抗等の両端に電極を備える素子が採用され、これらの電極は、接続部を経由して配線層に接続されている。ここでは、チップ型素子３８の電極は接続部３１を経由して第１配線層１６Ａに接続されているが、下層の第２配線層１６Ｂに接続部３３を経由して接続されても良い。
半導体素子４０は上面に多数個のパッドが配置されたＬＳＩであり、ここではパッドが配置される主面を上面にして配置されている。そして、各半導体素子４０の上面に配置されたパッドは、第１絶縁層１４Ａを貫通する接続部３１を経由して第１配線層１６Ａと接続されている。更に、半導体素子４０の下方には、第２配線層１６Ｂ、接続部２８および第４配線層１６Ｄが配置されており、半導体素子４０から発生した熱はこれらを経由して良好に外部に放出される。ここで、半導体素子４０の下面にパッドを設けて接続部３３を経由して第２配線層１６Ｂと電気的に接続するようにしても良い。
ヒートスプレッダー４２は、銅またはアルミニウムを主材料とした熱伝導性に優れた金属から成り、基板１０Ｄの上面に配置された回路素子から発生した熱を、良好に外部に放熱するための手段として機能している。ヒートスプレッダー４２の上面は、接続部３１および接続部２７を経由して、第１配線層１６Ａおよび第３配線層１６Ｃに接続されている。更に、ヒートスプレッダー４２の下面は、接続部３３および接続部２８を経由して、第２配線層１６Ｂおよび第４配線層１６Ｄに接続される。ここで、ヒートスプレッダー４２と接続される各接続部は電流が通過する為のものではなく、上面に実装された回路素子から発生する熱を通過させるためのサーマルビアホールとして機能している。
上記した構成の基板１０Ｄの製造方法は、図５および図６を参照して後述する基板１０Ａの製造方法と基本的には同様であり、コア層１１に複数個の除去領域を設け、各々の除去領域に対して接続基板や機能素子を収納する点が異なる。
基板１０Ｄでは、コア層１１の上面の配線層と、コア層１１の下面の配線層とを接続する接続箇所を、接続基板１３に集約させている。このことにより、背景技術では離散的に配置されていた接続箇所が一箇所に集約される。従って、接続基板１３が配置される箇所以外の領域に、複数個の除去領域１２Ｂ−１２Ｄを設け、この除去領域１２Ｂ−１２Ｄに半導体素子４０等の機能素子を埋設することが可能と成る。
このようにすることで、トランジスタ等の回路素子を実装するために用いられる基板１０Ｄ自体が様々な機能を備えることになるので、この基板１０Ｄが採用される回路装置が、更に高機能および小型になる。
図５および図６に示す断面図を参照して、上記した基板１０Ａの製造方法を説明する。
図５（Ａ）を参照して先ず、厚みが１００μｍ〜２００μｍ程度の銅またはアルミニウムを主材料とした金属から成るコア層１１を準備し、コア層１１の一部分を除去して除去領域１２を設ける。除去領域１２の形成方法としては、プレス加工やルータ加工等の機械的加工方法やエッチング加工が採用されるが、ここではエッチング加工を図示している。具体的には、コア層１１の両主面をエッチング用のレジスト１８により被覆した後に露光現像処理を行い、除去される部分のコア層１１の両主面を露出させる。次に、エッチャントを用いたウェットエッチングを行うことにより、レジスト１８から露出するコア層１１をエッチングして除去領域１２が形成される。その結果、図５（Ａ）に示すように、除去領域１２の内壁には、表面または裏面の開口位置よりも除去領域１２側に飛び出した凸部を有する。この凸部は、金属から成るため、ショート等を誘発するため、図５（Ｃ）の如く、接続基板１３とコア層１１の間のスペースには、絶縁材料が埋め込まれている。図では、第１絶縁層で成るが、別の材料でもよい。
図５（Ｂ）を参照して、次に、上記工程にて形成された除去領域１２に接続基板１３を収納すると共に、絶縁層を経由して配線層の材料となる導電膜をコア層１１の両主面に積層させる。
具体的には、先ず、除去領域１２の内部に、多層の配線パターンを備える接続基板１３を内蔵させる。ここで、接続基板１３は、コア層１１の上面に積層させる配線層と、コア層１１の下面に積層される配線層とを接続する接続手段である。更に、接続基板１３は、絶縁層を介して複数の配線パターンが積層されており、この配線パターンは、コア層１１に積層される配線層よりも微細に形成される。
次に、コア層１１の上下両主面に絶縁層を介して導電膜を積層する。具体的には、コア層１１の上面に、第１絶縁層１４Ａを介して、第１導電膜２０を積層させる。更に、コア層１１の下面に、第２絶縁層１４Ｂを介して、第２導電膜２２を積層させる。第１絶縁層１４Ａおよび第２絶縁層１４Ｂは、フィラーが混入された樹脂材料から成り、これらの絶縁層がコア層１１を被覆する厚みは上記したように５０μｍ以上１００μｍ以下である。
第１絶縁層１４Ａは第１導電膜２０の下面に貼着された状態で用意され、第２絶縁層１４Ｂは第２導電膜２２の上面に貼着された状態で用意される。ここで、各絶縁層は導電膜とは別個にコア層１１にシート状体で積層されても良い。更には、第１絶縁層１４Ａおよび第２絶縁層１４Ｂは、液状の状態でコア層１１の上下主面に塗布された後に、加熱硬化されても良い。
第１導電膜２０および第２導電膜２２は、銅等の導電材料を圧延加工した圧延導電箔であり、厚みは例えば２０μｍ以上５０μｍ以下である。第１導電膜２０および第２導電膜２２の材料としては、圧電導電箔以外にもメッキ膜が採用可能である。
尚、除去領域１２に接続基板１３を収納させる具体的手法としては、絶縁層が貼着された第１導電膜２０、第２導電膜２２および接続基板１３を一括して積層および収納させても良いし、これらを個別に積層および収納しても良い。
個別に収納および積層が行われる場合は、先ず、コア層１１の下面に、第２絶縁層１４Ｂを介して第２導電膜２２を貼着させる。次に、第２導電膜２２および第２絶縁層１４Ｂにより下方が塞がれた除去領域１２に、上方から接続基板１３を収納する、このとき、接続基板１３は、下面が第２絶縁層１４Ｂに接触した状態で、除去領域１２の内部に於いて所定箇所に固定される。即ち、半硬化状態の第２絶縁層１４Ｂが、接続基板１３を所定箇所に固着するための接着剤として作用する。最後に、第１絶縁層１４Ａを介して第１導電膜２０をコア層１１の上面に貼着する。この際に、第１絶縁層１４Ａの樹脂成分は除去領域１２に充填される。結果的に、第１絶縁層１４Ａおよび第２絶縁層１４Ｂの一部が、除去領域１２に面するコア層１１の側面と接続基板１３との間隙に充填され、除去領域１２の内部に於ける接続基板１３の位置が固定される。
図５（Ｃ）を参照して、次に、各導電膜および各絶縁層を部分的に除去して、後に接続部となる貫通孔３０を形成する。具体的には、先ず、第１導電膜２０の上面および第２導電膜２２の下面を、エッチング用のレジスト３２により被覆する。次に、レジスト３２に対して露光現像処理を施すことで、貫通孔３０が形成される領域に対応する第１導電膜２０の上面および第２導電膜２２の下面を露出させる。次に、レジスト３２をマスクとしてウェットエッチングを行うことにより、レジスト３２から露出する部分の第１導電膜２０および第２導電膜２２を除去する。
更に、レジスト３２を除去した後に、第１導電膜２０から露出する第１絶縁層１４Ａにレーザーを照射して除去し、コア層１１の上面が露出する貫通孔３０を形成する。また、第２導電膜２２から露出する第２絶縁層１４Ｂにレーザーを照射して除去することで、コア層１１の下面が露出する貫通孔３０を形成する。
更にまた、接続基板１３の第１配線パターン１５Ａおよび第４配線パターン１５Ｄも、この方法により形成された貫通孔３０から露出するようになる。
図５（Ｄ）を参照して、次に、第１絶縁層１４Ａを貫通する貫通孔３０にメッキ膜等の導電材料を埋設することで接続部３１を形成する。この接続部３１により、接続基板１３に設けられた最上層の第１配線パターン１５Ａと、所定箇所の第１導電膜２０とが接続される。更にまた、同様の方法により、第１絶縁層１４Ａを貫通してコア層１１と第１導電膜２０とを接続する接続部３１も設けられる。同様に、第２導電膜２２とコア層１１とを接続する接続部３３が形成される。更に、接続基板１３の第４配線パターン１５Ｄと第２導電膜２２とを接続する接続部３３も形成される。
図６（Ａ）を参照して、次に、第１導電膜２０および第２導電膜２２に対して選択的なウェットエッチングを行うことにより、第１配線層１６Ａおよび第２配線層１６Ｂを形成する。
図６（Ｂ）を参照して、次に、絶縁層を介して更に導電膜を積層させる。具体的には、第１配線層１６Ａの上面に第３絶縁層１４Ｃを介して第３導電膜２４を積層させ、第２配線層１６Ｂの下面に第４絶縁層１４Ｄを介して第４導電膜２６を積層させる。本工程で積層される各導電膜および各絶縁層の詳細は、図５（Ｂ）を参照して説明した第１絶縁層１４Ａや第１導電膜２０と同様である。
更に本工程でも、絶縁層を貫通する接続部が形成される。具体的には、第３絶縁層１４Ｃを貫通して、第３導電膜２４と第１配線層１６Ａとを接続する接続部２７が形成される。また、第４絶縁層１４Ｄを貫通して第２配線層１６Ｂと第４導電膜２６とを接続する接続部２８が形成される。接続部２７、２８を形成する方法は、図５（Ｃ）および図５（Ｄ）に示す接続部３１、３３を形成する方法と同様である。
図６（Ｃ）を参照して、上記した第３導電膜２４および第４導電膜２６に対してウェットエッチングを行うことにより、第３配線層１６Ｃおよび第４配線層１６Ｄを形成する。
以上の工程により、図１に構成を示す基板１０Ａが構成される。
また、上記説明では、コア層１１の上下主面に合計で４層の多層配線が積層されたが、絶縁層を介して更に配線層を積層することにより、６層以上の配線層が形成されても良い。
更にまた、図６（Ｃ）を参照して、後に回路素子等が接続される部分を除外して、最上層および最下層の第３配線層１６Ｃおよび第４配線層１６Ｄを、ソルダーレジストにより被覆しても良い。
更にまた、図３（Ｃ）に示すような回路装置１７を製造する場合は、上記工程に加えて、半導体素子５０等の回路素子を実装する工程、および外部電極１９を溶着する工程が必要となる。
更にここで、図５（Ｂ）を参照して、コア層１１の除去領域１２に接続基板１３を収納させる際には、位置合わせマークを基準として、コア層１１と接続基板１３との位置合わせを行っても良い。具体的には、接続基板１３の上面に、例えば導電パターンの一部から成る第１マークを設ける。更に、コア層１１の上面に、例えばコア層１１の上面を部分的に凹状または凸状とすることにより形成された第２マークを設ける。そして、接続基板１３をコア層１１の除去領域１２に収納させる際には、ＣＣＤカメラ等の撮像手段にて両者を上方から撮影しつつ位置認識を行う。そして、接続基板１３の第１マークと、コア層１１の第２マークとが所定の位置関係と成るように、両者の平面的な位置を調整する。この調整を行った後に、接続基板１３を除去領域１２に収納する。このようにすることで、除去領域１２の内部の所定箇所に接続基板１３が収納され、基板を構成する各要素の相対的な位置精度が向上する。
続いて、図８を用いて、図２（Ａ）の接続基板について、説明する。
この図面は、図５をベースに書き換えたもので、第１配線パターン、第４配線パターンが省略されたものである。または第１配線パターン、第４配線パターンの上にソルダーレジスト等の絶縁樹脂層が設けられたものである。一般の基板は、最表面にソルダーレジストが被覆され、ボンディングパッドまたはダイパッド等の電気的接続部は、開口されて露出している。しかしここでは、開口部が形成されず、前面がソルダーレジストで覆われている。
図８（Ａ）の如く、コア層１１を両側からエッチングで取り除き、図８（Ｂ）の様に、接続基板１３を埋め込む。ここで接続基板１３の上下表面は、絶縁樹脂（ソルダーレジスト）からなる。よって、第１絶縁層１４Ａおよび第２絶縁層１４Ｂとの密着性が向上できる。
ここでは、絶縁層の上に導電膜が形成されたシートを用意し、両側に貼り合わせる。
最後に、レジスト３２を形成したら、レジストの開口部を介して導電膜を取り除き、この導電膜の穴をレーザ照射して、貫通孔３０を形成する。
この後は、図６と同様な工程を経る。
ここで接続基板１３は、配線が埋め込まれるように、封止用の金型を用いてもよい。一般に、接続基板の分離はダイシングで行うため、平面は矩形であるが、金型であれば、円、三角、Ｌ字型等と色々な構造を可能とする。
以上、コアメタルをベースにした基板の埋め込みについて説明した。例えば、図１の基板は、ＬＥＤバーに好適である。コア層がある部分にＬＥＤが実装され、この駆動回路は、ＩＣ等が実装されるため、接続基板１３の上に配置される。そしてこの配線基板をバーの周囲に配置すれば、メインの光反射部分に影響を与えることもない。
図９は、更なる実施例である。一般に携帯電話等に採用されるモジュールは、少なくとも２層のプリント基板１０ＡにＴＲ、チップコンデンサ、チップ抵抗またはＬＳＩチップ１００が実装されている。しかしながら、このＬＳＩチップは、高機能であるため、ピン数が非常に多く、しかもそのサイズが小さくなっている。そのため、接続基板１３は、ファインパターンの基板が必要になる。例えば、このＬＳＩチップだけ、またはＬＳＩチップとその周辺回路において、微細なパターンが必要で、この接続基板１３が内蔵される基板１０Ａは、接続基板に比べてラフである場合がある。
また接続基板を高精細、高密度で実現する事で、基板１０Ａは、パターンがラフで、低密度であっても良い場合がある。よって接続基板１３の表側（または裏側）の最表面の配線パターン１０１と基板１０Ａの最表面の配線層１０２が実質同一面になるように埋め込まれても良い。
この場合、最表面に形成されるソルダーレジスト１０３は、基板１０Ａの表面と接続基板１３の表面に一度に形成することができる。そして電気的接続部に相当するソルダーレジストを除けば良い。すると、接続基板は、精度の高いプロセスで加工する必要があるが、基板１０Ａは、ラフでよく、安価で実現できる。
図９（Ａ）は、接続基板の表、裏の配線パターンが基板１０Ａの配線層と実質同一面で形成されているが、図９（Ｅ）は、接続基板１３の表側の配線パターンが、基板１０Ａの表側の配線層と実質同一面で形成されている。そして裏側の配線パターンは、基板１０Ａの裏側の最表面の配線層よりも内側に埋め込まれる事になる。
図９（Ｂ）は、ＬＳＩチップ１００がフェイスダウンで、図９（Ｃ）は、フェイスアップで、接続基板に接続されている。そして接続基板の一部から接続配線１０４が、境界から基板１０Ａに渡り設けられている。
図９（Ｄ）は、素子が実装されず、交差回避（クロスオーバー）のために、基板を埋め込んだものである。配線１０５は右の基板へ、配線１０６は左の基板へ延在され、接続基板には、その下層にもぐり、接続配線と交差するように配線１０７、１０８が設けられている。一般には、クロスオーバーが必要なことから多層配線が必要なのであり、このような配線基板をクロスオーバーが必要な部分に設けることで、クロスオーバーの数が減らせ、基板自体の層数を減らせる。例えば本来６層配線の基板なのに、２、４層で実現できる。

１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 基板
１１ コア層
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ 除去領域
１３ 接続基板
１４Ａ 第１絶縁層
１４Ｂ 第２絶縁層
１４Ｃ 第３絶縁層
１４Ｄ 第４絶縁層
１５Ａ 第１配線パターン
１５Ｂ 第２配線パターン
１５Ｃ 第３配線パターン
１５Ｄ 第４配線パターン
１６Ａ 第１配線層
１６Ｂ 第２配線層
１６Ｃ 第３配線層
１６Ｄ 第４配線層
１７ 回路装置
１８ レジスト
１９ 外部電極
２０ 第１導電膜
２２ 第２導電膜
２４ 第３導電膜
２６ 第４導電膜
２７ 接続部
２８ 接続部
２９ 貫通電極
３０ 貫通孔
３１、３１Ａ、３１Ｂ、３１Ｃ 接続部
３２ レジスト
３３、３３Ａ 接続部
３６ レジスト
３８ チップ型素子
４０ 半導体素子
４２ ヒートスプレッダー
４８ チップ型素子
５０ 半導体素子
５２ ロウ材
１００ ＬＳＩチップ
１０１ 配線パターン
１０２ 配線層
１０３ ソルダーレジスト
１０４ 接続配線
１０５ 配線
１０６ 配線
１０７ 配線
１０８ 配線

Claims (18)

1. 金属材料からなるメタルコア層と、前記メタルコア層の表面および裏面に、少なくとも絶縁層および前記絶縁層上の導体から成る配線層が形成されたメタルコア型の多層プリント配線基板であり、
   前記メタルコア層の一部に貫通して設けられた少なくとも一つの除去領域と、前記除去領域に設けられて埋め込まれ、絶縁材料から成る樹脂コア層をベースとした多層プリント基板から成る接続基板とを有し、
   前記表面の配線層と前記裏面の配線層は、前記接続基板を介して電気的に接続されるメタルコア型の多層プリント配線基板。
2. 前記除去領域の側壁は、前記除去領域の開口部よりも前記除去領域側に飛び出した凸部を有し、前記コア層と前記配線基板の間には、絶縁材料が埋め込まれる請求項２に記載の多層プリント配線基板。
3. 第１主面と第２主面とを備えたコア層と、
   前記コア層の前記第１主面に第１絶縁層を介して積層された第１配線層と、
   前記コア層の前記第２主面に第２絶縁層を介して積層された第２配線層と、
   前記コア層を部分的に貫通して設けた除去領域と、
   前記除去領域に配置されると共に、複数層の配線パターンを備え、前記第１配線層と前記第２配線層とを接続する経路として機能する接続基板と、
   を備え、
   前記コア層の前記第１主面側の前記接続基板の第１配線パターンは、前記第１絶縁層を貫通して設けた第１接続部を経由して前記第１配線層に接続され、
   前記コア層の前記第２主面側の前記接続基板の第２配線パターンは、前記第２絶縁層を貫通して設けた第２接続部を経由して前記第２配線層に接続されることを特徴とする多層プリント配線基板。
4. 前記接続基板に設けられる前記配線パターンは、前記第１配線層および前記第２配線層よりも微細に形成されることを特徴とする請求項３に記載の多層プリント配線基板。
5. 前記第１接続部および前記第２接続部は。複数個設けられることを特徴とする請求項３または請求項４に記載の多層プリント配線基板。
6. 前記除去領域に面する前記コア層の内壁と、前記接続基板との間隙には、前記第１絶縁および前記第２絶縁層の一部が充填されることを特徴とする請求項３から請求項５の何れかに記載の多層プリント配線基板。
7. 前記コア層は、金属から成ることを特徴とする請求項３から請求項６の何れかに記載の多層プリント配線基板。
8. 前記接続基板は半導体基板であり、
   前記半導体基板を貫通する貫通電極を経由して、前記コア層の第１主面側に設けた前記第１配線層と、前記コア層の前記第２主面側に設けた第２配線層とが接続されることを特徴とする請求項３から請求項６の何れかに記載の多層プリント配線基板。
9. 前記半導体基板は、拡散工程により形成された素子領域と、前記素子領域と接続されたパッドとを備え、
   前記パッドは、前記第１接続部または前記第２接続部を経由して、前記第１配線層または前記第２配線層と接続されることを特徴とする請求項８に記載の多層プリント配線基板。
10. 前記コア層はアルミニウムから成る基板であり、
    前記コア層の前記第１主面および前記第２主面は酸化膜により被覆されることを特徴とする請求項３から請求項７の何れかに記載の多層プリント配線基板。
11. 前記第１配線層には回路素子が電気的に接続され、
    前記第２配線層は外部接続端子として機能することを特徴とする請求項３から請求項１０の何れかに記載の多層プリント配線基板。
12. 前記除去領域には、前記接続基板が収納される第１除去領域と、機能部品が収納される第２除去領域が含まれることを特徴とする請求項３から請求項１０の何れかに記載の多層プリント配線基板。
13. 前記機能部品は、半導体素子またはチップ部品であることを特徴とする請求項１２に記載の多層プリント配線基板。
14. 前記機能部品には、ヒートスプレッダーが含まれることを特徴とする請求項１３に記載の多層プリント配線基板。
15. 前記第１絶縁層を貫通する第１接続部を経由して前記ヒートスプレッダーの上面を前記第１配線層と接続し、前記第２絶縁層を貫通する第２接続部を経由して前記ヒートスプレッダーの下面を前記第２配線層と接続することを特徴とする請求項１４に記載の多層プリント配線基板。
16. 第１主面と、第２主面と、部分的に貫通して設けた除去領域とを備えたコア層を準備する工程と、
    前記第１主面側に設けられた第１配線パターンと、前記第２主面側に設けられた第２配線パターンとを備えた接続基板を、前記コア層の前記除去領域に配置する工程と、
    前記コア層の前記第１主面に第１絶縁層を介して第１配線層を積層し、前記コア層の前記第２主面に第２絶縁層を介して第２配線層を積層すると共に、前記接続基板を経由して前記第１配線層と前記第２配線層とを電気的に接続する工程と、
    を備えたことを特徴とする多層プリント配線基板の製造方法。
17. 前記第１絶縁層を貫通する第１接続部により、前記接続基板の第１配線パターンと前記第１配線層とを接続し、
    前記第２絶縁層を貫通する第２接続部により、前記接続基板の第２配線パターンと前記第２配線層とを接続する工程と、を更に備えることを特徴とする請求項１６に記載の多層プリント配線基板の製造方法。
18. 前記第１絶縁層および前記第２絶縁層の一部を、前記除去領域に面する前記コア層の内壁と前記接続基板との間隙に充填させることを特徴とする請求項１６または請求項１７に記載の多層プリント配線基板の製造方法。

Images