JP7242911B2 - 配線基体および電子装置 - Google Patents

配線基体および電子装置 Download PDF

Info

Publication number
JP7242911B2
JP7242911B2 JP2021573053A JP2021573053A JP7242911B2 JP 7242911 B2 JP7242911 B2 JP 7242911B2 JP 2021573053 A JP2021573053 A JP 2021573053A JP 2021573053 A JP2021573053 A JP 2021573053A JP 7242911 B2 JP7242911 B2 JP 7242911B2
Authority
JP
Japan
Prior art keywords
film
wiring substrate
ground conductor
conductor
viewed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021573053A
Other languages
English (en)
Other versions
JPWO2021149491A1 (ja
Inventor
茂典 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2021149491A1 publication Critical patent/JPWO2021149491A1/ja
Application granted granted Critical
Publication of JP7242911B2 publication Critical patent/JP7242911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、配線基体および電子装置に関する。
通信端末の普及および高性能化により、電子装置は、情報の高速な伝送、かつ、大容量の情報を伝送するために電気信号の高周波化が進められている。国際公開第２０１４／１９２６８７号には、高周波帯での周波数特性を良好とするために、隣り合う複数の差動信号線路が設けられた入出力端子が開示されている。
本開示の配線基体は、第１面を有する絶縁基体と、第１面上に位置する第１差動信号線路と、第１面上に位置するとともに、第１差動信号線路と第１方向に並んで位置する第２差動信号線路と、を有する。第１差動信号線路は、第１方向に交わる第２方向に延びる一対の第１信号導体と、一対の第１信号導体を挟むとともに第１信号導体に沿って位置する一対の第１接地導体と、を有する。第２差動信号線路は、第２方向に延びる一対の第２信号導体と、一対の第２信号導体を挟むとともに第２信号導体に沿って位置する一対の第２接地導体と、を有する。そして、配線基体は、第１面に向かう平面視をした場合、隣接する第１接地導体と第２接地導体との間に、第２方向にわたって位置する第１膜を有する。
本開示の電子装置は、上記の配線基体と、該配線基体と接続された電子部品と、を有する。
本開示の一実施形態に係る配線基体の上方からの斜視図である。 本開示の一実施形態に係る配線基体の下方からの斜視図である。 本開示の一実施形態に係る配線基体の上方からの平面図である。 図３の配線基体のＩＶにおける要部拡大図である。 図３の配線基体のＶにおける要部拡大図である。 本開示の一実施形態に係る配線基体の上方からの平面図である。 図６の配線基体のＶＩＩにおける要部拡大図である。 図６の配線基体のＶＩＩＩにおける要部拡大図である。 図６の配線基体のＩＸにおける要部拡大図である。 図１の配線基体の分解斜視図ある。 本開示の一実施形態に係る電子装置の下方からの斜視図である。 図１０の構成に加えて蓋体を備える電子装置の下方からの斜視図である。
本開示のいくつかの例示的な実施形態に係る配線基体１および電子装置１００について、図面を参照して説明する。なお、以下の説明では、配線基体１に電子部品１０１が実装された構成を電子装置１００とする。本明細書において、配線基体１および電子装置１００は、便宜的に直交座標系ｘｙｚを定義して説明する場合がある。また、ｚ方向の正側を上方とし、ｚ方向の負側を下方として説明する場合がある。
＜配線基体１の構成＞
図１に示す配線基体１は、絶縁基体１０と、第１差動信号線路２０と、第２差動信号線路３０と、第１膜４１と、を有する。
絶縁基体１０は誘電体材料を含んでいてもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体あるいは窒化珪素質焼結体のようなセラミック材料、あるいはガラスセラミック材料を用いることができる。
絶縁基体１０は、誘電体材料の積層によって形成されてもよい。なお、本明細書において、誘電体材料が積層されたものを絶縁層と表現する場合がある。絶縁基体１０は、第１面１１を有している。絶縁基体１０の形状は、例えば、第１面１１に向かう平面視をした場合、矩形状あるいはＵ字形状であってもよい。絶縁基体１０の大きさは、２ｍｍ×２ｍｍ～２５ｍｍ×５０ｍｍで、高さが１ｍｍ～１０ｍｍの範囲であってもよい。絶縁基体１０および第１面１１の大きさは適宜設定できる。なお、本明細書において、第１面１１を上面とし、第１面１１と反対の面を下面として説明する場合がある。
第１面１１上には、第１差動信号線路２０および第２差動信号線路３０が位置している。第１差動信号線路２０と第２差動信号線路３０とは、第１方向に並んで位置している。なお、第１方向は、図のｘ軸方向に対応している。
第１差動信号線路２０は、第１方向に交わる第２方向に延びる一対の第１信号導体２１と、一対の第１信号導体２１を挟むとともに第１信号導体２１に沿って位置する一対の第１接地導体２２と、を有している。つまり、第１信号導体２１と第１接地導体２２とは、差動配線となる配置がなされている。言い換えると、第１差動信号線路２０は、第１面１１に向かう平面視をした場合、第１接地導体２２、第１信号導体２１、第１信号導体２１、第１接地導体２２の順に並んでいる。第１信号導体２１と第１接地導体２２と、が差動配線となる配置がなされることで、耐ノイズ性が向上した配線基体１となる。なお、第２方向は図のｙ軸方向に対応している。第２方向は、第１方向と垂直に交わっていてもよい。
第２差動信号線路３０は、第２方向に延びる一対の第２信号導体３１と、一対の第２信号導体３１を挟むとともに第２信号導体３１に沿って位置する一対の第２接地導体３２と、を有している。つまり、第２信号導体３１と第２接地導体３２とは、差動配線となる配置がなされている。言い換えると、第２差動信号線路３０は、第１面１１に向かう平面視をした場合、第２接地導体３２、第２信号導体３１、第２信号導体３１、第２接地導体３２の順に並んでいる。第２信号導体３１と第２接地導体３２と、が差動配線として配置されることで、耐ノイズ性が向上した配線基体１となる。
第１信号導体２１および第２信号導体３１は、第１面１１に向かう平面視をした場合、第１面１１の内側を始点として絶縁基体１０の外側に向かって延びている。なお、本明細書において、便宜的にｙ方向の正側を絶縁基体１０の外側とし、ｙ方向の負側を第１面１１の内側として説明する場合がある。
第１信号導体２１および第２信号導体３１は、高周波信号が伝送される伝送路である。高周波信号の周波数帯域は、例えば１０～１００ＧＨｚであってもよい。第１信号導体２１あるいは第２信号導体３１には、リード端子が接続される。第１信号導体２１あるいは第２信号導体３１と接続されたリード端子は、信号端子として機能する。リード端子と、第１信号導体２１あるいは第２信号導体３１とは、半田あるいはろう材等の接合材によって接合される。リード端子は、外部の電気回路基板等と電気的に接続するための部材である。
第１信号導体２１および第２信号導体３１の形状は、第１面１１に向かう平面視をした場合、例えば矩形状であり、第１方向に沿った幅が０．１ｍｍ～２ｍｍで、第２方向に沿った幅が０．３ｍｍ～１０ｍｍであってもよい。なお、第１信号導体２１および第２信号導体３１の形状は矩形状に限定されるものではなく、幅、長さ、厚みと併せて適宜設定できる。
第１信号導体２１および第２信号導体３１は第１面１１に形成されたメタライズ層であってもよい。メタライズ層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、もしくは銅（Ｃｕ）を含んでいてもよく、ニッケルめっきあるいは金めっきなどが施されていてもよい。また、メタライズ層は、上述の金属のうち少なくとも１種以上の金属材料を含有する合金等を含んでいてもよい。
第１接地導体２２および第２接地導体３２はグランド電位を有する導体である。第１接地導体２２あるいは第２接地導体３２には、リード端子が接続される。第１接地導体２２あるいは第２接地導体３２と接続されたリード端子は、グランド端子として機能する。リード端子と、第１接地導体２２あるいは第２接地導体３２とは、半田あるいはろう材等の接合材によって接合される。
第１接地導体２２および第２接地導体３２の形状は第１面１１に向かう平面視をした場合、例えば矩形状であり、第１方向に沿った幅が０．１ｍｍ～２ｍｍで、第２方向に沿った幅が０．３ｍｍ～１０ｍｍであってもよい。なお、第１接地導体２２および第２接地導体３２の形状は矩形状に限定されるものではなく、幅、長さ、厚みと併せて適宜設定できる。
第１接地導体２２および第２接地導体３２は第１面１１に形成されたメタライズ層であってもよい。メタライズ層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、もしくは銅（Ｃｕ）を含んでいてもよく、ニッケルめっきあるいは金めっきなどが施されていてもよい。また、メタライズ層は、上述の金属のうち少なくとも１種以上の金属材料を含有する合金等を含んでいてもよい。
一対の第１接地導体２２および一対の第２接地導体３２は、それぞれ第１面１１上に位置する他の導体とｙ軸方向の負側で繋がっていてもよい。これによって、グランドとして機能する面積が増加するため、高周波特性が安定した配線基体１となる。一対の第１接地導体２２と他の導体、および一対の第２接地導体３２と他の導体とが繋がるとき、第１面１１に向かう平面視をした場合、第１接地導体２２および第２接地導体３２は、それぞれＵ字形状であってもよい。他の導体は、第１面１１に向かう平面視をした場合、第１信号導体２１および第２信号導体３１の端部のうち、配線基体１のｙ軸方向の負側に位置する端部と接続していてもよい。
また、互いに隣り合う第１接地導体２２および第２接地導体３２は、離れていてもよいし、後述する第３接地導体５０と接続されていてもよい。互いに隣り合う第１接地導体２２および第２接地導体３２が一体であることによって、第１接地導体２２および第２接地導体３２のグランドとして機能する面積を増加できるため、高周波特性が安定した配線基体１となる。
なお、本明細書において、第１信号導体２１および第２信号導体３１の両方を指すときは、便宜的に信号導体と記載して説明する場合があり、この場合、信号導体には符号を付さない。また、本明細書において、第１接地導体２２および第２接地導体３２の両方を指すときは、便宜的に接地導体と記載して説明する場合があり、この場合、接地導体には符号を付さない。
一対の信号導体の間には第２凹部１５が位置していてもよい。また、第１信号導体２１と第１接地導体２２との間あるいは第２信号導体３１と第２接地導体３２との間には第３凹部１６が位置していてもよい。第２凹部１５および第３凹部１６は、第１面１１に開口している。第２凹部１５および第３凹部１６が形成する空間は、電気的に絶縁されていることで信号導体近傍の実効的な誘電率が低くできるため、配線基体１のインピーダンスの整合が行いやすくなる。インピーダンスが整合されることにより、高周波信号の伝送が安定した配線基体１となる。
第２凹部１５および第３凹部１６は、絶縁基体１０を第１面１１から反対の面である下面にかけて切削等で切欠いて形成されてもよい。また、絶縁基体１０が誘電体材料の積層により形成される場合、第２凹部１５および第３凹部１６は、第２凹部１５および第３凹部１６が位置する場所に金型、パンチングあるいはレーザ等で誘電体を切り取り、誘電体を重ね合わせて形成されてもよい。
第２凹部１５および第３凹部１６の形状は、第１面１１に向かう平面視をした場合、矩形状であってもよい。また、第２凹部１５および第３凹部１６の形状は、第１面１１に向かう平面視をした場合、半円形状あるいは半長円形状であってもよい。これにより、第２凹部１５および第３凹部１６の形状が矩形状である場合と比べ、角部への応力集中が緩和される。角部への応力集中が緩和されることにより、クラックが少ない配線基体１になる。また、第１面１１に向かう平面視をした場合、第２凹部１５および第３凹部１６の端部に窪み１７が位置していてもよい。窪み１７によって、第１信号導体２１および第２信号導体３１近傍の実効的な誘電率が更に低くなるため、その結果、配線基体１のインピーダンス整合が行いやすくなる。インピーダンスが整合されることで、高周波信号の伝送が更に安定した配線基体１となる。窪み１７は、第１面１１に向かう平面視をした場合、矩形状であってもよい。また、窪み１７は、第１面１１に向かう平面視をした場合、半円形状、あるいは、半長円形状であってもよい。これによって、窪み１７の形状が矩形状である場合と比べ、角部への応力集中が緩和され、クラックが少ない配線基体１となる。
第１面１１に向かう平面視をした場合、絶縁基体１０の外周、かつ、接地導体の先に第１凹部１３が位置していてもよい。第１凹部１３が形成されることにより、ｚ方向に接地導体を冗長させる構成を作りやすくすることができるため、グランドとして機能する面積を増加させることができる。グランドの面積が増加することで高周波性能が向上した配線基体１となる。
第１凹部１３は、接地導体と一対一対応して位置していてもよい。また、第１凹部１３は、互いに隣り合う第１接地導体２２および第２接地導体３２の２つに対して１つの第１凹部１３が位置していてもよい。第１接地導体２２および第２接地導体３２の２つに対して１つの第１凹部１３が位置することで、第１接地導体２２および第２接地導体３２をｚ方向に位置する他の導体で接続できるため、高周波性能が向上した配線基体１となる。
第１凹部１３のｚ軸方向の深さは第２凹部１５および第３凹部１６のｚ軸方向の深さよりも深くてもよい。これにより、第１凹部１３のｚ方向に位置する接地導体の領域を大きくできるため、グランドとして機能する面積を広げられる。グランドとして機能する面積が増加することで、配線基体１のインピーダンスの整合が容易となる。インピーダンスが整合されることで、高周波信号の伝送が安定した配線基体１となる。
第１凹部１３の大きさは、ｘ軸方向の幅が０．３ｍｍ～５ｍｍ、ｙ軸方向の幅が０．０５ｍｍ～１ｍｍ、ｚ軸方向の深さが０．５ｍｍ～１０ｍｍであってもよい。
第１膜４１は、図１を上方から平面視した図３、あるいは図３の要部を拡大した図４に示す通り、第１面１１に向かう平面視をした場合、隣接する第１接地導体２２と第２接地導体３２との間に、第２方向にわたって位置している。
隣り合う第１差動信号線路と第２差動信号線路との境界に位置する接地導体がひとつながりになっている構成では、リード端子を接地導体に配置する際に、接合材が偏ってしまう場合がある。接合材の偏りに起因して、入出力端子のインピーダンスにずれが生じるおそれがある。
これに対し、第１膜４１を設けた本開示の構成によれば、接合材によって信号導体あるいは接地導体とリード端子を接続する場合、接合材は信号導体あるいは接地導体と第１膜４１との境界で堰き止められて、接合材の、第１面１１上での広がりを低減することができる。接合材の広がりが低減されることによって、接合材の広がりによるインダクタンスの変動が低減されるため、配線基体１のインピーダンスの整合が行いやすくなる。インピーダンスが整合されることにより、高周波信号の伝送が安定した配線基体１となる。また、接合材の広がりが低減されることによって、適度な接合材のフィレットが形成されるため、信号導体あるいは接地導体と、リード端子と、の接合強度を向上させるとともに、接合強度のばらつきを低減することができる。なお、各図では内容を明確にするために、第１膜４１および後述する第２膜４２、第３膜４３、第４膜４４、第５膜４５を斜線でハッチングして表現している。
第１膜４１の材料は、接合材を堰き止められれば、限定されない。第１膜４１は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体あるいは窒化珪素質焼結体のようなセラミック材料、ガラスセラミック材料、クロム材料等を用いることができる。
第１膜４１は、接合材のぬれ性が、信号導体および接地導体よりも低いものであってもよい。このような第１膜４１である場合、接合材は、信号導体あるいは接地導体と第１膜４１との境界で、ぬれ性の違いにより、堰き止められる。
第１膜４１は、第１面１１に向かう平面視をした場合に、第１膜４１と隣接する第１接地導体２２と第２接地導体３２とを均等に分断していてもよい。言い換えると、第１接地導体２２の第１方向の幅Ｗ１と、第１接地導体２２と第１膜４１を介して隣接する第２接地導体３２の第１方向の幅Ｗ２とが同じ長さであってもよい。これらの幅が同じであることで、リード端子が各接地導体に接続される際、各接地導体に配置される接合材をより均一にすることができるため、各接地導体間における接合強度の均一化とインピーダンス整合の精度を向上することができる。
第１膜４１の大きさは、第１方向の幅が０．０５ｍｍ～０．５ｍｍ、第２方向の幅が０．３ｍｍ～１０ｍｍであってもよい。
図７は、図６の要部を拡大した図である。この図７に示す通り、配線基体１は、第１面１１に向かう平面視をした場合、絶縁基体１０の外周、かつ、信号導体の先に位置する第２膜４２を有していてもよい。第２膜４２が、絶縁基体１０の外周、かつ、信号導体の先に位置することによって、信号導体が絶縁基体１０の端部から剥離することを低減することができる。信号導体の剥離の発生が低減することによって、高周波信号の伝送が安定した配線基体１とすることができる。
第２膜４２は、第１面１１に向かう平面視をした場合、第２膜４２の第２方向の幅Ｗ３が、第１凹部１３の第２方向の幅Ｗ４より小さくてもよい。リード端子を信号導体に接合する際に、接合材のフィレットが形成されやすくなり、リード端子の接合強度が向上する。
第２膜４２の材質は、第１膜４１の材質と同じであってもよい。これによって、配線基体１を作製する際の工数を少なくすることができる。第２膜４２の大きさは、第１方向の幅が０．１ｍｍ～２ｍｍ、第２方向の幅が０．０５ｍｍ～１ｍｍであってもよい。
図４に示す通り、配線基体１は、第１面１１に向かう平面視をした場合、第１差動信号線路２０および第２差動信号線路３０よりも絶縁基体１０の中心の近くに位置する第３膜４３を有していてもよい。第３膜４３によって、信号導体および接地導体に配置される接合材が配線基体１の中心方向に流れることを堰き止めることができる。そのため、信号導体および接地導体にリード端子を接合する際に、接合材の適量配置が容易となり、リード端子の接合強度の安定化が図れる。また、第３膜４３は、第１膜４１に繋がっていてもよい。これによって、隣り合う第１接地導体２２と第２接地導体３２に配置される接合材が互いに流れ込むことがないため、それぞれへの接合材の適量配置が容易となる。
第３膜４３の材質は、第１膜４１の材質と同じであってもよい。これによって、配線基体１を作製する際の工数を少なくすることができる。第３膜４３の大きさは、第１方向の幅が５ｍｍ～５０ｍｍ、第２方向の幅が１ｍｍ～５ｍｍであってもよい。
絶縁基体１０は第１面１１上に、第３膜４３よりも絶縁基体１０の中心近くに位置するとともにグランド電位を有する他の導体を有していてもよい。これによって、グランドとして機能する面積が増加するため、高周波特性が安定した配線基体１となる。第３膜４３よりも絶縁基体１０の中心に近いと言うのは、第３膜４３よりもｙ軸方向の負側に位置すると言い換えることができる。
図５は、図３の要部を拡大した図である。この図５に示す通り、配線基体１は、第４膜４４を有していてもよい。第１面１１に位置するとともに第１方向に並ぶ差動信号線路のうち、最も端に位置するものを第１差動信号線路２０、この第１差動信号線路２０と隣接するものを第２差動信号線路３０とし、以下に第４膜４４を説明する。第４膜４４は、第１面１１に向かう平面視をした場合、一対の第１接地導体２２のうち第２接地導体３２と離れて位置する第１接地導体２２に沿って隣接していてもよい。第４膜４４は、第１方向において、第１差動信号線路２０よりも絶縁基体１０の外周近くに位置していてもよい。これにより、第４膜４４と隣接する差動信号線路は、第１差動信号線路２０のみとなる。第１差動信号線路２０以外に第４膜４４と隣接する差動信号線路がなければ、後述する屈曲部４４１を設けることで第４膜４４が位置する方向に第１接地導体２２の面積を広げられる。第１接地導体２２の面積を広げることによって、グランドとして機能する面積が増加するため、配線基体１のインピーダンスの整合が容易となる。インピーダンスが整合されることで高周波信号の伝送が安定した配線基体１となる。
第４膜４４は、第３膜４３と繋がるとともに第２方向に延びて位置していてもよい。これにより、接地導体に適切な量の接合材を配置することが容易となり、リード端子の接合強度の安定化が図れる。
また、第４膜４４の形状は、直線形状であっても、曲線形状であってもよい。また、第４膜４４は、図９に示す通り、第１面１１に向かう平面視をした場合、第１信号導体２１から離れる方向に延びている屈曲部４４１を有していてもよい。屈曲部４４１は、第１差動信号線路２０から離れる方向に延びていると言い換えることもできる。第４膜４４が屈曲部４４１を有していることによって、隣接する第１接地導体２２の面積を広げることができる。第１接地導体２２の面積を広げることにより、第１接地導体２２に配置される接合材が過多となり、接合材が第１凹部１３に流れ落ちる可能性を低減することができる。
第４膜４４の材質は、第１膜４１の材質と同じであってもよい。これによって、配線基体１を作製する際の工数を少なくすることができる。第４膜４４の大きさは、第１方向の幅が０．１ｍｍ～２ｍｍ、第２方向の幅が０．３ｍｍ～１０ｍｍであってもよい。
絶縁基体１０は第１面１１上に、第１方向で第４膜４４よりも絶縁基体１０の外周の近くに位置するとともにグランド電位を有する他の導体を有していてもよい。これによって、グランドとして機能する面積が増加するため、高周波特性が安定した配線基体１となる。
図８は、図６の要部を拡大した図である。この図８に示す通り、配線基体１は、第１面１１に向かう平面視をした場合、信号導体の外周に位置するとともに、第２方向に延びて位置する第５膜４５を有していてもよい。第５膜４５が、信号導体の外周に位置するとともに、第２方向に延びて位置することによって、信号導体が第２方向に沿った絶縁基体１０の端部から剥離することを低減することができる。信号導体の剥離の発生が低減することによって、高周波信号の伝送が安定した配線基体１とすることができる。
また、第５膜４５は、第２膜４２と繋がるとともに、第２方向に延びていてもよい。これによって、信号導体の端部に第５膜４５および第２膜４２が連続して位置することになるため、信号導体の剥離の発生を一層低減することができる。
第５膜４５の材質は、第１膜４１の材質と同じであってもよい。これによって、配線基体１を作製する際の工数を少なくすることができる。第５膜４５の大きさは、第１方向の幅が０．０２ｍｍ～０．５ｍｍ、第２方向の幅が０．１ｍｍ～２ｍｍであってもよい。
絶縁基体１０は、第１面１１および電子部品１０１が実装される部分である載置部１２を有していてもよい。言い換えると、載置部１２は絶縁基体１０と一体であってもよい。絶縁基体１０が載置部１２を有している場合、載置部１２は、第１面１１上に位置する面であってもよいし、第１面１１と反対の面に位置する面であってもよい。なお、図２では載置部１２と絶縁基体１０とが一体になっている配線基体１を開示している。また、載置部１２は、絶縁基体１０と別体である基板に位置していてもよい。
図１０に示す通り、第１面１１と第１膜４１、第２膜４２、第３膜４３、第４膜４４あるいは第５膜４５との間には、第３接地導体５０が位置していてもよい。言い換えると、第３接地導体５０上に第１膜４１、第２膜４２、第３膜４３、第４膜４４あるいは第５膜４５が位置していてもよい。第３接地導体５０は、第１接地導体２２および第２接地導体３２と接続する。第３接地導体５０が位置することによって、差動信号線路のグランドとして機能する面積を増加させることができ、高周波信号の伝送が安定した配線基体１となる。なお、図１０では内容を明確にするために、第３接地導体５０をドットでハッチングして表現している。
第３接地導体５０の形状は、第３接地導体５０上に位置する第１膜４１、第２膜４２、第３膜４３、第４膜４４あるいは第５膜４５の形状と同じであってもよい。
第３接地導体５０は第１面１１に形成されたメタライズ層であってもよい。メタライズ層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、もしくは銅（Ｃｕ）を含んでいてもよく、ニッケルめっきあるいは金めっきなどが施されていてもよい。また、メタライズ層は、上述の金属のうち少なくとも１種以上の金属材料を含有する合金等を含んでいてもよい。
基板は、平面視をした場合、例えば矩形状であってもよく、平面視をした場合の大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍであってもよい。
基板は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）のような金属、あるいはこれらの金属の合金を含んでいてもよい。基板が金属材料を含むとき、金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基板を作製することができる。また、基板は、誘電体材料を含んでいてもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体あるいは窒化珪素質焼結体のようなセラミック材料あるいはガラスセラミック材料を用いることができる。基板が誘電材料を含んでいる場合、基板の表面には、ニッケルめっきあるいは金めっきを設けてもよい。基板の表面にニッケルめっき、あるいは金めっきを設けることによって、基板は、接合材の濡れ性、耐腐食性および耐候性が向上する。
絶縁基体１０は、載置部１２を囲んで位置する枠部１４を有していてもよい。絶縁基体１０が載置部１２と一体であるとき、枠部１４は絶縁基体１０と一体であってもよい。また、絶縁基体１０が載置部１２と別体であるとき、枠部１４は、絶縁基体１０と別体であってもよい。なお、図２では枠部１４と絶縁基体１０とが一体になっている配線基体１を開示している。
枠部１４は、平面視をした場合、矩形状あるいはＵ字形状であってもよく、大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、高さが２ｍｍ～１５ｍｍの範囲であってもよい。また、厚みは０．５ｍｍ～２ｍｍであってもよい。
枠部１４は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）のような金属、あるいはこれらの金属の合金を含んでいてもよい。枠部１４が金属材料を含むとき、金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、枠部１４を作製することができる。また、枠部１４は、誘電体材料を含んでいてもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体あるいは窒化珪素質焼結体のようなセラミック材料あるいはガラスセラミック材料を用いることができる。枠部１４が誘電材料を含んでいる場合、枠部１４の表面には、ニッケルめっきあるいは金めっきを設けてもよい。枠部１４の表面にニッケルめっき、あるいは金めっきを設けることで、枠部１４は、接合材の濡れ性、耐腐食性および耐候性が向上する。
載置部１２および枠部１４が絶縁基体１０と別体であるとき、枠部１４の側壁には配線基体１が篏合される篏合部が位置していてもよい。篏合部は、電子部品１０１が実装される載置部１２の実装面に沿った方向に枠部１４の内外を貫通していてもよい。
絶縁基体１０は、絶縁層間に他の導体を含んでいてもよい。例えば、絶縁層間に位置する他の導体は、第１面１１に向かう平面透視をした場合、第１凹部１３の周囲、第２凹部１５の周囲、第３凹部１６の周囲、信号導体と重なる位置および接地導体と重なる位置等に位置していてもよい。さらに、絶縁層間に位置する他の導体は、絶縁層間に位置する他の導体同士が、第１凹部１３、第２凹部１５、第３凹部１６あるいはビア導体等で電気的に接続されていてもよい。また、絶縁層間に位置する他の導体は、ビア導体等で、第１面１１に位置する信号導体、接地導体あるいは他の導体と接続していてもよい。ビア導体によって絶縁層間に位置する導体と信号導体および接地導体とが接続する場合、それぞれと接続する他の導体は、信号導体と接地導体とが短絡しないように配置される必要がある。なお、本明細書において、平面透視とは、任意の平面に向かって透視をしたものであり、奥行きが異なる物体の位置関係を説明する場合に用いることがある。
＜電子装置１００の構成＞
図１１に示す電子装置１００は、配線基体１と、電子部品１０１、を備えている。また、図１２に示す電子装置１００は、更に蓋体１０２を備えている。
電子部品１０１は、例えば、コンデンサ、ＬＤ（Laser diode）あるいはＰＤ（Photo Diode）等の光半導体であってもよい。また、電子部品１０１は、ＬＥＤ（Light Emitting Diode）等の発光素子あるいはＬＳＩ（Large Scale Integration）等の集積回路等であってもよい。
電子部品１０１は、載置部１２に電子部品１０１を搭載している。電子部品１０１は、例えば、ボンディングワイヤあるいはフリップチップなどで配線基体１と電気的に接続している。
蓋体１０２は、枠部１４の上方に位置し、電子装置１００を覆っていてもよい。このとき、蓋体１０２は、電子装置１００を封止していてもよい。蓋体１０２は、第１面１１に向かう平面視をした場合、矩形状であってもよく、矩形状である場合、大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２ｍｍであってもよい。蓋体１０２は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）のような金属、あるいはこれらの金属の合金を含んでいてもよい。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、蓋体１０２を構成する金属部材を作製することができる。
＜配線基体１および電子装置１００の製造方法＞
次に、本開示の一実施形態の配線基体１および電子装置１００の製造方法の一例を説明する。なお、本明細書においては、配線基体１と載置部１２、および枠部１４と、が一体になっている配線基体１の製造方法の一例を紹介する。
（１）まず、スラリーは、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび溶剤等を添加し、その後混合することで作製する。次に、作製したスラリーにドクターブレード法等の成形法を施し、シート状に成形して複数枚のセラミックグリーンシートを作製する。このとき、セラミックグリーンシートの所定の位置に第１凹部１３、第２凹部１５あるいは第３凹部１６となる切欠きを設けてもよい。第１凹部１３、第２凹部１５、第３凹部１６、窪み１７、載置部１２あるいは枠部１４を設ける場合、セラミックグリーンシートの所定の箇所に、金型、パンチングあるいはレーザ等を用いて切欠きを設けてもよい。
（２）次に、スクリーン印刷法等により、金属ペーストを（１）の工程で得たセラミックグリーンシートのうち第１差動信号線路２０、第２差動信号線路３０、第３接地導体５０および他の導体となる部分に塗布する。この金属ペーストは、上述した金属材料を含む金属粉末に適当な溶剤およびバインダを加えて混練することによって、適度な粘度に調整して作製する。なお、金属ペーストは、絶縁基体１０との接合強度を高めるために、ガラスあるいはセラミックスを含んでいても構わない。ビア導体を設ける場合は、（１）の工程で、セラミックグリーンシートの所定の位置に貫通孔を設け、貫通孔内に、第１差動信号線路２０、第２差動信号線路３０、および他の導体を形成する金属ペーストを充填する。
（３）前述した複数枚のセラミックグリーンシートを積層し、その後加圧する。
（４）次に、この積層されたセラミックグリーンシートを還元雰囲気中で約１６００℃の温度で焼成するとともに、切断加工あるいは打ち抜き加工により適当な形状とし、所望の形状の絶縁基体１０を作製する。なお、（１）の工程で、第１凹部１３、第２凹部１５、第３凹部１６、窪み１７、載置部１２あるいは枠部１４となる切欠きを設けておくことで、焼成後に、第１凹部１３、第２凹部１５、第３凹部１６、窪み１７、載置部１２あるいは枠部１４を作製できる。また、（２）で金属ペーストを上述した部分に塗布あるいは充填すれば、（４）の工程を経ることで第１差動信号線路２０、第２差動信号線路３０、第３接地導体５０、他の導体あるいはビア導体を作製できる。
（５）次に、（４）で作製した絶縁基体１０の表面に、めっき等の処理を行う。表面にニッケルめっき、あるいは金めっきを設けてもよい。表面にニッケルめっきあるいは金めっきを設けることで、絶縁基体１０は、接合材の濡れ性、耐腐食性および耐候性が向上する。
（６）次に、絶縁基体１０の表面に、第１膜４１、第２膜４２、第３膜４３、第４膜４４、および第５膜４５の処理を行う。
（７）次に、電子部品１０１を、載置部１２に実装する。電子部品１０１はワイヤボンディング等で配線基体１と電気的に接合させる。またこのとき、電子部品１０１は、載置部１２に接着剤等を設けることで、載置部１２に固定してもよい。また、電子装置１００と蓋体１０２とは、電子部品１０１を載置部１２に実装した後に、接合材を用いて接合してもよい。
以上（１）～（７）の工程のようにして配線基体１を作製し、配線基体１の載置部１２に電子部品１０１を実装することで、電子装置１００を作製することができる。なお、上記（１）～（７）の工程順番および、工程の回数等は指定されない。
以上、本開示の配線基体１および電子装置１００は、上述の実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更等が可能である。更に、特許請求の範囲に属する変更等は全て本開示の範囲内のものである。
本開示は、配線基体および電子装置に利用することができる。
１：配線基体
１０：絶縁基体
１１：第１面
１２：載置部
１３：第１凹部
１４：枠部
１５：第２凹部
１６：第３凹部
１７：窪み
２０：第１差動信号線路
２１：第１信号導体
２２：第１接地導体
３０：第２差動信号線路
３１：第２信号導体
３２：第２接地導体
４１：第１膜
４２：第２膜
４３：第３膜
４４：第４膜
４５：第５膜
５０：第３接地導体
１００：電子装置
１０１：電子部品
１０２：蓋体

Claims (14)

  1. 第１面を有する絶縁基体と、
    前記第１面上に位置する第１差動信号線路と、
    前記第１面上に位置するとともに、前記第１差動信号線路と第１方向に並んで位置する第２差動信号線路と、を有し、
    前記第１差動信号線路は、前記第１方向に交わる第２方向に延びる一対の第１信号導体と、一対の前記第１信号導体を挟むとともに前記第１信号導体に沿って位置する一対の第１接地導体と、を有し、
    前記第２差動信号線路は、前記第２方向に延びる一対の第２信号導体と、一対の前記第２信号導体を挟むとともに前記第２信号導体に沿って位置する一対の第２接地導体と、を有し、
    前記第１面に向かう平面視をした場合、隣接する前記第１接地導体と前記第２接地導体との間に、前記第２方向にわたって位置する第１膜を有する、配線基体。
  2. 前記第１膜と隣接する前記第１接地導体の前記第１方向の幅Ｗ１と、前記第１接地導体と前記第１膜を介して隣接する前記第２接地導体の前記第１方向の幅Ｗ２とが同じ長さである請求項１に記載の配線基体。
  3. 前記第１面と前記第１膜と、の間に位置する第３接地導体を有し、
    前記第３接地導体は、前記第１接地導体および前記第２接地導体と接続する、請求項１または請求項２に記載の配線基体。
  4. 前記平面視をした場合、前記絶縁基体の外周、かつ、前記第１信号導体の先に位置する第２膜を有する、請求項２または請求項３に記載の配線基体。
  5. 前記第２膜の材質は、前記第１膜の材質と同じである、請求項４に記載の配線基体。
  6. 前記絶縁基体は、前記平面視をした場合、前記絶縁基体の外周、かつ、前記第１接地導体の先に位置する第１凹部を有する、請求項４または請求項５に記載の配線基体。
  7. 前記第２膜は、前記平面視をした場合の前記第２方向の幅Ｗ３が、前記平面視をした場合の前記第１凹部の前記第２方向の幅Ｗ４より小さい、請求項６に記載の配線基体。
  8. 前記平面視をした場合、前記第１差動信号線路および前記第２差動信号線路よりも前記絶縁基体の中心の近くに位置するとともに、前記第１膜に繋がる第３膜を有する、請求項１～請求項７のいずれか１つに記載の配線基体。
  9. 前記平面視をした場合、前記一対の第１接地導体のうち前記第２接地導体と離れて位置する第１接地導体に隣接するとともに、前記第３膜から前記第２方向に延びて位置する第４膜を有する、請求項８に記載の配線基体。
  10. 前記第４膜は、前記第１方向で、前記第１差動信号線路よりも前記絶縁基体の外周の近くに位置する、請求項９に記載の配線基体。
  11. 前記第４膜は、前記平面視をした場合、屈曲部を有する、請求項９または請求項１０に記載の配線基体。
  12. 前記屈曲部は、前記第１信号導体から離れる方向に延びている、請求項１１に記載の配線基体。
  13. 前記平面視をした場合、前記第１信号導体の外周に位置するとともに、前記第２膜から前記第２方向に延びて位置する第５膜を有する、請求項４～請求項７のいずれか１つに記載の配線基体。
  14. 請求項１～１３のいずれか１つに記載の配線基体と、
    該配線基体に接続された電子部品と、を有する電子装置。
JP2021573053A 2020-01-24 2021-01-06 配線基体および電子装置 Active JP7242911B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020010106 2020-01-24
JP2020010106 2020-01-24
PCT/JP2021/000188 WO2021149491A1 (ja) 2020-01-24 2021-01-06 配線基体および電子装置

Publications (2)

Publication Number Publication Date
JPWO2021149491A1 JPWO2021149491A1 (ja) 2021-07-29
JP7242911B2 true JP7242911B2 (ja) 2023-03-20

Family

ID=76992581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021573053A Active JP7242911B2 (ja) 2020-01-24 2021-01-06 配線基体および電子装置

Country Status (5)

Country Link
US (1) US20230054870A1 (ja)
EP (1) EP4095893A4 (ja)
JP (1) JP7242911B2 (ja)
CN (1) CN115004356A (ja)
WO (1) WO2021149491A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2018200949A (ja) 2017-05-26 2018-12-20 京セラ株式会社 配線基板、電子部品収納用パッケージおよび電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130003314A1 (en) * 2010-02-22 2013-01-03 Sanyo Electronic Co., Ltd. Multilayer printed circuit board and manufacturing method therefor
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP6070588B2 (ja) * 2014-01-24 2017-02-01 株式会社村田製作所 多層配線基板
JP6298163B2 (ja) * 2014-07-29 2018-03-20 京セラ株式会社 配線基板、電子装置および電子モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2018200949A (ja) 2017-05-26 2018-12-20 京セラ株式会社 配線基板、電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
EP4095893A1 (en) 2022-11-30
EP4095893A4 (en) 2024-04-17
US20230054870A1 (en) 2023-02-23
JPWO2021149491A1 (ja) 2021-07-29
WO2021149491A1 (ja) 2021-07-29
CN115004356A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
JP7197647B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
CN107112286B (zh) 电子部件收纳用封装件、批量生产型布线基板以及电子部件收纳用封装件的制造方法
EP3030060B1 (en) Wiring base plate and electronic device
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
CN110612780B (zh) 多连配线基板、电子部件收纳用封装件以及电子装置
JP7242911B2 (ja) 配線基体および電子装置
JP7027578B2 (ja) 配線基体、電子部品収納用パッケージおよび電子装置
EP3937223A1 (en) Wiring board, package for electronic component, and electronic device
US11264967B2 (en) Multi-piece wiring substrate, electronic component housing package, electronic device, and electronic module
JP7432703B2 (ja) 配線基体および電子装置
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP2006049602A (ja) 半導体装置およびその製造方法
US11889618B2 (en) Wiring board, electronic component package, and electronic apparatus
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP7206418B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP7049141B2 (ja) 電子部品用パッケージとその製造方法
JP6809813B2 (ja) 半導体パッケージおよび半導体装置
JP2021120985A (ja) 配線基体および電子装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP2009158537A (ja) 半導体素子収納用パッケージ
JP2004063881A (ja) 素子搭載用パッケージ及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R150 Certificate of patent or registration of utility model

Ref document number: 7242911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150