<第1の実施の形態>
本形態では、図1から図8を参照して、本形態の回路装置の構成を説明する。
図1を参照して、回路装置10Aの構成を説明する。図1(A)は回路装置10Aの断面図であり、図1(B)は回路装置10Aに内蔵される導電パターン11を示す平面図である。
図1(A)を参照して、回路装置10Aは、金属コア層を有する配線基板50の上面に半導体素子21等の回路素子が実装されて構成されている。更に、配線基板50は、金属コア層として機能する導電パターン11と、第1絶縁層12を介して導電パターン11の上面に積層された第1配線層14と、第2絶縁層13を介して導電パターン11の下面に積層された第2配線層15とを主要に具備している。そして、配線基板50の第1配線層14に半導体素子21等の回路素子が実装されている。
導電パターン11は、配線基板50全体の機械的強度を担い且つ放熱性を向上させる金属コア層として機能している。従って、導電パターン11は、他の配線層よりも厚く形成され、その厚みは例えば100μm〜200μm程度である。導電パターン11の材料としては、銅を主材料とする金属、アルミニウムを主材料とする金属、合金等を採用することができる。また、導電パターン11の材料として、圧延された銅箔等の圧延金属を採用すると、導電パターン11の機械的強度や放熱性を更に向上させることができる。圧延金属は、メッキ膜と比較すると熱伝導率が数%程度優れている。
導電パターン11同士は、第1分離溝17および第2分離溝18から成る分離溝16により所定の間隔で離間されている。分離溝16の幅は例えば100μm〜150μm程度である。ここで、第1分離溝17は導電パターン11の材料である導電箔を上面から選択的にハーフエッチングすることにより設けられ、第2分離溝18はこの導電箔の裏面を選択的にエッチングすることにより設けられる。また、第1分離溝17には、導電パターン11の上面を被覆する第1絶縁層12が充填され、第2分離溝18には導電パターン11の下面を被覆する第2絶縁層13が充填される。
ここで、第1分離溝17および第2分離溝18の側面は湾曲形状となっており、内部に充填される絶縁層との密着強度が向上されている。また、等方性で進行するウェットエッチングにより形成される第1分離溝17および第2分離溝18により、分離溝16が構成されることで、分離溝16の中央部付近は括れた構成(導電パターン11の側面が外側に突出する構成)となる。このことによっても、第1絶縁層12および第2絶縁層13と導電パターン11との密着強度が向上されている。
第1絶縁層12および第2絶縁層13は、導電パターン11の上面および下面を被覆している。また、第1絶縁層12は第1分離溝17に充填され、第2絶縁層13は第2分離溝18に充填されている。第1絶縁層12および第2絶縁層13が導電パターン11を被覆する厚みは、例えば50μm〜100μm程度である。更に、第1絶縁層12および第2絶縁層13の材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。
更に、繊維状または粒子状のフィラーが充填された樹脂材料を第1絶縁層12および第2絶縁層13の材料として採用すると、これらの樹脂層の熱抵抗が低減されて、配線基板50の放熱性を向上させることができる。フィラーの材料としてはシリコン酸化物やシリコン窒化物を採用することができる。また、これらのフィラーが第1絶縁層12および第2絶縁層13に混入されることにより、絶縁層の熱膨張係数が導電パターン11等の導電材料に接近して、温度変化が作用した際の配線基板50の反りが抑制される。
第1配線層14は、第1絶縁層12の上面に形成された配線層であり、第1絶縁層12に貼着された導電膜またはメッキ膜を選択的にエッチングして形成される。薄い導電膜等をエッチングしてパターニングされるため、第1配線層14は微細化が可能であり、その配線幅は20μm〜50μm程度に細くすることができる。また、第1配線層14は、第1絶縁層12を貫通して設けた層間接続部19を経由して、導電パターン11と電気的に接続される。
また、第1配線層14には、チップ素子22や半導体素子21等の回路素子が電気的に接続される。チップ素子22は両端の電極が半田等の導電性の接合材料を介して固着されている。LSIやトランジスタ等である半導体素子21は、導電性または絶縁性の接合剤を介して底面がランド状の第1配線層14に固着され、その上面に設けられた電極は金属細線を介して第1配線層14と接続される。
第2配線層15は、第2絶縁層13の下面に形成された配線層であり、上記した第1配線層14と同様に、配線幅を20μm〜50μm程度に細くすることができる。また、第2配線層15は、第2絶縁層13を貫通して設けた層間接続部20を介して、導電パターン11の下面と導通している。第2配線層15には、半田等の導電性接着材から成る外部電極を溶着させても良い。
層間接続部19および層間接続部20は、絶縁層を除去して設けた貫通孔に形成されたメッキ膜等の導電材料から成り、各配線層と導電パターンとを接続する働きを有する。ここでは、第1絶縁層12を貫通して設けた層間接続部19により第1配線層14と導電パターン11とが接続される。また、第2絶縁層13を貫通して設けた層間接続部20により、第2配線層15と導電パターン11とが接続される。ここで、各層間接続部は、電気信号が通過する経路して機能しても良いし、電気信号が通過しない所謂ダミーのものでも良い。層間接続部19が電気信号を通過させないものであっても、層間接続部19を熱が通過するサーマルビアホールとして用いることができる。
上記した第1配線層14と第2配線層15とは、層間接続部19等を経由して導通させることができる。この場合は、第1配線層14→層間接続部19→導電パターン11→層間接続部20→第2配線層15の経路で、両配線層が電気的に接続される。
ここで、上記した第1配線層14および第2配線層15は、外部と接続される箇所や回路素子が実装される箇所を除いて、ソルダーレジスト(樹脂膜)により被覆されても良い。ここでは、図1(A)を参照して、最下層の第2配線層15は略全面的にソルダーレジスト53により被覆され、部分的にレジスト53が除去されることで、第2配線層15が部分的に露出している。更に、レジスト53から露出する第2配線層15の下面には、半田等から成る外部電極54が溶着されている。更に、レジストから露出する第1配線層14および第2配線層15は、ボンディング性を向上させるために、金メッキ膜により被覆されても良い。
更に、第1配線層14、導電パターン11および第2配線層15から成る3層の多層配線が構成されているが、絶縁層を介して更に多層の配線層を積層させることにより、4層以上の配線層を構築しても良い。
図1(B)に、配線基板50に埋め込まれる導電パターン11の平面的な形状の一例を示す。ここでは、略等間隔の分離溝16により、多数個の導電パターン11が離間されている。換言すると分離溝16に充填された第1絶縁層12および第2絶縁層13により各導電パターン11同士は電気的に分離(絶縁)されている。従って、各導電パターン11を層間接続部19、20を経由して、第1配線層14または第2配線層15と接続することで、各導電パターン11の電位を異ならせることができる。例えば、これらの導電パターン11は、第1配線層14と第2配線層15に入出力される電気信号が通過する信号パターンとして用いられても良いし、所定の箇所にて固定電位(例えば電源電位や接地電位)を取り出すためのパターンとして用いられても良い。
本形態の回路装置10Aは、半導体素子21やチップ素子22等の多数の回路素子が内蔵されるSIP型のものである。従って、一つの半導体素子が内蔵されるディスクリート型のものと比較すると、本形態の回路装置10Aは、装置全体の発熱量は非常に大きく、より大規模且つ複雑な電気回路が内蔵される。このことから、金属コア層である導電パターン11を互いに分離して電位を異ならせることで、放熱性の向上以外の機能を金属コア層に持たせることが可能となり、装置全体の高機能化および小型化を実現できる。
更に、導電パターン11は、上面および下面がサーマルビアとして機能する層間接続部19、層間接続部20を介して各配線層と熱的に結合されて、放熱を向上させるためのパターンとして用いられても良い。ここでは、半導体素子21の下方に複数のサーマルビアホール46が設けられており、半導体素子21はサーマルビアホール46を介して直下の導電パターン11と熱的に結合されている。このことにより、半導体素子21として発熱量が大きいパワー系のトランジスタが採用されても、発生する多量の熱は、サーマルビアホール46および導電パターン11を経由して外部に良好に放出される。
更にまた、図1(B)を参照して、金属コア層である導電パターン11の外周端部は、絶縁層51(第1絶縁層12および第2絶縁層13)から離間した内部に位置している。即ち、図1(A)に示すように、導電パターン11の最外周部の側面は、第1絶縁層12および第2絶縁層13から成る絶縁層51により被覆されて、外部に露出していない。このことにより、全ての導電パターン11が絶縁層51により包み込まれて外部に露出しない構造が実現され、導電パターン11を外部から絶縁することができる。
また、上記した配線基板50に於いては、各層の残存率(基板全体の面積に対するパターンまたは配線層の面積の比率)は、略一定にした方がよい。例えば、第1配線層14、導電パターン11および第2配線層15の残存率は、80%±10%程度が好ましい。このように各層の残存率を略一定にすることで、ワイヤボンディングの工程等の加熱が伴う工程に於ける、配線基板50の反り上がりを防止することができる。また、金属コア層が図2に示すようにパターニングされていないベタのものである場合は、第1配線層14および第2配線層15の残存率を上記した範囲で略同等にしたらよい。
更に、基板全体の放熱性を考慮すると、金属材料から成る第1配線層14等の方が、樹脂材料から成る第1絶縁層12等よりも熱伝導率が良いので、第1配線層14等の各層の残存率は高い方がよい。例えば、第1配線層14、導電パターン11および第2配線層15の残存率は、50%以上が好ましく、更に好ましいのは70%以上であり、特に好ましいのは80%以上である。このように第1配線層14等の各層の残存率を大きくすることで、定常熱抵抗を小さくし、半導体素子21等の回路素子から発生する熱を、配線基板50を経由して良好に外部に放出させることができる。ここで、金属コア層が図2に示すようにパターニングされていないベタのものである場合は、第1配線層14および第2配線層15の残存率を上記した範囲で高くしたらよい。
次に、図2を参照して、他の形態の回路装置10Bの構成を説明する。図2(A)は回路装置10Bの断面図であり、図2(B)は内蔵される導電箔25を示す平面図である。回路装置10Bの基本的な構成は上述した回路装置10Aと同様であり、相違点は貫通接続部23を有している点にある。この相違点を中心に回路装置10Bの構成を説明する。
図2(A)を参照して、回路装置10Bでは、金属コア層としてパターニングされていないベタの導電箔25を具備している。導電箔25の厚み及び材料は、上述した導電パターン11と同様でよい。導電箔25は、第1配線層14に実装された回路素子に入出力される電気信号が通過しても良いし、所定の箇所にて固定電位(接地電位や電源電位)が層間接続部を介して取り出されても良いし、電気的にフローティングにして放熱の為のみに用いられても良い。このような導電箔25を金属コア層として採用することで、導電箔25により配線基板50全体の機械的強度が向上される。更に、任意の箇所で、層間接続部19、層間接続部20を経由して、導電箔25から所定の電位(接地電位や電源電位)を取り出すことができるので、第1配線層14および第2配線層15を設計する際の自由度を向上させることができる。
導電箔25を部分的に厚み方向に貫通して接続孔42が設けられている。接続孔42は、導電箔25の上面から設けた第1接続孔27と、導電箔25の下面から設けた第2接続孔28とから成る。また、第1接続孔27には第1絶縁層12が充填され、第2接続孔28には第2絶縁層13が充填されている。平面的に円形の形状を呈する接続孔42の径は、例えば、100μm〜200μm程度である。
図2(A)および図2(B)を参照して、貫通接続部23は、接続孔42の内部に充填された樹脂材料を貫通して設けられ、上層の第1配線層14と下層の第2配線層15とを導通させる働きを有する。具体的には、貫通接続部23は、平面的に貫通孔24の内部に位置する第1絶縁層12および第2絶縁層13が貫通されるように貫通孔を設け、この貫通孔に銅等の導電材料を埋め込むことにより形成される。貫通接続部23の直径は、例えば50μm〜100μm程度である。貫通接続部23を設けることにより、導電箔25を経由せずに第1配線層14と第2配線層15とを電気的に接続させることができる。
図2(B)を参照して、金属コア層である導電箔25の外周端部は、配線基板50の外周端部よりも内側に位置している。即ち、導電箔25の側面は、絶縁層51により被覆されているので、導電箔25は外部と絶縁されており耐圧が充分に確保されている。
図3を参照して、更なる他の構成の回路装置10Cを説明する。図3(A)は回路装置10Cの断面図であり、図3(B)は回路装置10Cに内蔵される導電パターン11の平面図である。
この図に示す回路装置10Cは、上述した回路装置10Aと回路装置10Bとを組み合わせたものである。即ち、導電パターン11に設けた接続孔42の内部に貫通接続部23が設けられている。この構成により、より複雑な電気回路を回路装置10Cに構成することができる。
図3(A)を参照して、第1配線層14は、第1絶縁層12を貫通する層間接続部19を介して、導電パターン11と電気的または熱的に接続される。同様に、第2配線層15は、第2絶縁層13を貫通する層間接続部20を介して、電気的または熱的に導電パターン11と接続される。
また、接続孔42が設けられた領域の第1絶縁層12および第2絶縁層13を貫通する貫通接続部23を介して、第1配線層14と第2配線層15が電気的に接続されている。具体的には、図3(B)を参照して、回路装置10Cの右側下側に設けた導電パターン11Aに接続孔42を設け、この接続孔42の内部に貫通接続部23が形成されている。ここで、貫通接続部23は、必ずしも接続孔42の内部に設けられる必要はなく、分離溝16の内部に位置する第1絶縁層12および第2絶縁層13を貫通するように貫通接続部23を設けても良い。
図4の断面図を参照して、他の構成の回路装置10Dを説明する。回路装置10Dの基本的な構成は上述した回路装置10Aと同様であり、相違点は絶縁層に回路素子が内蔵された点にある。
ここでは、導電パターン11の下面を被覆する第2絶縁層13の内部に内蔵素子26が内蔵されている。ここでは、内蔵素子26はチップコンデンサやチップ抵抗であるチップ型素子であり、半田等の接合材を介して両端の電極が導電パターン11に接続されている。ここで、内蔵素子26としては、チップ型素子の他にも、LIS等の能動素子や受動素子を全般的に採用できる。内蔵素子26は、第2絶縁層13に内蔵されても良いし、第1絶縁層12に内蔵されても良いし、両者に内蔵されても良い。内蔵素子26を採用することで、回路装置10Dの実装密度を向上させることができる。
図5を参照して、次に、他の構成の回路装置10Eの構造を説明する。図5(A)は回路装置10Eの断面図であり、図5(B)は分離溝16Aの部分を拡大した断面図である。
図5(A)を参照して、回路装置10Eの基本的な構成は、図1に示した回路装置10Aと基本的には同様であり、相違点は、分離溝16Aを構成する第1分離溝17Aと第2分離溝18Aとの大きさが異なる点になる。
即ち、図5(A)の左側に示す分離溝16では、上部に設けた第1分離溝17と第2分離溝18の深さや幅は略同一である。このような構成にすることで、例えば分離溝16の幅を150μm程度に狭くすることができる。しかしながら、この構成であると、回路装置10Eを上方から見た場合、分離溝16が設けられた幅が150μmの領域がデッドスペースとなる。即ち、この領域に層間接続部19や層間接続部20を設けることができず、これらの層間接続の設計の自由度が低かった。
そこで、この図に示す回路装置10Eでは、分離溝16を構成する第1分離溝17と第2分離溝18の大きさを異ならせて、配線密度を向上させている。即ち、回路装置10Eの中央部付近に設けた分離溝16Aでは、上部の第1分離溝17Aを小さく形成し、下部の第2分離溝18Aを第1分離溝17Aよりも大きく形成している。このことにより、分離溝16Aが専有する面積を小さくして、層間接続部19の設計の自由度を向上させ、更に、第1配線層14のパターンレイアウトの自由度を向上させることができる。
図5(B)を参照して、分離溝16Aの構造を詳述する。導電パターン11間に設けられる分離溝16Aは、上部の第1分離溝17Aと下部の第2分離溝18Aから成り、第1分離溝17Aよりも第2分離溝18Aの方が大きな構成となっている。具体的な大きさの一例を述べると、第1分離溝17Aの幅L1は100μmであり、深さL3は例えば50μm程度である。それに対して、第2分離溝18Aの幅L2は300μmであり、深さL4は100μm程度である。
上記のように構成することで、上部に位置する第1分離溝17Aの幅を狭くすることができる。例えば、上述した第1分離溝17と第2分離溝18の幅が同一の場合、分離溝16の幅は150μm程度である。それに対して、ここでは、第1分離溝17Aの幅を比較的小さくすることで、分離溝16Aの上端の幅L1は、100μm程度となる。即ち、本形態の構成により、分離溝16Aの上端部の幅が50μm狭くなり、その分だけ層間接続部19が形成可能な導電パターン11上面の有効面積が増大する。図5(B)を参照すると、第2分離溝18Aの上方に対応する導電パターン11の上面に層間接続部19Aが形成されている。
このことにより、層間接続部19の設計の自由度が大きくなり、更に、層間接続部19を介して導電パターン11と接続される第1配線層14の設計の自由度も向上する。特に、第1配線層14は、半導体素子21等が実装される配線層であるので、微細なパターンが多数必要になる場合が多い。従って、この分離溝16Aの構成により、第1配線層14の設計の自由度を益すことで、より多機能な半導体素子21を実装することができる。
ここで、上記した分離溝16Aは、コア層である導電パターン11同士を電気的に分離するためのものであったが、この構成は、図2(A)に示した接続孔42にも適用可能である。この場合は、第1接続孔27が第2接続孔28よりも小さく形成される。このような構成によっても、層間接続部19の位置的制約を少なくして、更に、第1配線層14の設計の自由度を向上させることができる。
更に、上記説明では、第1分離溝17Aよりも第2分離溝18Aを大きく形成したが、この大小関係を逆にして、第1分離溝17Aを第2分離溝18Aよりも大きく形成しても良い。このことにより、導電パターン11の下面の有効面積が増大し、図5(A)に示す層間接続部20および第2配線層15の設計の自由度が大きくなる。
図6を参照して、次に、他の形態の回路装置10Fの構成を説明する。図6(A)は回路装置10Fの断面図であり、図6(B)は回路装置10Fの配線基板50に内蔵される導電パターン11の断面図である。回路装置10Fの基本的な構成は上述した回路装置10Aと同様であり、相違点は、導電パターン11の一部から成る配線47A、47Bが設けられた点にある。
図6(A)を参照して、配線47A、47Bは、導電パターン11の一部から成り、他の導電パターン11よりも薄く且つ幅が狭い構成となっている。具体的には、導電パターン11を分離するエッチングの工程にて、分離溝の大きさおよび位置を調節することで配線47A、47Bは形成される。
先ず、図にて左側に位置する配線47Aは、上方に幅広の第1分離溝17Bを設け、この第1分離溝17Bに接触するように下方から2つの第2分離溝18B、18Cを設けることで、形成される。このことにより、下面が他の導電パターン11の下面と同一平面上に位置し、上面が他の導電パターンの上面よりも下方に位置する配線47Aが得られる。具体的には、例えば、第1分離溝17Bの幅が500μmであり、その下方の両端に幅が150μmの第2分離溝18B、18Cを設けると、幅が200μmの配線47Aが得られる。また、配線47Aの厚みは、導電パターン11の半分程度であり、例えば50μm〜100μm程度である。
更に、幅広の第1分離溝17Bは他の分離溝よりも深くエッチングされるので、パターン分離の為に第2分離溝18B、18Cに要求される深さが浅くなり、その分だけ第2分離溝18B、18Cの幅を狭くすることができる。例えば、第1分離溝17Bの深さは、導電パターン11(材料となる導電箔)の厚みの半分以上とされる。従って、第2分離溝18B、18Cの幅を例えば100μm程度にすることが可能となり、配線47Aと他の導電パターン11とを接近させることができ、パターンの密度を向上させることができる。
図にて右側に位置する配線47Bは、下方から幅広の第2分離溝18Dを設け、この第2分離溝18Dに接触する2つの第1分離溝17C、17Dを上方から設けることで形成される。配線47Bの大きさは、上述した配線47Aと同様でよい。配線47Bの上面は、他の導電パターン11の上面と同一平面上に位置し、下面は他の導電パターン11よりも上方に位置している。
図6(B)を参照して、配線47Aは他の導電パターン11と比較すると細長く延在して、層間接続部20を介して他の配線層と接続される。ここでは、配線47Aは、2つの層間接続部20を経由して、図6(A)に示す第2配線層15と接続される。一方、配線47Bは、2つの層間接続部19を経由して、第1配線層14と接続される。ここで、配線47A、47Bは、一方が層間接続部19を経由して第1配線層14と接続され、他方が層間接続部20を経由して第2配線層15と接続されても良い。
更に、上記した配線47Bと同様に、幅広の第2分離溝18Dが深くエッチングされるので、第1分離溝17C、17Dの幅を狭くすることが可能となり、結果的に配線47Bと他の導電パターン11とを接近させることができる。
上記したように、配線47A等を設けることで、金属コア層として機能する導電パターン11に、配線を引き回す機能を持たせることが可能となり、より多機能な電気回路を回路装置10Fに内蔵させることができる。
図7を参照して、次に、他の形態の回路装置10Gの構成を説明する。回路装置10Gが上述した回路装置10Aと異なる点は、配線基板50に堀込み部52A、52Bを設けた点にある。
堀込み部52Aは、部分的に第1配線層14および第1絶縁層12を除去して設けられており、堀込み部52Aの下面には導電パターン11の上面が露出されている。そして、堀込み部52Aの上面には、半田等の接合材を用いて半導体素子21が実装されている。更に、半導体素子21の上面の電極は、第1配線層14から成り堀込み部52Aの周辺に設けたパッドに、金属細線を用いて電気的に接続される。このように、堀込み部52Aを設けて、導電パターン11の上面に直に半導体素子21を実装することにより、半導体素子21から発生する熱を、導電パターン11を経由して良好に外部に放出させることができる。
堀込み部52Bは、第2絶縁層13および第2配線層15を部分的に除去して設けられており、その上面からは、半導体素子21が実装された導電パターン11の裏面が露出している。更に、堀込み部52Bの内部に露出する導電パターン11の下面には、半田等から成る外部電極54が溶着されている。このようにすることで、半導体素子21から発生する熱は、樹脂材料を経由することなく、導電パターン11および外部電極54を経由して、良好に外部に放出される。
図8(A)の断面図を参照して、次に、他の形態の回路装置10Hの構成を説明する。回路装置10Hの構成は、封止樹脂49を具備している点が他の上述した回路装置と異なる。ここでは、チップ素子22、半導体素子21および配線基板50の上面が被覆されるように、封止樹脂49が形成されている。封止樹脂49は、熱可塑性樹脂を用いたインジェクションモールドまたは、熱硬化性樹脂を用いたトランスファーモールドにより形成される。この封止樹脂49の構成は、上述した全ての回路装置に対して適用可能である。
図8(B)の断面図を参照して、他の形態の回路装置10Iの構成を説明する。回路装置10Iの構成は、上述した回路装置10Fと基本的には同様であり、相違点は配線47A等の構成にある。この相違点を以下に説明する。
紙面上にて左側に形成される配線47Aの上面には、内蔵素子26が固着されている。ここで、内蔵素子26としては、チップコンデンサやチップ抵抗等が採用される。配線47Aの上面は、第1分離溝17Bの深さに応じて、上面の位置が他の導電パターン11よりも低く形成されている。従って、内蔵素子26を実装することによる配線基板50の厚みの増加が抑制される。
更に、紙面上の右側には、2つの配線47B、47Cが接近して形成されている。上部に位置している配線47Bは、第1分離溝17C、17Dにより分離されており、第1分離溝17Dは、第1分離溝17Cよりも幅が広く形成されている。更に、下部に位置する配線47Cは、第2分離溝18D、18Eにより分離されており、第2分離溝18Dの方が第2分離溝18Eよりも幅が広く形成されている。
ここでは、上部の第1分離溝17Dと下部の第2分離溝18Dとを平面的に重畳するように配置することで、配線47Bと配線47Cとを極めて接近させることができる。例えば、配線47Bと配線47Cとが離間する距離D1は、20μm程度まで短くすることができる。このことは、パターンの微細化に大きく寄与する。
<第2の実施の形態>
本形態では、図9および図10の断面図を参照して、図1に示した構成の回路装置10Aを製造する方法を説明する。
図9(A)を参照して、先ず、導電箔30の表面を部分的にエッチングすることにより第1分離溝17を形成する。導電箔30は、銅またはアルミニウムを主材料とする金属もしくは合金から成り、その厚みは例えば100μm〜200μm程度である。また、導電箔30の材料として、圧延処理が施された圧延金属を採用すると、圧延金属は機械的強度に優れているため、製造工程の途中段階に於いて基板の割れや変形が発生することを抑制することができる。
ここでは、第1分離溝17が形成される予定の領域を除外した導電箔30の上面をレジスト(不図示)にて被覆した後に、このレジストをエッチングマスクとして用いて導電箔30を上面からエッチングしている。本工程では、塩化鉄または塩化銅を含むエッチャントを用いて、導電箔30をウェットエッチングする。
本工程で形成される第1分離溝17の深さは、導電箔30の厚みの半分程度が好適である。このことにより、等方性に進行するウェットエッチングで形成される第1分離溝17および第2分離溝18により分離溝16を構成でき、分離溝16の幅を分離溝の厚みの半分程度に狭くすることができる(図9(C)参照)。結果的に、配線基板全体に占める導電パターンの面積が増大し、配線基板の機械的強度および放熱特性が向上される。
例えば、導電箔30の厚みが100μm〜200μmの範囲であれば、第1分離溝17の深さは50μm〜100μm程度でよい。また、本工程のウェットエッチングが等方性に進行することを考慮すると、導電箔30の厚みに応じて、第1分離溝17の幅は50μm〜100μmとなる。
上記工程により第1分離溝17が形成された後に、エッチングマスクとして用いた不図示のレジストは導電箔30から剥離されて除去される。
図9(B)を参照して、次に、第1分離溝17に充填されるように導電箔30の上面を第1絶縁層12により被覆して、第1絶縁層12の上面に第1導電膜31を貼着する。第1絶縁層12の製造方法としては、半固形状または液状の樹脂材料を導電箔30の上面に塗布した後に加熱硬化しても良いし、フィルム状の樹脂材料を導電箔30の上面に真空プレスで密着させても良い。本工程では、第1分離溝17は導電箔30を貫通せずに厚み方向の途中で終端しているので、液状または半固形状の第1絶縁層12を導電箔30に塗布しても、第1分離溝17からの樹脂材料の漏れ等の問題は発生しない。
第1分離溝17の側面はウェットエッチングにより形成される湾曲面と成っているので、第1絶縁層12は第1分離溝17の側面と嵌合して、両者の密着強度は強固である。
更に、第1絶縁層12の上面は全面的に第1導電膜31により被覆される。ここで、第1導電膜31が貼着された第1絶縁層12を、導電箔30に積層させても良いし、第1絶縁層12が導電箔30に密着された後に、第1導電膜31を第1絶縁層12に貼着しても良い。また、第1導電膜31は、圧延金属から構成しても良いしメッキ法により形成されても良い。第1導電膜31の厚みは、例えば20μm〜50μm程度である。
第1絶縁層12を構成する樹脂材料としては、熱硬化性樹脂または熱可塑性樹脂の両方が採用可能である。また、繊維状または粒子状のフィラーが混入された樹脂材料を第1絶縁層12として採用しても良い。導電箔30の上面を被覆する第1絶縁層12の厚みは、例えば50μm〜100μm程度である。
図9(C)を参照して、次に、導電箔30の裏面から選択的にエッチングして第2分離溝18を形成して、導電箔30を分離して各導電パターン11を得る。具体的な方法は、先ず、第1分離溝17に対応する領域の導電箔30の裏面が露出されるようにレジスト(不図示)を形成する。次に、不図示のレジストから露出する部分の導電箔30の裏面をウェットエッチングして、第2分離溝18を形成する。ここでは、第1分離溝17に充填された第1絶縁層12が露出するまで、ウェットエッチングにより第2分離溝18が形成される。換言すると、第2分離溝18は第1分離溝17に到達するまで形成され、第1分離溝17に充填された第1絶縁層12は、第2分離溝18から露出する。
第2分離溝18の深さは、少なくとも第1分離溝17に充填された第1絶縁層12が露出する深さ以上である必要がある。従って、例えば、導電箔30の厚みが100μm〜200μmであり、第1分離溝17の深さが50μm〜100μmである場合は、第2分離溝18の深さは50μm〜100μm程度である。即ち、第1分離溝17の深さと第2分離溝18の深さとを加算した距離は、導電箔30の厚み以上である必要がある。第1分離溝17に充填された第1絶縁層12を、確実に第2分離溝18から露出させるためには、第1分離溝17の深さと第2分離溝18の深さとを加算した距離は、導電箔30の厚みよりも数十μm程度長い方が好適である。
上記工程により、図1(B)に示すような形状の導電パターンが得られる。
ここで、第2分離溝18は必ずしも設けられる必要はない。例えば、本工程でエッチングマスクを用いずに導電箔30を裏面から全面的に除去して、第1分離溝17に充填された第1絶縁層12を下方に露出させても良い。この場合は、第1分離溝17のみによって導電パターン11が分離される。
図9(D)を参照して、次に、導電パターン11の裏面を第2絶縁層13により被覆し、第2絶縁層13の表面に第2導電膜32を貼着する。ここでは、導電パターン11の下面が被覆され、更に第2分離溝18が充填されるように第2絶縁層13が形成される。第2絶縁層13の厚み、組成および形成方法は、上述した第1絶縁層12と同様でよい。更に、第2絶縁層13の下面に形成される第2導電膜32の厚み、組成および形成方法も、上述した第1導電膜31と同様でよい。
図10(A)を参照して、次に、導電パターン11と接続される予定の領域の第1導電膜31および第2導電膜32を部分的に除去する。具体的には、第1導電膜31の上面全域にエッチングマスクとして機能するレジスト45を塗布した後に、露光・現像の処理を行い、導電パターン11と接続される箇所の第1導電膜31の表面を露出させる。更に、ウェットエッチングを行い、レジスト45から露出する第1導電膜31を除去する。同様の工程を、第2導電膜32に対しても行い、第2導電膜32を部分的に除去する。本工程が終了した後に、レジスト45は剥離して除去される。
図10(B)を参照して、次に、第1導電膜31をマスクとして用いたレーザー処理を行い、第1導電膜31の露出部から露出する第1絶縁層12を除去して、露出孔33を形成する。ここでは、露出孔33の底部から導電パターン11の上面が露出するように、第1導電膜31から露出する第1絶縁層12をレーザーエッチングする。更に、本工程では、第2導電膜32から露出する第2絶縁層13を除去して、底部に導電パターン11が露出する露出孔34を形成する。本工程のレーザー照射により、露出孔33等の底部に蒸発された樹脂材料等の残渣が残存する場合は、デスミア処理を行ってこの残渣を除去する。本工程で形成される露出孔33等の側面は、外側に向かって開口面積が増大する傾斜面である。従って、メッキ処理を行う次工程にて、露出孔33内部に於けるメッキ液の流動が促進され、露出孔33の内壁に容易にメッキ膜が付着できる利点がある。
図10(C)を参照して、次に、露出孔33の内部に層間接続部19等を形成して、各配線層と導電パターンとを導通させる。層間接続部19は、メッキ法により露出孔33内部に形成される金属膜から構成しても良いし、半田や導電性樹脂ペースト等の導電材料を露出孔33に埋め込んでも良い。メッキ法により層間接続部19が形成される場合は、先ず、無電解メッキ法による薄い金属膜(シード層)を少なくとも露出孔33の内壁に設けた後に、このシード層に電圧を印加して電解メッキ法により厚みが数μm程度の銅から成るメッキ膜を形成する。同様の方法により、第2絶縁層13を貫通する露出孔34の側面に、層間接続部20を設ける。ここで、フィリングメッキを行うと、露出孔33、露出孔34が埋め込まれるようにメッキ膜を生成することができる。
層間接続部19、20が形成された後に、第1導電膜31および第2導電膜32を選択的にエッチングして、第1配線層14および第2配線層15をパターニングする。第1導電膜31および第2導電膜32の厚みは例えば10μm程度で薄いため、その配線幅は20μm〜50μm程度に微細にすることができる。
なお、ここでは、導電パターン11の上方に第1配線層14が積層され、下方に第2配線層15が積層されて3層の多層配線が実現されているが、絶縁層を介して更に配線層を積層させることにより、4層以上の配線層を実現しても良い。積層される配線層の数を増加させることにより、より大規模な電気回路を配線基板に組み込むことができる。
上記工程が終了した後は、回路素子の実装や外部との接続が行われる箇所を除いて、第1配線層14および第2配線層15を、樹脂膜から成るソルダーレジストにより被覆しても良い。
図10(D)を参照して、次に、第1配線層14に回路素子を実装して電気的に接続する。ここでは、チップ素子22が半田等の接合材を介して第1配線層14に接続される。更に、LSI等である半導体素子21の裏面が接合材を介してランド状の第1配線層14に実装され、表面の電極は金属細線を介して第1配線層14と接続される。
更に、第2配線層15が被覆されるようにレジスト53を形成した後に、部分的に第2配線層15が露出されるようにレジスト53を除去し、露出する部分の第2配線層15に半田から成る外部電極54を溶着する。更に、一点鎖線が示された箇所で、各ユニットに配線基板50を分離する。また、半導体素子21等が被覆されるように封止樹脂を配線基板50の上面に形成した後に、上記分離の工程を行っても良い。本工程に於いて、レジスト53から露出する各配線層は、金メッキ膜により被覆されても良い。
本工程では、分離溝16が形成された箇所で(即ち、導電パターン11や第1配線層14等が存在しない場所で)、配線基板50を分離しているので、ダイシングソー等の切除手段の摩耗を抑制して、分離を行うことができる。また、銅等の導電材料を分離しないので、分離に伴うバリの発生も抑制される。
上記工程により、例えば、図1に構成を示す回路装置10Aが製造される。
ここで、上記した製造方法では、膜状の導電膜(第1導電膜31および第2導電膜32)をエッチングすることにより配線層を形成したが、導電膜に替えてメッキ膜を用いることもできる。この場合は、第1導電膜31および第2導電膜32は設けられずに、図10(B)に示す露出孔33等を形成した後に、メッキ法により第1絶縁層12および第2絶縁層13を被覆する金属膜を設ける。その後にこの金属膜を選択的にエッチングして、図10(C)に示す第1配線層14および第2配線層15を形成する。このメッキ膜により配線層を設ける製造方法によると、厚みが5μm〜10μm程度の薄い金属膜をエッチングすることにより配線層を形成するので、幅が40μm程度以下の微細な配線層を構成することができる。
また、図4に示す回路装置10Dを製造する場合は、第2絶縁層13を形成する前に、内蔵素子26を導電パターン11に実装すればよい。更に、図5に示す回路装置10Eを製造する場合は、上記工程にて、第2分離溝18の幅を第1分離溝17よりも大きくすればよい。
<第3の実施の形態>
次に、図11および図12の断面図を参照して、図2に構成を示した回路装置10Bの製造方法を説明する。回路装置10Bの製造方法は、基本的には上述した回路装置10Aの製造方法と同様である。両者の相違点は、各絶縁層を貫通する貫通接続部23を形成する点、パターニングされていないベタの導電箔25により金属コアを構成する点にある。この相違点を中心に回路装置10Bの製造方法を説明する。
図11(A)を参照して、先ず、導電箔25を上面から部分的にエッチングして、第1接続孔40を設ける。導電箔25の材料としては、厚みが100μm〜200μm程度の金属が採用され、具体的には、銅を主材料とする金属、アルミニウムを主材料とする金属、合金、圧延金属等が採用される。
第1接続孔40は、導電箔25の上面を選択的にエッチングマスク(不図示)で被覆した後に、エッチングマスクから露出する導電箔25をウェットエッチングすることにより形成される。ここで、第1接続孔40は、導電箔25を貫通して配線層同士を接続する貫通接続部が設けられる箇所に対応して形成される。第1接続孔40の深さは、例えば導電箔25の厚みの半分程度であり、50μm〜100μm程度である。また、等方性に進行するウェットエッチングにより形成される第1接続孔40の幅(直径)は、その深さと同様に、50μm〜100μm程度である。
図11(B)を参照して、次に、第1接続孔40に充填されるように導電箔25の上面を第1絶縁層12で被覆して、第1絶縁層12の上面に第1導電膜31を貼着する。更に、第1接続孔40に充填された第1絶縁層12が露出されるように、導電箔25を裏面から除去する。ここでは、厚み方向に連続する第1接続孔40および第2接続孔41から接続孔42が構成される。本工程の基本的なプロセスは、上述した第2の実施の形態と同様である。
ここでは、第1接続孔40の下方の領域の導電箔25を選択的にウェットエッチングすることにより、第2接続孔41を形成している。第1接続孔40に充填された第1絶縁層12は、第2接続孔41から露出する。ここでも、第1接続孔40に充填された第1絶縁層12を外部に露出させるためには、第1接続孔40の深さと第2接続孔41の深さを加算した長さは、導電箔25の厚みよりも長くなる必要がある。ここで、第2接続孔41を形成するための選択的なエッチングを行わずに、エッチングマスクを使用しない所謂マスクレスなエッチングにより、導電箔25を裏面から全面的に除去して、第1接続孔40に充填された第1絶縁層12を導電箔25の裏面に露出させても良い。
図11(C)を参照して、次に、第2接続孔41に充填されるように、第2絶縁層13により導電箔25の裏面を被覆して、更に、第2絶縁層13の下面に第2導電膜32を貼着する。この工程の詳細も、上述した第2の実施の形態と同様である。
図11(D)を参照して、次に、第1導電膜31および第2導電膜32を部分的にエッチングして、露出部43および露出部44を設ける。露出部43は、第1導電膜31または第2導電膜32と、導電パターン11とを接続する層間接続部が形成される箇所に対応して設けられている。更に、露出部44は、接続孔42の上方に位置する第1導電膜31を除去して設けられる。更に、接続孔42の下方にも、第2導電膜32を除去して露出部44が設けられる。露出部43および露出部44を設けることにより、第1導電膜31および第2導電膜32をマスクとしたレーザーエッチングを行い、第1絶縁層12および第2絶縁層13を部分的に除去することができる。
図12(A)を参照して、次に、第1導電膜31から露出する第1絶縁層12にレーザーを照射して除去し、露出孔33および貫通孔24を形成する。露出孔33の底部からは導電パターン11の上面を露出させる。また、第2導電膜32から露出する第2絶縁層13をレーザーにて除去して露出孔34を形成し、露出孔34の底部から導電パターン11の下面を露出させる。また、貫通孔24に関しては、一主面からレーザーを照射させることにより、接続孔42に充填された第1絶縁層12および第2絶縁層13を除去して、他主面まで到達させても良い。更には、一主面から照射されるレーザーにより貫通孔24を途中まで形成し、他主面から照射されるレーザーにより残りの部分の貫通孔24を形成しても良い。
本工程では、接続孔42の内部に充填された第1絶縁層12および第2絶縁層13を貫通する貫通孔24が設けられる。貫通孔24の径は接続孔42よりも細く形成され例えば50μm〜100μm程度である。更に、後に貫通孔24の内部に形成される接続部と導電パターン11とを絶縁させるために、貫通孔24は接続孔42の側壁から離間して設けられている。
図12(B)を参照して、次に、無電解メッキ法および電解メッキ法により金属膜を形成して、層間接続部19、20および貫通接続部23を形成する。第1絶縁層12を貫通する露出孔33の内部にメッキ膜から成る層間接続部19を形成して、第1導電膜31と導電パターン11とを接続する。また、第2絶縁層13を貫通する露出孔34の内部にメッキ膜から成る層間接続部20を設けて、第2導電膜32と導電パターン11とを接続する。更に、貫通孔24の内部に生成された金属膜により、貫通接続部23が形成される。貫通接続部23により、導電パターン11を挟んで積層された第1導電膜31と第2導電膜32とが、導電箔25を経由せずに電気的に接続される。
図12(C)を参照して、次に、第1導電膜31および第2導電膜32を選択的にエッチングして、第1配線層14および第2配線層15をパターニングする。ここで、第1配線層14と第2配線層15とは、貫通接続部23を経由して電気的に接続される。
図12(D)を参照して、次に、第1配線層14に回路素子を実装する。ここでは、チップ素子22および半導体素子21が第1配線層14に接続される。
以上の工程により、図2に構造を示した回路装置10Bが製造される。ここで、図3に構造を示した回路装置10Cを製造する場合は、分離溝16を製造する工程にて同時に接続孔42が設けられ、層間接続部20を形成する工程と同時に貫通接続部23が設けられる。
<第4の実施の形態>
本形態では、図13を参照して、図6に構成を示す回路装置10Fの製造方法を説明する。この製造方法は、基本的には上述した第2の実施の形態と同様であり、相違点は配線47A等を形成するために各分離溝の幅および位置を調節することにある。
図13(A)を参照して、先ず、ウェットエッチングにより導電箔30の上面から第1分離溝17を形成する。単に後の工程にて導電パターン11を分離するのが目的であれば、第1分離溝17の幅は均一にすればよいが、ここでは、配線を形成するために、幅広の第1分離溝を設けている。具体的には、紙面上にて左側に設けられる第1分離溝17Bの幅は、例えば500μm程度である。それに対して、第1分離溝17C、17Dの幅は、例えば150μm程度である。本工程では、導電箔30の上面を選択的にエッチングマスクで被覆して、ウェットエッチングを行うことで上記第1分離溝17が形成される。
図13(B)を参照して、次に、第1分離溝17B等に充填されるように、導電箔30の上面を第1絶縁層12により被覆して、更に、第1絶縁層12の上面に膜状の第1導電膜31を貼着する。
図13(C)を参照して、次に、導電箔30を選択的に裏面からウェットエッチングして、各導電パターン11を分離し、更に配線47A等を形成する。先ず、図面にて右端には、第1分離溝17と略同等の幅の第2分離溝18が形成されており、これらの分離溝により、電気的に分離された導電パターン11が得られる。
一方、幅広の第1分離溝17Bの下方には、2つの第2分離溝18B、18Cが設けられる。そして、第2分離溝18B、18Cの間に残存する導電箔が配線47Aとなる。第2分離溝18B、18Cの幅は、導電パターン11の分離のために設けられる他の第2分離溝18と同様でよい。具体的には、第1分離溝17Bの幅を500μm、その下方に位置する第2分離溝18B、18Cの幅を150μmとすると、配線47Aの幅は200μm程度である。ここで、第2分離溝18B、18Cは、全ての部分が第1分離溝17Bの下方に位置する必要は無く、第2分離溝18B、18Cの一部が第1分離溝17Bの下方に位置し、他の部分が外側にはみ出ても良い。即ち、第2分離溝18B、18Cと第1分離溝17Bとの断面が接触して、配線47Aが隣接する導電パターン11と分離されてば良い。上記構成の第1分離溝17B等により形成される配線47Aは、その下面が他の導電パターン11の下面と同一平面上に位置し、上面が他の導電パターン11の上面よりも下方に位置している。
第1分離溝17C、17Dの下方には、幅が広い第2分離溝18Dが形成される。第2分離溝18Dの幅は、上述した第1分離溝17Bと同様で良く、例えば500μm程度である。第1分離溝17C、17Dおよび第2分離溝18Dで囲まれる部分が、配線47Bである。配線47Bの断面の大きさは上述した配線47Aと同様でよい。配線47Bの上面は、他の導電パターン11の上面と同一平面上に位置し、その下面は他の導電パターン11よりも上方に位置する。
図13(E)を参照して、次に、層間接続部19、20を設けて、第1配線層14および第2配線層15を形成した後に、半導体素子21等の回路素子を配線基板50に実装して、図6に示す回路装置10Fが製造される。この工程の詳細は、上述した他の実施の形態と同様である。本工程では、層間接続部19、20は、配線47A、47Bが設けられた箇所にも形成されて、これらの配線は第1配線層14または第2配線層15と接続される。
<第5の実施の形態>
次に、図14を参照して、図7に構成を示した回路装置10Gの製造方法を説明する。この製造方法は、基本的には上述した第2の実施の形態と同様であり、相違点は堀込み部52A等を設ける点にある。
図14(A)を参照して、先ず、導電パターン11等が形成された基板を用意する。ここでは、分離溝で分離された導電パターン11の上面および下面が第1絶縁層12および第2絶縁層13により被覆され、第1絶縁層12の上面が第1導電膜31により覆われ、第2絶縁層13の下面が第2導電膜32により被覆される。
図14(B)を参照して、次に、堀込み部52Aは、回路素子が実装される予定の部分およびその周辺部に対応する、第1導電膜31および第1絶縁層12を除去して設けられる。具体的な除去方法は、レーザー照射のみにより行われても良いし、エッチング処理とレーザー照射とを組み合わせて行われても良い。第1導電膜31の厚みは数μm程度であるので、出力が大きいレーザーを照射することで、第1導電膜31とその下方の第1絶縁層12を除去することができる。また、エッチングとレーザーとを組み合わせて堀込み部52Aを形成する場合は、先ず、エッチングマスクを用いた選択的なエッチングにより、堀込み部52Aが形成予定の領域の第1導電膜31を除去して第1絶縁層12を露出させる。次に、第1導電膜31から露出する第1絶縁層12をレーザー照射により除去する。いずれの方法によっても、導電パターン11の上面を堀込み部52Aの底面に露出させる。
また、堀込み部52Bの形成方法も堀込み部52Aと同様である。この場合は、第2導電膜32およびその上方の第2絶縁層13を部分的に除去して、導電パターン11の下面が露出する堀込み部52Bが設けられる。ここで、堀込み部52Bは、半田等から成る外部電極を導電パターン11の裏面に接触させるために設けられているので、その平面的な大きさは、後に実装される半導体素子21よりも小さくても良い。
図14(C)を参照して、次に、第1配線層14等を形成した後に回路素子を実装して、回路装置を完成させる。具体的には、第1配線層14および第2配線層15を形成した後に、半導体素子21およびチップ素子22を、第1配線層14に電気的に接続する。本形態では、堀込み部52Aに半導体素子21を収納し、半田等の接合材を介して、半導体素子21を導電パターン11の上面に固着する。そして、堀込み部52Aの周辺部に位置する第1配線層14から成るパッドと、半導体素子21の上面に形成された電極とを、金属細線により電気的に接続する。
更に、堀込み部52Bから露出する導電パターン11の下面には、半田等から成る外部電極54が溶着される。このように形成することで、半導体素子21は導電パターン11にダイレクトに固着される。従って、半導体素子21から発生した熱は、導電パターン11および外部電極54を経由して良好に外部に放出される。