JPH11298104A - 半導体搭載用回路基板 - Google Patents
半導体搭載用回路基板Info
- Publication number
- JPH11298104A JPH11298104A JP10526698A JP10526698A JPH11298104A JP H11298104 A JPH11298104 A JP H11298104A JP 10526698 A JP10526698 A JP 10526698A JP 10526698 A JP10526698 A JP 10526698A JP H11298104 A JPH11298104 A JP H11298104A
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- circuit board
- oxide film
- semiconductor
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 微細配線化が可能な半導体搭載用回路基板を
安価に製造する。 【解決手段】 金属基板１２はＡｌ−Ｓｉ系、Ａｌ−Ｍ
ｇ系、Ａｌ−Ｓｉ−Ｍｇ系アルミニウム合金により形成
し、この金属基板１２の上下両面とスルーホール１３の
内周面にアルマイト処理により絶縁性の酸化被膜１４
（アルマイト被膜）を形成し、その上からフォトリソグ
ラフィ法を使ってのメッキやエッチング、或はスパッタ
リング等のドライプロセスにより信号線１５、パッド１
６，１７，３０、コンデンサ電極１８、スルーホール導
体１９等の導体パターンを形成する。導体パターン形成
前に酸化被膜１４のうちのグランドパッド１７を形成す
る部分をエッチングにより除去して、その除去部分に形
成したグランドパッド１７を金属基板１２に導通させる
ことで、金属基板１２をグランド層として用いる。ま
た、酸化被膜１４の一部１４ａを誘電体層として用いて
内蔵コンデンサ２０を形成する。
安価に製造する。 【解決手段】 金属基板１２はＡｌ−Ｓｉ系、Ａｌ−Ｍ
ｇ系、Ａｌ−Ｓｉ−Ｍｇ系アルミニウム合金により形成
し、この金属基板１２の上下両面とスルーホール１３の
内周面にアルマイト処理により絶縁性の酸化被膜１４
（アルマイト被膜）を形成し、その上からフォトリソグ
ラフィ法を使ってのメッキやエッチング、或はスパッタ
リング等のドライプロセスにより信号線１５、パッド１
６，１７，３０、コンデンサ電極１８、スルーホール導
体１９等の導体パターンを形成する。導体パターン形成
前に酸化被膜１４のうちのグランドパッド１７を形成す
る部分をエッチングにより除去して、その除去部分に形
成したグランドパッド１７を金属基板１２に導通させる
ことで、金属基板１２をグランド層として用いる。ま
た、酸化被膜１４の一部１４ａを誘電体層として用いて
内蔵コンデンサ２０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、アルミニウムを主
成分とする金属基板により構成した半導体搭載用回路基
板に関するものである。
成分とする金属基板により構成した半導体搭載用回路基
板に関するものである。
【０００２】
【従来の技術】近年の半導体素子の高性能化・小型化に
伴い、半導体素子を搭載する基板の配線密度の高密度化
が重要な技術的課題となっている。現在、実用化されて
いる高密度実装基板の一例としてビルドアップ多層基板
がある。このビルドアップ多層基板は、コア基板となる
ガラスエポキシ基板の両面又は片面にエポキシ系の感光
性絶縁樹脂層を形成し、この感光性絶縁樹脂層にフォト
リソグラフィ法でビアホールを形成し、その上から、銅
メッキで内層導体パターンやビア導体を形成し、以後、
同様の工程を順次繰り返して多層化するものである。現
在の製造技術では、線間／線幅＝５０／５０〜１００／
１００μｍ、ビア径＝５０〜１００μｍ程度の配線設計
基準で４〜８層のビルドアップ多層基板が製造されてい
る。
伴い、半導体素子を搭載する基板の配線密度の高密度化
が重要な技術的課題となっている。現在、実用化されて
いる高密度実装基板の一例としてビルドアップ多層基板
がある。このビルドアップ多層基板は、コア基板となる
ガラスエポキシ基板の両面又は片面にエポキシ系の感光
性絶縁樹脂層を形成し、この感光性絶縁樹脂層にフォト
リソグラフィ法でビアホールを形成し、その上から、銅
メッキで内層導体パターンやビア導体を形成し、以後、
同様の工程を順次繰り返して多層化するものである。現
在の製造技術では、線間／線幅＝５０／５０〜１００／
１００μｍ、ビア径＝５０〜１００μｍ程度の配線設計
基準で４〜８層のビルドアップ多層基板が製造されてい
る。
【０００３】
【発明が解決しようとする課題】最近のＭＰＵ等の半導
体素子の飛躍的な高周波化や多機能化に伴って、この半
導体素子を搭載するビルドアップ多層基板は、ノイズ防
護用のグランド線の本数やＩ／Ｏ数が急激に増加して、
信号線数が急激に増加する傾向がある。現状のビルドア
ップ多層基板では、このような信号線数の増加に対して
積層数を増加することで対応するようにしているが、積
層数を増加すると、ノイズ低減のために層間にグランド
層（Ｃｕメッキベタ層）を形成する必要がある。その結
果、積層数が益々増加して製造が益々難しくなり、製造
コストの上昇、歩留まり低下といった問題が生じてい
る。
体素子の飛躍的な高周波化や多機能化に伴って、この半
導体素子を搭載するビルドアップ多層基板は、ノイズ防
護用のグランド線の本数やＩ／Ｏ数が急激に増加して、
信号線数が急激に増加する傾向がある。現状のビルドア
ップ多層基板では、このような信号線数の増加に対して
積層数を増加することで対応するようにしているが、積
層数を増加すると、ノイズ低減のために層間にグランド
層（Ｃｕメッキベタ層）を形成する必要がある。その結
果、積層数が益々増加して製造が益々難しくなり、製造
コストの上昇、歩留まり低下といった問題が生じてい
る。
【０００４】この問題を解決するため、配線パターンの
微細化（配線密度の高密度化）により積層数を低減する
ことが検討されている。現状のビルドアップ多層基板の
配線設計基準は、線間／線幅＝５０／５０〜１００／１
００μｍであるが、これを１５／１５〜２０／２０μｍ
程度に微細配線化できれば、積層数の低減も十分に可能
である。
微細化（配線密度の高密度化）により積層数を低減する
ことが検討されている。現状のビルドアップ多層基板の
配線設計基準は、線間／線幅＝５０／５０〜１００／１
００μｍであるが、これを１５／１５〜２０／２０μｍ
程度に微細配線化できれば、積層数の低減も十分に可能
である。
【０００５】しかしながら、コア基板としてガラスエポ
キシ基板を用いた現状のビルドアップ多層基板では、次
の理由により微細配線化が困難である。
キシ基板を用いた現状のビルドアップ多層基板では、次
の理由により微細配線化が困難である。
【０００６】（１）コア基板として用いられるガラスエ
ポキシ基板は、基板面の平坦性が低いため、Ｓｉウエハ
ーのような高精度なパターン露光が困難である。
ポキシ基板は、基板面の平坦性が低いため、Ｓｉウエハ
ーのような高精度なパターン露光が困難である。
【０００７】（２）ビルドアップ多層基板の製造時に、
絶縁層のキュアやメッキ配線の密着性確保のための熱処
理を行うため、この熱処理によってガラスエポキシ基板
の硬化収縮が進行する。ガラスエポキシ基板は、ガラス
クロスとエポキシ樹脂とから構成された複合材料である
が、その分布は不均一であるため、熱処理による硬化収
縮も不均一に現れる。このため、微細パターンの露光工
程で、フォトマスクを基板面に位置合せする際に、基板
の硬化収縮のばらつき分の位置ずれが生じてしまい、フ
ォトマスクの位置決め精度をあまり高くすることはでき
ない。微細配線化するほど、フォトマスクの位置決め精
度が要求されるため、基板の硬化収縮のばらつきによっ
ても微細配線化が制限される。
絶縁層のキュアやメッキ配線の密着性確保のための熱処
理を行うため、この熱処理によってガラスエポキシ基板
の硬化収縮が進行する。ガラスエポキシ基板は、ガラス
クロスとエポキシ樹脂とから構成された複合材料である
が、その分布は不均一であるため、熱処理による硬化収
縮も不均一に現れる。このため、微細パターンの露光工
程で、フォトマスクを基板面に位置合せする際に、基板
の硬化収縮のばらつき分の位置ずれが生じてしまい、フ
ォトマスクの位置決め精度をあまり高くすることはでき
ない。微細配線化するほど、フォトマスクの位置決め精
度が要求されるため、基板の硬化収縮のばらつきによっ
ても微細配線化が制限される。
【０００８】以上の理由から、現状のビルドアップ多層
基板では、半導体の高周波化、多機能化に伴う信号線数
の増加に対して積層数を増加することで対応せざるをえ
ず、製造コストの上昇、歩留まり低下といった問題が生
じている。
基板では、半導体の高周波化、多機能化に伴う信号線数
の増加に対して積層数を増加することで対応せざるをえ
ず、製造コストの上昇、歩留まり低下といった問題が生
じている。
【０００９】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、微細配線化による高
密度配線が可能な半導体搭載用回路基板を安価に提供す
ることにある。
たものであり、従ってその目的は、微細配線化による高
密度配線が可能な半導体搭載用回路基板を安価に提供す
ることにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１の半導体搭載用回路基板によれ
ば、アルミニウムを主成分とする金属基板の片面又は両
面を酸化処理して絶縁性の酸化被膜を形成し、この酸化
被膜の一部を除去して、該酸化被膜上に導体パターンを
形成し、該酸化被膜の除去部分に形成した前記導体パタ
ーンのグランド部を前記金属基板に導通させることで、
金属基板をグランド層として用いるようにしたものであ
る。金属基板は、高精度パターン露光に耐え得る平坦性
を有すると共に、熱処理しても、寸法変化しないため、
微細パターンの形成が可能となる。また、アルミニウム
を主成分とする金属基板は、その表面に酸化被膜（アル
マイト被膜）を形成することで、絶縁性、耐酸・耐アル
カリ性に優れた良質の絶縁層が得られる。更に、金属基
板自体をグランド層として使用するので、従来のビルド
アップ多層基板のグランド層（Ｃｕメッキベタ層）と比
較して、抵抗値の小さい良質のグランド層が得られる。
に、本発明の請求項１の半導体搭載用回路基板によれ
ば、アルミニウムを主成分とする金属基板の片面又は両
面を酸化処理して絶縁性の酸化被膜を形成し、この酸化
被膜の一部を除去して、該酸化被膜上に導体パターンを
形成し、該酸化被膜の除去部分に形成した前記導体パタ
ーンのグランド部を前記金属基板に導通させることで、
金属基板をグランド層として用いるようにしたものであ
る。金属基板は、高精度パターン露光に耐え得る平坦性
を有すると共に、熱処理しても、寸法変化しないため、
微細パターンの形成が可能となる。また、アルミニウム
を主成分とする金属基板は、その表面に酸化被膜（アル
マイト被膜）を形成することで、絶縁性、耐酸・耐アル
カリ性に優れた良質の絶縁層が得られる。更に、金属基
板自体をグランド層として使用するので、従来のビルド
アップ多層基板のグランド層（Ｃｕメッキベタ層）と比
較して、抵抗値の小さい良質のグランド層が得られる。
【００１１】この場合、請求項２のように、金属基板を
Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍｇ系のい
ずれかのアルミニウム合金により形成すると良い。これ
らのアルミニウム合金は、ドリル加工性が良い。従っ
て、請求項３のように、金属基板にスルーホールを形成
する場合には、上記アルミニウム合金で金属基板を形成
することで、微細なスルーホールの加工が容易になる。
Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍｇ系のい
ずれかのアルミニウム合金により形成すると良い。これ
らのアルミニウム合金は、ドリル加工性が良い。従っ
て、請求項３のように、金属基板にスルーホールを形成
する場合には、上記アルミニウム合金で金属基板を形成
することで、微細なスルーホールの加工が容易になる。
【００１２】また、請求項４のように、金属基板上に、
酸化被膜を誘電体層とするコンデンサを形成しても良
い。アルマイト系の酸化被膜は、薄い膜厚で高い絶縁信
頼性（高誘電率）が得られるため、この酸化被膜を用い
てコンデンサを形成することで、大容量のコンデンサを
形成できる。
酸化被膜を誘電体層とするコンデンサを形成しても良
い。アルマイト系の酸化被膜は、薄い膜厚で高い絶縁信
頼性（高誘電率）が得られるため、この酸化被膜を用い
てコンデンサを形成することで、大容量のコンデンサを
形成できる。
【００１３】また、請求項５のように、この金属基板を
コア基板として用いてビルドアップ多層基板を形成して
も良い。金属コア基板は、従来のガラスエポキシのコア
基板と異なり、平坦性に優れ、熱処理による寸法変化が
生じないため、半導体の高周波化、多機能化に伴う信号
線数の増加に対して微細配線化による高密度配線で対応
することが可能となり、積層数を少なくできる。
コア基板として用いてビルドアップ多層基板を形成して
も良い。金属コア基板は、従来のガラスエポキシのコア
基板と異なり、平坦性に優れ、熱処理による寸法変化が
生じないため、半導体の高周波化、多機能化に伴う信号
線数の増加に対して微細配線化による高密度配線で対応
することが可能となり、積層数を少なくできる。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。まず、図１に基づいて半導体搭載
用回路基板１１の構造を説明する。半導体搭載用回路基
板１１は、金属基板１２を用いて形成されている。金属
基板１２は、アルミニウム又はアルミニウム合金、例え
ばＡｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍｇ系合
金のいずれかにより形成されている。この金属基板１２
の所定位置には、スルーホール１３がドリル加工により
形成されている。この金属基板１２の上下両面及びスル
ーホール１３の内周面には、アルマイト処理等の酸化処
理により膜厚１〜１０μｍの絶縁性の酸化被膜１４（ア
ルマイト被膜）が形成され、その上からフォトリソグラ
フィ法を使ってのメッキやエッチング、或は、スパッタ
リング等のドライプロセスによって信号線１５、パッド
１６，１７，３０、コンデンサ電極１８、スルーホール
導体１９等の導体パターンが形成されている。
に基づいて説明する。まず、図１に基づいて半導体搭載
用回路基板１１の構造を説明する。半導体搭載用回路基
板１１は、金属基板１２を用いて形成されている。金属
基板１２は、アルミニウム又はアルミニウム合金、例え
ばＡｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍｇ系合
金のいずれかにより形成されている。この金属基板１２
の所定位置には、スルーホール１３がドリル加工により
形成されている。この金属基板１２の上下両面及びスル
ーホール１３の内周面には、アルマイト処理等の酸化処
理により膜厚１〜１０μｍの絶縁性の酸化被膜１４（ア
ルマイト被膜）が形成され、その上からフォトリソグラ
フィ法を使ってのメッキやエッチング、或は、スパッタ
リング等のドライプロセスによって信号線１５、パッド
１６，１７，３０、コンデンサ電極１８、スルーホール
導体１９等の導体パターンが形成されている。
【００１５】酸化被膜１４のうちのグランドパッド１７
（グランド部）を形成する部分がエッチングにより除去
され、その除去部分に形成したグランドパッド１７を金
属基板１２に導通させることで、金属基板１２をグラン
ド層として使用する。また、酸化被膜１４のうちのコン
デンサ電極１８が形成された部分１４ａは、内蔵コンデ
ンサ２０の誘電体層として使用する。つまり、内蔵コン
デンサ２０は、コンデンサ電極１８と金属基板１２（グ
ランド層）との間に誘電体層としての酸化被膜１４ａを
挟んだ構造となっている。
（グランド部）を形成する部分がエッチングにより除去
され、その除去部分に形成したグランドパッド１７を金
属基板１２に導通させることで、金属基板１２をグラン
ド層として使用する。また、酸化被膜１４のうちのコン
デンサ電極１８が形成された部分１４ａは、内蔵コンデ
ンサ２０の誘電体層として使用する。つまり、内蔵コン
デンサ２０は、コンデンサ電極１８と金属基板１２（グ
ランド層）との間に誘電体層としての酸化被膜１４ａを
挟んだ構造となっている。
【００１６】金属基板１２の下面に形成されたパッド３
０には、ＢＧＡ（Ball Grid Array)の半田ボール２１が
形成され、各半田ボール２１がスルーホール導体１９を
通して金属基板１２上面の信号線１５に電気的に接続さ
れている。金属基板１２の上下両面は、パッド１６，１
７，３０を除いてソルダーレジストパターン２２で覆わ
れている。
０には、ＢＧＡ（Ball Grid Array)の半田ボール２１が
形成され、各半田ボール２１がスルーホール導体１９を
通して金属基板１２上面の信号線１５に電気的に接続さ
れている。金属基板１２の上下両面は、パッド１６，１
７，３０を除いてソルダーレジストパターン２２で覆わ
れている。
【００１７】以上のように構成された半導体搭載用回路
基板１１上には、半導体チップ２３が搭載され、この半
導体チップ２３下面に形成されたバンプ２４がパッド１
６，１７にリフロー半田付けされている。この半導体搭
載用回路基板１１は、マザーボード２５に搭載され、半
導体搭載用回路基板１１下面の半田ボール２１がマザー
ボード２５のパッド２６にリフロー半田付けされてい
る。
基板１１上には、半導体チップ２３が搭載され、この半
導体チップ２３下面に形成されたバンプ２４がパッド１
６，１７にリフロー半田付けされている。この半導体搭
載用回路基板１１は、マザーボード２５に搭載され、半
導体搭載用回路基板１１下面の半田ボール２１がマザー
ボード２５のパッド２６にリフロー半田付けされてい
る。
【００１８】次に、半導体搭載用回路基板１１の製造プ
ロセスを図２に基づいて説明する。まず、アルミニウム
系の金属基板１２にドリル加工によりスルーホール１３
を形成する。この際、アルミニウムは延性に富むので、
微細なスルーホール１３を形成するには、金属基板１２
として、Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍ
ｇ系のいずれかのアルミニウム合金を用いれば、ドリル
加工性が改善される。
ロセスを図２に基づいて説明する。まず、アルミニウム
系の金属基板１２にドリル加工によりスルーホール１３
を形成する。この際、アルミニウムは延性に富むので、
微細なスルーホール１３を形成するには、金属基板１２
として、Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍ
ｇ系のいずれかのアルミニウム合金を用いれば、ドリル
加工性が改善される。
【００１９】次に、金属基板１２の上下両面をアルマイ
ト処理して、金属基板１２の上下両面とスルーホール１
３の内周面に膜厚１〜１０μｍの酸化被膜１４を形成す
る。アルマイト処理の手順は、金属基板１２をシュウ
酸、硫酸、クロム酸等の酸化剤溶液中に浸漬して陽極酸
化してアルマイト被膜を形成した後、このアルマイト被
膜を高圧水蒸気中で処理することで、アルマイト被膜の
微細孔を封止して、絶縁性、耐酸・耐アルカリ性に優れ
た緻密な酸化被膜１４を形成する。この酸化被膜１４の
組成は、γＡｌ2 Ｏ3 ・Ｈ2 Ｏである。
ト処理して、金属基板１２の上下両面とスルーホール１
３の内周面に膜厚１〜１０μｍの酸化被膜１４を形成す
る。アルマイト処理の手順は、金属基板１２をシュウ
酸、硫酸、クロム酸等の酸化剤溶液中に浸漬して陽極酸
化してアルマイト被膜を形成した後、このアルマイト被
膜を高圧水蒸気中で処理することで、アルマイト被膜の
微細孔を封止して、絶縁性、耐酸・耐アルカリ性に優れ
た緻密な酸化被膜１４を形成する。この酸化被膜１４の
組成は、γＡｌ2 Ｏ3 ・Ｈ2 Ｏである。
【００２０】アルマイト処理後、酸化被膜１４の表面
に、フォトリソグラフィ法を使ってのメッキやエッチン
グ、或は、スパッタリング等のドライプロセスによって
信号線１５、チップ搭載用のパッド１６，１７，３０、
コンデンサ電極１８、スルーホール導体１９等の導体パ
ターンを形成する。以下、フォトリソグラフィ法による
導体パターンの形成方法を説明する。
に、フォトリソグラフィ法を使ってのメッキやエッチン
グ、或は、スパッタリング等のドライプロセスによって
信号線１５、チップ搭載用のパッド１６，１７，３０、
コンデンサ電極１８、スルーホール導体１９等の導体パ
ターンを形成する。以下、フォトリソグラフィ法による
導体パターンの形成方法を説明する。
【００２１】フォトリソグラフィ法では、まず、酸化被
膜１４の表面全体に無電解Ｃｕメッキにより膜厚約１μ
ｍの無電解Ｃｕメッキ被膜２７を形成する。この後、無
電解Ｃｕメッキ被膜２７の表面に次のようにしてメッキ
レジストパターン２８を形成する。まず、無電解Ｃｕメ
ッキ被膜２７の表面全体に感光性レジストをスピンコー
ター等で塗布する。尚、感光性レジストの塗布に代え
て、ドライフィルム（感光性フィルム）を無電解Ｃｕメ
ッキ被膜２７の表面にラミネートしても良い。この後、
感光性レジストを露光現像処理して、感光性レジストの
うちの上記導体パターンを形成する部分を除去して、メ
ッキレジストパターン２８を形成する。
膜１４の表面全体に無電解Ｃｕメッキにより膜厚約１μ
ｍの無電解Ｃｕメッキ被膜２７を形成する。この後、無
電解Ｃｕメッキ被膜２７の表面に次のようにしてメッキ
レジストパターン２８を形成する。まず、無電解Ｃｕメ
ッキ被膜２７の表面全体に感光性レジストをスピンコー
ター等で塗布する。尚、感光性レジストの塗布に代え
て、ドライフィルム（感光性フィルム）を無電解Ｃｕメ
ッキ被膜２７の表面にラミネートしても良い。この後、
感光性レジストを露光現像処理して、感光性レジストの
うちの上記導体パターンを形成する部分を除去して、メ
ッキレジストパターン２８を形成する。
【００２２】この後、無電解Ｃｕメッキ被膜２７のうち
のメッキレジストパターン２８から露出する部分に電解
Ｃｕメッキにより電解Ｃｕメッキパターン２９を形成す
る。この電解Ｃｕメッキパターン２９は、上記導体パタ
ーンの表面層を構成する。この電解Ｃｕメッキパターン
２９の膜厚の適正値は、形成する配線パターンの線幅に
より異なるが、例えば線幅１〜１０μｍの微細配線パタ
ーンを形成するには、電解Ｃｕメッキパターン２９の膜
厚を２〜５μｍ程度とすることが好ましい。
のメッキレジストパターン２８から露出する部分に電解
Ｃｕメッキにより電解Ｃｕメッキパターン２９を形成す
る。この電解Ｃｕメッキパターン２９は、上記導体パタ
ーンの表面層を構成する。この電解Ｃｕメッキパターン
２９の膜厚の適正値は、形成する配線パターンの線幅に
より異なるが、例えば線幅１〜１０μｍの微細配線パタ
ーンを形成するには、電解Ｃｕメッキパターン２９の膜
厚を２〜５μｍ程度とすることが好ましい。
【００２３】電解Ｃｕメッキ後、メッキレジストパター
ン２８を剥離液を使って剥離除去した後、電解Ｃｕメッ
キパターン２９をエッチングレジスト（マスク）として
用いて、無電解Ｃｕメッキ被膜２７の不要部分をエッチ
ングにより取り除く。これにより、信号線１５、パッド
１６，１７，３０、コンデンサ電極１８、スルーホール
導体１９等の導体パターンが形成される。
ン２８を剥離液を使って剥離除去した後、電解Ｃｕメッ
キパターン２９をエッチングレジスト（マスク）として
用いて、無電解Ｃｕメッキ被膜２７の不要部分をエッチ
ングにより取り除く。これにより、信号線１５、パッド
１６，１７，３０、コンデンサ電極１８、スルーホール
導体１９等の導体パターンが形成される。
【００２４】この後、金属基板１２の上下両面に、ソル
ダーレジストパターン２２を上記メッキレジストパター
ン２８と同じ方法で形成した後、金属基板１２下面のパ
ッド３０に半田ペーストをスクリーン印刷し、これをリ
フローさせて半田ボール２１を形成する。
ダーレジストパターン２２を上記メッキレジストパター
ン２８と同じ方法で形成した後、金属基板１２下面のパ
ッド３０に半田ペーストをスクリーン印刷し、これをリ
フローさせて半田ボール２１を形成する。
【００２５】以上説明した製造プロセスにより図１の構
造の半導体搭載用回路基板１１の製造が完了する。この
半導体搭載用回路基板１１の基材となる金属基板１２
は、高精度パターン露光に耐え得る平坦性を有すると共
に、熱処理しても寸法変化しないため、フォトリソグラ
フィ法で導体パターンを形成しても、線幅１〜１０μｍ
の微細配線パターンを精度良く形成することが可能とな
る。しかも、耐熱性に優れるため（アルミニウムの融
点：６６０℃）、半導体ドライプロセスで微細配線パタ
ーンを精度良く形成することが可能となる。このため、
本実施形態の半導体搭載用回路基板１１を用いれば、Ｍ
ＰＵパッケージ等の配線パターンを、多層化しなくても
１層で形成することが可能となり、低コスト化できると
共に、歩留まりを向上することができる。
造の半導体搭載用回路基板１１の製造が完了する。この
半導体搭載用回路基板１１の基材となる金属基板１２
は、高精度パターン露光に耐え得る平坦性を有すると共
に、熱処理しても寸法変化しないため、フォトリソグラ
フィ法で導体パターンを形成しても、線幅１〜１０μｍ
の微細配線パターンを精度良く形成することが可能とな
る。しかも、耐熱性に優れるため（アルミニウムの融
点：６６０℃）、半導体ドライプロセスで微細配線パタ
ーンを精度良く形成することが可能となる。このため、
本実施形態の半導体搭載用回路基板１１を用いれば、Ｍ
ＰＵパッケージ等の配線パターンを、多層化しなくても
１層で形成することが可能となり、低コスト化できると
共に、歩留まりを向上することができる。
【００２６】しかも、本実施形態では、金属基板１２表
面の酸化被膜１４のうちのグランドパッド１７を形成す
る部分をエッチングにより除去して、その除去部分に形
成したグランドパッド１７を金属基板１２に導通させる
ことで、金属基板１２自体をグランド層として使用する
ようにしたので、従来のビルドアップ多層基板のグラン
ド層（Ｃｕメッキベタ層）と比較して、抵抗値の小さい
良質のグランド層が得られ、電気的特性を向上できると
共に、新たにＣｕメッキベタ層を形成する必要がなく、
その分、積層数低減、製造工数削減にもなる。
面の酸化被膜１４のうちのグランドパッド１７を形成す
る部分をエッチングにより除去して、その除去部分に形
成したグランドパッド１７を金属基板１２に導通させる
ことで、金属基板１２自体をグランド層として使用する
ようにしたので、従来のビルドアップ多層基板のグラン
ド層（Ｃｕメッキベタ層）と比較して、抵抗値の小さい
良質のグランド層が得られ、電気的特性を向上できると
共に、新たにＣｕメッキベタ層を形成する必要がなく、
その分、積層数低減、製造工数削減にもなる。
【００２７】更に、金属基板１２として、ドリル加工性
の良い、Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍ
ｇ系のいずれかのアルミニウム合金を使用しているの
で、微細なスルーホール加工も容易であり、この面から
も生産性向上、微細配線化に貢献することができる。
の良い、Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ−Ｍ
ｇ系のいずれかのアルミニウム合金を使用しているの
で、微細なスルーホール加工も容易であり、この面から
も生産性向上、微細配線化に貢献することができる。
【００２８】また、本実施形態では、アルマイト系の酸
化被膜１４が１〜１０μｍの薄い膜厚で高い絶縁信頼性
（高誘電率）が得られる点に着目し、この酸化被膜１４
を誘電体層とする内蔵コンデンサ２０を形成したので、
高誘電率で且つ電極間距離の短い大容量の内蔵コンデン
サ２０を形成できる。これにより、例えば１ｃｍ2 当り
１〜１０ｐＦの内蔵コンデンサ２０を形成することがで
き、デカップリング用のチップコンデンサが不要とな
り、この面からも半導体搭載用回路基板１１の構造を簡
素化できる。
化被膜１４が１〜１０μｍの薄い膜厚で高い絶縁信頼性
（高誘電率）が得られる点に着目し、この酸化被膜１４
を誘電体層とする内蔵コンデンサ２０を形成したので、
高誘電率で且つ電極間距離の短い大容量の内蔵コンデン
サ２０を形成できる。これにより、例えば１ｃｍ2 当り
１〜１０ｐＦの内蔵コンデンサ２０を形成することがで
き、デカップリング用のチップコンデンサが不要とな
り、この面からも半導体搭載用回路基板１１の構造を簡
素化できる。
【００２９】本実施形態では、半導体搭載用回路基板１
１を金属基板１２のみの１層構造としたが、この金属基
板１２をコア基板として用いて次のようにしてビルドア
ップ多層基板を形成しても良い。
１を金属基板１２のみの１層構造としたが、この金属基
板１２をコア基板として用いて次のようにしてビルドア
ップ多層基板を形成しても良い。
【００３０】まず、金属基板１２の上面又は両面の導体
パターン上に、エポキシ系の感光性樹脂をスピンコータ
ー等で塗布し、これをプリベークして感光性絶縁層を形
成した後、この感光性絶縁層に層間接続用のビアホール
を露光現像処理により形成する。この後、感光性絶縁層
の表面をソフトエッチングにより粗化した後、この感光
性絶縁層の表面全体に無電解Ｃｕメッキを施す。この
後、無電解Ｃｕメッキ被膜の表面にドライフィルムをラ
ミネートし（或は感光性レジストの塗布でも良い）、こ
れを露光現像処理して、ドライフィルムのうちのビア・
導体パターン形成部を除去する。
パターン上に、エポキシ系の感光性樹脂をスピンコータ
ー等で塗布し、これをプリベークして感光性絶縁層を形
成した後、この感光性絶縁層に層間接続用のビアホール
を露光現像処理により形成する。この後、感光性絶縁層
の表面をソフトエッチングにより粗化した後、この感光
性絶縁層の表面全体に無電解Ｃｕメッキを施す。この
後、無電解Ｃｕメッキ被膜の表面にドライフィルムをラ
ミネートし（或は感光性レジストの塗布でも良い）、こ
れを露光現像処理して、ドライフィルムのうちのビア・
導体パターン形成部を除去する。
【００３１】この後、感光性絶縁層のうちのドライフィ
ルムから露出する部分に、電解Ｃｕメッキを施して、ビ
ア導体と内層導体パターンに対応する部分に電解Ｃｕメ
ッキパターンを形成する。この後、ドライフィルムを剥
離した後、電解Ｃｕメッキパターンをエッチングレジス
ト（マスク）として用いて、無電解Ｃｕメッキ被膜の不
要部分をエッチングにより取り除く。これにより、感光
性絶縁層のビアホールにビア導体を形成し、このビア導
体を金属基板１２の導体パターンに導通させると共に、
感光性絶縁層の上面に内層導体パターンを形成する。
ルムから露出する部分に、電解Ｃｕメッキを施して、ビ
ア導体と内層導体パターンに対応する部分に電解Ｃｕメ
ッキパターンを形成する。この後、ドライフィルムを剥
離した後、電解Ｃｕメッキパターンをエッチングレジス
ト（マスク）として用いて、無電解Ｃｕメッキ被膜の不
要部分をエッチングにより取り除く。これにより、感光
性絶縁層のビアホールにビア導体を形成し、このビア導
体を金属基板１２の導体パターンに導通させると共に、
感光性絶縁層の上面に内層導体パターンを形成する。
【００３２】以上の工程で、１層目の感光性絶縁層の形
成、ビアホールの形成及びビア導体・内層導体パターン
の形成を終了し、以後、これらの工程を必要な積層数に
なるまで順次繰り返して、金属基板１２をコア基板とす
るビルドアップ多層基板を形成する。
成、ビアホールの形成及びビア導体・内層導体パターン
の形成を終了し、以後、これらの工程を必要な積層数に
なるまで順次繰り返して、金属基板１２をコア基板とす
るビルドアップ多層基板を形成する。
【００３３】このようにして製造したビルドアップ多層
基板のコア基板として使用する金属基板１２は、従来の
ガラスエポキシのコア基板と異なり、平坦性に優れ、熱
処理による寸法変化が生じないため、半導体の高周波
化、多機能化に伴う信号線数の増加に対して微細配線化
による高密度配線で対応することが可能となり、積層数
を少なくできて、製造コストを低減できると共に、歩留
まりを向上できる。
基板のコア基板として使用する金属基板１２は、従来の
ガラスエポキシのコア基板と異なり、平坦性に優れ、熱
処理による寸法変化が生じないため、半導体の高周波
化、多機能化に伴う信号線数の増加に対して微細配線化
による高密度配線で対応することが可能となり、積層数
を少なくできて、製造コストを低減できると共に、歩留
まりを向上できる。
【００３４】尚、図１の構成例では、グランドパッド１
７を金属基板１２に導通させるようにしたが、酸化被膜
１４上に形成したグランド線の一部を金属基板１２に導
通させるようにしても良い。
７を金属基板１２に導通させるようにしたが、酸化被膜
１４上に形成したグランド線の一部を金属基板１２に導
通させるようにしても良い。
【００３５】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１の半導体搭載用回路基板によれば、アルミニ
ウムを主成分とする金属基板を用い、その酸化被膜を絶
縁層として用いると共に、金属基板をグランド層として
用いるようにしたので、半導体の高周波化、多機能化に
伴う信号線数の増加に対して微細配線化による高密度配
線で対応することが可能となると共に、抵抗値の小さい
良質のグランド層を形成することができ、低コスト化、
歩留まり向上、電気特性向上の要求を満たすことができ
る。
の請求項１の半導体搭載用回路基板によれば、アルミニ
ウムを主成分とする金属基板を用い、その酸化被膜を絶
縁層として用いると共に、金属基板をグランド層として
用いるようにしたので、半導体の高周波化、多機能化に
伴う信号線数の増加に対して微細配線化による高密度配
線で対応することが可能となると共に、抵抗値の小さい
良質のグランド層を形成することができ、低コスト化、
歩留まり向上、電気特性向上の要求を満たすことができ
る。
【００３６】また、請求項２では、金属基板をドリル加
工性の良い、Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ
−Ｍｇ系のアルミニウム合金により形成したので、スル
ーホールの加工性を向上できる。
工性の良い、Ａｌ−Ｓｉ系、Ａｌ−Ｍｇ系、Ａｌ−Ｓｉ
−Ｍｇ系のアルミニウム合金により形成したので、スル
ーホールの加工性を向上できる。
【００３７】また、請求項３では、金属基板にスルーホ
ールを形成したので、金属基板の表裏両面を導体パター
ン面として利用することができ、より高密度な配線形成
が可能となる。
ールを形成したので、金属基板の表裏両面を導体パター
ン面として利用することができ、より高密度な配線形成
が可能となる。
【００３８】また、請求項４では、金属基板の酸化被膜
を誘電体層とするコンデンサを形成したので、金属基板
に大容量のコンデンサを内蔵させることができ、デカッ
プリング用のチップコンデンサが不要となる。
を誘電体層とするコンデンサを形成したので、金属基板
に大容量のコンデンサを内蔵させることができ、デカッ
プリング用のチップコンデンサが不要となる。
【００３９】また、請求項５では、金属基板をコア基板
として用いてビルドアップ多層基板を形成したので、微
細配線化によって積層数を少なくすることができ、ビル
ドアップ多層基板の低コスト化、歩留まり向上、電気特
性向上の要求を満たすことができる。
として用いてビルドアップ多層基板を形成したので、微
細配線化によって積層数を少なくすることができ、ビル
ドアップ多層基板の低コスト化、歩留まり向上、電気特
性向上の要求を満たすことができる。
【図１】本発明の一実施形態における半導体搭載用回路
基板の実装形態を示す部分拡大縦断面図
基板の実装形態を示す部分拡大縦断面図
【図２】半導体搭載用回路基板の製造プロセスを説明す
る工程図
る工程図
１１…半導体搭載用回路基板、１２…金属基板、１３…
スルーホール、１４…酸化被膜、１４ａ…誘電体層（酸
化被膜）、１５…信号線、１７…グランドパッド（グラ
ンド部）、１８…コンデンサ電極、１９…スルーホール
導体、２０…内蔵コンデンサ、２２…ソルダーレジスト
パターン、２３…半導体チップ、２４…バンプ、２５…
マザーボード、２６…パッド、２７…無電解Ｃｕメッキ
被膜、２８…メッキレジストパターン、２９…電解Ｃｕ
メッキパターン。
スルーホール、１４…酸化被膜、１４ａ…誘電体層（酸
化被膜）、１５…信号線、１７…グランドパッド（グラ
ンド部）、１８…コンデンサ電極、１９…スルーホール
導体、２０…内蔵コンデンサ、２２…ソルダーレジスト
パターン、２３…半導体チップ、２４…バンプ、２５…
マザーボード、２６…パッド、２７…無電解Ｃｕメッキ
被膜、２８…メッキレジストパターン、２９…電解Ｃｕ
メッキパターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｌ Ｈ０１Ｌ 23/12 Ｓ
Claims (5)
- 【請求項１】 アルミニウムを主成分とする金属基板の
片面又は両面を酸化処理して絶縁性の酸化被膜を形成
し、この酸化被膜上に導体パターンを形成した半導体搭
載用回路基板において、 前記酸化被膜の一部を除去して、その除去部分に形成し
た前記導体パターンのグランド部を前記金属基板に導通
させることで、該金属基板をグランド層として用いるこ
とを特徴とする半導体搭載用回路基板。 - 【請求項２】 前記金属基板は、Ａｌ−Ｓｉ系、Ａｌ−
Ｍｇ系、Ａｌ−Ｓｉ−Ｍｇ系のいずれかのアルミニウム
合金により形成されていることを特徴とする請求項１に
記載の半導体搭載用回路基板。 - 【請求項３】 前記金属基板には、その表裏両面を電気
的に接続するスルーホールが形成されていることを特徴
とする請求項１又は２に記載の半導体搭載用回路基板。 - 【請求項４】 前記金属基板上には、前記酸化被膜を誘
電体層とするコンデンサが形成されていることを特徴と
する請求項１乃至３のいずれかに記載の半導体搭載用回
路基板。 - 【請求項５】 前記金属基板上には、前記導体パターン
の上から１層又は複数層の絶縁層が形成され、各絶縁層
には導体パターンと層間接続用のビアホールが形成され
ていることを特徴とする請求項１乃至４のいずれかに記
載の半導体搭載用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10526698A JPH11298104A (ja) | 1998-04-16 | 1998-04-16 | 半導体搭載用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10526698A JPH11298104A (ja) | 1998-04-16 | 1998-04-16 | 半導体搭載用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298104A true JPH11298104A (ja) | 1999-10-29 |
Family
ID=14402867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10526698A Pending JPH11298104A (ja) | 1998-04-16 | 1998-04-16 | 半導体搭載用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298104A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223298A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| WO2006057480A1 (en) * | 2004-11-29 | 2006-06-01 | Wavenics, Inc. | Package using selectively anodized metal and manufacturing method thereof |
| JP2006196483A (ja) * | 2005-01-11 | 2006-07-27 | Dainippon Printing Co Ltd | 配線基板及びその製造方法 |
| JP2007180083A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 半導体チップ搭載用基板およびその製造方法 |
| WO2011102561A1 (ja) * | 2010-02-22 | 2011-08-25 | 三洋電機株式会社 | 多層プリント配線基板およびその製造方法 |
| JP2011249744A (ja) * | 2010-05-24 | 2011-12-08 | Samsung Electro-Mechanics Co Ltd | プリント基板およびその製造方法 |
| JP2012004527A (ja) * | 2010-06-14 | 2012-01-05 | Samsung Electro-Mechanics Co Ltd | 放熱基板及びその製造方法 |
| JP2012104794A (ja) * | 2010-11-05 | 2012-05-31 | Samsung Electro-Mechanics Co Ltd | 放熱基板及びその製造方法 |
| JPWO2011093405A1 (ja) * | 2010-02-01 | 2013-06-06 | 有限会社Ｍｔｅｃ | チップサイズパッケージの光半導体装置 |
| JP2013131748A (ja) * | 2011-12-21 | 2013-07-04 | Samsung Electro-Mechanics Co Ltd | 放熱基板及び放熱基板の製造方法 |
| JP2013211322A (ja) * | 2012-03-30 | 2013-10-10 | Ibiden Co Ltd | 配線基板及びその製造方法 |
| JP2014143423A (ja) * | 2007-05-25 | 2014-08-07 | Electro Scientific Industries Inc | コンシュマー電子機器パッケージ |
| JP5734476B1 (ja) * | 2014-02-05 | 2015-06-17 | 三菱電機株式会社 | インバータ装置 |
-
1998
- 1998-04-16 JP JP10526698A patent/JPH11298104A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP4592177B2 (ja) * | 1999-12-01 | 2010-12-01 | イビデン株式会社 | パッケージ基板 |
| JP2001223298A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| WO2006057480A1 (en) * | 2004-11-29 | 2006-06-01 | Wavenics, Inc. | Package using selectively anodized metal and manufacturing method thereof |
| JP2008522402A (ja) * | 2004-11-29 | 2008-06-26 | ワベニクス，インコーポレイテッド | 選択的陽極酸化された金属を用いたパッケージ及びその製作方法 |
| JP2006196483A (ja) * | 2005-01-11 | 2006-07-27 | Dainippon Printing Co Ltd | 配線基板及びその製造方法 |
| JP2007180083A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 半導体チップ搭載用基板およびその製造方法 |
| JP2014143423A (ja) * | 2007-05-25 | 2014-08-07 | Electro Scientific Industries Inc | コンシュマー電子機器パッケージ |
| JPWO2011093405A1 (ja) * | 2010-02-01 | 2013-06-06 | 有限会社Ｍｔｅｃ | チップサイズパッケージの光半導体装置 |
| JPWO2011102561A1 (ja) * | 2010-02-22 | 2013-06-17 | 三洋電機株式会社 | 多層プリント配線基板およびその製造方法 |
| WO2011102561A1 (ja) * | 2010-02-22 | 2011-08-25 | 三洋電機株式会社 | 多層プリント配線基板およびその製造方法 |
| JP2011249744A (ja) * | 2010-05-24 | 2011-12-08 | Samsung Electro-Mechanics Co Ltd | プリント基板およびその製造方法 |
| JP2012004527A (ja) * | 2010-06-14 | 2012-01-05 | Samsung Electro-Mechanics Co Ltd | 放熱基板及びその製造方法 |
| JP2012104794A (ja) * | 2010-11-05 | 2012-05-31 | Samsung Electro-Mechanics Co Ltd | 放熱基板及びその製造方法 |
| JP2013131748A (ja) * | 2011-12-21 | 2013-07-04 | Samsung Electro-Mechanics Co Ltd | 放熱基板及び放熱基板の製造方法 |
| JP2013211322A (ja) * | 2012-03-30 | 2013-10-10 | Ibiden Co Ltd | 配線基板及びその製造方法 |
| JP5734476B1 (ja) * | 2014-02-05 | 2015-06-17 | 三菱電機株式会社 | インバータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3486184B2 (ja) | チップキャリヤ基板 | |
| US6192581B1 (en) | Method of making printed circuit board | |
| US7230818B2 (en) | Printed circuit board and manufacturing method thereof | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| JPH11298104A (ja) | 半導体搭載用回路基板 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
| JP2006148078A (ja) | 平滑な側面を有する導電層を一部として使用する回路基板、その製造方法、ならびにこの回路基板を使用する電気組立体および情報処理システム | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
| JP2010034430A (ja) | 配線基板及びその製造方法 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JPH11163525A (ja) | 多層配線基板の製造方法 | |
| JP4219266B2 (ja) | 配線基板の製造方法 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2004124110A (ja) | 無電解金めっきの前処理方法、配線基板及びその製造方法 | |
| US20230225050A1 (en) | Circuit board structure and manufacturing method thereof | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| KR20110035177A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2022138469A (ja) | 多層配線基板及びその製造方法 |