JP2008282842A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2008282842A JP2008282842A JP2007123154A JP2007123154A JP2008282842A JP 2008282842 A JP2008282842 A JP 2008282842A JP 2007123154 A JP2007123154 A JP 2007123154A JP 2007123154 A JP2007123154 A JP 2007123154A JP 2008282842 A JP2008282842 A JP 2008282842A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating layer
- wiring
- forming
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000007747 plating Methods 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000011347 resin Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 210
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 239000011889 copper foil Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 4
- 239000010949 copper Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】基板のスルーホールの上にパッドが配置される配線基板の製造方法において、微細な配線パターンを形成できる製造方法を提供する。
【解決手段】基板１２のスルーホールＴＨの内面から両面側にスルーホールめっき層１６を形成し、スルーホールＴＨに樹脂１８を充填した後に、スルーホールＴＨの上に開口部３０ａが設けられた第１レジスト３０を形成する。続いて、第１レジスト３０の開口部３０ａに部分カバーめっき層２０を形成し、第１レジスト３０を除去した後に、部分カバーめっき層２０の全体を被覆すると共に、スルーホールめっき層１６をパターン化するためのパターンを備えた第２レジスト３２をそれぞれ形成する。さらに、第２レジスト３２をマスクにしてスルーホールめっき層１６をエッチングすることにより、部分カバーめっき層２０を含むパッド配線部２２と配線パターン２４とを得る。
【選択図】図６
【解決手段】基板１２のスルーホールＴＨの内面から両面側にスルーホールめっき層１６を形成し、スルーホールＴＨに樹脂１８を充填した後に、スルーホールＴＨの上に開口部３０ａが設けられた第１レジスト３０を形成する。続いて、第１レジスト３０の開口部３０ａに部分カバーめっき層２０を形成し、第１レジスト３０を除去した後に、部分カバーめっき層２０の全体を被覆すると共に、スルーホールめっき層１６をパターン化するためのパターンを備えた第２レジスト３２をそれぞれ形成する。さらに、第２レジスト３２をマスクにしてスルーホールめっき層１６をエッチングすることにより、部分カバーめっき層２０を含むパッド配線部２２と配線パターン２４とを得る。
【選択図】図６
Description
本発明は配線基板及びその製造方法に係り、さらに詳しくは、電子部品の実装基板に適用できる配線基板及びその製造方法に関する。
近年、電子機器の進展に伴って、電子部品が実装される配線基板の小型化・高機能化が求められている。配線基板としては、基板のスルーホールの内面に設けられたスルーホールめっき層を介して相互接続される配線パターンが基板の両面側に形成された構造のプリント配線板がある。
そのようなプリント基板の製造方法は、図１（ａ）に示すように、まず、両面に銅箔２００が貼着された樹脂基板１００をドリルで加工することにより、スルーホールＴＨを形成する。次いで、図１（ｂ）に示すように、スルーホールＴＨの内面及び両面側の銅箔２００の上にスルーホールめっき層３００を形成する。
続いて、図１（ｃ）に示すように、スルーホールＴＨの中に穴埋め樹脂４００を充填する。さらに、図１（ｄ）に示すように、樹脂基板１００の両面側のスルーホールめっき層３００及び穴埋め樹脂４００の上にカバーめっき層５００をそれぞれ形成する。
次いで、図２（ａ）に示すように、樹脂基板１００の両面側のカバーめっき層５００の上にレジストパターン６００をそれぞれ形成する。さらに、図２（ｂ）に示すように、レジストパターン６００をマスクにしてカバーめっき層５００、スルーホールめっき層３００及び銅箔２００を薬液によってウェットエッチングする。その後に、レジストパターン６００が除去される。
これにより、図２（ｃ）に示すように、銅箔２００、スルーホールめっき層３００及びカバーめっき層５００から構成される配線パターン７００が樹脂基板１００の両面側に形成される。スルーホールＴＨの上下に配置される配線パターン７００は、スルーホールパッドとして機能し、スルーホールめっき層３００を介して相互接続される。さらに、樹脂基板１００の両面側に配線パターン７００に接続される所要の配線パターンが積層されてプリント配線板が製造される。
上記したようなプリント配線板の製造方法は、特許文献１に記載されている。
また、特許文献２には、プリント配線板のスルーホールの封止方法について記載されており、スルーホールに穴埋め材をリベット状に充填して硬化させた後に、リベット部に高圧噴射装置で研磨材を噴射することによって、リベット部を小型化して除去することが記載されている。
特開２００１−１４４３９７号公報
特開２００５−２６８６３３号公報
上記した従来技術のプリント配線板の製造方法では、スルーホールＴＨの上にパッドを配置する都合上、スルーホールめっき層３００の上にカバーめっき層５００を樹脂基板１００の全面にわたって形成している。従って、配線パターン７００を形成する工程において（図２（ａ）及び（ｂ））、カバーめっき層５００、スルーホールめっき層３００及び銅箔２００からなる厚膜（例えば２０〜３０μｍ）の銅層を等方性のウェットエッチングでエッチングする必要がある。
このため、配線パターン７００はレジストパターン６００からかなり内側にエッチングシフトして細くなって形成されるので、より微細な配線パターンを形成する際に、線幅の設計スペックを満足することができず、配線パターンの微細化に対応できない問題がある。
本発明は以上の課題を鑑みて創作されたものであり、微細な配線パターンを形成できる配線基板の製造方法及び配線基板を提供することを目的とする。
上記課題を解決するため、本発明は配線基板の製造方法に係り、基板にスルーホールを形成する工程と、前記スルーホールの内面から前記基板の両面側にスルーホールめっき層を形成する工程と、前記スルーホールに樹脂を充填する工程と、前記基板の両面側に、前記スルーホール上及びその近傍上に開口部が設けられた第１レジストをそれぞれ形成する工程と、前記第１レジストの前記開口部に、めっきにより前記スルーホールめっき層に接続される部分カバーめっき層を形成する工程と、前記第１レジストを除去する工程と、前記基板の両面側に、前記部分カバーめっき層の全体を被覆すると共に、前記スルーホールめっき層をパターン化するためのパターンを備えた第２レジストをそれぞれ形成する工程と、前記第２レジストをマスクにして前記スルーホールめっき層をエッチングすることにより、前記スルーホールめっき層と前記部分カバーめっき層とから構成されて前記スルーホールめっき層を介して相互接続されるパッド配線部と、前記パッド配線部から分離されて前記スルーホールめっき層から形成される配線パターンとを前記基板の両面側にそれぞれ形成する工程とを有することを特徴とする。
本発明の配線基板の製造方法では、まず、基板にスルーホールを形成し、スルーホールの内面から基板の両面側にスルーホールめっき層を形成した後に、スルーホール内に樹脂を充填する。その後に、基板の両面側にスルーホール内の樹脂上及びその近傍のスルーホールめっき層の上に開口部が設けられた第１レジストを形成する。さらに、第１レジストの開口部にめっきによって部分カバーめっき層を形成する。これにより、スルーホールの上にパッドが予め配置される。
続いて、第１レジストを除去した後に、部分カバーめっき層の全体を被覆すると共に、スルーホールめっき層をパターン化するためのパターンを備えた第２レジストを形成する。次いで、第２レジストをマスクにしてスルーホールめっき層をエッチングしてパターン化する。
これにより、基板の両面側に、スルーホールめっき層と部分カバーめっき層とから構成されるパッド配線部（スルーホールパッド）がスルーホールの上に形成され、スルーホールめっき層からなる配線パターンがパッド配線部から分離して形成される。基板の両面側のパッド配線部は、スルーホールの内面のスルホールめっき層によって相互接続される。
本発明では、パッドが配置されるスルーホールの上のみに部分カバーめっき層を形成し、配線パターンとなるスルーホールめっき層の上にカバーめっき層を形成しないようにしている。このため、従来技術と違って、厚膜のカバーめっき層をエッチングする必要はなく、設計要求に合わせた最適な膜厚のスルーホールめっき層をエッチングすることにより配線パターンを得ることができる。これにより、配線パターンを形成する際のエッチングシフトを格段に低減させることができるので、微細な配線パターンを形成することができる。
このように、本発明では、スルーホール内の樹脂の上にそれを被覆する厚膜のパッド配線部（スルーホールパッド）を配置できると共に、微細な配線パターンをパッド配線部から分離して形成することができる。
また、上記課題を解決するため、本発明は配線基板の製造方法に係り、基板の上に全体にわたって金属層を形成する工程と、前記金属層の上に開口部が設けられた第１レジストを形成する工程と、前記第１レジストの開口部にめっきにより部分カバーめっき層を形成する工程と、前記第１レジストを除去する工程と、前記部分カバーめっき層上の全体を被覆すると共に、前記金属層をパターン化するためのパターンを備えた第２レジストを形成する工程と、前記第２レジストをマスクにして前記金属層をエッチングすることにより、一部に前記部分カバーめっき層が立設する配線パターンを形成する工程とを有することを特徴とする。
本発明では、まず、基板上の全体にわたって金属層を形成した後に、その上に開口部が設けられた第１レジストを形成する。次いで、第１レジストの開口部にめっきにより部分カバーめっき層を形成した後に、第１レジストを除去する。さらに、部分カバーめっき層上の全体を被覆すると共に、金属層をパターン化するためのパターンを備えた第２レジストを形成する。続いて、第２レジストをマスクにして金属層をエッチングすることにより、一部に部分カバーめっき層が立設する配線パターンを形成する。
本発明では、上記した発明と技術思想が共通しており、金属層の一部（接続部など）のみに部分カバーめっき層を予め形成しておき、部分カバーめっき層の全体をレジストで被覆した状態で金属層の上にレジストをパターニングし、金属層をエッチングすることにより部分カバーめっき層が立設する配線パターンが得る。配線パターンの接続部から立設する部分カバーめっき層はビアポストや接続パッドとして機能する。
本発明では、ビアポストや接続パッドとして機能する部分カバーめっき層を備えた配線パターンを容易に形成することができる。また、同一配線内で膜厚の異なる配線パターンを形成することも可能である。
部分カバーめっき層をビアポストとして利用する場合は、配線パターンの上にビアポストを埋め込む絶縁層を形成した後に、絶縁層を研磨してビアポストの上面を露出させる。その後に、ビアポストに接続される上側配線パターンが絶縁層の上に形成される。
以上説明したように、本発明では、基板のスルーホール上にパッド配線部を配置できると共に、微細な配線パターンを形成することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図３〜図７は本発明の第１実施形態の配線基板の製造方法を示す断面図である。
図３〜図７は本発明の第１実施形態の配線基板の製造方法を示す断面図である。
本発明の第１実施形態の配線基板の製造方法では、図３（ａ）に示すように、まず、樹脂基板１２の両面に銅箔１４が貼着された構造の両面銅張板１０を用意する。銅箔１４の厚みは例えば５〜２０μｍに設定される。その後に、図１（ｂ）に示すように、両面銅張板１０をドリルで貫通加工することにより、スルーホールＴＨを形成する。
次いで、図３（ｃ）に示すように、両面銅張板１０の両面側及びスルーホールＴＨの内面に、無電解めっきにより銅などからなるシード層（不図示）を形成した後に、シード層をめっき給電経路として利用する電解めっきにより銅などからなる金属層（不図示）をシード層の上に形成する。これにより、シード層と金属層とにより構成されるスルーホールめっき層１６が得られる。スルーホールめっき層１６はスルーホールＴＨの内面から両面銅張板１０の両面側の銅箔１４の上にそれぞれ繋がって形成される。また、スルーホールめっき層１６の膜厚は例えば２０μｍ程度に設定される。
続いて、図３（ｄ）に示すように、スルーホールＴＨ内に穴埋め樹脂１８を充填する。このとき、穴埋め樹脂１８は両面銅張板１０の両面から突出部１８ａがそれぞれ突き出た状態で形成される。さらに、図４（ａ）に示すように、両面銅張板１０の両面側から突き出た穴埋め樹脂１８の突出部１８ａをグランダーによってそれぞれ研磨する。
これにより、穴埋め樹脂１８の上面及び下面は、スルーホールめっき層１６の上面及び下面と略同一面となって平坦化される。穴埋め樹脂１８の突出部１８ａを研磨する際に、両面側のスルーホールめっき層１６も研磨されて膜減りし、図３（ｃ）の工程で形成されるスルーホールめっき層１６の膜厚が２０μｍの場合は、その膜厚が１１μｍ程度となる。
続いて、図４（ｂ）に示すように、両面銅張板１０の両面側に感光性の第１ドライフィルムレジスト３０をそれぞれ形成する。さらに、図４（ｃ）に示すように、両面側の第１ドライフィルムレジスト３０を露光・現像することにより、スルーホールＴＨ及びその近傍に対応する第１ドライフィルムレジスト３０の領域に開口部３０ａをそれぞれ形成する。なお、第１ドライフィルムレジスト３０の代わりに液状レジストを塗布してもよい。
次いで、図５（ａ）に示すように、両面銅張板１０の両面側において、第１ドライフィルムレジスト３０の開口部３０ａ内の穴埋め樹脂１８及びスルーホールめっき層１６の上に、無電解めっきでシード層（不図示）を形成した後に、シード層及びスルーホールめっき層１６をめっき給電経路に利用する電解めっきにより金属層（不図示）をシード層の上に形成する。これにより、両面銅張板１０の両面側の第１ドライフィルムレジスト３０の開口部３０ａ内に、シード層と金属層とから構成される膜厚が１２μｍ程度の銅などからなる部分カバーめっき層２０がそれぞれ形成される。その後に、第１ドライフィルムレジスト３０が除去される。
図５（ｂ）に示すように、両面銅張板１０の両面側の部分カバーめっき層２０は、スルーホールＴＨ内の穴埋め樹脂１８上及びその近傍のスルーホールめっき層１６の上に、スルーホールめっき層１６に電気的に接続された状態でパッド状にパターン化されてそれぞれ形成される。
次いで、図５（ｃ）に示すように、両面銅張板１０の両面側に、部分カバーめっき層２０及びスルーホールめっき層１６を被覆する感光性の第２ドライフィルムレジスト３２をそれぞれ形成する。さらに、図６（ａ）に示すように、第２ドライフィルムレジスト３２を露光・現像することにより、両面側の第２ドライフィルムレジスト３２をそれぞれパターン化する。このとき、第２ドライフィルムレジスト３２は、部分カバーめっき層２０の全体を被覆した状態で、スルーホールめっき層１６の上に配線パターンを得るための開口部３２ａが設けられてパターン化される。
次いで、図６（ｂ）に示すように、薬液を使用するウェットエッチングにより、第２ドライフィルムレジスト３２をマスクにしてスルーホールめっき層１６及び銅箔１４をエッチングする。その後に、第２ドライフィルムレジスト３２が除去される。これにより、図６（ｃ）に示すように、樹脂基板１２の両面側において、スルーホールＴＨ及びその近傍の上に、銅箔１４、スルーホールめっき層１６及び部分カバーめっき層２０から構成されるパッド配線部２２がそれぞれ形成される。樹脂基板１２の両面側のパッド配線部２２はスルーホールＴＨ内のスルーホールめっき層１６を介して相互接続される。
また同時に、樹脂基板１２の両面側に、銅箔１４及びスルーホールめっき層１６から構成される配線パターン２４が形成される。配線パターン２４はパッド配線部２２から分離して形成される。
パッド配線部２２はスルーホールＴＨの上に島状に孤立して形成されたスルーホールパッドであってもよいし、あるいは、部分カバーめっき層２０（パッド）の下から銅箔１４及びスルーホールめっき層１６が外側に延在することで、部分カバーめっき層２０（パッド）が配線パターン２４とは別の配線パターンに繋がるようにしてもよい。
本実施形態では、スルーホールＴＨ及びその近傍上のみに部分カバーめっき層２０をパッド状に形成し、配線パターン２４が配置されるスルーホールめっき層１６上の領域にカバーめっき層を形成しないようにしている。このため、上記した図６（ａ）及び（ｂ）のパッド配線部２２及び配線パターン２４を形成する工程では、従来技術と違って、厚膜（例えば１２μｍ）のカバーめっき層をエッチングする必要はなく、スルーホールめっき層１６及び銅箔１４のみをエッチングすることにより配線パターン２４を得ることができる。
例えば、穴埋め樹脂１８を研磨した後（図４（ａ））の銅箔１４及びスルーホールめっき層１６のトータル膜厚は１１μｍ程度と薄くなるので、カバーめっき層を含めてウェットエッチングする場合よりもエッチングシフトを格段に減らすことが可能になる。本実施形態の手法を採用することにより、スルーホールＴＨ内の穴埋め樹脂１８の上にそれを被覆する部分カバーめっき層２０（スルーホールパッド）を配置できると共に、ライン：スペースが４０μｍ：４０μｍ以下の線幅スペックの配線パターン２４を容易に形成することが可能になる。
また、本実施形態では、配線パターン２４を形成する領域にカバーめっき層を形成せずに銅箔１４とスルーホールめっき層１６の膜厚を制御することで配線パターン２４の膜厚を調整できるので、配線パターン２４が不必要に厚くなることがなく、微細加工が可能になる。このように、各膜厚に対するエッチングシフトや配線抵抗などを鑑みて適切な線幅と膜厚をもつ配線パターン２４を形成することができる。
続いて、図７に示すように、樹脂基板１２の両面側のパッド配線部２２及び配線パターン２４の上に樹脂フィルムを貼着するなどして層間絶縁層２８をそれぞれ形成する。さらに、両面側の層間絶縁層２８に、パッド配線部２２及び配線パターン２４に到達するビアホールＶＨをそれぞれ形成する。その後に、樹脂基板１２の両面側の層間絶縁層２８の上にビアホールＶＨを介してパッド配線部２２及び配線パターン２４に接続される上側配線パターン２６をそれぞれ形成する。
このようにして、樹脂基板１２の両面側にパッド配線部２２及び配線パターン２４に接続されるｎ層（ｎは１以上の整数）の配線パターンがそれぞれ積層されて第１実施形態の配線基板が得られる。
図７に示すように、第１実施形態の配線基板では、樹脂基板１２にスルーホールＴＨが設けられており、その中に穴埋め樹脂１８が充填されている。パターン状のスルーホールめっき層１６がスルーホールＴＨの内面と穴埋め樹脂１８との間から樹脂基板１２の両面までそれぞれ繋がって形成されている。樹脂基板１２の両面側のスルーホールめっき層１６の下には銅箔１４がパターン化されて形成されている。
さらに、樹脂基板１２の両面側において、スルーホールＴＨ内の穴埋め樹脂１８及びその近傍のスルーホールめっき層１６の上に部分カバーめっき層２０がそれぞれ形成されている。このようにして、銅箔１４、スルーホールめっき層１６及び部分カバーめっき層２０によりパッド配線部２２が構成されている。両面側のパッド配線部２２の部分カバーめっき層２０はスルーホールＴＨの内面のスルーホールめっき層１６を介して相互接続されている。
また、樹脂基板１２の両面側には、銅箔１４とスルーホールめっき層１６とから構成されて、パッド配線部２２から分離された配線パターン２４がそれぞれ形成されている。配線パターン２４は、パッド配線部２２の一部を構成する銅箔１４及びスルーホールめっき層１６と同一の積層膜がパターン化されて形成される。配線パターン２４は部分カバーめっき層を含まずに形成されるので、その膜厚がバッド配線部２２の膜厚より薄く設定されている。
なお、本実施形態では、基板として両面銅張板１０を使用したが、銅箔が貼着されていない絶縁基板を使用してもよい。この形態の場合は、パッド配線部２２はスルーホールめっき層１６と部分カバーめっき層２０によって構成され、配線パターン２４はスルーホールめっき層１６のみから形成される。
さらに、樹脂基板１２の両面側に、パッド配線部２２及び配線パターン２４に到達するビアホールＶＨが設けられた層間絶縁層２８がそれぞれ形成されている。そして、樹脂基板１２の両面側の層間絶縁層２８の上にビアホールＶＨを介してパッド配線部２２及び配線パターン２４に接続される上側配線パターン２６がそれぞれ形成されている。このようにして、樹脂基板１２の両面側のパッド配線部２２及び配線パターン２４の上にそれらに接続されるｎ層（ｎは１以上の整数）の配線パターンがそれぞれ積層されて本実施形態の配線基板が構成される。
スルーホールＴＨを被覆するパッド配線部２２の部分カバーめっき層２０は、スルーホールめっき層１６を介して相互接続されるパッド配線部２２を上側配線パターン２６に信頼性よく接続するためのスルーホールパッドとして機能する。そして、樹脂基板１２の一方の面側の最上に露出する配線パターンの接続部に電子部品（半導体チップなど）が実装され、他方の面側の最上に露出する配線パターンの接続部に外部接続端子が設けられる。
このように、本実施形態の配線基板では、スルーホールＴＨの上にスルーホールパッドとして機能するパッド配線部２２を配置できると共に、配線パターン２４はカバーめっき層を含まず最適な膜厚で構成されるので、所要の線幅スペックの配線パターン２４を形成することができる。
（第２の実施の形態）
図８〜図１０は本発明の第２実施形態の配線基板の製造方法を示す断面図である。
図８〜図１０は本発明の第２実施形態の配線基板の製造方法を示す断面図である。
第２実施形態の特徴は、本発明の配線基板の製造方法を利用して多層配線のビアポストを形成することにある。第２実施形態では、第１実施形態と同一工程については、その詳しい説明を省略する。
図８（ａ）に示すように、まず、絶縁性の基板４０の上に全体にわたって銅などからなる金属層５０が設けられた構造体を用意する。金属層５０は基板４０上に多層配線を形成する際の途中の配線を形成するためのものであってもよく、その場合は、所定の層間絶縁層の上に金属層５０が形成されている。
次いで、図８（ｂ）に示すように、金属層５０上のビアポストが配置される部分に開口部３４ａが設けられた第１ドライフィルムレジスト３４を第１実施形態と同様な方法によって形成する。さらに、図８（ｃ）に示すように、金属層５０をめっき給電経路に利用する電解めっきにより、第１ドライフィルムレジスト３４の開口部３４ａに銅などの金属めっき層を形成してビアポスト５２を得る。
次いで、図８（ｄ）に示すように、第１ドライフィルムレジスト３４を除去してビアポスト５２を露出させる。
続いて、図９（ａ）に示すように、ビアポスト５２の全体を被覆すると共に、金属層５０の上に、配線パターンを形成するためのパターンが設けられた第２ドライフィルムレジスト３６を形成する。さらに、第２ドライフィルムレジスト３６をマスクにして金属層５０をエッチングした後に、第２ドライフィルムレジスト３６を除去する。
これにより、図９（ｂ）に示すように、接続部にビアポスト５２が立設する配線パターン５４が基板４０上に形成される。ビアポスト５２は多層配線の層間の厚みに対応する高さに設定される。このとき同時に、ビアポスト５２が接続されていない配線パターンを形成してもよい。
次いで、図９（ｃ）に示すように、ビアポスト５２及び配線パターン５４の上に樹脂フィルムを貼着するなどして絶縁層６０ａを形成する。さらに、図１０（ａ）に示すように、絶縁層６０ａをビアポスト５２の上面が露出するまで研磨することにより、ビアポスト５２の側方に層間絶縁層６０を残す。これにより、ビアポスト５２の上面と層間絶縁層６０の上面とが略同一面となって平坦化される。
その後に、図１０（ｂ）に示すように、ビアポスト５２を介して配線パターン５４に接続される上側配線パターン５６を層間絶縁層６０の上に形成する。
このように、第２実施形態では、金属層５０上の接続部になる部分に開口部３４ａが設けられた第１ドライフィルムレジスト３４を形成し、その開口部３４ａに電解めっきによってビアポスト５２を形成する。さらに、第１ドライフィルムレジスト３４を除去した後に、ビアポスト５２に繋がる配線パターンが得られるように第２ドライフィルムレジスト３６をパターニングし、それをマスクにして金属層５０をエッチングすることにより、ビアポスト５２が立設する配線パターン５４を容易に形成することができる。
配線パターン５４の接続部にビアポスト５２を立設することにより、ビアホールを形成する工程やビアホールに導体を埋め込む工程が不要になり、製造コストを低減させることができる。
第２実施形態においても、同様な工程を繰り返すことにより、配線パターン５４に接続されるｎ層（１以上の整数）の配線を積層してもよい。
（第３の実施の形態）
図１１及び図１２は本発明の第３実施形態の配線基板の製造方法を示す断面図である。
図１１及び図１２は本発明の第３実施形態の配線基板の製造方法を示す断面図である。
第３実施形態の特徴は、本発明の配線基板の製造方法を利用して接続パッドが立設する配線パターンを形成することにある。第３実施形態では、第１実施形態と同一工程については、その詳しい説明を省略する。
第３実施形態では、図１１（ａ）に示すように、まず、第２実施形態と同様に、基板４０上の全体にわたって金属層５０が形成された構造体を用意し、金属層５０上の接続パッドが配置される部分に開口部３４ａが設けられた第１ドライフィルムレジスト３４を形成する。さらに、図１１（ｂ）に示すように、金属層５０をめっき給電経路に利用する電解めっきにより第１ドライフィルムレジスト３４の開口部３４ａに金属めっき層を形成して接続パッド５３を得る。
接続パッド５３としては、銅（Ｃｕ）層の他に、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、すず（Ｓｎ）層、又は金（Ａｕ）層、あるいは、それらから選択される２つ以上に積層膜が使用される。さらに、図１１（ｃ）に示すように、第１ドライフィルムレジスト３４を除去して接続パッド５３を露出させる。
次いで、図１１（ｄ）に示すように、接続パッド５３の全体を被覆すると共に、金属層５０の上に、配線パターンを形成するためのパターンが設けられた第２ドライフィルムレジスト３６を形成する。さらに、第２ドライフィルムレジスト３６をマスクにして金属層５０をエッチングした後に、第２ドライフィルムレジスト３６を除去する。
これにより、図１２（ａ）に示すように、接続パッド５３が立設する配線パターン５４が基板４０の上に形成される。このとき同時に、接続パッド５３が接続されていない配線パターンを形成してもよい。
さらに、図１２（ｂ）に示すように、基板４０の上に、接続パッド５３及び配線パターン５４を被覆する層間絶縁層６０を形成する。その後に、層間絶縁層６０をレーザなどで加工することにより、接続パッド５３に到達するビアホールＶＨを形成する。このとき、配線パターン５４の微細加工を可能にするために膜厚を薄く設定する場合であっても、配線パターン５４の接続部には接続パッド５３が設けられているので、ビアホールＶＨを形成する際に配線パターン５４を貫通するなどの不具合が回避される。
その後に、ビアホールＶＨを介して配線パターン５４の接続パッド５３に接続される上側配線パターン５６を層間絶縁層６０の上に形成する。
第３実施形態においても、配線パターン５４に接続されるｎ層（１以上の整数）の配線を積層してもよい。
第２、第３実施形態では、接続部にビアポストや接続パッドが立設する配線パターンを形成する形態を例示したが、同一配線内で膜厚が異なる配線パターンを形成することも可能である。
１０…両面銅張板、１２…樹脂基板、１４…銅箔、１６…スルーホールめっき層、１８…穴埋め樹脂、１８ａ…突出部、２０…部分カバーめっき層、２２…パッド配線部、２４…配線パターン、２６，５６…上側配線パターン、２８，６０…層間絶縁層、３０，３４…第１ドライフィルムレジスト、３２，３６…第２ドライフィルムレジスト、３０ａ、３２ａ，３４ａ…開口部、４０…基板、５０…金属層、５２…ビアポスト、５３…接続パッド、ＴＨ…スルーホール、ＶＨ…ビアホール。
Claims (9)
- 基板にスルーホールを形成する工程と、
前記スルーホールの内面から前記基板の両面側にスルーホールめっき層を形成する工程と、
前記スルーホールに樹脂を充填する工程と、
前記基板の両面側に、前記スルーホール上及びその近傍上に開口部が設けられた第１レジストをそれぞれ形成する工程と、
前記第１レジストの前記開口部に、めっきにより前記スルーホールめっき層に接続される部分カバーめっき層を形成する工程と、
前記第１レジストを除去する工程と、
前記基板の両面側に、前記部分カバーめっき層の全体を被覆すると共に、前記スルーホールめっき層をパターン化するためのパターンを備えた第２レジストをそれぞれ形成する工程と、
前記第２レジストをマスクにして前記スルーホールめっき層をエッチングすることにより、前記スルーホールめっき層と前記部分カバーめっき層とから構成されて前記スルーホールめっき層を介して相互接続されるパッド配線部と、前記パッド配線部から分離されて前記スルーホールめっき層から形成される配線パターンとを前記基板の両面側にそれぞれ形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記基板は、樹脂基板の両面側に銅箔が貼着された両面銅張板であり、
前記スルーホールめっき層をエッチングする工程で、前記スルーホールめっき層の下の前記銅箔までエッチングされ、
前記パッド配線部及び前記配線パターンは、前記スルーホールめっき層の下に前記銅箔がさらに形成されてそれぞれ構成されることを特徴とする請求項１に記載の配線基板の製造方法。 - 前記パッド配線部及び前記配線パターンを形成する工程の後に、
前記パッド配線部及び前記配線パターンにそれぞれ接続されるｎ層（１以上に整数）の配線を積層する工程をさらに有することを特徴とする請求項１又は２に記載の配線基板の製造方法。 - 基板の上に全体にわたって金属層を形成する工程と、
前記金属層の上に開口部が設けられた第１レジストを形成する工程と、
前記第１レジストの開口部にめっきにより部分カバーめっき層を形成する工程と、
前記第１レジストを除去する工程と、
前記部分カバーめっき層上の全体を被覆すると共に、前記金属層をパターン化するためのパターンを備えた第２レジストを形成する工程と、
前記第２レジストをマスクにして前記金属層をエッチングすることにより、一部に前記部分カバーめっき層が立設する配線パターンを形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記部分カバーめっき層は層間接続用のビアポストであり、
前記配線パターンを形成する工程の後に、
前記配線パターンの上に絶縁層を形成する工程と、
前記絶縁層を研磨して前記ビアポストの上面を露出させる工程と、
前記ビアポストに接続される上側配線パターンを前記絶縁層の上に形成する工程をさらに有することを特徴とする請求項４に記載の配線基板の製造方法。 - 前記部分カバーめっき層は前記配線パターンの接続パッドであり、
前記配線パターンを形成する工程の後に、
前記配線パターンの上に絶縁層を形成する工程と、
前記絶縁層を加工することにより、前記接続パッドに到達するビアホールを形成する工程と、
前記ビアホールを介して前記接続パッドに接続される上側配線パターンを前記絶縁層の上に形成する工程とをさらに有することを特徴とする請求項４に記載の配線基板の製造方法。 - スルーホールが設けられた基板と、
前記スルーホールに充填された樹脂と、
前記スルーホールの内面と前記樹脂との間から前記基板の両面側までそれぞれ繋がって形成されたパターン状のスルーホールめっき層と、前記基板の両面側の前記スルーホール内の前記樹脂上及び前記スルーホールめっき層の上にそれぞれ形成されたパッド状の部分カバーめっき層とから構成されるパッド配線部と、
前記スルーホールめっき層と同一層が前記基板の両面側にパターン化されてそれぞれ形成され、前記パッド配線部から分離された配線パターンとを有し、
前記基板の両面側の前記パッド配線部は前記スルーホールめっき層を介して相互接続され、前記配線パターンの膜厚は前記パッド配線部の膜厚より薄いことを特徴とする配線基板。 - 前記基板の両面側において、前記パッド配線部及び配線パターンは、スルーホールめっき層の下にパターン化された銅箔をさらに含んでそれぞれ構成されていることを特徴とする請求項７に記載の配線基板。
- 前記基板の両面側の前記パッド配線部及び前記配線パターンの上に形成され、前記スルーホール上の前記パッド配線部の上及び前記配線パターンの上にビアホールが設けられた絶縁層と、
前記基板の両面側の前記絶縁層の上に形成され、前記ビアホールを介して前記パッド配線部及び前記配線パターンに接続される上側配線パターンとをさらに有することを特徴とする請求項７に記載の配線基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007123154A JP2008282842A (ja) | 2007-05-08 | 2007-05-08 | 配線基板及びその製造方法 |
| TW097110025A TW200845835A (en) | 2007-05-08 | 2008-03-21 | Wiring substrate and method of manufacturing the same |
| US12/078,514 US20080277155A1 (en) | 2007-05-08 | 2008-04-01 | Wiring substrate and method of manufacturing the same |
| KR1020080030144A KR20080099128A (ko) | 2007-05-08 | 2008-04-01 | 배선 기판 및 그 제조 방법 |
| US13/067,877 US20110258850A1 (en) | 2007-05-08 | 2011-07-01 | Wiring substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007123154A JP2008282842A (ja) | 2007-05-08 | 2007-05-08 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008282842A true JP2008282842A (ja) | 2008-11-20 |
| JP2008282842A5 JP2008282842A5 (ja) | 2010-04-15 |
Family
ID=39968500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007123154A Pending JP2008282842A (ja) | 2007-05-08 | 2007-05-08 | 配線基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20080277155A1 (ja) |
| JP (1) | JP2008282842A (ja) |
| KR (1) | KR20080099128A (ja) |
| TW (1) | TW200845835A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101165330B1 (ko) | 2010-11-11 | 2012-07-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| JP2020088321A (ja) * | 2018-11-30 | 2020-06-04 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
| JP2020107751A (ja) * | 2018-12-27 | 2020-07-09 | 京セラ株式会社 | 印刷配線板、複合印刷配線板、印刷配線板の製造方法及び複合印刷配線板の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5313202B2 (ja) * | 2010-04-30 | 2013-10-09 | 日本メクトロン株式会社 | ビルドアップ型多層プリント配線板及びその製造方法 |
| CN103299393B (zh) * | 2010-10-19 | 2017-02-15 | 惠亚集团公司 | 制造具有带包绕镀层的通道的印刷电路板的方法 |
| US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
| JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
| EP3570645B1 (en) * | 2018-05-17 | 2023-01-25 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with only partially filled thermal through-hole |
| DE102019108870A1 (de) * | 2019-04-04 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Träger mit verkleinerter Durchkontaktierung |
| TWI744896B (zh) * | 2020-05-12 | 2021-11-01 | 台灣愛司帝科技股份有限公司 | 導電玻璃基板以及導電玻璃基板的製造系統與製作方法 |
| KR20220059740A (ko) * | 2020-11-03 | 2022-05-10 | 삼성전기주식회사 | 인쇄회로기판 |
| CN112788853A (zh) * | 2021-01-09 | 2021-05-11 | 勤基电路板（深圳）有限公司 | 一种增加过孔处焊盘面积的电路板的生产工艺及该电路板 |
| CN113725150B (zh) * | 2021-08-30 | 2024-06-07 | 中国电子科技集团公司第五十八研究所 | 一种通孔填充制作方法 |
| WO2024034703A1 (ko) * | 2022-08-10 | 2024-02-15 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275959A (ja) * | 1993-03-22 | 1994-09-30 | Hitachi Ltd | 多層配線基板とその製造方法および両面プリント配線板の製造方法 |
| JPH07336024A (ja) * | 1994-06-07 | 1995-12-22 | Hitachi Ltd | 薄膜配線の形成方法 |
| JP2006216714A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006294956A (ja) * | 2005-04-13 | 2006-10-26 | Cmk Corp | 多層プリント配線板とその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI310670B (en) * | 2003-08-28 | 2009-06-01 | Ibm | Printed wiring board manufacturing method and printed wiring board |
| JP4549807B2 (ja) * | 2004-10-27 | 2010-09-22 | シャープ株式会社 | 多層プリント配線板の製造方法、多層プリント配線板及び電子装置 |
| JP2007129180A (ja) * | 2005-10-03 | 2007-05-24 | Cmk Corp | プリント配線板、多層プリント配線板及びその製造方法 |
-
2007
- 2007-05-08 JP JP2007123154A patent/JP2008282842A/ja active Pending
-
2008
- 2008-03-21 TW TW097110025A patent/TW200845835A/zh unknown
- 2008-04-01 US US12/078,514 patent/US20080277155A1/en not_active Abandoned
- 2008-04-01 KR KR1020080030144A patent/KR20080099128A/ko not_active Application Discontinuation
-
2011
- 2011-07-01 US US13/067,877 patent/US20110258850A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275959A (ja) * | 1993-03-22 | 1994-09-30 | Hitachi Ltd | 多層配線基板とその製造方法および両面プリント配線板の製造方法 |
| JPH07336024A (ja) * | 1994-06-07 | 1995-12-22 | Hitachi Ltd | 薄膜配線の形成方法 |
| JP2006216714A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006294956A (ja) * | 2005-04-13 | 2006-10-26 | Cmk Corp | 多層プリント配線板とその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101165330B1 (ko) | 2010-11-11 | 2012-07-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| JP2020088321A (ja) * | 2018-11-30 | 2020-06-04 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
| JP7336845B2 (ja) | 2018-11-30 | 2023-09-01 | 京セラ株式会社 | 印刷配線板の製造方法 |
| JP2020107751A (ja) * | 2018-12-27 | 2020-07-09 | 京セラ株式会社 | 印刷配線板、複合印刷配線板、印刷配線板の製造方法及び複合印刷配線板の製造方法 |
| JP7237572B2 (ja) | 2018-12-27 | 2023-03-13 | 京セラ株式会社 | 印刷配線板の製造方法及び複合印刷配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200845835A (en) | 2008-11-16 |
| US20110258850A1 (en) | 2011-10-27 |
| KR20080099128A (ko) | 2008-11-12 |
| US20080277155A1 (en) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008282842A (ja) | 配線基板及びその製造方法 | |
| JP5026400B2 (ja) | 配線基板及びその製造方法 | |
| JP5221315B2 (ja) | 配線基板及びその製造方法 | |
| WO2011102561A1 (ja) | 多層プリント配線基板およびその製造方法 | |
| JP5101451B2 (ja) | 配線基板及びその製造方法 | |
| US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
| JP5077324B2 (ja) | 配線基板 | |
| JP2008300507A (ja) | 配線基板とその製造方法 | |
| JP2008112996A (ja) | 印刷回路基板の製造方法 | |
| KR20100065635A (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
| JP2008270532A (ja) | インダクタ内蔵基板及びその製造方法 | |
| KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| JP2010171387A (ja) | 回路基板構造及びその製造方法 | |
| US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
| JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
| KR101766476B1 (ko) | 캐비티 인쇄회로기판 제조 방법 | |
| JP2004193292A (ja) | スル−ホ−ル配線基板およびその製造方法 | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP4825784B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
| KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR102175184B1 (ko) | 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |