WO2003103355A1 - 複合多層基板およびそれを用いたモジュール - Google Patents

複合多層基板およびそれを用いたモジュール Download PDF

Info

Publication number
WO2003103355A1
WO2003103355A1 PCT/JP2003/006597 JP0306597W WO03103355A1 WO 2003103355 A1 WO2003103355 A1 WO 2003103355A1 JP 0306597 W JP0306597 W JP 0306597W WO 03103355 A1 WO03103355 A1 WO 03103355A1
Authority
WO
WIPO (PCT)
Prior art keywords
core member
electronic component
resin layer
composite multilayer
multilayer substrate
Prior art date
Application number
PCT/JP2003/006597
Other languages
English (en)
French (fr)
Inventor
宮崎　政志
高山　光広
猿渡　達郎
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to US10/515,953 priority Critical patent/US7348662B2/en
Priority to EP03733093.3A priority patent/EP1536673B1/en
Priority to AU2003241801A priority patent/AU2003241801A1/en
Publication of WO2003103355A1 publication Critical patent/WO2003103355A1/ja
Priority to HK05109736.5A priority patent/HK1075575A1/xx
Priority to US11/896,013 priority patent/US7745926B2/en
Priority to US12/780,501 priority patent/US7928560B2/en
Priority to US13/846,941 priority patent/USRE45146E1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Definitions

  • the present invention relates to a composite multilayer substrate that enables high-density mounting of electronic components and a module using the same.
  • core substrate As an electronic component embedding structure using an organic substrate, an electronic component is placed on the surface of the core organic substrate (hereinafter “core substrate”).
  • core substrate A structure is known in which electronic components are sealed with a pre-pres- er resin when mounted and multilayered (hereinafter referred to as “first known example”), and a groove is formed in an organic substrate.
  • first known example A structure in which an electronic component is formed and embedded therein is known (hereinafter, “second known example”).
  • electronic components are mounted on the surface of the core substrate, and holes corresponding to the size of the electronic components are made in the pre-preder, and electronic components are inserted into the holes in the pre-preder when multiple layers are used.
  • structures such as an embedded structure (hereinafter referred to as “third known example”) and a structure in which sintered parts are embedded in an organic resin by transfer (hereinafter referred to as “fourth known example”).
  • the first known example and the fourth known example are disadvantageous in that they are disadvantageous in reducing the thickness of the substrate, and the second known example and the third known example are grooves and holes.
  • the processing cost is necessary.
  • any of the known examples do not take into account the heat dissipation measures for electronic components, which is particularly inconvenient for mounting electronic components such as semiconductor chips that generate large amounts of heat. There is a drawback.
  • Japanese Patent Application Laid-Open No. Sho 5 4-8 8 7 1 discloses that a pattern is formed on one side of a printed circuit board in order to provide a compact, thin and robust electronic clock circuit.
  • a printed circuit board and a semiconductor chip can be obtained by attaching a metal plate to the substrate, providing a hole in one or both of the pattern and the metal plate, and mounting a semiconductor chip in the hole. It is described that and are approximately the same thickness.
  • the semiconductor chip is encapsulated with resin, and when the multilayer is formed, the raised resin is ground. This has the disadvantage of increasing manufacturing costs.
  • the in-hole mounting of electronic parts having a multi-sided electrode such as a five-sided electrode has a drawback that there is a limit to the types of electronic parts that can be mounted because it is a structure that is not considered at all.
  • Japanese Laid-Open Patent Publication No. Sho 6 1-2 8 7 1 9 4 describes a metal core for a printed wiring board based on a metal core in order to provide a chip carrier for an electronic device with improved heat dissipation of electronic components.
  • Insulating resin is laminated on the surface, and a ⁇ recess '' that reaches the metal core is formed in the insulating resin, and the back surface of the electronic component is mounted in the recess so as to be in contact with the metal core.
  • the metal core is used as a heat sink.
  • the insulating resin laminated on the back side of the metal core (the side opposite to the mounting surface of the electronic component) is also formed with a recess so as to reach the metal core to improve heat dissipation. ing.
  • the insulating resin laminated on the back side of the metal core (the side opposite to the mounting surface of the electronic component) is also formed with a recess so as to reach the metal core to improve heat dissipation. ing.
  • there is not enough consideration to absorb the thickness of the electronic component and it seems that it is disadvantageous for making the substrate thinner.
  • Japanese Laid-Open Patent Publication No. Sho 6 4 — 1 1 4 0 0 discloses that a semiconductor chip can dissipate heat from a closer position and does not cause poor adhesion to a metal plate for heat dissipation.
  • a “hole” for mounting a semiconductor chip is formed in a metal foil or metal sheet, and a single-sided or double-sided copper-clad metal base laminate with a pre-printer and copper foil stacked.
  • the use of a printed wiring board in which a wiring network including the above holes is formed is described.
  • the side of the hole for mounting the semiconductor chip The relationship between the height of the metal foil or metal sheet on the wall and the thickness of the semiconductor chip is not clear, and the configuration considering the heat dissipation of the semiconductor chip is not clear. Also, since the depth relationship between the thickness of the semiconductor chip and the hole for mounting the semiconductor chip is not clear, it is considered that there is not enough consideration for thinning, and the printed wiring board. In addition, when forming holes for mounting semiconductor chips, the glass cloth (described later) must also be removed, which can easily increase the manufacturing cost.
  • JP 6 4 -.... 1 to 2 5 9 8 JP-thickness forces SO. 1 to 1 O mm, is preferred properly 0 2-0 at 5 mm, the thermal expansion coefficient 9 X 1 0 -6 0 111 / £ : 111 7 ° (It is described that the following metal sheet is used and the surface treatment is appropriately performed to improve the adhesion, but this is the same as the seventh known example. There may be a defect (increase in manufacturing costs due to lack of consideration for thinning).
  • Japanese Laid-Open Patent Publication No. 2-1252 3 4 discloses a hybrid integrated circuit that can flow a large current and that can be mounted in a small size and high density.
  • an “opening portion” is formed, and a wiring pattern made of a metal plate having substantially the same thickness as the semiconductor chip is arranged on both sides of the semiconductor chip.
  • the thermoplastic resin plate has a multilayered wiring layer formed by thermocompression bonding, and the lead terminal of the semiconductor chip has a multilayered wiring layer. It is inserted into the opening provided in the plastic resin plate formed on the board and is electrically connected to the wiring layer.
  • thermocompression bonding of the thermoplastic resin plate with the opening and the thermoplastic resin plate with the wiring layer formed in multiple layers Therefore, it is difficult to seal the resin around the semiconductor chip, and when the thermoplastic resin plate is melt-bonded in a melted state, the thickness of the layer where the wiring layer is formed in multiple layers varies. It is expected that electrical specification control will be difficult.
  • Japanese Laid-Open Patent Publication No. 2000-0 1 1 1 2 2 6 describes “Composite Multilayer Substrate and Module Using the Same” described in detail below.
  • FIG. 12 (a) is a cross-sectional view of the composite multilayer substrate described in the publication.
  • This composite multilayer substrate 1 has a multilayer structure in which a plurality of layers are stacked.
  • resin layers there are four layers (hereinafter referred to as “resin layers”) 2 to 5 made of a resin material. doing.
  • These resin layers 2 to 5 are common in that a resin material such as epoxy is used for the material, and only one resin layer (the uppermost layer in the figure) is shown in FIG. 12 (b).
  • glass fiber 6 knitted in a net shape so-called glass cloth 7
  • the glass cloth 7 is a reinforcing material for enhancing the physical strength of the composite multilayer substrate 1.
  • the resin layer 2 that has the glass cloth 7 is referred to as “glass”.
  • “Cross layer 2” and resin layers 3 to 5 that do not have glass cross 7 are referred to as “glass crossless layers 3 to 5”.
  • Glass crossless layers 3 to 5 Glass crossless layers 3 to 5”.
  • this composite multilayer substrate 1 has a copper foil attached to the lowermost surface (the lower surface of the glass lossless layer 5) as a mounting surface, and the copper foil is attached.
  • the conductor pattern 8 having the required shape is formed by patterning by etching or the like, and a part of the glass cloth layer 2 is removed to form a recess (generally with the opening closed). 9) and an electronic component (for example, a semiconductor chip) 10 is mounted in the recess 9
  • the electronic component 10 is “embedded” using the inside of the composite multilayer substrate 1. Therefore, in combination with other component mounting on the surface of the composite multilayer substrate 1, it is possible to mount components with higher density.
  • the one described in the above publication (10th known example) uses a glass mouth 7 as a reinforcing material for increasing the physical strength of the composite multilayer substrate 1.
  • Ion migration may occur along the interface between the surface of the glass fiber 6 and the resin (the main material of the glass cloth layer 2). Depending on the strength of the electrolysis, insulation may occur. If it breaks down and its electrical characteristics deteriorate, there will be a problem.
  • the object of the present invention is to use other reinforcing materials instead of glass cloth. As a result, a composite multilayer board that can avoid deterioration of electrical characteristics due to migration and reduce manufacturing costs and a module using the same can be obtained. It is to provide.
  • a composite multilayer substrate according to claim 1 of the present invention includes a flat core member made of a material having good electrical conductivity, good thermal conductivity, and high rigidity, and at least the core member.
  • a front-side resin layer and a back-side resin layer covering the front surface and the back surface, and a bottomless hole formed in the core member so as to penetrate the front and back of the core member, and mounting an electronic component in the bottomless hole Used.
  • the core member having rigidity since the core member having rigidity is provided, it is not necessary to use glass cloth as a reinforcing material. Therefore, various inconveniences associated with glass cloth (my If the electrical characteristics deteriorate due to the occurrence of a grade, the increase in manufacturing costs associated with the cutting of the glass mouth can be avoided.
  • the composite multilayer substrate according to claim 2 is a flat plate-shaped core member made of a material having good electrical conductivity, good thermal conductivity and high rigidity, and at least the front and back surfaces of the core member.
  • the “material having good electrical conductivity, good thermal conductivity and high rigidity” is not particularly limited as long as it has the above three properties.
  • the rigid core member since the rigid core member is provided, it is not necessary to use glass cloth as the reinforcing material. Therefore, it is possible to avoid various inconveniences associated with the glass cloth (an increase in manufacturing costs associated with the cutting process of the glass cloth if the electrical characteristics deteriorate due to the occurrence of migration).
  • the composite multilayer substrate according to claim 3 is typically made of a metal (metal) as a core member made of “a material having good electrical conductivity, good thermal conductivity and high rigidity”. Core members are preferred, especially copper, 42 2 alloy and invar.
  • bottom hole and bottom hole are both electronic components (an electronic component is an active component such as a semiconductor chip or a transistor, a resistive element, a capacitive element, or an inductive element). Is a generic name for any passive component or other electrical component.) The former is a “bottom hole (or through hole)” and the latter is a “bottom hole” It is different in terms of “hole (or recess)”. Also,
  • the opening shape of the “bottomed hole” and “bottomed hole” should be an appropriate shape (for example, a shape slightly larger than the outer shape of the electronic component) that can easily mount the target electronic component. It only has to have.
  • the composite multilayer substrate having these characteristics includes a rigid core member, it is not necessary to use glass cloth as a reinforcing material. Therefore, it is possible to avoid various incidental incidents associated with glass cloth (deterioration of electrical characteristics due to migration and increased manufacturing costs associated with glass cloth cutting). It is done.
  • the core member described in claim 1 or claim 2 is a metal core member, a desired rigidity can be ensured and a glass cloth can be eliminated.
  • the core member can be used as a path for electrical signals or a heat dissipation path. Can be used.
  • the composite multilayer substrate according to claim 4 is the composite multilayer substrate according to claim 1 or claim 2, further comprising a side surface resin member that covers a side surface of the core member. The entire core member is covered with the member, the front surface side resin layer, and the back surface side resin layer.
  • the core member since the entire core member is covered with the resin, the core member is not exposed to the atmosphere, and deterioration such as oxidation can be prevented and durability can be improved. it can.
  • a composite multilayer substrate according to claim 5 is the composite multilayer substrate according to any one of claims 1 to 4, wherein the composite multilayer substrate is formed separately from the core member and passes through the front and back in the thickness direction of the core member.
  • the columnar part is used as an electric signal transmission path or a part of the power supply voltage transmission path in the front and back direction of the substrate.
  • the composite multilayer substrate according to claim 6 is the composite multilayer substrate according to claim 1 or claim 2, wherein when the electronic component is mounted in the bottomless hole or the bottomed hole, the bottomless hole Alternatively, the core member is used as a heat dissipation path for the electronic component through the inner wall of the bottomed hole.
  • the core member can be used as a heat dissipation path for the electronic component, and in particular, the heat generation is large. It can be suitable for embedding electronic parts.
  • the composite multilayer substrate according to claim 7 is the composite multilayer substrate according to claim 1 or claim 2, wherein the top surface height position of the electronic component after being mounted in the bottomless hole or the bottomed hole is: At least, the upper surface height position of the core member should not be exceeded.
  • the upper surface height position of the core member can be made higher than the upper surface height position of the electronic component, and the load at the time of manufacturing the multi-layer substrate is received by the core member, Damage to electronic components can be avoided.
  • the composite multilayer substrate according to claim 8 is the composite multilayer substrate according to claim 1, wherein an electronic component having a height dimension smaller than the thickness dimension of the core member is mounted in the bottomless hole.
  • a height dimension adjusting member is interposed on the bottom surface of the electronic component, and the mounting height of the electronic component is adjusted by the height dimension adjusting member.
  • the height relationship between the electronic component and the core member can be adjusted, and the upper surface height position of the core member is always higher than the upper surface height position of the electronic component. be able to.
  • the composite multilayer substrate according to claim 9 is the composite multilayer substrate according to claim 8, wherein the height dimension adjusting member is made of a material having thermal conductivity.
  • the height dimension adjusting member used for height dimension adjustment can also be used as a member for heat dissipation.
  • a module according to claim 10 is configured using the composite multilayer substrate according to any one of claims 1 to 9. According to the invention described in claim 10, it is possible to provide a module having the effects of the invention described in any of claims 1 to 9. Brief Description of Drawings
  • FIG. 1 is a cross-sectional view and a perspective view of main parts of a composite multilayer substrate according to an embodiment of the present invention.
  • FIG. 2 is a state diagram when the electronic component 2 5 is mounted in the bottomless hole 2 4 of the core member 2 1.
  • FIG. 3 is a state diagram when the electronic component 2 5 is mounted in the bottomless hole 2 4 of the core member 2 1.
  • FIG. 4 is a cross-sectional view of a main part in another part of the core member 21 and an external perspective view of the part.
  • FIG. 5 is a sectional view of a module 40 to which the present invention is applied.
  • FIG. 6 is a manufacturing process diagram of module 40 (first process to third process).
  • Figure 7 is an external view after the third step.
  • FIG. 8 is a manufacturing process diagram of the module 40 (fourth process to sixth process).
  • Figure 9 is an external view after the fifth step.
  • FIG. 10 is a manufacturing process diagram of module 40 (seventh process to tenth process).
  • Figure 11 is an external view after the tenth step.
  • Figure 12 is a cross-sectional view of a conventional composite multilayer substrate and an enlarged plan view of a glass cup.
  • FIG. 1 (a) is a cross-sectional view and a perspective view of main parts of the composite multilayer substrate in the first embodiment.
  • the composite multilayer substrate 20 has a “multilayer structure” in cross section.
  • a flat core member 2 1 made of a material having both good electrical conductivity, good thermal conductivity and high rigidity, and the surface of the core member 21 (the upper surface toward the drawing) )
  • surface-side resin layer resin layer covering the back surface of the core member 21 (the lower surface toward the drawing)
  • back-side resin layer covering the back surface of the core member 21 (the lower surface toward the drawing)
  • the physical characteristics required for the core member 21 are three: good electrical conductivity, good thermal conductivity, and high rigidity. “Good electrical conductivity” means that it is easy to conduct electricity (ie, low electrical resistance), and “good thermal conductivity” means that it is easy to conduct heat (ie, High thermal conductivity) and “High Oka IJ” means low stress deformation due to bending and compression.
  • the material is not limited. Any material having the above physical characteristics may be used. Typically, metal (metal) is preferred. Among them, metal (metal) such as Cu (copper), 42 2 alloy and invar satisfies the above three physical characteristics at the same time.
  • the resin layer covering the front and back of the core member 2 1 (surface side resin layer 2 2 and the resin layer on the back side 2 3) have electrical insulation and environmental resistance (water resistance, acid resistance, etc.), and if necessary, have a desired dielectric constant.
  • resin materials such as epoxy-based, polyimide-based, cyanate-based, or Teflon (registered trademark) -based materials, or insulating materials used for printed wiring boards. Can be used.
  • the core member 21 is formed with a through hole (hereinafter referred to as “bottomless hole”) 2 4 having a predetermined opening shape penetrating the front and back surfaces thereof (see FIGS. 1 (a) and 1 (b)).
  • This bottomless hole 24 is designed to be used as a mounting hole for the electronic component 25, which allows the electronic component 25 to be “embedded” inside the composite multilayer board 20. As a result, it is possible to improve the mounting density.
  • the physical strength (such as bending rigidity) of the composite multilayer substrate 20 can be secured by the rigidity of the core member 21. Therefore, the conventionally used reinforcing material (glass cross 7; see Fig. 12) can be eliminated, and various inconveniences associated with the use of glass cross can be avoided.
  • the core member 21 having at least “high rigidity” is used as another reinforcing material in place of the glass cloth, the ion migration problem “Glass Glass” described at the beginning is used. Ion migration occurs along the interface between the surface of the fiber 6 and the resin, breaking the insulation and deteriorating the electrical characteristics, ”and the problem of increased manufacturing costs (for In order to form the bottomed hole 9, it is necessary to physically remove a part of the resin layer 2, and at that time, the glass fiber 6 inside the resin layer 2 must be cut.
  • cutting work generally uses a precision processing machine such as a laser, but it can not deny cutting errors, requires considerable work time, and if multiple bottomed holes 9 are required, only that number is required. Doubles the work time and leads to an increase in manufacturing costs ”, and the ultimate purpose of the present invention (deterioration of electrical characteristics due to the occurrence of migration). Avoiding and reducing manufacturing costs).
  • the mounting hole of the electronic component 25 does not necessarily have to be a “hole that penetrates the front and back”.
  • bottomless holes a recess (hereinafter referred to as “bottomed hole”) 26 is formed in the core member 21, and an electronic component 25 is mounted in the bottomed hole 26. Also good.
  • the bottom surface 2 7 of the bottomed hole 2 6 and the electronic component 2 5 are brought into contact with each other directly or through a heat conductive adhesive or the like. Heat generated in the child component 25 can be efficiently released to the core member 21, and the core member 21 can be used as a heat dissipation path for the electronic component 25.
  • the composite multilayer substrate 20 has a symmetrical structure, and the resin layer on the front side and the back side of the core member 21 (the front side resin layer 2 2 and the back side resin layer 2 3) reduces the difference in thermal expansion, This is a technique that can suppress the “warping” of the composite multilayer substrate 20.
  • the front surface and the back surface of the core member 21 are covered with the front surface resin layer 2 2 and the back surface resin layer 23, respectively.
  • the “all surfaces” of the core member 21 be completely surrounded (sealed or coated) with resin or an equivalent environmental resistant material.
  • the front and back surfaces of the core member 2 1 are covered with the front-side resin layer 2 2 and the back-side resin layer 2 3, respectively. If the side surface of the core member 21 is exposed, the surface may gradually oxidize, and electrical shorting may occur between the exposed surface and an adjacent mounting component. This is a cause of malfunction.
  • FIG. 2 (a) is a state diagram when the electronic component 25 is mounted in the bottomless hole 2 4 of the core member 2 1.
  • the upper surface height position L a of the core member 21 is always higher than the upper surface height position L b of the electronic component 25, so that the electronic components in manufacturing the composite multilayer substrate 20
  • the load on the component 2 5 (the load applied when laminating the surface side resin layer 2 2, etc.) can be received by the core member 2 1, and damage to the electronic component 2 5 can be avoided. .
  • FIG. 2B is also a state diagram when the electronic component 25 is mounted in the bottomless hole 2 4 of the core member 2 1.
  • the difference from Fig. 2 (a ') is A thermal conductive resin 2 8 is interposed between the electronic component 25 and the back side resin layer 2 3, and the side edge of the thermal conductive resin 28 is placed inside the bottomless hole of the core member 2 1. It is at the point of contact with the wall. In this way, the heat generated in the electronic component 25 can be efficiently released to the core member 21 on the inner wall surface of the bottomless hole through the heat conductive resin 28.
  • FIG. 3A is also a state diagram when the electronic component 25 is mounted in the bottomless hole 2 4 of the core member 2 1.
  • the difference from Fig. 2 (a) is that a bottomless hole 29 is also formed in the back surface side resin layer 2 3, and a material with good thermal conductivity (for example, copper is used in the two bottomless holes 2 4 and 2 9.
  • the height adjustment member 30 consisting of Electronic component 2'5 is mounted on this height adjustment member 30 and mounted.
  • the thickness dimension of the core member is Ha
  • the thickness dimension of the back surface side resin layer 23 is Hb
  • the height dimension of the electronic component 25 is He
  • the height dimension of the height adjustment member 30 is In order to set the height difference d between the upper surface height position L a of the core member 21 and the upper surface height position L b of the electronic component 25 to a desired value
  • H a + H b H c + H d + d (1)
  • H d H a + H b-H c —— (3)
  • the height dimension H c of the electronic part ⁇ product 2 5 is extremely small compared to the thickness dimension H a of the core member 2 1
  • the dimensional difference d can be easily set to a desired value, and various electronic components having different height dimensions can be embedded in the composite multilayer substrate 20 without any problem.
  • a material with good thermal conductivity is used as the material for the height adjustment member 3 ⁇
  • the heat generated in the electronic component 25 is transferred from the height adjustment member 30 through the inner wall of the bottomless hole.
  • Fig. 3 (b) also shows an electronic component in the bottomless hole 2 4 of the core member 2 1.
  • FIG. 3 (a) This is a state diagram when 2 5 is implemented.
  • the difference from Fig. 3 (a) is that it can be applied to electronic components 25 having a large height.
  • the height dimension H c of the electronic component 25 exceeds the thickness dimension H a of the core member 21 (H a ⁇ H c).
  • This electronic component 25 is mounted over both the bottomless hole 24 formed in the core member 21 and the bottomless hole 31 formed in the back side resin layer 23.
  • the lower surface and part of the side surface of the electronic component 2 5 are held in two holes (the bottomless hole 2 4 and the bottomless hole 3 1) through the heat conductive resin 3 2.
  • FIG. 4 is a cross-sectional view of a main part in another part of the core member 21 and an external perspective view of the part.
  • a columnar portion 3 3 is provided at an arbitrary position of the core member 2 1 (in the drawing, adjacent to the bottomless hole 2 4, but not limited thereto).
  • the columnar portion 3 3 is originally a part of the core member 2 1. More specifically, this is a “remaining portion” of the core member 2 1 generated by forming the cylindrical dividing groove 3 4 at an arbitrary position of the core member 21.
  • This columnar section 33 can be used as follows. That is, via holes 3 5 and 3 6 are formed in the front surface side resin layer 2 2 and the back surface side resin layer 2 3 on both the one end side and the other end side of the island-shaped portion 3 3, respectively.
  • electrodes 3 7 and 3 8 are formed on 3 6, electrodes 3 7 and 3 8 are electrically connected to each other through columnar portion 3 3, and a force is applied to each of electrodes 3 7 and 3 8.
  • these electrodes 3 7 and 3 8 and the columnar portion 3 3 can be used as the double-sided through wiring of the composite multilayer substrate 20.
  • a transmission path for electrical signals and power supply voltage can be secured.
  • FIG. 5 is a cross-sectional view of a module made by applying the technical idea of the above embodiment (first to third embodiments).
  • module (English: modu 1 e)” generally means “standardized structural unit”.
  • a module is also considered a type of part, but the unit is usually positioned as a replaceable component, and the part itself is While the module is positioned as the smallest structural unit, the module is often not assumed to be replaced, and moreover, it is often designed and manufactured as having a specific function. .
  • this term (“module,,") is defined and used in this document as follows.
  • a module includes one or more (different from each other) semiconductor chips, resistor elements, capacitor elements, or other electronic components (collectively referred to as “electronic components”).
  • a mounting form that can be attached and detached by a connector or the like, or a form that is mounted in a substantially fixed state by soldering or the like may be used.
  • the module 40 shown in FIG. 5 is, for example, a no-amplifier module, an antenna switch module, which is a component of the RF (high frequency) part of a mobile phone or a portable information terminal with a wireless communication function. Or it can function as an RF module that integrates them, and can be distributed as a product to the market.
  • the module 40 is configured to mount required electronic components on the surface and inside of a composite multilayer board having a structure to which the technical concept of the above-described embodiment (first to third embodiments) is applied. Depending on the desired circuit function (such as power amplifier module, antenna module, or RF module integrated with them) Is realized.
  • desired circuit function such as power amplifier module, antenna module, or RF module integrated with them
  • the illustrated module 40 has the structure of “intermediate layer A”, “upper layer B” laminated on the upper surface of the intermediate layer A, and “lower layer C” laminated on the lower surface of the intermediate layer A. It can be roughly divided into
  • a front side resin layer 4 2 and a back side resin layer 4 3 are laminated on both surfaces of the core member 41, respectively, and a plurality of (four in the sectional view) bottomless holes 4 are formed on the core member 41. 4 to 4 7 are formed, and appropriate electronic parts 48 to 51 are embedded in the bottomless holes 44 to 47, respectively.
  • the leftmost electronic component 4 8 is a semiconductor chip with a small height dimension
  • the second electronic component 4 9 from the left is a capacitor (the height dimension is the thickness of the core member 41).
  • the third electronic component 50 from the left is the resistance (height is about the thickness of the core member 41), and the right electronic component 51 is the semiconductor chip with the larger height. Assume.
  • Electronic parts 4 9 and 50 having a height approximately equal to the thickness of core member 41 are embedded and mounted in bottomless holes 4 5 and 4 6 corresponding to them.
  • the electronic components 49 and 50 are capacitors and resistors, respectively, and are components that generate relatively little heat. Therefore, unless special heat countermeasures are required, those electronic components 4 9 and 50 may be fixed with adhesives 5 2 and 5 3 filled between the back surface side resin layer 4 3, but if the parts generate a large amount of heat, the corresponding adhesive will be used. Use agents 5 2 and 5 3 with good thermal conductivity.
  • the height dimension adjusting member 5 4 and the thermal conductive resin 55 are partially in contact with the core member 41 and the bottom portion is the intermediate layer A. It is exposed from the lower surface.
  • columnar portions 5 6 and 5 7 are provided at arbitrary positions of the core member 41, and the columnar portions 5 6 and 5 7 are provided with electrodes 5 provided so as to be in contact with both end faces thereof.
  • 8, 59, 60, and 61 constitute a signal transmission path or a power transmission path that passes through the front and back of the middle layer A.
  • 6 2 to 75 are electrodes.
  • Lower layer C is the electrode pattern of the required shape on both sides of resin layer 76
  • ⁇ 8 2 is mounted on the surface, and the cover 40 8 a (desired to also serve as an electromagnetic shield for EMI countermeasures) covering those electronic components 7 8 ⁇ 8 2 is removed. Attached. Although not specifically limited, electronic components 7 8, 7 9 and 8 1 are capacitors, and electronic components 80 and 8 2 are resistors.
  • module 40 is a material that combines good electrical conductivity, good thermal conductivity and high rigidity (Cu, 42).
  • the core member 41 is made of a flat plate-shaped core member 41 and the surface side and the back surface side of the core member 41 are built up by resin layers 7 6 and 7 7. It has a structure.
  • the two resin layers 7 6 and 7 7 are mainly made of resin such as epoxy, polyimide, cyanate ester, or Teflon (registered trademark).
  • the material (dielectric powder may be mixed with functional powder such as magnetic powder if desired), or the insulating material used for the printed wiring board is the main material. It is characterized by the fact that it does not have the glass cloth 7 (see Fig.
  • the bending rigidity of the module 40 is exclusively the force secured by the core member 41 that is the base of the intermediate layer A, and is a force that does not require the glass cloth 7 as a reinforcing material. .
  • Each of the four cavities of core member 4 1 (formed by bottomless holes 4 4 to 4 7) has a semiconductor chip (electronic components 48 and 51) and a capacitor (electronic component).
  • the part 4 9) and the resistor (electronic part 50) are embedded.
  • part of the bottom and side (if necessary) of each part is connected to the core member 41 via a material having good thermal conductivity (height dimension adjusting member 54, thermal conductivity tree 55), and the upper electrode pattern 82, lower layer C, Also connect to 8 3.
  • the upper electrode patterns 8 2 and 8 3 of the lower layer C are connected to the lower electrode pattern 8 6 of the lower layer C via the internal electrodes 8 4 and 85 of the lower layer C.
  • the heat generated by the electronic components 4 8 and 5 1 It escapes to the core member 41 via the inner wall surface, and also escapes to the board of the electronic device on which the module 40 is mounted via the lower surface electrode pattern 86 of the lower layer C. As a result, a sufficient heat dissipation effect can be obtained.
  • a semiconductor chip (electronic component 48) with a small height dimension is formed by a cavity formed in the lower layer C (through hole at the same position as the bottomless hole 44 in the core part 41).
  • Height dimension adjusting member 5 4 independent member or may be an independent member, or a metal grown member.
  • Good thermal conductivity In addition, the height of the electronic component 48 may be adjusted so that the mounting height is raised to a desired position, and the upper surface height position of the electronic component 48 and the core member 41 are increased. It is possible to maintain the relationship with the top surface height position (see the relationship between L a and L b in Fig. 2).
  • the cavity formed by a through hole at the same position as the bottom hole 4 7 of the core part 4 1.
  • the relationship between the upper surface height position of the electronic component 51 and the upper surface height position of the core member 41 (see the relationship between La and Lb in Fig. 2). ) Can be maintained properly.
  • the patterning of the core member 4 1 of the intermediate layer A is performed by bonding the back side resin layer 4 3 to the lower surface of the core member 4 1. Should be done under the condition. When the core member 4 1 is put in this state, the “island” part of the sea-island structure part does not fall off, so that the part can be used as the columnar parts 5 6 and 5 7. is there. Therefore, medium Columnar structure for connecting the front and back of interlayer A (so-called “Boost”): Columnar parts 5 5, 5 7 and electrodes 5 8, 5 9, 60, 6 1 connected to both ends Can be easily formed by physical processing (for example, etching) of the core member 41.
  • Boost medium Columnar structure for connecting the front and back of interlayer A
  • the material of the core member 4 1 is Cu, 42 alloy, invar, etc. due to its resin properties. can do. However, if 42 alloy or invar is selected, Cu plating may be applied to the surface of 42 alloy or invar from the viewpoint of preventing ion migration. I like it.
  • a flat core member 4 1 having good electrical conductivity, good thermal conductivity and high rigidity for example, the bottom surface of the core member 5 1 such as Cu, 42 2 alloy or invar (The top and bottom indicate the direction when facing the surface of the figure.)
  • a resin layer (back side resin layer 4 3) is laminated, and the bottom surface of the back side resin layer 4 3 has good conductivity.
  • a thin film 90 having good thermal conductivity is laminated, and the bottom surface of the back side resin layer 4 3 has good conductivity.
  • the material of the back surface side resin layer 43 for example, a resin material such as epoxy, polyimide, cyanate ester or Teflon (registered trademark) is used.
  • the insulating material used for the printed wiring board can be used.
  • the thin film 90 one having the above-described characteristics, typically, copper foil can be used. It is also possible to use a material in which the back surface side resin layer 43 and the thin film 90 are integrated. For example, a copper foil with resin may be used, or a dry film in which a copper foil is laminated may be used.
  • the core member 4 1 is notched to form bottomless holes 4 4 to 4 7 and columnar portions 5 6 and 5 7.
  • the bottomless holes 4 4 to 4 7 serve as cavities for embedding the electronic components 48 to 51, respectively.
  • Core member 4 1 no. Turning can be done, for example, by a subtractive method. In this case, it is possible to use an etchant used in a normal printed wiring board such as ferric chloride or cupric chloride.
  • bottomless holes 4 4 and 4 7 corresponding to electronic parts with large heat generation (electronic parts 4 8 and 5 1)
  • the bottom side resin layer 4 3 is placed under the bottomless holes 4 4 and 4 7.
  • the removal of the back surface side resin layer 43 can be performed by, for example, laser ablation or plasma etching.
  • FIG. 7 is an external view after the third step, where (a) is a top perspective view and (b) is a bottom perspective view. Note that Figure 7 and the above-mentioned process diagram ( Figure 6) do not correspond exactly. What should be understood in FIG. 7 is “cavity” and “boss” formed on the core member 41. That is, in FIG. 7, the resin layer 9 1 (corresponding to the back surface side resin layer 4 3 in FIG. 6) and the copper foil 9 2 (corresponding to the thin film 90 in FIG. 6) are attached to the lower surface of the core member 4 1. Core member 4 1 No. Tayung several cavities 9 3 to 9 5 (corresponding to bottom holes 4 4 to 4 7 in Fig. 6), and several posts 9 6 to 10 3 (column 5 in Fig. 6) 6 and 5 7).
  • the height dimension adjusting member 5 4 is inserted into the bottomless hole 4 4 at the left end, and the thermal conductive resin 10 4 is applied on the height dimension adjusting member 5 4. Also, apply adhesives 5 2 and 5 3 to the 2nd and 3rd bottomless holes 4 5 and 4 6 on the left side, and heat conductive resin 5 5 to the bottomless hole 4 7 on the right end. Apply.
  • the height dimension adjusting member 54 may be an independent member, or may be a grown metal such as Cu. It only needs to have good thermal conductivity and the height of the electronic component 48 can be adjusted. As the name suggests, the thermally conductive resins 10 4 and 5 5 have a function of radiating heat, and also have a function of temporarily fixing the embedded electronic components 48 and 51.
  • the adhesives 5 2, 5 3 only need to have a function of fixing the electronic parts 49, 50, which are embedded in the bulk.
  • electronic parts 49 and 50 that do not require special heat dissipation measures are fixed with adhesives 52 and 53, but this is not a limitation.
  • the resin layer is not fully cured and is not cured. Lamination is completed with the hardened part left, and when the electronic components 4 9 and 50 are mounted in the fourth process (Fig. 8 (a)), the adhesive strength of the resin layer is increased by raising the temperature.
  • the electronic components 49 and 50 may be fixed by slightly recovering them. In this way, adhesive 5 2, 5 3 Dispensing work can be eliminated.
  • the core member 4 1 after mounting the electronic components 48 to 51 is sealed with resin.
  • the surface-side resin layer 42 in the first to third embodiments is formed, and the surface-side resin layer 42 makes the surface of the core member 41, hard (No bottom holes 44 to 47) and via posts (columnar parts 56, 57) are completely closed.
  • the side end surface of the core member 41 (see the wavy line enclosing portions A and B in FIG. 8C) is also completely sealed with resin.
  • the resin for sealing the side end surface may serve as a part of the surface side resin layer, but the side surface side resin layer may be provided separately from the surface side resin layer.
  • the material of the surface side resin layer 42 for example, epoxy type, polyimide type, cyanate ester type or Resin materials such as Ron (registered trademark) or insulating materials used for printed wiring boards can be used.
  • FIG. 9 is an external view after the fifth step (a) and an external view after the sixth step (b).
  • FIG. 9 is the mounting state of the electronic component on the “cavity” formed on the core member 41 and the sealing state by the resin (surface-side resin layer 4 2).
  • the electronic parts 10 5 to 10 7 corresponding to the cavities 9 3 to 9 5 formed on the core member 4 1 (the electronic parts 4 8 to 5 in FIG. 1) is mounted, and the core member 4 1 with the electronic parts 10 5 to 10 7 mounted thereon is completely covered with resin 10 8 (corresponding to the surface side resin layer 4 2 in FIG. 8). Sealed.
  • FIG. 9 (b) the side surface of the core member 41 after being sealed with the resin 108 is exposed, but this is for the convenience of illustration. Actually, the side surfaces are completely covered with resin 108.
  • the thin film 90 is patterned. This heat-dissipating pattern for directly releasing heat to the thin film 90 via the thermal conductive resin 55 in the electronic components 48 and 51 requiring heat dissipation measures. That is, the thin film 90 is etched to leave only the heat radiation pattern 8 3.
  • small holes 1 009 to 1 2 5 are made in each of the front surface side resin layer 4 2 and the back surface side resin layer 4 3.
  • the resin residue is removed with permanganic acid or plastic.
  • Small holes 1009 to 125 are formed by removing with mating or the like.
  • Electrodes 5 8 to 61 are formed for interlayer connection through the core member 4 1.
  • the surface of the resin may be roughened with permanganic acid to increase the surface area, if necessary. Good.
  • Reference numerals 1 2 6 to 1 5 4 denote electrodes or wiring patterns formed on the exposed surfaces of the front surface side resin layer 4 2 and the back surface side resin layer 4 3.
  • FIGS. 11A and 11B are external views after the tenth step, in which FIG. 11A is a top perspective view and FIG. 11B is a bottom perspective view. Note that FIG. 11 does not correspond exactly to the above process diagram (FIG. 10). The point to be understood in Fig. 11 is that the upper layer B is laminated on the intermediate layer A and the lower layer C is laminated below the intermediate layer A, and the exposed surfaces of the upper layer B and the lower layer C are also shown. In addition, the required conductive patterns 1 5 5 to 1 70 are formed. These conductive nodes.
  • the module 40 having such a structure has the following effects.
  • a material with good electrical conductivity, good thermal conductivity and high rigidity (Cu, 42 2 alloy, invar, etc.) Therefore, the bending stress of the substrate can be received by the rigidity of the core member 41, and undesirable substrate deformation can be avoided or suppressed. Therefore, the conventional reinforcing material (glass cloth) is not necessary, so various problems related to glass cloth (ion migration problems and glass cloth cutting processing when forming a cavity). The problem of manufacturing costs associated with the
  • a cavity (bottomless holes 4 4 to 4 7) is formed in the core member 41, and the electronic parts 48 to 51 are easily embedded in the cavity.
  • the mounting density of the board can be improved in combination with surface mounting.
  • the core member 41 When releasing heat from the electronic component, use the core member 41 as a heat dissipation path or the heat dissipation pattern formed on the exposed surface of the lower layer C (the electrode pattern in Fig. 11 (b)). 1 6 6) can be used for the heat release path, and it can be made suitable for use in the module 40 composed of embedded electronic parts 48, 51 with large heat generation. .
  • the composite multilayer substrate and the module using the composite multilayer substrate according to the present invention are suitable for use in enabling high-density mounting of electronic components.
  • electronic components semiconductor chips, printed circuit boards, electronic circuits, modules that are a kind of unit, especially half inside. It can be applied to a module that implements a required electronic circuit function by mounting one or more conductor chips, resistor elements, capacitor elements, or other electronic components. Further, such a module can be applied to, for example, an electronic device, a mobile phone, and a portable information terminal.
  • the present invention is not limited to the above, but can be widely applied to electronic components using composite multilayer boards or modules that can make use of the effects of the present invention. You can.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

マイグレーションの発生に伴う電気的特性の悪化を回避し、且つ、製造コストの削減を図ることのできる複合多層基板およびそれを用いたモジュールを提供する。複合多層基板(20)は、良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた材料からなる平板状のコア部材(21)と、前記コア部材(21)の少なくとも表面と裏面を覆う表面側樹脂層(22)および裏面側樹脂層(23)と、前記コア部材(21)の表裏を貫通して前記コア部材(21)に形成された無底穴(24)とを備え、前記無底穴(24)に電子部品(25)を実装して用いられる。コア部材(21)の剛性によって複合多層基板(20)の強度を確保することができ、ガラスクロスを不要にできる。

Description

明 細 書 複合多層基板およびそれを用いたモジュール 技術分野
本発明は、 電子部品の高密度実装を可能とする複合多層基 板およびそれを用いたモジュールに関する。 背景技術
従来よ り 、 電子部品の高密度実装への取り 組みと して、 パ ッケージの小型化が精力的に行われて ·きた。 た と えば、 最近 では、 チップサイ ズパッ ケージ ( C S P ) や、 パッケージそ の ものを不要に した究極のベアチップ実装も実現しつつある しかし、 これらはいずれも複数の電子部品を二次元的 （平面 的） に並べて実装 （平面実装方式） する こ と を前提とする も のであ り 、 単純計算で、 それぞれの電子部品の面積を足 し合 わせたサイ ズ以下に実装面積を削減できないと い う原理上の 限界を抱えている。
そこで、 電子部品の基板内への埋め込み実装、 すなわち、 基板の表面のみな らず、 基板の内部も利用 した実装方法が注 目 されている。
以下、 埋め込み実装の公知技術と、 その欠点について概説 する。
<第 1 の公知例〜第 4 の公知例 >
有機系基板を用いた電子部品埋め込み構造と しては、 コア と なる有機系基板 （以下 「コア基板」 ） の表面に電子部品を 実装し、 それを多層化する と きにプリ プレダの樹脂によ り 電 子部品を封止する構造が知 られている（以下「第 1 の公知例」） , また、 有機系基板に溝を形成 し、 そこに電子部品を埋め込む 構造が知 られている （以下 「第 2 の公知例」 ） 。
さ ら に、 コア基板の表面に電子部品を実装する と と もに、 プリ プレダに電子部品の大き さ に対応した穴を開け、 多層化 する と き にプリ プ レダの穴に電子部品をはめ込み埋め込む構 造 （以下 「第 3 の公知例」 ） や、 焼結部品を転写によ り 有機 樹脂内に埋め込んだ構造 （以下 「第 4 の公知例」 ） な ども知 られている。
しか し、 第 1 の公知例や第 4 の公知例は、 基板の薄型化に 不利である と い う欠点があ り 、 また、 第 2 の公知例や第 3 の 公知例は、 溝や穴の加工コス トが必要である と言 う欠点があ る。 さ らに、 いずれの公知例 （第 1 〜第 4公知例） も、 電子 部品の放熱対策が考慮されていないため、 と り わけ、 発熱の 大きい半導体チップな どの電子部品実装に不都合を来すとい う欠点がある。
<第 5 の公知例〉 '
特開昭 5 4 — 8 8 7 1 号公報には、 小型、 薄型で堅固な電 子時計の回路を提供するため、 プ リ ン ト基板の片面にパター ンを形成する と と もに、 裏面に金属板を固着 し、 パターンま たは金属板のいずれか一方も しく は両方に 「孔」 を設け、 そ の孔に半導体チップを実装する こ と によ り 、 プリ ン ト基板と 半導体チップと をほぼ同等の厚さ と したものが記載されてい る。 しかし、 この公知例では、 半導体チップを樹脂封止 して お り 、 多層化する場合に、 盛り 上がった樹脂を研削するな ど の作業が必要で、 製造コス ト をア ップさせる と い う欠点があ る。 さ らに、 五面電極な どの多面電極を有する電子部品の孔 内実装については、 まった く 考慮されていない構造のため、 実装可能な電子部品の種類に制限がある とい う欠点がある。
<第 6 の公知例〉
特開昭 6 1 — 2 8 7 1 9 4号公報には、 電子部品の放熱性 を向上させた電子素子用チップキャ リ アを提供するため、 メ タルコアベース のプリ ン ト配線基板のメ タルコア表面に絶縁 樹脂を積層 し、 その絶縁樹脂にメ タルコアに到達する 「凹部」 を形成する と と もに、 電子部品の裏面をメ タルコアに接触さ せる よ う に して凹部内に実装する こ と によ り 、 メ タルコアを 放熱板と して使用する よ う に したものが記載されている。 さ ら に、 こ の公知例では、 メ タルコ ア裏面 （電子部品の搭載面 の反対面） に積層された絶縁樹脂にもメ タルコアに到達する よ う に凹部を形成して放熱性を向上させている。 しかし、 こ の公知例では、 電子部品の厚さ を吸収する よ う な配慮が足 り な く 、 基板の薄型化には不利になる もの と思われる。
<第 7 の公知例 >
特開昭 6 4 — 1 1 4 0 0 号公報には、 よ り 近接 した位置か ら半導体チップの放熱を可能にする こ と と、 放熱用の金属板 等と の接着不良の発生のない半導体チップ搭載用多層基板を 提供するため、 金属箔あるいは金属シー ト に半導体チップ搭 载用の 「孔」 を形成し、 プリ プレダおよび銅箔を重ねてなる 片面あるいは両面銅貼金属基材積層板に、 上記の孔を含む配 線網を形成 したプリ ン ト配線板を用いる こ と が記載されてい る。 しかし、 こ の公知例では、 半導体チップ搭載用の孔の側 壁における金属箔あるいは金属シー トの高さ と半導体チップ の厚さ と の関係が明確になってお らず、 しかも、 半導体チッ プの放熱を考慮した構成が明確になっていない。 そ して、 半 導体チップの厚さ と 半導体チップ搭載用の孔と の深さ 関係が 明確でないこ とから、 薄型化への考慮が足 り ないもの と考え られ、 また、 プリ ン ト配線板に半導体チップ搭載用の孔を形 成する際に、 ガラスク ロ ス （後述） も除去しなければな らな いこ と 力 ら、 製造コ ス ト のア ップが容易に予想される。
<第 8 の公知例 >
特開昭 6 4 — 1 2 5 9 8 号公報には、 厚み力 S O . 1〜 1 . O m m、 好ま しく は 0 . 2〜 0 . 5 m mで、 熱膨張率が 9 X 1 0 ー6 0 111 / £： 111 7°( 以下の金属シー ト を用ぃ、 適宜に表 面処理を して接着性を改良させる こ とが記載されているが、 これも第 7 の公知例と 同様の不具合 （薄型化への考慮が足 り ない、 製造コ ス ト のア ップ） が考え られる。
<第 9 の公知例 >
特開平 2 — 1 2 2 5 3 4号公報には、 大電流を流すこ と が でき、 しかも小型高密度実装を可能とする混成集積回路を提 供するため、 熱可塑性樹脂板に、 半導体チップ実装用の 「開 口部」 を形成 し、 さ ら に半導体チップと略同一厚さの金属板 からなる配線パターンを半導体チ ップの両サイ ドに配置する ものが記載されている。 そ して、 熱可塑性樹脂板には、 配線 層が多層に形成されている熱可塑性樹脂板が熱圧着によ り一 体化されてお り 、 半導体チップの リ一ド端子は配線層が多層 に形成されている可塑性樹脂板に設け られた開 口部に揷入さ れ、 配線層 と電気的に接続する よ う になっている。 しかし、 こ の公知例では、 半導体チップの放熱対策が明確になってい ないこ と と、 開 口部を形成した熱可塑性樹脂板と 、 配線層が 多層に形成されている熱可塑性樹脂板と の熱圧着によ り 、 半 導体チップ周 り の樹脂封止が困難であ り 、 熱可塑性樹脂板を 溶融する状態で熱圧着 した場合に、 配線層が多層に形成され ている部分の層間厚の変動が予想され、 電気的な仕様制御が 困難になる もの と推定でき る。
<第 1 0 の公知例 >
特開 2 0 0 2 — 1 1 1 2 2 6 号公報には、 以下に詳述する 「複合多層基板およびそれを用いたモ ジュ ール」 が記載され ている。
図 1 2 ( a ) は、 公報記載の複合多層基板の断面図である。 こ の複合多層基板 1 は、 複数の層を積み重ねた多層構造を有 してお り 、 図示の例の場合は、 樹脂材料からなる四つの層 （以 下 「樹脂層」 ） 2 〜 5 を有している。 これらの樹脂層 2 〜 5 は、 いずれもその材料にエポキシ等の樹脂素材を用いる点で 共通 し、 一の層 （図では最上層） の樹脂層 2 だけは、 図 1 2 ( b ) に示すよ う に、 ガラス繊維 6 をネ ッ ト状に編み込んだ も の（いわゆるガラスク ロ ス 7 )を内部に含む点で相違する。 ガラスク ロ ス 7 は、 複合多層基板 1 の物理的強度を高めるた めの補強材であ り 、 以下、 便宜的に、 ガラスク ロ ス 7 を "有 する " 樹脂層 2 のこ と を 「ガラ ス ク ロ ス層 2 」 と言 う と と も に、 ガラ ス ク ロ ス 7 を "有さ ない" 樹脂層 3 〜 5 の こ と を 「ガ ラス ク ロス レス層 3 〜 5 」 と言う こ と とする。
また、 こ の複合多層基板 1 は、 実装面と して の最下面 （ガ ラスク ロス レス層 5 の下面） に銅箔を貼り 付け、 その銅箔を ェッチング等によ り パター二ング して所要形状の導体パター ン 8 を形成 してお り 、 さ らに、 ガラスク ロ ス層 2 の一部を削 除して凹部 （一般に開 口 を閉鎖した状態でキヤ ビティ と 呼ば れる ) 9 を形成し、 その凹部 9 に電子部品 （た と えば半導体 チップ） 1 0 を実装している
電子部品 1 0 は、 複合多層基板 1 の内部を利用 して "埋め 込まれた " ものである。 したがって、 複合多層基板 1 の表面 への他の部品実装と相ま って、 よ り 密度の高い部品実装を行' う こ と ができ る。
しかしなが ら、 上記の公報に記載のもの （第 1 0 の公知例） は、 複合多層基板 1 の物理的強度を高めるための補強材と し てガラ ス ク 口ス 7 を用レ、ているため、
( 1 ) ガラス繊維 6 の表面と樹脂 （ガラスク ロ ス層 2 の主材 料） と の界面に沿ってイ オンマイ グレーショ ンが発生する こ と があ り 、 電解の強度によつては、 絶縁を破壌 して電気的特 性を悪化させる とレヽ ぅ 問題点がある。
( 2 ) また、 キヤ.ビテ ィ のための凹部 9 を形成する には、 樹
2 の一部を物理的に取り 除く 必要があるが、 その際に、 樹脂層 2 の内部のガラス繊維 6 を切断しなければな らず、 か かる切断作業は一般に レーザな どの精密加工機を用いる もの の、 切断誤差を否めない し、 相当の作業時間も必要であ り 、 しかも、 凹部 9 が複数必要な場合は、 その数だけ作業時間が 倍加 し、 製造コス ト のア ップを招 く とい う 問題点がある。 発明の開示
本発明の 目的は、 ガラスク ロ ス に代わる他の捕強材を用レ- る こ と によ り 、 マイ グレーシ ョ ンの発生に伴 う 電気的特性の 悪化を回避し、 且つ、 製造コ ス ト の削減を図る こ と のでき る 複合多層基板およびそれを用いたモジュールを提供する こ と にある。
本発明の請求の範囲 1 に係る複合多層基板は、 良好な電気 伝導性、 良好な熱伝導性および高い剛性を兼ね備えた材料か らなる平板状のコア部材と、 前記コア部材の少な く と も表面 と裏面を覆う 表面側樹脂層および裏面側樹脂層 と 、 前記コア 部材の表裏を貫通 して前記コア部材に形成された無底穴と を 備え、 前記無底穴に電子部品を実装して用い られる。
請求の範囲 1 記載の発明によれば、 剛性を有する コア部材 を備えるため、 補強材と してガラスク ロ スを用いる必要がな く 、 したがって、 ガラス ク ロ ス に付随する各種の不都合 （マ ィ グレーショ ンの発生に伴 う 電気的特性の悪化ゃガラスク 口 ス の切断加工に伴う 製造コス ト のア ップ） を回避でき る。
請求の範囲 2 に係る複合多層基板は、 良好な電気伝導性、 良好な熱伝導性および高い剛性を兼ね備えた材料からなる平 板状のコア部材と、 前記コア部材の少な く と も表面と裏面を 覆 う表面側樹脂層および裏面側樹脂層 と、 前記コア部材め表 面側に開 口 して前記コア部材に形成された有底穴と を備え、 前記有底穴に電子部品を実装して用い られる。
こ こで、 「良好な電気伝導性、 良好な熱伝導性および高い 剛性を兼ね備えた材料」 と は、 上記の三つの性質を兼ね備え たものであればよ く 、 特に限定されない。
請求の範囲 2記載の発明によれば、 剛性を有する コ ア部材 を備えるため、 補強材と してガラスク ロ スを用いる必要がな く 、 したがって、 ガラスク ロ スに付随する各種の不都合 （マ ィ グレーショ ンの発生に伴 う 電気的特性の悪化ゃガラスク 口 ス の切断加工に伴う製造コス トのア ップ） を回避でき る。
請求の範囲 3 に係る複合多層基板は、 「良好な電気伝導性、 良好な熱伝導性および高い剛性を兼ね備えた材料」 からなる コア部材と して、 典型的には、 金属 （メ タル） 製コア部材が 好ま しく 、 特に銅、 4 2 ァ ロ イ、 イ ンバー等が好ま しい。
また、 「無底穴」 と 「有底穴」 は、 いずれも電子部品 （電 子部品 と は、 半導体チップや ト ラ ンジス タ な どの能動部品、 抵抗素子、 容量素子またはイ ンダク タ ンス素子な どの受動部 品、 も しく はその他の電気的部品の総称である。 ） を実装す るためのものであるが、前者は"底のない穴（または貫通穴）"、 後者は "底のある穴 （または凹部） " の点で相違する。 また、
「無底穴」 および 「有底穴」 の開口形状は、 対象と なる電子 部品を支障な く 実装でき る適切な形状 （た と えば、 その電子 部品の外形よ り も若干大き な形状） を有していればよい。
これ らの特徴を有する複合多層基板では、 剛性を有する コ ァ部材を備えるため、 補強材と してガラス ク ロ スを用いる必 要がない。 したがって、 ガラスク ロ ス に付随する各種の不都 合 （マイ グレーショ ンの発生に伴 う 電気的特性の悪化ゃガラ ス ク ロ スの切断加工に伴 う製造コ ス ト のア ップ） が回避され る。
すなわち、 請求の範囲 3記載の発明によれば、 請求の範囲 1 または請求の範囲 2記載のコア部材を金属製コア部材と し たので、 所望の剛性を確保してガラスク ロ スを不要にでき る 上、 さ らに、 電気信号等の経路や放熱経路と しても コア部材 を使用する こ と ができ る。
請求の範囲 4 に係る複合多層基板は、 請求の範囲 1 または 請求の範囲 2記載の複合多層基板において、 さ ら に、 前記コ ァ部材の側面を覆う側面側樹脂部材を備え、 該側面側樹脂部 材と前記表面側樹脂層および裏面側樹脂層 と によ り 、 前記コ ァ部材の全体を覆う よ う に している。
請求の範囲 4記載の発明によれば、 コア部材の全体を樹脂 で覆 う ため、 コア部材が大気に触れる こ と がな く 、 酸化等の 劣化を防止でき、 耐久性を向上する こ と ができ る。
請求の範囲 5 に係る複合多層基板は、 請求の範囲 1 乃至請 求の範囲 4 いずれかに記載の複合多層基板において、 前記コ ァ部材から分割形成され前記コア部材の厚み方向に表裏を貫 通する柱状部を有する と と もに、 該柱状部を基板の表裏方向 への電気信号伝達経路も しく は電源電圧伝達経路の一部と し て使用する。
請求の範囲 5記載の発明によれば、 コア部材の他の部分と 分断された柱状部を利用 して、 基板の表裏方向への電気信号 伝達経路も し く は電源電圧伝達経路の一部と して使用する こ と ができ、 配線設計の柔軟性を高める こ と ができ る。
請求の範囲 6 に係る複合多層基板は、 請求の範囲 1 または 請求の範囲 2記載の複合多層基板において、 前記無底穴また は前記有底穴に電子部品を実装する際に、 前記無底穴または 前記有底穴の内壁を介 してコア部材を該電子部品の放熱経路 と して使用する。
請求の範囲 6記載の発明によれば、 コア部材を電子部品の 放熱経路と して使用する こ とができ、 と り わけ発熱の大きい 電子部品を埋め込む場合に好適なもの とする こ と ができ る。 請求の範囲 7 に係る複合多層基板は、 請求の範囲 1 または 請求の範囲 2 記載の複合多層基板において、 前記無底穴また は前記有底穴に実装後の電子部品の上面高さ位置は、 少な く と も前記コア部材の上面高さ位置を越えないよ う にする。 請求の範囲 7記載の発明によれば、 コア部材の上面高さ位 置を電子部品の上面高さ位置よ り も高く する こ と ができ、 多 層基板製造時における荷重をコア部材で受け止め、 電子部品 の破損を回避する こ と ができ る。
請求の範囲 8 に係る複合多層基板は、 請求の範囲 1記載の 複合多層基板において、 前記無底穴に、 前記コ ア部材の厚み 寸法よ り も小さい高さ寸法の電子部品を実装する場合、 該電 子部品の底面に高さ寸法調整部材を介在させ、 該高さ寸法調 整部材によ り 該電子部品の実装高調整を行 う。
請求の範囲 8記載の発明によれば、 電子部品 と コア部材の 高さ関係を調節する こ と ができ、 常にコア部材の上面高さ位 置を電子部品の上面高さ位置よ り も高く する こ と ができ る。
請求の範囲 9 に係る複合多層基板は、 請求の範囲 8記載の 複合多層基板において、 前記高さ寸法調整部材は、 熱伝導性 を有する材料からなる。
請求の範囲 9 記載の発明によれば、 高さ寸法調整のために 用いられる高さ寸法調整部材を、 放熱のための部材と しても 利用する こ と ができ る。
請求の範囲 1 0 に係るモジュールは、 請求の範囲 1 乃至請 求の範囲 9 いずれかに記載の複合多層基板を用いて構成され ている。 請求の範囲 1 0記載の発明によれば、 請求の範囲 1 乃至請 求の範囲 9 いずれかに記載の発明の効果を有するモジュ ール を提供する こ と ができ る。 図面の簡単な説明
図 1 は、 本発明の実施の形態における複合多層基板の要部 断面図および要部斜視図である。
図 2 は、 コア部材 2 1 の無底穴 2 4 に電子部品 2 5 を実装 した と きの状態図である。
図 3 は、 コア部材 2 1 の無底穴 2 4 に電子部品 2 5 を実装 した と きの状態図である。
図 4 は、 コア部材 2 1 の他の部分における要部断面図およ び当該部分の外観斜視図である。
図 5 は、本発明を適用 したモジュ ール 4 0 の断面図である。 図 6 は、 モ ジュ ール 4 0 の製造工程図 （第一の工程〜第三 の工程） である。
図 7 は、 第三の工程後の外観図である。
図 8 は、 モ ジュ ール 4 0 の製造工程図 （第四 の工程〜第六 の工程） である。
図 9 は、 第五の工程後の外観図である。
図 1 0 は、 モジュ ール 4 0 の製造工程図 （第七の工程〜第 十の工程） である。
図 1 1 は、 第十の工程後の外観図である。
図 1 2 は、 従来の複合多層基板の断面図およびガラスク 口 ス の拡大平面図である。 発明を実施するための最良の形態
本発明をよ り 詳細に説述するために、 添付の図面に従って これを説明する。
(第一の実施の形態）
まず、 本発明の第一の実施の形態を説明する。 図 1 ( a ) は、 第一の実施の形態における複合多層基板の要部断面図お よび要部斜視図である。 この図において、 複合多層基板 2 0 は、 その断面が "多層構造" を有 している。 図示の例では、 良好な電気伝導性、 良好な熱伝導性および高い剛性を兼ね備 えた材料から なる平板状のコア部材 2 1 と、 そのコア部材 2 1 の表面 （図面に向かって上側の面） を覆 う樹脂層 （以下 「表 面側樹脂層」 ） 2 2 と、 そのコア部材 2 1 の裏面 （図面に向 かって下側の面） を覆 う 樹脂層 （以下 「裏面側樹脂層」 ） 2 3 と 力、ら なる三層構造を有している。
コア部材 2 1 に必要な物理的特性は、 上記の とお り 、 良好 な電気伝導性、 良好な熱伝導性および高い剛性の三つである。 "良好な電気伝導性" と は電気を通 しやすい性質のこ と （つ ま り 、 電気抵抗が低いこ と） 、 "良好な熱伝導性" と は熱を 伝えやすいこ と （つま り 、 熱伝導率が高いこ と） 、 "高い岡 IJ 性" と は曲げや圧縮に対する応力変形が少ないこ と である。 材質は限定されない。 上記の物理的特性を兼ね備えたもので あればよい。 代表的には、 メ タル （金属） が好ま しく 、 中で も、 C u (銅） 、 4 2 ァロ イ 、 イ ンバーな どのメ タル （金属） が前記 3 つの物理的特性を同時に満足する上でよ り 好ま しい, また、 コア部材 2 1 の表裏を覆 う樹脂層 （表面側樹脂層 2 2 と裏面側樹脂層 2 3 ) の材料と しては、 電気絶縁性と耐環 境性 （耐水性や耐酸性な ど） を有 し、 さ ら に必要であれば所 要の誘電率を有する材料、 た と えば、 エポキシ系、 ポ リ イ ミ ド系、 シァネー トエス テル系またはテ フ ロ ン （登録商標） 系 な どの樹脂材料若し く はプリ ン ト配線基板に用いられる絶縁 材料を使用する こ と ができ る。
コア部材 2 1 には、 そ の表裏を貫通する所定開口形状の貫 通穴 （以下 「無底穴」 ） 2 4 が形成されている （図 1 ( a ) および図 1 ( b ) 参照） 。 こ の無底穴 2 4 は、 電子部品 2 5 の実装穴と して用い られる よ う になつてお り 、 これによ り 、 電子部品 2 5 を複合多層基板 2 0 の内部に "埋め込み" 実装 して、 実装密度の向上を達成でき る よ う になつている。
このよ う な構造を有する複合多層基板 2 0 によれば、 複合 多層基板 2 0 の物理的強度 （曲げ剛性など） をコア部材 2 1 の剛性で担保する こ と ができ る。 したがって、 従来から用い られていた補強材 （ガラスク ロ ス 7 ； 図 1 2参照） を不要に する こ と ができ、 ガラスク ロ ス の使用に伴う様々 な不都合を 回避する こ と ができ る。
すなわち、 ガラスク ロ ス に代わる他の補強材と して、 少な く と も 「高い剛性」 を有する コア部材 2 1 を用いる よ う に し たから、 冒頭で説明 したイオンマイ グレーシ ョ ン問題 『ガラ ス繊維 6 の表面と樹脂と の界面に沿ってイ オンマイ グレーシ ョ ンが発生し、絶縁を破壌して電気的特性を悪化させる』と 、 製造コス ト のア ップ問題 『キヤ ビティ のための有底穴 9 を形 成する には、樹脂層 2 の一部を物理的に取 り 除く 必要があ り 、 その際に、 樹脂層 2 の内部のガラス繊維 6 を切断しなければ な らず、 かかる切断作業は一般に レーザなどの精密加工機を 用いるが、切断誤差を否めない し、相当の作業時間も必要で、 しかも、 有底穴 9 が複数必要な場合は、 その数だけ作業時間 が倍加 し、 製造コス ト のア ップを招 く 』 と を共に解決する こ と ができ、 本発明の究極の 目 的 （マイ グレーシ ョ ンの発生に 伴 う 電気的特性の悪化を回避し、 且つ、 製造コス トの削減を 図る） を達成する こ と ができ るのである。
なお、 以上の説明では、 コア部材 2 1 に形成 した無底穴 2 4 に電子部品 2 5 を実装する例を示 したが、 電子部品 2 5 の 実装穴は、 必ずしも "表裏を貫通 " した穴 （すなわち、 無底 穴） でな く ても よい。 た と えば、 図 1 ( c ) に示すよ う に、 コア部材 2 1 に凹部 （以下 「有底穴」 ) 2 6 を形成し、 この 有底穴 2 6 に電子部品 2 5 を実装 しても よい。 こ のよ う にす る と 、 有底穴 2 6 の底面 2 7 な どと電子部品 2 5 と の間を直 接または熱伝導接着剤等を介 して接触させる こ と によ り 、 電 子部品 2 5 で発生した熱をコア部材 2 1 に効率よ く 逃がすこ と ができ、 コ ア部材 2 1 を電子部品 2 5 の放熱経路と して使 用する こ と ができる。
また、 コア部材 2 1 の表面側と裏面側の樹脂層構造 （材料 の選択や層厚な ど） を略同一と しておく こ と が望ま しい。 複 合多層基板 2 0 を表裏対称構造と し、 コア部材 2 1 の表面側 と裏面側の樹脂層 （表面側樹脂層 2 2 と裏面側樹脂層 2 3 ) 熱膨張差を少な く して、 複合多層基板 2 0 の "反 り " を抑制 でき るカゝらである。
既述の とお り 、 コア部材 2 1 の表面と裏面は、 それぞれ表 面側樹脂層 2 2 と裏面側樹脂層 2 3 で覆われているが、 さ ら に、 コア部材 2 1 の側面も樹脂等で覆う よ う にする と好ま し い。 つま り 、 コア部材 2 1 の "すべての面" を樹脂またはそ れに相当する耐環境性素材で完全に包囲 （封止も しく は被膜） する こ と が望ま しい。 コ ア部材 2 1 の表面と裏面は、 それぞ れ表面側樹脂層 2 2 と裏面側樹脂層 2 3 で覆われてお り 、 空 気に触れないため酸化の心配はないが、 も し、 コア部材 2 1 の側面が露出 していた場合は、 その面が徐々 に酸化するおそ れがあ り 、 また、 該露出面と 隣接する実装部品 と の間で電気 的にショ ー ト等が発生して、 動作不良の原因になるからであ る。
(第二の実施の形態）
次に、 本発明の第二の実施の形態について説明する。
図 2 ( a ) は、 コア部材 2 1 の無底穴 2 4 に電子部品 2 5 を実装した と きの状態図である。 この図において、 コア部材 2 1 の上面高さ位置を L a と し、 電子部品 2 5 の上面高さ位 置を L b と した と き、 その高さの差 d ( d = L a - L b ) は 0 または 0以上の値 （すなわち L a = L b または L a 〉 L b のいずれかの関係） にする こ と が望ま しい。 このよ う にする と、 コア部材 2 1 の上面高さ位置 L a が電子部品 2 5 の上面 高さ位置 L b よ り も常に高い位置になるから、 複合多層基板 2 0 の製造時における電子部品 2 5 への荷重 （表面側樹脂層 2 2 な どを積層する際に加え られる荷重） をコア部材 2 1 で 受け止める こ とができ、 電子部品 2 5 の破損を回避する こ と ができ る。
また、 図 2 ( b ) も コア部材 2 1 の無底穴 2 4 に電子部品 2 5 を実装したと きの状態図である。 図 2 ( a ') と の相違は、 電子部品 2 5 と裏面側樹脂層 2 3 と の間に熱伝導性樹脂 2 8 を介在させる と共に、 こ の熱伝導性樹脂 2 8 の側端をコ ア部 材 2 1 の無底穴の内壁面に接触させた点にある。 この よ う に する と、 電子部品 2 5 で発生した熱を熱伝導性樹脂 2 8 を介 して無底穴の内壁面のコ ア部材 2 1 に効率よ く 逃がすこ と が でき る。
また、 図 3 ( a ) も コア部材 2 1 の無底穴 2 4 に電子部品 2 5 を実装 した と きの状態図である。 図 2 ( a ) と の相違は、 裏面側樹脂層 2 3 にも無底穴 2 9 を開け、 二つの無底穴 2 4 、 2 9 に熱伝導性のよい材料 （た と えば、 銅な ど） からなる高 さ寸法調整部材 3 0 を装填した点にある。 電子部品 2 ' 5 はこ の高さ寸法調整部材 3 0 の上に載置 して実装する。
こ こで、 コア部材の厚み寸法を H a 、 裏面側樹脂層 2 3 の 厚み寸法を H b 、 電子部品 2 5 の高さ寸法を H e 、 高さ寸法 調整部材 3 0 の高さ寸法を H d とする と き、 コア部材 2 1 の 上面高さ位置 L a と電子部品 2 5 の上面高さ位置 L b と の高 さの差 d を所望値にするためには、
H a + H b = H c + H d + d ( 1 )
の関係を満たせばよ く 、 H a 、 H b および H b は固定値であ る力 ら、 た と えば、 d = 0 にするためには、
H a + H b = H c + H d ( 2 )
したがって、 高さ寸法調整部材 3 0 の高さ H d を、
H d = H a + H b - H c —— （ 3 )
とすればよい。
これによれば、 コア部材 2 1 の厚み寸法 H a に比べて、 電 子部 ^品 2 5 の高さ寸法 H c が極端に小さい場合であっても、 上記の寸法差 d を所望の値に容易に設定する こ と ができ、 高 さ寸法の異なる様々 な電子部品を支障な く 複合多層基板 2 0 に埋め込むこ と ができ る。 また、 高さ寸法調整部材 3 ◦ の材 料に熱伝導性のよいものを使用する と、 電子部品 2 5 で発生 した熱を高さ寸法調整部材 3 0 か ら無底穴の内壁面を介 して コア部材 2 1 へと逃がすこ と ができ る上、 さ ら に、 高さ寸法 調整部材 3 0 の下面から外部にも逃がすこ と ができ、 よ り一 層、 電子部ロロ 2 5 の放熱効果を高める こ と ができ る。
また、 図 3 ( b ) も コア部材 2 1 の無底穴 2 4 に電子部品
2 5 を実装した と きの状態図である。 図 3 ( a ) と の相違は、 高さ寸法の大きい電子部品 2 5 に適用でき る よ う に した'点に ある。 図において、 電子部品 2 5 の高さ寸法 H c は、 コア部 材 2 1 の厚み寸法 H a を越えて （ H a < H c ) いる。 この電 子部品 2 5 は、 コア部材 2 1 に形成された無底穴 2 4 と裏面 側樹脂層 2 3 に形成された無底穴 3 1 と の双方にわたつて実 装されてお り 、 電子部品 2 5 の下面と側面の一部は、 熱伝導 性樹脂 3 2 を介して二つの穴 （無底穴 2 4 と無底穴 3 1 ) に 保持されている
こ の よ う にする こ と によ り 、 高さ寸法の大きい電子部品 2 5 であつても、 上記の寸法差 d を所望の値に容易に設定する こ と ができ る上、 電子部品 2 5 で発生した熱を熱伝導性樹脂
3 2 力 ら無底穴の内壁面を介 してコア部材 2 1 へと逃がすこ とができ、 さ らに、 熱伝導性樹脂 3 2 の下面から外部へも逃 がすこ と ができ、 よ り 一層、 電子部品 2 5 の放熱効果を高め る こ と ができ る
(第三の実施の形態） 次に、 本発明の第三の実施の形態について説明する。
図 4 は、 コア部材 2 1 の他の部分における要部断面図およ ぴ当該部分の外観斜視図である。 これらの図において、 コア 部材 2 1 の任意位置 （図では無底穴 2 4 に隣接 しているが、 これに限定されない） に、 柱状部 3 3 が設け られている。
この柱状部 3 3 は、 元々 、 コア部材 2 1 の一部である。 詳 しく は、' コア部材 2 1 の任意位置に円筒状の分割溝 3 4 を形 成 したこ と によ って生じたコア部材 2 1 の "残存部分 " であ る。 この柱状部 3 3 は、 次の よ う に して利用する こ と ができ る。すなわち、島状部 3 3 の一端側と他端側の双方において、 表面側樹脂層 2 2 と裏面側樹脂層 2 3 の各々 にバイ ァホール 3 5 、 3 6 を形成 し、 そのノ ィァホール 3 5 、 3 6 に電極 3 7 、 3 8 を形成する と、 電極 3 7 、 3 8 は、 柱状部 3 3 を介 して電気的に接続し、 し力、も、 各々 の電極 3 7 、 3 8 の端面 は複合多層基板 2 0 の表面と裏面に露出するから、 これらの 電極 3 7 、 3 8 および柱状部 3 3 を複合多層基板 2 0 の両面 貫通配線と して利用する こ と ができ、 電気信号や電源電圧の 伝達経路を確保する こ と ができる。
(第四の実施の形態）
次に、 本発明の第四の実施の形態について説明する。
図 5 は、 以上の実施の形態 （第 1 〜第三の実施の形態） の 技術思想を適用 して作られたモジュールの断面図である。
なお、 "モジュール （英： m o d u 1 e ) " と は、 一般に 「規 格化された構成単位」 の こ と を意味する。 モジュールはュ - ッ トゃ部品の一種と も解されるが、 ユニ ッ ト は通常、 交換可 能な構成要素 と して位置づけ られ、 また、 部品はそれ自体が 最小の構成単位と して位置づけられるのに対して、 モジユ ー ルは、 交換を想定しないこ とが多く 、 さ らに、 特定の機能を 持つもの と して設計 .製作される こ と が多い。 しか しなが ら、 厳密な区分が定め られていないこ と も事実であるから、 本明 細書においては、 こ の用語 （ "モ ジュ ール，， ） を以下のよ う に定義して用いる こ と とする。 すなわち、 モジュールと は、 その内部に、 半導体チップ、 抵抗素子、 容量素子またはその 他の電子部品 （これらを総称して 「電子部品」 と い う ） を一 つまたは複数 （異なる種類の電子部品の組み合わせを含む） 実装して所要の電子回路機能を実現したも のであ り 、 且つ、 市場において単独で流通可能なも の のこ と をい う 。 任意の電 子機器に組み込んだ （実装した） 後の交換容易性は特に考慮 しない。 コネク タ等によ って着脱可能な実装形態であっても よい し、 半田付け等によ ってほぼ固定状態で実装される形態 であっても よレヽ。
図 5 に示すモ ジュ ール 4 0 は、 た と えば、 携帯電話機や無 線通信機能付き携帯情報端末における R F (高周波） 部の構 成要素であるノ ヮ—アンプモジュール、 アンテナスィ ツチモ ジュール、 または、 それらを一体化 した R Fモジユ ーノレな ど と して機能する こ と ができ る も のであ り 、 それ自体を製品 と して市場に流通させる こ と ができ る ものである。
モ ジュ ール 4 0 は、 前記の実施の形態 （第 1 〜第三の実施 の形態） の技術思想を適用 した構造を有する複合多層基板の 表面と内部に所要の電子部品を実装する こ と によって、 所望 の回路機能 (パ ワ ーア ンプモジュ ール、 ア ンテナス ィ ツ チモ ジュール、 または、 それら を一体化 した R F モ ジュ ールなど） を実現したものである。
図示のモジュール 4 0 は、 その構造を、 「中間層 A」 と、 中間層 Aの上面に積層 された 「上位層 B」 と、 中間層 Aの下 面に積層 された「下位層 C」 と に大き く 分ける こ と ができ る。
中間層 Aは、 コア部材 4 1 の両面にそれぞれ表面側樹脂層 4 2 と裏面側樹脂層 4 3 を積層 し、 コア部材 4 1 に複数個（断 面図では 4個） の無底穴 4 4 〜 4 7 を形成する と共に、 それ ぞれの無底穴 4 4 〜 4 7 に適当な電子部品 4 8 〜 5 1 を埋め 込んだ構造を有している。
今、 説明の便宜上、 左端の電子部品 4 8 を高さ寸法の小さ い半導体チップと し、 左から二番 目 の電子部品 4 9 をコ ンデ ンサ （高さ寸法はコア部材 4 1 の厚み寸法程度） と し、 左か ら三番 目 の電子部品 5 0 を抵抗 （高さ寸法はコア部材 4 1 の 厚み寸法程度） 、 右端の電子部品 5 1 を高さ寸法の大きい半 導体チップと仮定する。
コア部材 4 1 の厚み寸法程度の高さ寸法を持つ電子部品 4 9 、 5 0 は、 それら に対応した無底穴 4 5 、 4 6 に埋め込み 実装される。 上記の と お り 、 電子部品 4 9 、 5 0 はそれぞれ コ ンデンサ と抵抗であ り 、 比較的発熱の少ない部品であるか ら、 特段の熱対策を要求されない限り においては、 それらの 電子部品 4 9 、 5 0 の固着は、 裏面側樹脂層 4 3 との間に充 填された接着剤 5 2 、 5 3 によって行っても よいが、 当該部 品の発熱が大きい場合は、 それに対応した接着剤 5 2 、 5 3 に熱伝導性のよいものを使用する。
また、 高さ寸法の小さい電子部品 4 8 にあっては、 適切な 高さの高さ寸法調整部材 5 4 を入れて高さ寸法を調整し、 且 つ、 その電子部品 4 8 の発熱が大きい場合には、 高さ寸法調 整部材 5 4 の材料に熱伝導性のよいものを使用する。 さ らに、 高さ寸法の大きい電子部品 5 1 にめつては、 裏面側樹脂層 4
3 に達する よ う に埋め込むこ と に よ り 、 高さ寸法の調整を行 い、 且つ、 その電子部品 5 1 の発熱が大きい場合には、 電子 部品 5 1 の側面 と下面を覆つて熱伝導性樹脂 5 5 を被着する レ、ずれの場合も、 高さ寸法調整部材 5 4 と熱伝導性樹脂 5 5 は、 その一部分がコア部材 4 1 に接する と共に、 その底面部 分が中間層 Aの下面から露出する。
また、 コア部材 4 1 の任意位置には柱状部 5 6 、 5 7 が設 け られてお り 、 柱状部 5 6 、 5 7 は、 その両端面に接する よ う に して設け られた電極 5 8 、 5 9 、 6 0 、 6 1 によ り 、 中 間層 Aの表裏を貫通する信号伝 路または電源伝達経路を 構成 している。 なお、 中間層 Aにおいて、 6 2 〜 7 5 は電極 である
下位層 C は、 樹脂層 7 6 の両面に所要形状の電極パターン
(詳細は後述） を形成 し、 また、 上位層 B も、 樹脂層 7 7 の 両面に所要形状の電極パターン （詳細は後述） を形成する と ifcに 所定の電極パターンの上に電子部品 7 8 〜 8 2 を表面 実装し、 さ ら に、 それらの電子部品 7 8 〜 8 2 を覆う カバー 4 0 a ( E M I 対策のために電磁遮蔽を兼ねる ものであ る こ とが望ま しい） を取 り 付けている。 なお、 特に限定しないが、 電子部品 7 8 、 7 9 、 8 1 はコ ンデンサ、 電子部品 8 0 、 8 2 は抵抗である。
このよ う に、 モジュール 4 0 は、 良好な電気伝導性、 良好 な熱伝導性および高い剛性を兼ね備えた材料 （ C u、 4 2 ァ ロイ、 ィ ンバ一等） からなる平板状のコア部材 4 1 をベース と し、 そのコア部材 4 1 の表面側 と裏面側と を樹脂層 7 6 、 7 7 によ り ビル ドア ップされた構造と なっている。 こ こで、 二つの樹脂層 7 6 、 7 7 は、 いずれも、 た と えば、 エポキシ 系、 ポ リ イ ミ ド系、 シァネー トエステル系またはテフ口 ン （登 録商標） 系な どの樹脂を主材料 （所望によ り 誘電体粉末ゃ磁 性体粉末な どの機能粉末の混合しても よい） と したもの、 若 しく は、 プリ ン ト配線基板に用い られる絶縁材料を主材料と したも のであ り 、 冒頭で説明 したガラスク ロ ス 7 (図 1 2参 照） を有さ ない点 （すなわち、 ガラスク ロ ス レス層である点） に特徴がある。 モジュール 4 0 の曲げ剛性は、 もっぱら中間 層 A のベース である コア部材 4 1 によって確保される力 らで あ り 、 補強材と してのガラスク ロ ス 7 を敢えて必要と しない 力、らである。
コ ア部材 4 1 の 四つの キ ヤ ビテ ィ （無底穴 4 4 〜 4 7 に よ つて形成される も の） には、 それぞれ、 半導体チップ （電子 部品 4 8 、 5 1 ) やコンデンサ （電子部品 4 9 ) および抵抗 (電子部品 5 0 ) が埋め込まれている。 そ して、 そ-れらの電 子部品の う ち発熱が大きいもの （電子部品 4 8 、 5 1 ) につ いては、 各部品の底面と （要すれば） 側面と の一部をそれぞ れ熱伝導性のよい材料 （高さ寸法調整部材 5 4 、 熱伝導性樹 月旨 5 5 ) を介 してコア部材 4 1 に接続する と共に、 下位層 C の上面電極パター ン 8 2 、 8 3 に も接続する。 下位層 C の上 面電極パターン 8 2 、 8 3 は、 下位層 Cの内部電極 8 4、 8 5 を介 して、 下位層 C の下面電極パター ン 8 6 に接続されて お り 、 結局、 電子部品 4 8 、 5 1 で発生した熱は、 無底穴の 内壁面を介 してコア部材 4 1 に逃が される と共に、 さ ら に、 下位層 C の下面電極パターン 8 6 を介 して、 当該モジュール 4 0 を実装する電子機器の基板にも逃が される こ と とな り 、 充分な放熱効果を得る こ と ができ る。
また、 高さ寸法の小さい半導体チップ （電子部品 4 8 ) に ついては、 下位層 Cに作られたキヤ ビティ （コア部 4 1 の無 底穴 4 4 と 同一位置の貫通穴によ って形成される もの） に入 れられた高さ寸法調整部材 5 4 (独立 した部材であっても よ い し、 あるいは、 メ ツキを成長させたものであっても よい。 良好な熱伝導性を持ち、 且つ、 電子部品 4 8 の高さ寸法調整 をでき る も のであればよい。 ） によ り 、 実装高を所望の位置 に嵩上げして、 電子部品 4 8 の上面高さ位置と コア部材 4 1 の上面高さ位置と の関係 （図 2 の L a と L b の関係を参照） を適正に保つこ とができ る よ う になっている。
また、 高さ寸法の大きい半導体チップ （電子部品 5 1 ) に ついては、 卞位層 Cに作られたキヤ ビティ （コア部 4 1 の無 底穴 4 7 と 同一位置の貫通穴によ って形成される もの） に入 れる こ と によ って、 電子部品 5 1 の上面高さ位置 と コア部材 4 1 の上面高 さ位置と の関係 （図 2 の L a と L b の関係を参 照） を適正に保つこ とができ る よ う になつている。
中間層 Aのコア部材 4 1 のパターユング (無底穴 4 4 〜 4 7や柱状部 5 6 、 5 7 の形成） は、 コア部材 4 1 の下面に裏 面側樹脂層 4 3 を張り 合わせた状態で行 う べきである。 こ の 状態でコア部材 4 1 をパターユングする と、 特に、 海島構造 部における "島" の部分が脱落しないため、 当該部分を柱状 部 5 6 、 5 7 と して利用でき る力、らである。 したがって、 中 間層 Aの表裏を接続する ため の柱状構造 （いわゆ る 「ボス ト」 ： 柱状部 5 5 、 5 7 と その両端に接続された電極 5 8 、 5 9 、 6 0 、 6 1 と によ り 形成される もの） をコア部材 4 1 の物理的加工 （た と えば、 エ ッチング） によ って容易に形成 する こ と ができ る。 コア部材 4 1 を塩化第二鉄な どの通常の エ ッチヤ ン トでエッチングする場合、 コア部材 4 1 の素材は、 樹脂物性と の関係から、 C u、 4 2 ァ ロイ 、 イ ンバーな どと する こ と ができ る。 ただ し、 4 2 ァ ロ イやイ ンバーを選択 し た場合は、 イオンマイ グレーショ ンな どの防止の観点から、 4 2 ァロイやイ ンバーの表面に C u めっき を施 してお く こ と が好ま しい。
次に、 上記モジュール 4 0 の製造工程について説明する。
(第一の工程 ： 図 6 ( a ) )
まず、 良好な電気伝導性、 良好な熱伝導性および高い剛性 を兼ね備えた平板状のコア部材 4 1 、 た と えば、 C u、 4 2 ァ ロイ またはイ ンバ一な どのコア部材 5 1 の下面 （上下は図 面に正対した と き の方向を指す） に樹脂層 （裏面側樹脂層 4 3 ) を張 り 合わせ、 さ らに、 その裏面側樹脂層 4 3 の下面に、 良好な導電性と良好な熱伝導性を有する薄膜 9 0 を張り 合わ せる。
こ こで、 裏面側樹脂層 4 3 の材料と しては、 た と えば、 ェ ポキシ系、' ポ リ イ ミ ド系、 シァネー トエステル系またはテフ ロ ン （登録商標） 系な どの樹脂材料若しく はプ リ ン ト配線基 板に用い られる絶縁材料を使用する こ とができ る。 また、 薄 膜 9 0 と しては、 上記の特性を有する もの、 典型的には、 銅 箔を使用する こ とができ る。 なお、 裏面側樹脂層 4 3 と薄膜 9 0 と を一体化 したものを 使用 しても よい。 た と えば、 樹脂付銅箔を使用 しても よ く 、 あるいは、 ドライ フ ィ ルムに銅箔を張り 合わせたものを使用 して も よい。
(第二の工程 ： 図 6 ( b ) )
次に、 コ ア部材 4 1 をノ ターニ ングし、 無底穴 4 4 〜 4 7 と柱状部 5 6 、 5 7 を形成する。 無底穴 4 4 〜 4 7 は、 それ ぞれ、 電子部品 4 8 〜 5 1 を埋め込むためのキヤ ビティ と な る。 コア部材 4 1 のノ、。ターニングは、 た と えば、 サブ ト ラ ク ティ ブ法によって行 う こ と ができ る。 この場合、 塩化第二鉄 系や塩化第二銅系エッチヤ ン ト な どの通常のプリ ン ト配線基 板で使用 しているエ ッチヤ ン トを使用する こ と ができ る。
(第三の工程 ： 図 6 ( c ) )
次に、 発熱が大きい電子部品 （電子部品 4 8 、 5 1 ) に対 応 した無底穴 4 4 、 4 7 については、 その下の裏面側樹脂層 4 3 を、 無底穴 4 4 、 4 7 と 同一の開口形状で除去 （波線部 分参照） して薄膜 9 0 を露出させる。 裏面側樹脂層 4 3 の除 去は、 た と えば、 レーザーアブレ一ショ ンゃプラズマエ ッチ ングな どに よ って行 う こ と ができ る。
図 7 は、 第三の工程後の外観図であ り 、 （ a ) は上面側斜 視図、 （ b ) は下面側斜視図である。 なお、 図 7 と上記のェ 程図 （図 6 ) と は厳密に対応していない。 図 7 で理解すべき 点は、 コア部材 4 1 に形成された "キャ ビティ " や "ボス ト " である。 すなわち、 図 7 においては、 コア部材 4 1 の下面に 樹脂層 9 1 (図 6 の裏面側樹脂層 4 3 に相当） と銅箔 9 2 (図 6 の薄膜 9 0 に相当） が張 り 合わされてお り 、 コア部材 4 1 をノヽ。ターユング してい く つかのキヤ ビテ ィ 9 3 〜 9 5 (図 6 の無底穴 4 4 〜 4 7 に相当） と、 い く つかのポス ト 9 6 〜 1 0 3 (図 6 の柱状部 5 6 、 5 7 に相当） が形成されてい る。
(第四の工程 ： 図 8 ( a ) )
次に、 左端の無底穴 4 4 に高さ寸法調整部材 5 4 を入れ込 み、 その高さ寸法調整部材 5 4 の上に熱導電性樹脂 1 0 4 を 塗布する。 また、 左カゝら 2番目 と 3番目 の無底穴 4 5 、 4 6 に接着剤 5 2 、 5 3 を塗布 し、 さ らに、 右端の無底穴 4 7 に 熱伝導性樹脂 5 5 を塗布する。 高さ寸法調整部材 5 4 は、 独 立 した部材であっても よレヽ し、 あるいは、 C u な どのメ ツキ を成長させたも のであっても よい。 良好な熱伝導性を持ち、 且つ、 電子部品 4 8 の高さ寸法を調整をでき る も のであ.れば よい。 熱導電性樹脂 1 0 4 、 5 5 は、 その名の とお り 、 放熱 作用の機能を有する と と も に、 埋め込まれた電子部品 4 8 、 5 1 を仮固定する機能も有する。 接着剤 5 2 、 5 3 は、 も つ ばら埋め込まれた電子部品 4 9 、 5 0 を固定する機能を有 し ていればよい。 ， なお、 こ こでは、 特段の放熱対策を必要と しない電子部品 4 9 、 5 0 を接着剤 5 2 、 5 3 で固定している が、 これに限 定されない。 た と えば、 第一の工程 （図 6 ( a ) ) において、 コア部材 4 1 と樹脂層 （裏面側樹脂層 4 3 ) を積層 · 接着す る際に、 その樹脂層をフルキュアせずに未硬化部を残した状 態で積層を完了させておき、 第四の工程 （図 8 ( a ) ) で電 子部品 4 9 、 5 0 を実装する際に高温に して樹脂層の粘着力 を若干回復させる こ と によ り 、 当該電子部品 4 9 、 5 0 を固 定する よ う に しても よい。 こ の よ う にする と、 接着剤 5 2 、 5 3 の塗布作業を不要にでき る。
(第五の工程 ： 図 8 ( b ) )
次に、 各々 の無底穴 4 4 ~ 4 7 にそれぞれ対応する電子部 品 4 8 〜 5 1 を実装する。 放熱が必要な一の電子部品 4 8 に ついては、 熱伝導性樹脂 1 0 4 と高さ寸法調整部材 5 4 を介 してコア部材 4 1 と薄膜 9 0 にその熱を逃がすこ と ができ、 また、 放熱が必要な二の電子部品 5 1 については、 熱伝導性 樹脂 5 5 を介 してコア部材 4 1 と薄膜 9 0 にその熱を逃がす こ と ができ る。
(第六の工程 ： 図 8 ( c ) )
次に、 電子部品 4 8 〜 5 1 を実装した後のコア部材 4 1 を 樹脂で封止する。 この封止によ り 、 前記第一〜第三の実施の 形態における表面側樹脂層 4 2が形成され、 こ の表面側樹脂 層 4 2 によ っ て、 コア部材 4 1 の表面、 キヤ ビテ ィ （無底穴 4 4 〜 4 7 ) およびビアポス ト （柱状部 5 6 、 5 7 ) の周 り の隙間が完全にふさがれる。 こ こ に、 コア部材 4 1 の側端面 (図 8 ( c ) の波線包囲部 A、 B参照） も完全に樹脂で封止 する こ と が望ま しい。 側端面を封止する樹脂と しては、 表面 側樹脂層の一部で兼ねても よいが、 表面側樹脂層 と は別体に 側面側樹脂層を設けても よい。 そのよ う にする と 、 コア部材 4 1 のすベての面を環境雰囲気 （大気） から遮断し、 大気中 の酸素や水分な どによ る コア部材 4 1 の酸化を防止でき、 ま た、 隣接する実装部品 と の間の電気的なシ ョ ー ト等を防止 し て、 動作不良を回避でき るからである。
こ こで、 表面側樹脂層 4 2 の材料と しては、 た と えば、 ェ ポキシ系、 ポ リ イ ミ ド系、 シァネー トエステル系またはテフ ロ ン （登録商標） 系な どの樹脂材料若しく はプ リ ン ト配線基 板に用い られる絶縁材料を使用する こ と ができ る。
図 9 は、 第五の工程後の外観図 （ a ) および第六の工程後 の外観図 （ b ) である。 なお、 '図 9 と上記の工程図 （図 8 ) と は厳密に対応していない。 図 9 で理解すべき点は、 コア部 材 4 1 に形成された "キヤ ビティ " への電子部品の実装状態 と、 樹脂 （表面側樹脂層 4 2 ) によ る封止状態である。 すな わち、 図 9 においては、 コア部材 4 1 に形成されたキヤ ビテ ィ 9 3 〜 9 5 にはそれぞれ対応する電子部品 1 0 5 〜 1 0 7 (図 8 の電子部品 4 8 〜 5 1 に相当） が実装されてお り 、 電 子部品 1 0 5 〜 1 0 7 を実装した状態のコア部材 4 1 を樹脂 1 0 8 (図 8 の表面側樹脂層 4 2 に相当） で完全に封止 して いる。 なお、 図 9 ( b ) では、 樹脂 1 0 8 で封止 した後のコ ァ部材 4 1 の側面が露出 しているが、 これは図示の都合であ る。 実際には側面も樹脂 1 0 8 で完全に覆われている。
(第七の工程 ： 図 1 0 ( a ) )
次に、 薄膜 9 0 をパターニ ングする。 こ のノ、"ターユングに よ り 、 放熱対策を必要とする電子部品 4 8 、 5 1 の う ち熱導 電性樹脂 5 5 を介 して薄膜 9 0 に直接熱を逃がすための放熱 パター ン 8 3 を形成する。 すなわち、 当該放熱パター ン 8 3 だけを残すよ う に薄膜 9 0 をエッチァゥ トする。
(第八の工程 ： 図 1 0 ( b ) )
次に、 表面側樹脂層 4 2 と裏面側樹脂層 4 3 のそれぞれに *** 1 0 9 〜 1 2 5 をあける。 た と えば、 各層の樹脂を C O 2ガス レーザー、 U V レーザーまたはエキシマ レーザーな ど で部分的に除去した後、 樹脂の残渣を過マ ンガ ン酸やプラ ズ マア ツシングな どで除去する こ と によ り 、 *** 1 0 9 〜 1 2 5 を形成する。
(第九の工程 ： 図 1 0 ( c ) )
次に、 *** 1 0 9 〜 1 2 5 に銅めつ きやエ ッチングを施し、 電子部品 4 8 〜 4 9 の端子と の電気的な層間接続を行う ため の電極 6 2 〜 7 5 や、 コア部材 4 1 を介 した層間接続を行 う ための電極 5 8 〜 6 1 な どを形成する。 なお、 樹脂と めっ き 銅と の密着性を確保するために、 必要に応 じて、 過マ ンガ ン 酸等によ る樹脂表面の粗化を行い、 表面積の増大処理を施 し ても よい。 なお、 1 2 6 〜 ； 1 5 4 は、 表面側樹脂層 4 2 と裏 面側樹脂層 4 3 の各露出面に形成された電極または配線パタ ー ンである。 この第十の工程によ り 、 図 5 における中間層 A が作られる。
(第十の工程 ： 図 1 0 ( d ) )
次に、 表面側樹脂層 4 2 と裏面側樹脂層 4 3 にそれぞれ樹 脂を貼り 合せ、 それらの樹脂の表裏に必要なソ ルダー レジス トパター ンを形成する こ と によ り 、 図 5 における上位層 B と 下位層 Cが作られる。
図 1 1 は、 第十の工程後の外観図であ り 、 （ a ) は上面側 斜視図、 （ b ) は下面側斜視図である。 なお、 図 1 1 と上記 の工程図 （図 1 0 ) と は厳密に対応していない。 図 1 1 で理 解すべき点は、 中間層 Aの上に上位層 B が積層 される と共に、 中間層 Aの下に下位層 Cが積層 され、 且つ、 上位層 Bや下位 層 Cの露出面に所要の導電パター ン 1 5 5 〜 1 7 0 が形成さ れている こ と にある。 これらの導電ノヽ。ターン 1 5 5 〜 1 7 0 の う ち、 た と えば、 下位層 Cの露出面に位置 し、 且つ、 最大 の面積を有する も の （導電パターン 1 6 6 ) は、 電子部品 4 8 、 5 1 の熱を逃がすための放熱パターンと して用い られる。 以上の工程を実行後、 所要の表面実装部品 （図 5 の電子部 品 7 8 〜 8 2 ) を取り 付け、 必要であればカバー 4 0 a を取 り 付ける こ と によ り 、 図 5 に示すモジュール 4 0 が完成する。
こ の よ う な構造を有するモジュール 4 0 は、 以下の効果を 有する。
( 1 ) 良好な電気伝導性、 良好な熱伝導性および高い剛性を 兼ね備えた材料 （ C u、 4 2 ァロ イ、 イ ンバー等） 力 らなる 平板状の コ ア部材 4 1 をベース と して構成されている ので、 基板の曲げ応力をコア部材 4 1 の剛性で受け止める こ と がで き、 好ま しく ない基板変形を回避 し、 または抑制する こ と が でき る。 したがって、 従来の補強材 （ガラスク ロ ス） を敢ぇ て必要と しないため、ガラス ク ロスにまつわる諸々 の問題（ィ オンマイ グ レーシ ョ ンの問題や、 キヤ ビティ形成時のガラ ス ク ロ ス切断加工に伴う製造コス ト ア ップの問題） を生 じない とい う 格別の効果が得られる。
( 2 ) コア部材 4 1 の片面 （実施の形態では裏面） に樹脂 （裏 面側樹脂層 4 3 ) を貼り 付けた状態で、 所要部に "海島" を 形成した場合、 "島" の部分が脱落しないため、 その部分を 島状部 5 6 、 5 7 と して使用する こ と ができ る。 そ して、 そ の島状部 5 6 、 5 7 を介 して層間の電気信号伝達経路や電源 伝達経路を簡単に構成する こ と ができ、 モジュール設計の容 易化を図る こ と ができ る。
( 3 ) コア部材 4 1 にキヤ ビティ （無底穴 4 4 〜 4 7 ) を形 成 し、 そのキヤ ビティ 内に電子部品 4 8 〜 5 1 を容易に埋め 込むこ と ができ、 表面実装と相まって基板の実装密度を向上 する こ と ができ る。 '
( 4 ) さ ら に、 高さ寸法の大きいまたは高さ寸法の小さい電 子部品を埋め込む場合は、 高さ寸法調整部材 5 4 を入れた り 、 または、 裏面側樹脂層 4 3 の穴を禾 U用 した り して、 電子部品 の高さ寸法を容易に調節する こ と ができ、 コ ア部材 4 1 の上 面高さ位置を電子部品の上面高さ位置が超えないよ う に適正 に設定する こ と ができ る。 こ のため、 多層基板製造時におけ る荷重をコア部材 4 1 で受け止める こ とができ、 電子部品の 破損を防止する こ とができ る。
( 5 ) また、 電子部品の熱を逃がす場合は、 コア部材 4 1 を 放熱経路に利用 した り 、 または、 下位層 Cの露出面に形成 し た放熱パターン （図 1 1 ( b ) の電極パターン 1 6 6 ) を放 熱経路に利用 した り でき、 と り わけ発熱の大きい電子部品 4 8 、 5 1 を埋め込んで構成されるモジュール 4 0 に用いて好 適なもの とする こ とができ る。
( 6 ) また、 中間層 Aに対して、 上位層 B と下位層 C をほぼ 対称的な構造とする こ と によ り 、 基板の反り を回避し、 また は抑制する こ と ができ る。 産業上の利用可能性
以上のよ う に、 本発明に係わる複合多層基板およびそれを 用いたモジュールは、 電子部品の高密度実装を可能とする も のに用レヽる のに適 している。
例えば、 電子部品、 半導体チップ、 プリ ン ト基板、 電子回 路、 ュニ ッ トゃ部品の一種であるモジュール、 特に内部に半 導体チップ、 抵抗素子、 容量素子またはその他の電子部品を 一つまたは複数実装 して所要の電子回路機能を実現したモジ ユールな どに適用する こ と ができ る。 また、 このよ う なモジ ユールは、 例えば電子機器、 携帯電話機、 携帯情報端末な ど に適用する こ と ができ る。 さ らに、 本発明は上記のものに限 定される も のでな く 、 本発明の効果を活かすこ と のでき る複 合多層基板あるいはモジュールを用いた電子部品などに幅広 く 適用する こ と ができ る。

Claims

求 の 範 囲
1 . 良好な電気伝導性、 良好な熱伝導性および高い剛性を 兼ね備えた材料からなる平板状のコア部材と、
前記コア部材の少な く と も表面と裏面を覆 う 表面側樹脂層 および裏面側樹脂層 と、
前記コア部材の表裏を貫通 して前記コア部材に形成された 無底穴と を備え、
前記無底穴に電子部品を実装して用い られる こ と を特徴と する複合多層基板。
2 . 良好な電気伝導性、 良好な熱伝導性および高い剛性を 兼ね備えた材料から なる平板状のコア部材と、
前記コア部材の少な く と も表面と裏面を覆 う 表面側樹脂層 および裏面側樹脂層 と、
前記コア部材の表面側または裏面側のいずれか一方に開 口 して前記コア部材に形成された有底穴と を備え、
前記有底穴に電子部品を実装して用い られる こ と を特徴と する複合多層基板。
3 . 前記コア部材は金属製コア部材である こ と を特徴とす る請求の範囲 1 又は 2 に記載の複合多層基板。
こ こ力、ら 丄
4 . さ らに、 前記コア部材の側面を覆う側面側樹脂部材を 備え、 該側面側樹脂部材と前記表面側樹脂層および裏面側樹 脂層 と によ り 、 前記コア部材の全体を覆う よ う に したこ と を 特徴とする請求の範囲 1 または請求の範囲 2記載の複合多層 基板。
5 . 前記コ ア部材から分割形成され前記コア部材の厚み方 向に表裏を貫通する柱状部を有する と と も に、 該柱状部を基 板の表裏方向への電気信号伝達経路も しく は電源電圧伝達経 路の一部と して使用する こ と を特徴とする請求の範囲 1 乃至 請求の範囲 4 のいずれかに記載の複合多層基板。
6 . 前記無底穴または前記有底穴に電子部品を実装する際 に、 前記無底穴または前記有底穴の内壁を介 して前記コア部 材を該電子部品の放熱経路と して使用する こ と を特徴とする 請求の範囲 1 または請求の範囲 2記載の複合多層基板。
7 . 前記無底穴または前記有底穴に実装後の電子部品の上 面高さ位置は、 少な く と も前記コア部材の上面高さ位置を越 えないこ と を特徴とする請求の範囲 1 または請求の範囲 2 '記 載の複合多層基板。
8 . 前記無底穴に、 前記コア部材の厚み寸法よ り も小さい 高さ寸法の電子部品を実装する場合、 該電子部品の底面に高 さ寸法調整部材を介在させ、 該高さ寸法調整部材によ り 該電 子部品の実装高調整を行 う こ と を特徴とする請求の範囲 1 記 載の複合多層基板。
9 . 前記高さ寸法調整部材は、 熱伝導性を有する材料から なる こ と を特徴とする請求の範囲 8記載の複合多層基板。
1 0 . 請求の範囲 1 乃至請求の範囲 9 のいずれかに記載の 複合多層基板を用いて構成されたこ と を特徴と するモジユ ー ノレ。
PCT/JP2003/006597 2002-05-30 2003-05-27 複合多層基板およびそれを用いたモジュール WO2003103355A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US10/515,953 US7348662B2 (en) 2002-05-30 2003-05-27 Composite multi-layer substrate and module using the substrate
EP03733093.3A EP1536673B1 (en) 2002-05-30 2003-05-27 Composite multi-layer substrate and module using the substrate
AU2003241801A AU2003241801A1 (en) 2002-05-30 2003-05-27 Composite multi-layer substrate and module using the substrate
HK05109736.5A HK1075575A1 (en) 2002-05-30 2005-11-01 Composite multi-layer substrate and module using the substrate
US11/896,013 US7745926B2 (en) 2002-05-30 2007-08-29 Composite multi-layer substrate and module using the substrate
US12/780,501 US7928560B2 (en) 2002-05-30 2010-05-14 Composite multi-layer substrate and module using the substrate
US13/846,941 USRE45146E1 (en) 2002-05-30 2013-03-18 Composite multi-layer substrate and module using the substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-156796 2002-05-30
JP2002156796A JP2003347741A (ja) 2002-05-30 2002-05-30 複合多層基板およびそれを用いたモジュール

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10515953 A-371-Of-International 2003-05-27
US11/896,013 Continuation US7745926B2 (en) 2002-05-30 2007-08-29 Composite multi-layer substrate and module using the substrate

Publications (1)

Publication Number Publication Date
WO2003103355A1 true WO2003103355A1 (ja) 2003-12-11

Family

ID=29706448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006597 WO2003103355A1 (ja) 2002-05-30 2003-05-27 複合多層基板およびそれを用いたモジュール

Country Status (7)

Country Link
US (4) US7348662B2 (ja)
EP (1) EP1536673B1 (ja)
JP (1) JP2003347741A (ja)
CN (1) CN100435604C (ja)
AU (1) AU2003241801A1 (ja)
HK (1) HK1075575A1 (ja)
WO (1) WO2003103355A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345466C (zh) * 2004-04-26 2007-10-24 太阳诱电株式会社 元件内置型多层基板
CN100379328C (zh) * 2005-10-20 2008-04-02 浙江大学 平板显示器件封接用的封接框及制备方法
US8913397B2 (en) 2011-09-09 2014-12-16 Murata Manufacturing Co., Ltd. Power source control circuit module

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
KR100726240B1 (ko) 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100796522B1 (ko) 2006-09-05 2008-01-21 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
KR100789530B1 (ko) * 2006-11-20 2007-12-28 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP5292847B2 (ja) * 2008-02-20 2013-09-18 住友ベークライト株式会社 半導体素子搭載基板
US8963016B2 (en) 2008-10-31 2015-02-24 Taiyo Yuden Co., Ltd. Printed wiring board and method for manufacturing same
JP5488783B2 (ja) * 2009-01-30 2014-05-14 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
KR101077410B1 (ko) * 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN101951733B (zh) * 2009-07-08 2013-09-11 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
JP5182448B2 (ja) * 2010-02-18 2013-04-17 株式会社村田製作所 部品内蔵基板
JPWO2011102561A1 (ja) * 2010-02-22 2013-06-17 三洋電機株式会社 多層プリント配線基板およびその製造方法
TWI530241B (zh) * 2010-03-16 2016-04-11 A multi - layer circuit board manufacturing method for embedded electronic components
JP5685012B2 (ja) * 2010-06-29 2015-03-18 新光電気工業株式会社 半導体パッケージの製造方法
KR101167453B1 (ko) * 2010-12-23 2012-07-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20130258623A1 (en) * 2012-03-29 2013-10-03 Unimicron Technology Corporation Package structure having embedded electronic element and fabrication method thereof
WO2014020479A2 (en) * 2012-08-03 2014-02-06 Ecole Polytechnique Federale De Lausanne (Epfl) Post-CMOS Processing and 3D Integration Based on Dry-Film Lithography
JP5236826B1 (ja) 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
TW201410106A (zh) * 2012-08-24 2014-03-01 Kinsus Interconnect Tech Corp 線路載板的增層方法
US9293426B2 (en) 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140254101A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Smart phone on a chip and method making same
JP5888786B2 (ja) * 2013-04-02 2016-03-22 太陽誘電株式会社 回路基板
JP6105358B2 (ja) * 2013-04-02 2017-03-29 太陽誘電株式会社 回路基板
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
KR102086792B1 (ko) * 2013-09-02 2020-03-09 삼성전자주식회사 착탈 가능한 장치를 포함하는 전자 장치
DE102014008148B4 (de) * 2014-05-23 2020-06-04 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
JP6742682B2 (ja) 2014-09-03 2020-08-19 太陽誘電株式会社 多層配線基板
JP6587796B2 (ja) * 2014-10-02 2019-10-09 太陽誘電株式会社 回路モジュール
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US10433424B2 (en) * 2014-10-16 2019-10-01 Cyntec Co., Ltd Electronic module and the fabrication method thereof
US9402301B2 (en) * 2014-12-10 2016-07-26 Raytheon Company Vertical radio frequency module
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US9781819B2 (en) * 2015-07-31 2017-10-03 Laird Technologies, Inc. Multifunctional components for electronic devices and related methods of providing thermal management and board level shielding
US9852971B1 (en) 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
KR102070090B1 (ko) * 2018-03-15 2020-01-29 삼성전자주식회사 반도체 패키지
US10727212B2 (en) * 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
CN111341750B (zh) 2018-12-19 2024-03-01 奥特斯奥地利科技与***技术有限公司 包括有导电基部结构的部件承载件及制造方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
US10939562B2 (en) 2019-03-26 2021-03-02 Taiyo Yuden Co., Ltd. Multilayer board and manufacturing method of the same
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
JP7434888B2 (ja) 2019-12-26 2024-02-21 セイコーエプソン株式会社 液体吐出装置、及び回路基板
KR20210087752A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 반도체 패키지
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
TW202402107A (zh) * 2022-06-24 2024-01-01 旭德科技股份有限公司 基板結構

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688398A (en) * 1979-12-20 1981-07-17 Sony Corp Method of manufacturing hybrid integrated circuit
JPS5885372U (ja) * 1981-12-04 1983-06-09 株式会社フジクラ ほうろう印刷回路板
JPS61140593U (ja) * 1985-02-21 1986-08-30
JPS61287192A (ja) * 1985-06-13 1986-12-17 松下電工株式会社 電子素子用チツプキヤリア
JPH05129742A (ja) * 1991-10-31 1993-05-25 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JPH06140461A (ja) 1992-10-29 1994-05-20 Fujitsu Ltd 半導体チップの実装方法および実装構造体
EP0647090A1 (en) * 1993-09-03 1995-04-05 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
JPH10270630A (ja) * 1997-03-26 1998-10-09 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2000138453A (ja) * 1998-10-29 2000-05-16 Shinko Electric Ind Co Ltd 配線基板
JP2001298273A (ja) 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2923860A (en) * 1957-08-22 1960-02-02 Miller John Dawson Printed circuit board
JPS548871A (en) 1977-06-23 1979-01-23 Suwa Seikosha Kk Semiconductor device
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
JPS5885372A (ja) 1981-11-13 1983-05-21 Tsuneo Kurachi 始動付重圧回転装置
JPS6022655A (ja) * 1983-07-18 1985-02-05 Nissan Motor Co Ltd センサ素子基板のリ−ド線取付構造
JPS61140593A (ja) 1984-12-12 1986-06-27 Kanebo Ltd 新規ベンジルホスフイン酸エステル誘導体、その製造法およびそれを有効成分とする医薬組成物
JPS61287194A (ja) 1985-06-13 1986-12-17 松下電工株式会社 電子素子用チツプキヤリア
JPS6411400A (en) 1987-07-06 1989-01-13 Mitsubishi Gas Chemical Co Multilayered plate for mounting ic chip
JPS6412598A (en) 1987-07-07 1989-01-17 Mitsubishi Gas Chemical Co Ic chip mounting multilayer board
JPH02122534A (ja) * 1988-10-31 1990-05-10 Toshiba Lighting & Technol Corp 混成集積回路
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
JP3516965B2 (ja) 1993-09-09 2004-04-05 株式会社東芝 プリント配線板
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
AU7096696A (en) * 1995-11-28 1997-06-19 Hitachi Limited Semiconductor device, process for producing the same, and packaged substrate
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001053447A (ja) * 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US20040090760A1 (en) * 2000-03-31 2004-05-13 Walter Schmidt Electrical connecting element and method of fabricating the same
JP2002111226A (ja) 2000-09-26 2002-04-12 Tdk Corp 複合多層基板およびそれを用いたモジュール
TW457663B (en) * 2000-11-08 2001-10-01 Advanced Semiconductor Eng Substrate structure of heat spreader and its package
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
CA2533674A1 (en) * 2006-01-23 2007-07-23 Itf Technologies Optiques Inc./Itf Optical Technologies Inc. Optical fiber component package for high power dissipation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688398A (en) * 1979-12-20 1981-07-17 Sony Corp Method of manufacturing hybrid integrated circuit
JPS5885372U (ja) * 1981-12-04 1983-06-09 株式会社フジクラ ほうろう印刷回路板
JPS61140593U (ja) * 1985-02-21 1986-08-30
JPS61287192A (ja) * 1985-06-13 1986-12-17 松下電工株式会社 電子素子用チツプキヤリア
JPH05129742A (ja) * 1991-10-31 1993-05-25 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JPH06140461A (ja) 1992-10-29 1994-05-20 Fujitsu Ltd 半導体チップの実装方法および実装構造体
EP0647090A1 (en) * 1993-09-03 1995-04-05 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
JPH10270630A (ja) * 1997-03-26 1998-10-09 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2000138453A (ja) * 1998-10-29 2000-05-16 Shinko Electric Ind Co Ltd 配線基板
JP2001298273A (ja) 2000-04-17 2001-10-26 Hitachi Ltd 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1536673A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345466C (zh) * 2004-04-26 2007-10-24 太阳诱电株式会社 元件内置型多层基板
US7379306B2 (en) 2004-04-26 2008-05-27 Taiyo Yuden Co., Ltd. Multilayer substrate including components therein
US7738256B2 (en) 2004-04-26 2010-06-15 Taiyo Yuden Co., Ltd Multilayer substrate including components therein
CN100379328C (zh) * 2005-10-20 2008-04-02 浙江大学 平板显示器件封接用的封接框及制备方法
US8913397B2 (en) 2011-09-09 2014-12-16 Murata Manufacturing Co., Ltd. Power source control circuit module

Also Published As

Publication number Publication date
US20100300736A1 (en) 2010-12-02
JP2003347741A (ja) 2003-12-05
EP1536673B1 (en) 2015-07-08
USRE45146E1 (en) 2014-09-23
CN1669374A (zh) 2005-09-14
HK1075575A1 (en) 2005-12-16
US7745926B2 (en) 2010-06-29
EP1536673A4 (en) 2008-08-27
US20060255440A1 (en) 2006-11-16
CN100435604C (zh) 2008-11-19
US7928560B2 (en) 2011-04-19
US20080006928A1 (en) 2008-01-10
EP1536673A1 (en) 2005-06-01
US7348662B2 (en) 2008-03-25
AU2003241801A1 (en) 2003-12-19

Similar Documents

Publication Publication Date Title
WO2003103355A1 (ja) 複合多層基板およびそれを用いたモジュール
JP4339739B2 (ja) 部品内蔵型多層基板
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US20180226366A1 (en) Semiconductor package and manufacturing method thereof
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP2017098404A (ja) 配線基板およびその製造方法
JP4383257B2 (ja) 回路装置およびその製造方法
WO2020012598A1 (ja) 半導体装置
JP5394560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5439560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5091021B2 (ja) 複合多層基板およびそれを用いたモジュール
JP2000332160A (ja) キャビティダウン型半導体パッケージ
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP4283523B2 (ja) 複合多層基板およびそれを用いたモジュール
JP4875926B2 (ja) 多層配線板及びその製造方法
JP2008251850A (ja) 半導体装置および半導体装置の製造方法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP2005340713A (ja) マルチチップモジュール
US20230411334A1 (en) Power module for high-frequency use and method for manufacturing the same
KR100747973B1 (ko) 피디피용 통합형 아이피엠
JP5515755B2 (ja) 放熱多層基板、電子装置及び放熱多層基板の製造方法
CN116779453A (zh) 高导热嵌埋结构及其制作方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003733093

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038163500

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003733093

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006255440

Country of ref document: US

Ref document number: 10515953

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10515953

Country of ref document: US