TW201815240A - 元件埋入式電路板結構及其製造方法 - Google Patents

元件埋入式電路板結構及其製造方法 Download PDF

Info

Publication number
TW201815240A
TW201815240A TW105132511A TW105132511A TW201815240A TW 201815240 A TW201815240 A TW 201815240A TW 105132511 A TW105132511 A TW 105132511A TW 105132511 A TW105132511 A TW 105132511A TW 201815240 A TW201815240 A TW 201815240A
Authority
TW
Taiwan
Prior art keywords
component
board
heat dissipation
wire
circuit board
Prior art date
Application number
TW105132511A
Other languages
English (en)
Inventor
張騰宇
Original Assignee
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股份有限公司 filed Critical 南亞電路板股份有限公司
Priority to TW105132511A priority Critical patent/TW201815240A/zh
Priority to CN201610948199.XA priority patent/CN107919334A/zh
Publication of TW201815240A publication Critical patent/TW201815240A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明提供的元件埋入式電路板結構包含第一核心板具有第一側和相對於第一側的第二側且具有開口，半導體元件設置於第一核心板的開口中，且半導體元件與第一核心板之間具有第一間隙，導熱膠填滿第一間隙，以及第一線路增層結構設置於第一側上並覆蓋第一核心板、半導體元件和導熱膠，具有第一盲孔位於第一核心板上，且具有第一散熱導線設置於第一盲孔中。本發明亦提供元件埋入式電路板結構的製造方法。

Description

元件埋入式電路板結構及其製造方法
本發明係有關於埋入式元件的封裝技術，特別有關於具有散熱結構之元件埋入式電路板結構及其製造方法。
在習知的封裝技術中，利用覆晶(flip chip，FC)方式或打線接合(WB,Wire Bonding)方式將主動元件與載板形成一封裝結構體(package)，並將一個以上的封裝結構體進行堆疊或安裝於同一載板表面上。考量各元件間須互相透過線路連接及載板因產品限制而縮小其面積和體積等要求，使得佈線難度愈來愈高，故業界開始研發將主動或被動元件埋入載板內之技術。
元件埋入式電路板結構中，基板會因不同材料結合，在不同生產環境及溫度下，產生不同應力變化，進而使基板產生形變彎曲或伸縮等變化，導致生產困難，對位不易，良率降低及信賴性表現不佳等影響。
隨著電子產品之操作頻率愈來愈高且愈來愈多元件需安裝於同一載板上，主動元件與被動元件所產生之熱能持續增加，故對元件埋入式電路板結構而言，散熱能力與設計具 有其重要性。
本發明的一些實施例提供元件埋入式電路板結構，包括：第一核心板，具有第一側和相對於第一側的第二側，且具有開口；半導體元件，設置於第一核心板的開口中，且半導體元件與第一核心板之間具有第一間隙；導熱膠，填滿第一間隙；第一線路增層結構，設置於第一側上並覆蓋第一核心板、半導體元件和導熱膠，具有第一盲孔位於第一核心板上，且具有第一散熱導線設置於第一盲孔中。
本發明的一些實施例提供元件埋入式電路板結構的製造方法，包括：提供載板；形成核心板於載板上，核心板具有第一側和相對於第一側的第二側，且具有開口；將半導體元件埋置於開口中，其中半導體元件與核心板之間具有間隙；將導熱膠填滿間隙；移除載板；形成線路增層結構於第一側上，覆蓋核心板、半導體元件和導熱膠，並在線路增層結構中形成盲孔於核心板上，其中線路增層結構具有散熱導線形成於盲孔中。
100、200、300、400、500、600‧‧‧元件埋入式電路板結構
101‧‧‧第一核心板
101a‧‧‧第一側
101b‧‧‧第二側
101c、201a、301a‧‧‧開口
102‧‧‧半導體元件
103‧‧‧接觸墊
104‧‧‧導熱膠
105‧‧‧第一線路增層結構
105a‧‧‧第一盲孔
105b‧‧‧第二盲孔
106‧‧‧第一散熱導線
107‧‧‧電性連接結構
108‧‧‧第二線路增層結構
105c、108a‧‧‧第三盲孔
108b、108a’‧‧‧第四盲孔
108b’‧‧‧第五盲孔
108c’‧‧‧第六盲孔
109、309‧‧‧第二散熱導線
110、304‧‧‧第三散熱導線
111‧‧‧第一抗焊絕緣層
111a‧‧‧第一開孔
111b‧‧‧第二開孔
111c、112a‧‧‧第三開孔
112‧‧‧第二抗焊絕緣層
112b、112a’‧‧‧第四開孔
112b’‧‧‧第五開孔
112c'‧‧‧第六開孔
120、220‧‧‧載板
201‧‧‧第二核心板
202‧‧‧單元
203、305‧‧‧間隙
301‧‧‧無核心板
302‧‧‧介電層
303、502、503‧‧‧線路層
306‧‧‧第四散熱導線
307‧‧‧第五散熱導線
401、402、501、601‧‧‧散熱框
SC‧‧‧切割道
第1A-1E圖顯示依據本發明的一實施例之形成元件埋入式電路板結構的製造方法在各階段的剖面示意圖。
第2圖顯示依據本發明的一實施例之第1A圖的上視圖。
第3A-3F圖顯示依據本發明的另一實施例之形成元件埋入式電路板結構的製造方法在各階段的剖面示意圖。
第4A-4F圖顯示依據本發明的又另一實施例之形成元件埋入式電路板結構的製造方法在各階段的剖面示意圖。
第5圖顯示依據本發明的一實施例之元件埋入式電路板結構的剖面示意圖。
第6圖顯示依據本發明的另一實施例之元件埋入式電路板結構的剖面示意圖。
第7圖顯示依據本發明的又另一實施例之元件埋入式電路板結構的剖面示意圖。
以下說明本發明實施例之元件埋入式電路板結構及元件埋入式電路板結構的製造方法。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
請先參照第1E圖，其顯示出依據本發明的一實施例之元件埋入式電路板結構100的剖面示意圖。電路板結構100包含第一核心板101，第一核心板101具有第一側101a和相對於第一側101a的第二側101b，且具有至少一開口101c貫穿第一核心板101(如第1A圖所示)。在本實施例中，第一核心板101可為剛性較佳、硬度較高且導熱的金屬材料。在一些實施例中，第一核心板101的金屬材料包含鋁、鉻、鎢、鈦、釩、銥或鍺等 硬度較高的金屬或合金。
透過採用剛性較佳且導熱的金屬材料作為第一核心板101，第一核心板101較能夠承受在製造元件埋入式電路板結構100的過程中的應力變化，因此第一核心板101可改善元件埋入式電路板結構100變形的情況且具有快速散熱的功效。
元件埋入式電路板結構100包含半導體元件102，至少一半導體元件102設置於第一核心板101的開口101c中，且半導體元件102與第一核心板101之間相隔一距離而產生間隙。在一些實施例中，半導體元件102可包含例如電晶體或二極體之主動元件或例如電阻、電容或電感之被動元件。半導體元件102上方具有接觸墊103，接觸墊103用以電性連接半導體元件102與外部線路。另外，半導體元件102下方可具有導熱金屬層(未顯示)。在一些實施例中，導熱金屬層可包含鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金或其他合適的金屬材料。
導熱膠104填滿半導體元件102與第一核心板101之間的間隙，使半導體元件102固定至第一核心板101的開口101c中，且導熱膠104具有導熱的功能，可將半導體元件102產生的熱能傳導至第一核心板101。在一些實施例中，導熱膠104可包含矽及環氧樹脂，並添加鈹、鋁、銅等金屬或其氧化物，且會因應使用狀況不同加入玻璃纖維等強化材料。
在本實施例中，元件埋入式電路板結構100包含第一線路增層結構105。第一線路增層結構105設置於第一核心板101的第一側101a上並覆蓋第一核心板101、半導體元件102和 導熱膠104，且第一線路增層結構105具有第一盲孔105a位於第一核心板101上和第二盲孔105b位於半導體元件102上的接觸墊103上。在一些實施例中，第一線路增層結構105可包含複數個垂直堆疊的絕緣層、形成於絕緣層之間的線路層和貫穿絕緣層且用以電性連接不同層之線路層的導通孔。為了圖式簡潔之目的，上述絕緣層、線路層和導通孔並未繪示於第一線路增層結構105中。
在本實施例中，第一線路增層結構105具有第一散熱導線106設置於第一盲孔105a中，如此一來，半導體元件102產生的熱能傳導至第一核心板101之後，可透過第一散熱導線106將熱能向上傳導至元件埋入式電路板結構100的外部。在本實施例中，第一線路增層結構105具有電性連接結構107設置於第二盲孔105b中以電性連接半導體元件102與外部線路。在一些實施例中，第一散熱導線106和電性連接結構107可包含鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金或其他合適的金屬材料。
在一些實施例中，元件埋入式電路板結構100更包含第二線路增層結構108。第二線路增層結構108設置於第一核心板101的第二側101b上並位於第一核心板101、半導體元件102和導熱膠104下方，且第二線路增層結構108具有第三盲孔108a位於第一核心板101下方和第四盲孔108b位於半導體元件102下方。在一些實施例中，第二線路增層結構108與第一線路增層結構105的組成可相同，即第二線路增層結構108可包含複數個垂直堆疊的絕緣層、形成於絕緣層之間的線路層和貫穿絕 緣層且用以電性連接不同層之線路層的導通孔。
在本實施例中，第二線路增層結構108具有第二散熱導線109設置於第三盲孔108a中，如此一來，半導體元件102產生的熱能傳導至第一核心板101之後，可透過第二散熱導線109將熱能向下傳導至元件埋入式電路板結構100的外部。在本實施例中，第二線路增層結構108具有第三散熱導線110設置於第四盲孔108b中，如此一來，半導體元件102產生的熱能傳導至下方的導熱金屬層(未顯示)之後，可透過第三散熱導線110將熱能向下傳導至元件埋入式電路板結構100的外部。在一些實施例中，第二散熱導線109和第三散熱導線110可包含鎳、金、錫、鉛、銅、鋁、銀、鉻、鎢、矽或其組合或上述之合金或其他合適的金屬材料。
由於第一散熱導線106設置於第一線路增層結構105的第一盲孔105a中，第二散熱導線109設置於第二線路增層結構108的第三盲孔108a中，第三散熱導線110設置於第二線路增層結構108的第四盲孔108b中，半導體元件102產生的熱能可從多個方向傳導出去，且可有效增加半導體元件102的散熱導線的佈線位置和面積。此外，由於第一散熱導線106和第二散熱導線109設置於第一核心板101上而並非設置於半導體元件102上，第一散熱導線106和第二散熱導線109的配置可不受限且不佔用半導體元件102上的線路佈局。
在一些實施例中，元件埋入式電路板結構100更包含第一抗焊絕緣層111和第二抗焊絕緣層112。第一抗焊絕緣層111和第二抗焊絕緣層112分別設置於第一線路增層結構105上 和第二線路增層結構108下方，第一抗焊絕緣層111具有第一開孔111a暴露出第一散熱導線106和第二開孔111b暴露出電性連接結構107，第二抗焊絕緣層112具有第三開孔112a暴露出第二散熱導線109和第四開孔112b暴露出第三散熱導線110。在一些實施例中，第一抗焊絕緣層111和第二抗焊絕緣層112可包含防焊材料(或稱綠漆)，或可為包含聚亞醯胺(polyimide)、ABF膜(ajinomoto build-up film)或聚丙烯(polypropylene,PP)之絕緣材料，其可保護第一散熱導線106、電性連接結構107、第二散熱導線109和第三散熱導線110不被氧化或彼此短路。
請參照第1A-1E圖，其顯示依據本發明的一實施例之形成元件埋入式電路板結構100的製造方法在各階段的剖面示意圖。
如第1A圖所示，提供載板120，載板120表面具有黏著性。接著，利用載板120的表面黏著性將形成的第一核心板101貼附於載板120上，第一核心板101具有第一側101a和相對於第一側101a的第二側101b，第一核心板101的第二側101b黏著於載板120上。在將第一核心板101貼附於載板120之前，透過物理或化學方式形成至少一開口101c於第一核心板101中，開口101c的形狀則視埋入式元件之外型調整，任意形狀皆可。
第2圖顯示依據本發明的一實施例，第1A圖之第一核心板101和載板120的上視圖，在本實施例中，第一核心板101具有複數個開口101c，複數個開口101c可以任意的形式排列。
在第1B圖中，將至少一半導體元件102埋置於第一 核心板101的開口101c中並位於載板120上，半導體元件102上方具有接觸墊103。半導體元件102與第一核心板101之間相隔一距離D而產生間隙，並將導熱膠104填滿此間隙。導熱膠104將第一核心板101和半導體元件102固定在一起，如此一來，如第1C圖所示，在填充導熱膠104之後，可移除載板120。
在第1D圖中，形成第一線路增層結構105於第一核心板101的第一側101a上並覆蓋第一核心板101、半導體元件102和導熱膠104，並形成第二線路增層結構108於第一核心板101的第二側101b上，且位於第一核心板101、半導體元件102和導熱膠104下方。接著，透過雷射鑽孔(laser drilling)或影像轉移等開孔製程，在第一線路增層結構105中形成第一盲孔105a於第一核心板101上和第二盲孔105b於半導體元件102上的接觸墊103上，並同時在第二線路增層結構108中形成第三盲孔108a於第一核心板101下方和第四盲孔108b於半導體元件102下方。接著，透過電鍍製程形成第一線路增層結構105的第一散熱導線106於第一盲孔105a中和第一線路增層結構105的電性連接結構107於第二盲孔105b中，並同時形成第二線路增層結構108的第二散熱導線109於第三盲孔108a中和第二線路增層結構108的第三散熱導線110於第四盲孔108b中。在一些實施例中，可重複形成其他線路增層結構(未顯示)於第一線路增層結構105上方或第二線路增層結構108下方，並同樣對其他線路增層結構實施開孔製程和電鍍製程，以形成多層結構。
如第1E圖所示，以塗佈或貼附、壓附等物理方式形成第一抗焊絕緣層111於第一線路增層結構105上，以及形成 第二抗焊絕緣層112於第二線路增層結構108下方。接著，透過雷射鑽孔或影像轉移等開孔製程，在第一抗焊絕緣層111中形成第一開孔111a暴露出第一散熱導線106和第二開孔111b暴露出電性連接結構107，並透過雷射鑽孔或影像轉移等開孔製程，在第二抗焊絕緣層112中形成第三開孔112a暴露出第二散熱導線109和第四開孔112b暴露出第三散熱導線110，完成元件埋入式電路板結構100的製作。
再者，請參照第3F圖，其顯示出依據本發明的一實施例之元件埋入式電路板結構200的剖面示意圖，其中相同於第1E圖中的部件係使用相同的標號並省略其說明。
第3F圖中的元件埋入式電路板結構200類似於第1E圖中的元件埋入式電路板結構100，差異處在於第3F圖的實施例中，第一核心板101、半導體元件102和導熱膠104組成一單元202，至少一單元202設置於第二核心板201的開口201a中，且單元202與第二核心板201之間相隔一距離而產生間隙203。再者，第一線路增層結構105更覆蓋第二核心板201並填滿單元202與第二核心板201之間的間隙203，第二線路增層結構108設置於單元202和第二核心板201下方。在本實施例中，第二核心板201的材料可為包含紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)的樹脂材料。
透過採用剛性較佳且導熱的金屬材料作為第一核心板101，第一核心板101較能夠承受製造元件埋入式電路板結構200的過程中的應力變化，可藉由第一核心板101改善第二核 心板201之變形的情況。
請參照第3A-3F圖，其顯示依據本發明的一實施例之形成元件埋入式電路板結構200的製造方法在各階段的剖面示意圖，其中相同於第1A-1E圖中的部件係使用相同的標號並省略其說明。
第3A-3F圖中的元件埋入式電路板結構200的製造方法在各階段的剖面示意圖類似於第1A-1E圖中的元件埋入式電路板結構100的製造方法在各階段的剖面示意圖，差異處在於第3C圖中，於第一核心板101的切割道SC處進行切割，以形成由第一核心板101、半導體元件102和導熱膠104組成的單元202。
在第3D圖中，提供載板220，載板220表面具有黏著性。接著，利用載板220的表面黏著性將第二核心板201貼附於載板220上。在將第二核心板201貼附於載板220之前，透過物理或化學方法形成至少一開口201a於第二核心板201中。在一些實施例中，第二核心板201具有開口201a的上視圖可類似於第2圖顯示之第一核心板101具有開口101c的上視圖。
在形成具有開口201a的第二核心板201於載板220上之後，將至少一單元202放置於開口201a中並形成於載板220上，單元202與第二核心板201之間具有間隙203。
在第3E圖中，形成第一線路增層結構105於第一核心板101的第一側101a上並覆蓋第二核心板201和單元202，且第一線路增層結構105填滿單元202與第二核心板201之間的間隙203。接著，由於第一線路增層結構105將第二核心板201和 單元202固定在一起，因此可移除載板220。接著，形成第二線路增層結構108於第一核心板101的第二側101b上，並位於單元202和第二核心板201下方。
接著，透過雷射鑽孔或影像轉移等開孔製程，在第一線路增層結構105中形成第一盲孔105a於第一核心板101上和第二盲孔105b於半導體元件102的接觸墊103上，並同時在第二線路增層結構108中形成第三盲孔108a於第一核心板101下方和第四盲孔108b於半導體元件102下方。接著，透過電鍍製程形成第一線路增層結構105的第一散熱導線106於第一盲孔105a中和第一線路增層結構105的電性連接結構107於第二盲孔105b中，並同時形成第二線路增層結構108的第二散熱導線109於第三盲孔108a中和第二線路增層結構108的第三散熱導線110於第四盲孔108b中。在一些實施例中，可重複形成其他線路增層結構(未顯示)於第一線路增層結構105上方或第二線路增層結構108下方，並同樣對其他線路增層結構實施開孔製程和電鍍製程，以形成多層結構。
如第3F圖所示，以塗佈或貼附、壓附等物理方式形成第一抗焊絕緣層111於第一線路增層結構105上，並形成第二抗焊絕緣層112於第二線路增層結構108下方。接著，透過雷射鑽孔或影像轉移等開孔製程，在第一抗焊絕緣層111中形成第一開孔111a暴露出第一散熱導線106和第二開孔111b暴露出電性連接結構107，並透過雷射鑽孔或影像轉移等開孔製程，在第二抗焊絕緣層112中形成第三開孔112a暴露出第二散熱導線109和第四開孔112b暴露出第三散熱導線110，完成元件埋入 式電路板結構200的製作。
再者，請先參照第4F圖，其顯示出依據本發明的一實施例之元件埋入式電路板結構300的剖面示意圖，其中相同於第3F圖中的部件係使用相同的標號並省略其說明。
第4F圖中的元件埋入式電路板結構300類似於第3F圖中的元件埋入式電路板結構200，差異處在於第4F圖中以無核心板301取代第二核心板201，即至少一單元202設置於無核心板301的開口301a中，且單元202與無核心板301之間具有間隙305。在一些實施例中，無核心板301中包含介電層302及設置於介電層302中的線路層303，亦即無核心板301不含有例如第一核心板101和第二核心板201的核心板材料，且無核心板301的厚度可小於第一核心板101和第二核心板201。
透過採用剛性較佳且導熱的金屬材料作為第一核心板101，第一核心板101較能夠在製造承受元件埋入式電路板結構300的過程中的應力變化，並且可藉由第一核心板101改善無核心板301之變形的情況。
在第4F圖中，第一線路增層結構105更覆蓋無核心板301並填滿單元202與無核心板301之間的間隙305，且第一線路增層結構105具有第三盲孔105c暴露出無核心板301的線路層303，且第一線路增層結構105具有第二散熱導線309設置於第三盲孔105c中。再者，第一散熱導線106和第二散熱導線309相互連接，無核心板301的線路層303透過第一線路增層結構105的第一散熱導線106及第二散熱導線309連接第一核心板101。
在本實施例中，第二線路增層結構108設置於單元202和無核心板301下方，且具有第四盲孔108a’位於第一核心板101下方、第五盲孔108b’位於無核心板301下方和第六盲孔108c’位於半導體元件102下方，且第二線路增層結構108具有第三散熱導線304設置於第四盲孔108a’中、第四散熱導線306設置於第五盲孔108b’中和第五散熱導線307設置於第六盲孔108c’中。在本實施例中，第三散熱導線304和第四散熱導線306相互連接。
在本實施例中，第一抗焊絕緣層111和第二抗焊絕緣層112分別設置於第一線路增層結構105上以及第二線路增層結構108下方。第一抗焊絕緣層111具有第一開孔111a暴露出第一散熱導線106、第二開孔111b暴露出電性連接結構107和第三開孔111c暴露出第二散熱導線309，第二抗焊絕緣層112具有第四開孔112a’暴露出第三散熱導線304、第五開孔112b’暴露出第四散熱導線306和第六開孔112c’暴露出第五散熱導線307。
透過上述配置，半導體元件102產生的熱能可依序透過導熱膠104、第一核心板101、第一線路增層結構105的第一散熱導線106和第二散熱導線309向上傳導至元件埋入式電路板結構300的外部，且半導體元件102產生的熱能也可依序透過導熱膠104、第一核心板101、第二線路增層結構108的第三散熱導線304和第四散熱導線306向下傳導至元件埋入式電路板結構300的外部，另外半導體元件102產生的熱能更可從第五散熱導線307直接向下傳導至元件埋入式電路板結構300的外部，因此半導體元件102產生的熱能可從更多個方向傳導出 去，且可有效增加半導體元件102的散熱導線的佈線位置和面積。此外，由於第一散熱導線106和第三散熱導線304設置於第一核心板101上，第二散熱導線309和第四散熱導線306設置於無核心板301上，上述元件並非設置於半導體元件102上，因此第一散熱導線106、第二散熱導線309、第三散熱導線304和第四散熱導線306的配置可不受限於且不佔用半導體元件102上的線路佈局。
第4A-4F圖中的元件埋入式電路板結構300的製造方法在各階段的剖面示意圖類似於第3A-3F圖中的元件埋入式電路板結構200的製造方法在各階段的剖面示意圖，差異處在於第4D圖中，利用載板220的表面黏著性將形成的無核心板301貼附於載板220上。在將無核心板301黏著於載板220之前，透過影像轉移製程形成至少一開口301a於無核心板301中。在一些實施例中，無核心板301具有開口301a的上視圖可類似於第2圖顯示之第一核心板101具有開口101c的上視圖。
在形成無核心板301於載板220上之後，將至少一單元202放置於開口301a中並位於載板220上，單元202與無核心板301之間具有間隙305。
在第4E圖中，形成第一線路增層結構105於第一核心板101的第一側101a上並覆蓋無核心板301和單元202，且第一線路增層結構105填滿單元202與無核心板301之間的間隙305。接著，由於第一線路增層結構105將無核心板301和單元202固定在一起，因此可移除載板220。接著，形成第二線路增層結構108於第一核心板的第二側101b上，並位於單元202和無 核心板301下方。
接著，透過雷射鑽孔或影像轉移等開孔製程，在第一線路增層結構105中形成第一盲孔105a於第一核心板101上、第二盲孔105b於半導體元件102上的接觸墊103上和第三盲孔105c暴露出無核心板301的線路層303，並同時在第二線路增層結構108中形成第四盲孔108a’於第一核心板101下方、第五盲孔108b’於無核心板301下方並暴露出無核心板301的線路層303和第六盲孔108c’於半導體元件102下方。接著，透過電鍍製程形成第一散熱導線106於第一盲孔105a中、電性連接結構107於第二盲孔105b中和第二散熱導線309於第三盲孔105c中，其中，第一散熱導線106與第二散熱導線309相互連接，並同時形成第三散熱導線304於第四盲孔108a’中、第四散熱導線306於第五盲孔108b’中和第五散熱導線307於第六盲孔108c’中。在一些實施例中，可重複形成其他線路增層結構(未顯示)於第一線路增層結構105上方或第二線路增層結構108下方，並同樣對其他線路增層結構實施開孔製程和電鍍製程，以形成多層結構。
如第4F圖所示，以塗佈或貼附、壓附等物理方式形成第一抗焊絕緣層111於第一線路增層結構105上，以及形成第二抗焊絕緣層112於第二線路增層結構108下方。接著，透過雷射鑽孔或影像轉移等開孔製程，在第一抗焊絕緣層111中形成第一開孔111a暴露出第一散熱導線106、第二開孔111b暴露出電性連接結構107和第三開孔111c暴露出第二散熱導線309，並透過雷射鑽孔或影像轉移等開孔製程，在第二抗焊絕 緣層112中形成第四開孔112a’暴露出第三散熱導線304、形成第五開孔112b’暴露出第四散熱導線306和形成第六開孔112c’暴露出第五散熱導線307，完成元件埋入式電路板結構300的製作。
再者，請參照第5圖，其顯示出依據本發明的一實施例之元件埋入式電路板結構400的剖面示意圖，其中相同於第1E圖中的部件係使用相同的標號並省略其說明。
第5圖中的元件埋入式電路板結構400類似於第1E圖中的元件埋入式電路板結構100，差異處在於第5圖之元件埋入式電路板結構400更包含第一散熱框401和第二散熱框402，第一散熱框401和第二散熱框402分別設置於第一線路增層結構105的外側和第二線路增層結構108的外側。第一散熱框401和第二散熱框402分別為圍繞第一增層結構105和第二增層結構108的框架結構。
透過上述配置，半導體元件102產生的熱能可依序透過導熱膠104、第一核心板101、第一散熱框401和第二散熱框402傳導至元件埋入式電路板結構400的外部，半導體元件102產生的熱能可從更多個方向傳導出去，且可有效增加散熱面積。
再者，透過第一散熱框401和第二散熱框402分別設置於第一線路增層結構105的外側和第二線路增層結構108的外側，可強化元件埋入式電路板結構400的整體結構強度，故可有效改善元件埋入式電路板結構400變形的情況。
關於第一散熱框401和第二散熱框402的製造方 法，在本實施例中，在第一線路增層結構105中形成第一盲孔105a和第二盲孔105b與在第二線路增層結構108中形成第三盲孔108a和第四盲孔108b的期間，同時透過雷射鑽孔或影像轉移等開孔製程，去除第一增層結構105和第二增層結構108的外圍邊緣部分。接著，在形成第一散熱導線106、電性連接結構107、第二散熱導線109和第三散熱導線110的期間，同時透過電鍍製程分別形成第一散熱框401和第二散熱框402於第一線路增層結構105的外側和第二線路增層結構108的外側。
再者，請參照第6圖，其顯示出依據本發明的一些實施例之元件埋入式電路板結構500的剖面示意圖，其中相同於第3F圖中的部件係使用相同的標號並省略其說明。
第6圖中的元件埋入式電路板結構500類似於第3F圖中的元件埋入式電路板結構200，差異處在於第6圖的元件埋入式電路板結構500更包含散熱框501，散熱框501設置於第一線路增層結構105、第二核心板201和第二線路增層結構108的外側。散熱框501為圍繞第一線路增層結構105、第二核心板201和第二線路增層結構108的框架結構。在本實施例中，散熱框501透過第一線路增層結構105的線路層502連接至第一核心板101和第一散熱導線106，且散熱框501也透過第二線路增層結構108的線路層503連接至第一核心板101和第二散熱導線109。
透過上述配置，半導體元件102產生的熱能可依序透過導熱膠104、第一核心板101、第一線路增層結構105的線路層502(或第二線路增層結構108的線路層503)、散熱框501傳導至元件埋入式電路板結構500的外部，半導體元件102產生的 熱能可從更多個方向傳導出去，且可有效增加散熱面積。
再者，透過散熱框501設置於第一線路增層結構105、第二核心板201和第二線路增層結構108的外側，可強化元件埋入式電路板結構500的整體結構強度，故可有效改善元件埋入式電路板結構500中之第二核心板201變形的情況。
關於散熱框501的製造方法，在本實施例中，先透過機器鑽孔或影像轉移等開孔製程，去除第二核心板201的外圍邊緣部分。接著，在第一線路增層結構105中形成第一盲孔105a和第二盲孔105b以及在第二線路增層結構108中形成第三盲孔108a和第四盲孔108b的期間，透過雷射鑽孔或影像轉移等開孔製程，去除第一線路增層結構105和第二線路增層結構108的外圍邊緣部分。接著，在形成第一散熱導線106、電性連接結構107、第二散熱導線109和第三散熱導線110的期間，透過電鍍製程形成散熱框501於第一線路增層結構105、第二核心板201和第二線路增層結構108的外側。
再者，請參照第7圖，其顯示出依據本發明的一實施例之元件埋入式電路板結構600的剖面示意圖，其中相同於第4F圖中的部件係使用相同的標號並省略其說明。
第7圖中的元件埋入式電路板結構600類似於第4F圖中的元件埋入式電路板結構300，差異處在於第7圖的元件埋入式電路板結構600更包含散熱框601，散熱框601設置於無核心板301、第一線路增層結構105及第二線路增層結構108的外側。散熱框601為圍繞無核心板301、第一線路增層結構105及第二線路增層結構108的框架結構。在本實施例中，散熱框601 透過無核心板301的線路層303和第一線路增層結構105的第一散熱導線106、第二散熱導線309以及第二線路增層結構108的第三散熱導線304、第四散熱導線306連接第一核心板101。
透過上述配置，半導體元件102產生的熱能可依序透過導熱膠104、第一核心板101、第一線路增層結構105的第一散熱導線106、第二散熱導線309、無核心板301的線路層303、散熱框601或導熱膠104、第一核心板101、第二線路增層結構108的第三散熱導線304、第四散熱導線306、無核心板301的線路層303、散熱框601傳導至元件埋入式電路板結構600的外部，半導體元件102產生的熱能可從更多個方向傳導出去，且可有效增加散熱面積。
再者，透過散熱框601設置於第一線路增層結構105、無核心板301、第二線路增層結構108的外側，可強化元件埋入式電路板結構600的整體結構強度，故可有效改善埋入式元件的元件埋入式電路板結構600中之無核心板301變形的情況。
關於散熱框601的製造方法，在本實施例中，在形成至少一開口301a於無核心板301之前，先透過影像轉移等開孔製程，去除無核心板301的外圍邊緣部分。接著，在第一線路增層結構105中形成第一盲孔105a、第二盲孔105b和第三盲孔105c以及在第二線路增層結構108中形成第四盲孔108a’、第五盲孔108b’和第六盲孔108c’的期間，透過雷射鑽孔或影像轉移等開孔製程，去除第一線路增層結構105和第二線路增層結構108的外圍邊緣部份。接著，在形成第一散熱導線106、電性 連接結構107、第二散熱導線309、第三散熱導線304、第四散熱導線306和第五散熱導線307的期間，透過電鍍製程形成散熱框601於第一線路增層結構105、無核心板301和第二線路增層結構108的外側。
根據本發明的一些實施例，透過採用剛性較佳且導熱的金屬材料作為第一核心板，第一核心板較能夠承受元件埋入式電路板結構在製造過程中的應力變化，因此可改善元件埋入式電路板結構變形的情況且具有快速散熱的功效。
再者，由於第一散熱導線、第二散熱導線、第三散熱導線、第四散熱導線、第五散熱導線分別設置於不同位置的盲孔中，半導體元件產生的熱能可從多個方向傳導出去，且可有效增加半導體元件的散熱導線的佈線位置和面積。此外，由於散熱導線可設置於第一核心板和無核心板上而並非設置於半導體元件上，因此散熱導線的配置可不受限於且不佔用半導體元件上的線路佈局。
再者，由於半導體元件產生的熱能可透過元件埋入式電路板結構外圍的散熱框傳導至元件埋入式電路板結構的外部，半導體元件產生的熱能可從更多個方向傳導出去，且可有效增加散熱面積。
另外，透過散熱框位於元件埋入式電路板結構的外側，可強化封裝結構的整體結構強度，故可有效改善元件埋入式電路板結構變形的情況。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

Claims (22)

  1. 一種元件埋入式電路板結構，包括：一第一核心板，具有一第一側和相對於該第一側的一第二側，且具有一開口；一半導體元件，設置於該第一核心板的該開口中，且該半導體元件與該第一核心板之間具有一第一間隙；一導熱膠，填滿該第一間隙；以及一第一線路增層結構，設置於該第一側上並覆蓋該第一核心板、該半導體元件和該導熱膠，具有一第一盲孔位於該第一核心板上，且具有一第一散熱導線設置於該第一盲孔中。
  2. 如申請專利範圍第1項所述之元件埋入式電路板結構，其中該第一核心板為金屬材料。
  3. 如申請專利範圍第1項所述之元件埋入式電路板結構，其中該第一線路增層結構具有一第二盲孔位於該半導體元件上，且具有一電性連接結構設置於該第二盲孔中以電性連接至該半導體元件。
  4. 如申請專利範圍第3項所述之元件埋入式電路板結構，更包括：一第二線路增層結構，設置於該第二側上並位於該第一核心板、該半導體元件和該導熱膠下方，且具有一第三盲孔位於該第一核心板下方和一第四盲孔位於該半導體元件 下方，該第二線路增層結構具有一第二散熱導線設置於該第三盲孔中和一第三散熱導線設置於該第四盲孔中。
  5. 如申請專利範圍第4項所述之元件埋入式電路板結構，更包括：一第一抗焊絕緣層和一第二抗焊絕緣層，分別設置於該第一線路增層結構上和該第二線路增層結構下方，該第一抗焊絕緣層具有一第一開孔暴露出該第一散熱導線和一第二開孔暴露出該電性連接結構，該第二抗焊絕緣層具有一第三開孔暴露出該第二散熱導線和一第四開孔暴露出該第三散熱導線。
  6. 如申請專利範圍第4項所述之元件埋入式電路板結構，更包括一第一散熱框和一第二散熱框，分別設置於該第一線路增層結構的外側和該第二線路增層結構的外側。
  7. 如申請專利範圍第3項所述之元件埋入式電路板結構，更包括一第二核心板，其中該第一核心板、該半導體元件和該導熱膠組成一單元設置於該第二核心板的一開口中，且該單元與該第二核心板之間具有一第二間隙。
  8. 如申請專利範圍第7項所述之元件埋入式電路板結構，其中該第二核心板為樹脂材料。
  9. 如申請專利範圍第7項所述之元件埋入式電路板結構，其中該第一線路增層結構更覆蓋該第二核心板並填滿該第二間隙。
  10. 如申請專利範圍第7項所述之元件埋入式電路板結構，更包括：一第二線路增層結構，設置於該單元和該第二核心板下方，且具有一第三盲孔位於該第一核心板下方和一第四盲孔位於該半導體元件下方，且該第二線路增層結構具有一第二散熱導線設置於該第三盲孔中和一第三散熱導線設置於該第四盲孔中。
  11. 如申請專利範圍第10項所述之元件埋入式電路板結構，更包括：一第一抗焊絕緣層和一第二抗焊絕緣層，分別設置於該第一線路增層結構上和該第二線路增層結構下方，該第一抗焊絕緣層具有一第一開孔暴露出該第一散熱導線和一第二開孔暴露出該電性連接結構，該第二抗焊絕緣層具有一第三開孔暴露出該第二散熱導線和一第四開孔暴露出該第三散熱導線。
  12. 如申請專利範圍第10項所述之元件埋入式電路板結構，更包括一散熱框，設置於該第一線路增層結構、該第二核心板和該第二線路增層結構的外側。
  13. 如申請專利範圍第12項所述之元件埋入式電路板結構，其中該散熱框透過該第一線路增層結構的一線路層連接該第一核心板。
  14. 如申請專利範圍第3項所述之元件埋入式電路板結構，更包括一無核心板，該無核心板包括一介電層及一線路層設置於該介電層中，其中該第一核心板、該半導體元件和該導熱膠組成一單元設置於該無核心板的一開口中，且該單元與該無核心板之間具有一第三間隙。
  15. 如申請專利範圍第14項所述之元件埋入式電路板結構，其中該第一線路增層結構更覆蓋該無核心板並填滿該第三間隙，且具有一第三盲孔暴露出該無核心板的該線路層。
  16. 如申請專利範圍第15項所述之元件埋入式電路板結構，其中該第一線路增層結構具有一第二散熱導線設置於該第三盲孔中，且該第一散熱導線和該第二散熱導線相互連接。
  17. 如申請專利範圍第15項所述之元件埋入式電路板結構，其中該無核心板的該線路層透過該第一線路增層結構的該第一散熱導線和該第二散熱導線連接該第一核心板。
  18. 如申請專利範圍第16項或第17項所述之元件埋入式電路板結構，更包括：一第二線路增層結構，設置於該單元和該無核心板下方，且具有一第四盲孔位於該第一核心板下方、一第五盲孔位於該無核心板下方和一第六盲孔位於該半導體元件下方，且該第二線路增層結構具有一第三散熱導線設置於該 第四盲孔中、一第四散熱導線設置於該第五盲孔中和一第五散熱導線設置於該第六盲孔中，其中該第三散熱導線和該第四散熱導線相互連接。
  19. 如申請專利範圍第18項所述之元件埋入式電路板結構，更包括：一第一抗焊絕緣層和一第二抗焊絕緣層，分別設置於該第一線路增層結構上和該第二線路增層結構下方，該第一抗焊絕緣層具有一第一開孔暴露出該第一散熱導線、一第二開孔暴露出該電性連接結構和一第三開孔暴露出該第二散熱導線，該第二抗焊絕緣層具有一第四開孔暴露出該第三散熱導線、一第五開孔暴露出該第四散熱導線和一第六開孔暴露出該第五散熱導線。
  20. 如申請專利範圍第16項所述之元件埋入式電路板結構，更包括一散熱框，設置於該無核心板的外側。
  21. 如申請專利範圍第19項所述之元件埋入式電路板結構，其中該散熱框透過該無核心板的該線路層和該第一線路增層結構的該第一散熱導線和該第二散熱導線連接該第一核心板。
  22. 一種元件埋入式電路板結構的製造方法，包括：提供一載板；形成一核心板於該載板上，該核心板具有一第一側和相對於該第一側的一第二側，且具有一開口； 將一半導體元件埋置於該開口中，其中該半導體元件與該核心板之間具有一間隙；將一導熱膠填滿該間隙；移除該載板；形成一線路增層結構於該第一側上，覆蓋該核心板、該半導體元件和該導熱膠，並在該線路增層結構中形成一盲孔於該核心板上，其中該線路增層結構具有一散熱導線形成於該盲孔中。
TW105132511A 2016-10-07 2016-10-07 元件埋入式電路板結構及其製造方法 TW201815240A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105132511A TW201815240A (zh) 2016-10-07 2016-10-07 元件埋入式電路板結構及其製造方法
CN201610948199.XA CN107919334A (zh) 2016-10-07 2016-11-02 组件埋入式电路板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105132511A TW201815240A (zh) 2016-10-07 2016-10-07 元件埋入式電路板結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201815240A true TW201815240A (zh) 2018-04-16

Family

ID=61892923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132511A TW201815240A (zh) 2016-10-07 2016-10-07 元件埋入式電路板結構及其製造方法

Country Status (2)

Country Link
CN (1) CN107919334A (zh)
TW (1) TW201815240A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730368B (zh) * 2019-07-30 2021-06-11 大陸商宏啟勝精密電子（秦皇島）有限公司 內埋電路板及其製作方法
TWI755247B (zh) * 2021-01-07 2022-02-11 健鼎科技股份有限公司 電路板結構及其製造方法
US11690173B2 (en) 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
TWI809624B (zh) * 2021-06-22 2023-07-21 欣興電子股份有限公司 電路板結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785645B (zh) 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN115763416A (zh) * 2021-01-05 2023-03-07 珠海越亚半导体股份有限公司 一种金属框架封装基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
JPWO2011102561A1 (ja) * 2010-02-22 2013-06-17 三洋電機株式会社 多層プリント配線基板およびその製造方法
CN102387659B (zh) * 2010-09-03 2013-04-10 南亚电路板股份有限公司 印刷电路板及其制造方法
US10269676B2 (en) * 2012-10-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced package-on-package (PoP)
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730368B (zh) * 2019-07-30 2021-06-11 大陸商宏啟勝精密電子（秦皇島）有限公司 內埋電路板及其製作方法
TWI755247B (zh) * 2021-01-07 2022-02-11 健鼎科技股份有限公司 電路板結構及其製造方法
US11690173B2 (en) 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
TWI809624B (zh) * 2021-06-22 2023-07-21 欣興電子股份有限公司 電路板結構

Also Published As

Publication number Publication date
CN107919334A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
TW201815240A (zh) 元件埋入式電路板結構及其製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US9226382B2 (en) Printed wiring board
JP5339928B2 (ja) 配線基板及びその製造方法
JP4851794B2 (ja) 半導体装置
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP2006173232A (ja) 半導体装置およびその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TW201232723A (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2011009686A5 (zh)
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TWI672768B (zh) 封裝基板
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
JP2007288109A (ja) 半導体装置及びその製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2008198916A (ja) 半導体装置及びその製造方法
JPH10242335A (ja) 半導体装置
JP4491380B2 (ja) 半導体装置の製造方法
WO2018047612A1 (ja) 部品内蔵基板及びその製造方法