JPH08213548A - 3次元集積回路の製造方法 - Google Patents
3次元集積回路の製造方法Info
- Publication number
- JPH08213548A JPH08213548A JP7244732A JP24473295A JPH08213548A JP H08213548 A JPH08213548 A JP H08213548A JP 7244732 A JP7244732 A JP 7244732A JP 24473295 A JP24473295 A JP 24473295A JP H08213548 A JPH08213548 A JP H08213548A
- Authority
- JP
- Japan
- Prior art keywords
- component
- base layer
- manufacturing
- integrated circuit
- dimensional integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ることができる3次元集積回路の製造方法を提供する。 【解決手段】 本発明による方法では、2つのプロセス
化の完了した第1および第2の部品基層(1,7)が互
いに結合される。予め上の第2の部品基層(7)は機能
テストを受け、この機能テストテストにより第2の部品
基層(7)の機能能力がある完全なチップが選択され
る。続いてこの第2の部品基層(7)は裏側から薄くさ
れ、個々のチップに分割される。次に、選択された機能
能力がある完全なチップだけが接着層を備えた第1の部
品基層(1)の上に並べられて調整されてはりつけられ
る。
Description
造方法に関するものである。3次元の集積とは、プレー
ナ技術により製造された部品の垂直方向の結合である。
3次元に集積されたマイクロエレクトロニクスのシステ
ムの利点は、特に、2次元のシステムと比べ、同じデザ
イン設計で到達可能な高い実装密度とスイッチング速度
である。後者は一方では個々の部品あるいは回路間のよ
り短い経路により、他方ではパラレルな情報処理の可能
性により生じる。場所が自由に選択できる高度に集積さ
れた垂直方向の接点による結合技術の実現のため、シス
テムの機能能力を向上させなければならない。
3次元の回路を作るために以下の方法が周知である。
74(1986)1703には、多結晶のシリコンのプ
ロセス化の完了した部品層を分離し、再結晶化させ、そ
の結果再結晶化した層中で他の部品を製造することが提
案されている。この方法の欠点は、再結晶化プロセスで
の高い熱負荷による下の面中の部品の性能を劣化させる
変質と、全てのシステムのシリアルなプロセス化が必須
なことである。後者は一方では、製造における長い走行
時間により、他方ではプロセスにより引き起こされる沈
殿の合計による作用の低下によるものである。両者は、
互いに分離する個々の面の様々な基層中のプロセス化と
比べて、製造コストを著しく上昇させてしまう。
orkshop on Future ElerctronDevices,1990,p.85 によ
り、始めに互いに分離した個々の部品を様々な基層中で
製造することが知られている。続いて基層は数ミクロン
に薄くされ、前側および後側の接点を備え、接着により
垂直方向に結合される。
に、標準の半導体製造(CMOS)にはない特別なプロ
セスが必要である。MOSと適合性のない材料(例えば
金)と基層の裏側の構造決めが必要でない。
プを積み上げキャリア基層の上で1つの堆積チップとす
ることによる3次元集積回路の製造方法が開示されてい
る。このために、まず始めに、プロセス化の完了した集
積回路を持つ基層を個々のチップに分割し、それにより
ウエハ面上のプロセス化が終わる。チップはテストさ
れ、最初の個々のチップは熱と圧縮によりキャリア基層
にはりつけられる。このステップの後、他のチップが同
じ方法で最初のチップの上にはりつけられる。このよう
にして、他のチップ堆積の製造をを他のキャリア基層の
上で始める前に、最初のチップ堆積が行われる。このた
め、ウエハ面上のチップ堆積のさらなるプロセス化はこ
の方法では不可能である。
コン技術で使用できる装置がディスク形の基層、いわゆ
るウエハの処理(プロセス化)のみに基づくことから生
じる。様々な基層、特に個々のチップのプロセス化は経
験的な実験装置によってのみ可能であるが、要求される
効果を伴う工業的製造には向かない。
の積み上げによる3次元の集積方法が開示されており、
この場合、個々の部品面の結合は、特別に形成されたバ
イアホール介して行われる。
いわゆるチップを含む基層のつなぎ合わせでは、個々の
歩留まりの製品からの結果として生じる多層システムの
歩留まりの問題が生じる。これにより、複数の部品面を
持つシステムの歩留まりが算出でき、周知の方法である
US4,954,875では徹底的に歩留まりが減少す
る。個々の面の歩留まりが80%である場合、10の面
から成る全システムでは10%の歩留まりとなる。それ
によりこのようなシステムは不経済となり、この技術の
使用はわずかな特別の使用フィールドに制限される。部
品基層の性能はその際に回路と使用される製造プロセス
の種類に依存する。例えば記憶装置の構成要素の製造で
高い効果が達成されるが、一方マイクロプロセッサーの
ようなロジックの構成要素では、著しくわずかな効果し
か達成されない。特にこのような回路の複数の種類がか
さなりあうと、これにより全体としての効果は非常にわ
ずかな効果を持つ回路の種類によって決まる。
をウエーハの上で使用して、従来の周知の方法に比べて
明らかな歩留まりを上昇させて製造コストを減少するこ
とができる3次元集積回路の製造方法を提供することに
ある。
求項1の方法により解決される。方法の特別な形態は、
本発明の従属請求項の対象である。
金属被覆層を含む2つのプロセス化の完了した第1およ
び第2の部品基層が、例えば接着層を介し互いに結合さ
れる。これにより接着層は付加的にパッシブな機能に影
響し(請求項7)、表面を平坦化できる(請求項8)。
この場合、上の部品基層はあらかじめ機能識別テストを
受け、この機能識別テストにより部品基層の欠陥のない
チップが選択される。続いてこの部品基層は裏側から薄
くされ、個々のチップに分割されて解体される。その
後、選択された完全なチップだけが、接着層を備えた下
の部品基層(第1の部品基層)の上に互いに調整されて
はり付けられ、これにより新しいチップ面が生成され
る。この方法により、新しくはり付けられたチップ面中
で完全なチップしか含まないウエーハが準備される。
を堆積部品の形で含んでいることもある。上の部品基層
のチップは機能識別テストを受け(請求項2)、あるい
は機能識別テストされ例えばマークされた欠陥チップを
持つ既に機能識別テストされた部品基層が準備され使用
される。上の部品基層には、最終的に薄くし分割する前
に補助基層がはり付けられる。部品層の近くの上の部品
基層を薄くする代わりに、SOI基層の場合でも酸化物
層の下方の基層領域を除去できる。
けたので、つながっている表面はもはや存在せず(チッ
プ間の溝)、その結果、一定のプロセスステップ、特に
写真平版型はもはや使用できない。このため、主として
平坦化ステップが挿入される(請求項9)。
の際、最初に、例えばスピン−オングラス(Spin−
on−Glas)あるいはCVD−酸化物のような絶縁
層がはり付けられ、溝を充填する。続いて表面が平らに
され、これはエッチバック、機械的あるいは化学機械的
研磨により行われる。
スは、平坦化プロセスの後に問題なく、あらかじめ選択
されたチップを持つ基層で遂行される。
セス化の際にチップ中に取り付けられ、下の部品基層の
金属被覆層までエッチングされるバイアホール(請求項
10)を通り、上と下の回路面の金属被覆層の間ごとに
電気的接続部材が作られる。その際、各々の個々のチッ
プの上の構造決めのためのフォトマスクは調整構造によ
って別々に調整され、場合によってはありえる寸法の逸
脱を個々のチップのはりつけにより調整し、高い調整精
度が獲得される。
された機能能力があるチップを含む部品基層を、市販の
製造装置で更に処理できる。
つけられる(請求項3)。ここでは付属する基層を持つ
今までに製造された堆積部品が新しい下の部品基層とし
て役立つ。その際この方法では面の数は制限されない。
更に個々の面だけでなく、既に複数の面から構成される
堆積部分がチップごとにはりつけられる。
I基層あるいは様々なテクノロジー群の基層、例えばII
I-V−半導体が適している。
われている方法ステップしか使用されないので、新しい
プロセスを開発する必要はない。
ップのみがその都度その下にある部品基層の上にはりつ
けられる。これにより全てのシステムの効果の個々にプ
ロセス化された基層への依存性が著しく減るという利点
が生じる。部品基層のその都度個々の欠陥のあるチップ
を除去でき、その結果、全ての堆積部品が1つの欠陥層
により使用不可能ということがなくなる。このため、本
発明による方法により、3次元集積回路の製造での歩留
まりは明らかに上昇し、製造コストは下がる。
に基づいて詳細に説明する。
ンから成る第1の位部品基層1は、決められた回路図に
従い配置される複数の通常同一のチップ2と、例えばM
OSトランジスターのような回路3と、通常アルミニウ
ム、アルミ合金あるいは銅やタングステン等の金属から
なる1つあるいは複数の金属被覆層4とを有している。
めに、平坦化のためにホウ素あるいは燐を組み込むこと
のできる酸化物層5に囲まれている。最上の金属被覆層
4は、その際に例えば酸化シリコン、窒化シリコンから
構成されるパッシブ層6により覆われる。更に複数の面
の正確なつなぎ合わせのために調整構造が挿入される
(図1中では示されていない)。回路3の下方で部品基
層1は例えば625μmの厚さである。この部品基層1
は、多層システムの下の基層である。
同様に、決められた回路図に従って配置される通常同一
の複数のチップ8と、例えばMOSトランジスタのよう
な回路9と、1つあるいは複数の金属被覆層10とを有
している。この第2の部品基層7は、基本的に第1の部
品基層1と似た構造であるが、回路9の通常機能が異な
る。更に、第2の部品基層7は、バイアホールを、後に
電気的接触が第1の部品基層1の下にある回路に関して
行われることになる箇所に備える。バイアホール11
は、回路9を持つ層の下方に到達する深さである。
属被覆層10のパッシブ層が一定の測定箇所で露出され
る。その後、第2の部品基層7の個々のチップ8は機能
テストを受け、欠陥チップがインクジェット等によって
特徴づけられる。続いて露出された測定箇所を再び覆う
ため、新たにパッシブ層がはりつけられる。
面に平坦に、ポリイミドや感光性レジストのような有機
的材料から成る接着層12が形成される。この接着層1
2は、典型的に1−2μmの厚さで特に全体の表面の平
坦化をもたらす。接着層12の上に最終的に、例えばシ
リコンあるいはクオーツ・ウエハのような補助基層であ
るハンドリング基層13が形成される。このハンドリン
グ基層13は、さらなるプロセスステップのための基層
として使用され、さらなる処理の際部品基層7の表面を
保護する。
あるいは研磨により、裏側からバイアホール11まで薄
くされ、その結果回路9の下方の部品基層7の厚さは数
ミクロンしかなく通常1−5μmである。その際、第2
の部品基層7における他の層の厚さは、含まれる回路の
種類に依存して決められる。
グ基層13を持つ第2の部品基層7は、個々のチップに
分割される。これは、ここではエッチングプロセス、刃
物あるいはレーザーによる切断により行われる。これに
続いて、特徴づけられた機能能力がある完全なチップ
が、接着層14を備えた第2の部品基層1に互いに調整
されてはりつけられる。通常1−2μmの厚さの接着層
14は、その際に全体の表面を平坦にすることができ
る。
ッチングあるいは研磨により除去され、露出した接着層
12は通常酸素プラズマあるいは溶媒により除去され
る。チップのはりつけの後、第1の部品基層1の表面
は、個々のチップ間に溝を持つ。層15による平坦化プ
ロセスによって、前記溝に層15(充填層)が充填され
て平らな表面が作られる。2つの部品面を持つ第1の部
品基層1は、通常のシリコン基層と同様に標準テクノロ
ジー装置により更に処理することができる。
の部品である第2の部品基層7の金属被覆層10と、下
の部品である第1の部品基層1の金属被覆層4との間に
垂直な電気的接続部材16が作られる。更に写真平版ス
テップにより、上の第2の部品基層7の金属被覆層10
のコンタクトホールと準備されたバイアホール11が、
下の部品基層1lの金属被覆層4までつながり、金属分
離と構造決めにより電気的接続が実現される。最後に表
面に分離のためにパッシブ層17が形成される。電気的
接続はいうまでもなく他の方法でも実現される。例え
ば、準備された前側および後側の接点による下の基層へ
のチップのはりつけにより既に実現される(説明:Y.
Hayashi他を参照)。
の図である。
の図である。
の部品基層を説明するための図である。
層とを接合した状態を説明するための図である。
層とを接合した状態において電気的接続部材を作る方法
を説明するための図である。
Claims (12)
- 【請求項1】 同時に多くの独立した部品および回路を
持つ1つあるいは複数のプロセス化の完了した部品
(3)を有する第1の面を第1の側に含む第1の部品基
層(1)を準備し、その際に複数の部品面の部品および
回路が堆積部品を形成する第1のステップと;機能能力
がある部品、堆積部品および回路を第2の部品基層
(7)の第2の側に有しこの第2の側に補助基層(1
3)が接合されている複数のチップを準備する第2のス
テップと;この第2のステップにおいて準備された機能
能力がある部品、部品堆積および回路を有する前記チッ
プを前記第1の部品基層(1)の第1の側に並べてはり
つける第3のステップと;この第3のステップにおいて
前記第1の部品基層(1)にはりつけられた前記チップ
から前記補助基層(13)を除去する第4のステップ
と;前記第3のステップにおいて前記第1の部品基層
(1)にはりつけられた前記チップの部品、堆積部品あ
るいは回路と、前記第1の部品基層(1)の部品、堆積
部品あるいは回路との間の電気的接続部材を作る第5の
ステップとを有することを特徴とする3次元集積回路の
製造方法。 - 【請求項2】 請求項1に記載の3次元集積回路の製造
方法において、前記第2のステップは、 同時に多くの独立した部品および回路を持つ1つあるい
は複数のプロセス化の完了した部品(9)を有する第2
の面を第2の側に含む第2の部品基層(7)を準備し、
その際に複数の部品面の部品および回路が堆積部品を形
成するステップと;このステップにおける部品、部品堆
積および回路を、機能能力があるものと機能能力がない
ものとに識別するための機能識別テストをして識別する
ステップと;前記第2の部品基層(7)の第2の側に前
記補助基層(13)を接合するステップと;前記第2の
側に相対する側での第2の部品基層(7)を薄くしある
いは除去するステップと;前記補助基層(13)を有す
る第2の部品基層(7)を複数のチップへ分割するステ
ップと;前記機能識別テストにより識別された機能能力
がある部品、堆積部品および回路を有する前記チップを
選別するステップとを有することを特徴とする3次元集
積回路の製造方法。 - 【請求項3】 請求項1または2に記載の3次元集積回
路の製造方法において、2つ以上の部品面により3次元
集積回路を組み立てるために前記ステップを何回も連続
して行い、その際に前記ステップを繰り返すたびに第1
の部品基層として、先行するその都度のステップにより
処理され作製された2以上の部品基層を含む部品基層が
使用されることを特徴とする3次元集積回路の製造方
法。 - 【請求項4】 請求項1から3のうちのいずれかに記載
の3次元集積回路の製造方法において、前記第1と第2
の部品基層がその都度正確に部品面を含むことを特徴と
する3次元集積回路の製造方法。 - 【請求項5】 請求項1から4のいずれかに記載の3次
元集積回路の製造方法において、前記補助基層(13)
が接着層(12)を介して前記第2の部品基層(7)と
結合されることを特徴とする3次元集積回路の製造方
法。 - 【請求項6】 請求項1から5のいずれかに記載の3次
元集積回路の製造方法において、前記チップが接着層
(14)によって前記第1の部品基層(1)の第1の側
にはりつけられることを特徴とする3次元集積回路の製
造方法。 - 【請求項7】 請求項5または6に記載の3次元集積回
路の製造方法において、パッシブにする目的で前記接着
層が使用されることを特徴とする3次元集積回路の製造
方法。 - 【請求項8】 請求項5から7のいずれかに記載の3次
元集積回路の製造方法において、表面を平坦にする接着
層が使用されることを特徴とする3次元集積回路の製造
方法。 - 【請求項9】 請求項1から8のいずれかに記載の3次
元集積回路の製造方法において、複数の前記チップの調
整されたはりつけの後、これらのチップ間に生じる溝に
充填層を設けることにより表面を平坦にすることを特徴
とする3次元集積回路の製造方法。 - 【請求項10】 請求項1から9のうちのいずれかに記
載の3次元集積回路の製造方法において、はりつけられ
た前記チップの部品、堆積部品あるいは回路と、前記第
1の部品基層の部品、堆積部品あるいは回路との間の電
気的接続部材の製造がコンタクトホールあるいはバイア
ホールを介して行われることを特徴とする3次元集積回
路の製造方法。 - 【請求項11】 請求項1から10のいずれかに記載の
3次元集積回路の製造方法において、前記第2の部品基
層(7)をエッチングあるいは研磨により薄くすること
を特徴とする3次元集積回路の製造方法。 - 【請求項12】 請求項1から11のいずれかに記載の
3次元集積回路の製造方法において、SOI基層が前記
第2の部品基層(7)として使用されることを特徴とす
る3次元集積回路の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4433845A DE4433845A1 (de) | 1994-09-22 | 1994-09-22 | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
DE4433845.7 | 1994-09-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08213548A true JPH08213548A (ja) | 1996-08-20 |
JP3986575B2 JP3986575B2 (ja) | 2007-10-03 |
Family
ID=6528903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24473295A Expired - Lifetime JP3986575B2 (ja) | 1994-09-22 | 1995-09-22 | 3次元集積回路の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5563084A (ja) |
EP (1) | EP0703618B1 (ja) |
JP (1) | JP3986575B2 (ja) |
DE (2) | DE4433845A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
JP2005012180A (ja) * | 2003-05-28 | 2005-01-13 | Okutekku:Kk | 半導体装置およびその製造方法 |
US7195935B2 (en) | 2003-10-17 | 2007-03-27 | Seiko Epson Corporation | Selective packaging of tested semiconductor devices |
US8392021B2 (en) | 2005-02-18 | 2013-03-05 | Irobot Corporation | Autonomous surface cleaning robot for wet cleaning |
JP5354765B2 (ja) * | 2004-08-20 | 2013-11-27 | カミヤチョウ アイピー ホールディングス | 三次元積層構造を持つ半導体装置の製造方法 |
Families Citing this family (323)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
US5665649A (en) * | 1993-05-21 | 1997-09-09 | Gardiner Communications Corporation | Process for forming a semiconductor device base array and mounting semiconductor devices thereon |
DE4433846C2 (de) * | 1994-09-22 | 1999-06-02 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
DE19516487C1 (de) * | 1995-05-05 | 1996-07-25 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration mikroelektronischer Systeme |
DE19543540C1 (de) * | 1995-11-22 | 1996-11-21 | Siemens Ag | Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür |
US5851845A (en) * | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
US5817530A (en) * | 1996-05-20 | 1998-10-06 | Micron Technology, Inc. | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects |
US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
US7888764B2 (en) * | 2003-06-24 | 2011-02-15 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
KR100904771B1 (ko) | 2003-06-24 | 2009-06-26 | 이상윤 | 3차원 집적회로 구조 및 제작 방법 |
US8058142B2 (en) * | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
EP1016140B1 (de) | 1997-09-19 | 2003-11-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verdrahtungsverfahren für halbleiter-bauelemente zur verhinderung von produktpiraterie und produktmanipulation, durch das verfahren hergestelltes halbleiter-bauelement und verwendung des halbleiter-bauelements in einer chipkarte |
DE19746641B4 (de) * | 1997-09-19 | 2006-02-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verdrahtungsverfahren für Halbleiter-Bauelemente zur Verhinderung von Produktpiraterie und Produktmanipulation und Verwendung des Halbleiter-Bauelements in einer Chipkarte |
DE19746642C2 (de) * | 1997-10-22 | 2002-07-18 | Fraunhofer Ges Forschung | Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte |
DE19748666C2 (de) * | 1997-11-04 | 2002-08-29 | Fraunhofer Ges Forschung | Verdrahtungsverfahren für mikroelektronische Systeme zur Verhinderung von Produktpiraterie und Produktmanipulation, durch das Verfahren hergestelltes mikroelektronisches System und Verwendung des mikroelektronischen Systems in einer Chipkarte |
DE19750316A1 (de) * | 1997-11-13 | 1999-05-27 | Siemens Ag | Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten |
US6275297B1 (en) | 1998-08-19 | 2001-08-14 | Sc Technology | Method of measuring depths of structures on a semiconductor substrate |
DE19838439C1 (de) * | 1998-08-24 | 2000-04-27 | Fraunhofer Ges Forschung | Dünnfilmphotodiode und Verfahren zur Herstellung |
ES2183600T3 (es) | 1998-09-03 | 2003-03-16 | Fraunhofer Ges Forschung | Procedimiento para la conexion de chips de conexion. |
DE19849586C1 (de) * | 1998-10-27 | 2000-05-11 | Fraunhofer Ges Forschung | Verfahren zum Herstellen dreidimensionaler Schaltungen |
DE19853703A1 (de) * | 1998-11-20 | 2000-05-25 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises |
DE19856573C1 (de) | 1998-12-08 | 2000-05-18 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung |
DE19918671B4 (de) * | 1999-04-23 | 2006-03-02 | Giesecke & Devrient Gmbh | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung |
WO2000074134A1 (de) | 1999-05-27 | 2000-12-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung |
DE19924935C1 (de) * | 1999-05-31 | 2000-11-30 | Fraunhofer Ges Forschung | Verfahren zur Herstellung von dreidimensionalen Schaltungen |
EP1192453B1 (en) * | 1999-06-22 | 2012-02-15 | President and Fellows of Harvard College | Molecular and atomic scale evaluation of biopolymers |
US7582490B2 (en) | 1999-06-22 | 2009-09-01 | President And Fellows Of Harvard College | Controlled fabrication of gaps in electrically conducting structures |
US7258838B2 (en) | 1999-06-22 | 2007-08-21 | President And Fellows Of Harvard College | Solid state molecular probe device |
US6783643B2 (en) | 1999-06-22 | 2004-08-31 | President And Fellows Of Harvard College | Control of solid state dimensional features |
US6464842B1 (en) | 1999-06-22 | 2002-10-15 | President And Fellows Of Harvard College | Control of solid state dimensional features |
US7118657B2 (en) | 1999-06-22 | 2006-10-10 | President And Fellows Of Harvard College | Pulsed ion beam control of solid state features |
US6650426B1 (en) | 1999-07-12 | 2003-11-18 | Sc Technology, Inc. | Endpoint determination for recess etching to a precise depth |
DE19933472A1 (de) * | 1999-07-20 | 2001-02-01 | Daimler Chrysler Ag | Netzwerk zur Signalverarbeitung, insbesondere zur Bilddatenverarbeitung, und Bildaufnahmesystem |
US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
DE10008386A1 (de) * | 2000-02-23 | 2001-08-30 | Giesecke & Devrient Gmbh | Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur |
US6563133B1 (en) | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
US6674161B1 (en) * | 2000-10-03 | 2004-01-06 | Rambus Inc. | Semiconductor stacked die devices |
EP1195808B1 (en) | 2000-10-04 | 2007-08-15 | Infineon Technologies AG | Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit |
EP1215721B1 (de) * | 2000-12-13 | 2008-01-23 | Infineon Technologies AG | Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts |
US6748994B2 (en) | 2001-04-11 | 2004-06-15 | Avery Dennison Corporation | Label applicator, method and label therefor |
KR100394808B1 (ko) * | 2001-07-19 | 2003-08-14 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
DE10164800B4 (de) | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
DE10153609C2 (de) * | 2001-11-02 | 2003-10-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
DE10200399B4 (de) * | 2002-01-08 | 2008-03-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung |
EP2866258B1 (en) * | 2002-05-31 | 2019-04-17 | Socionext Inc. | Semiconductor device and manufacturing method thereof |
TWI234253B (en) * | 2002-05-31 | 2005-06-11 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
US7402897B2 (en) | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
US7064055B2 (en) * | 2002-12-31 | 2006-06-20 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure having a seamless bonding interface |
US7067909B2 (en) * | 2002-12-31 | 2006-06-27 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
US6770495B1 (en) * | 2003-01-15 | 2004-08-03 | Advanced Micro Devices, Inc. | Method for revealing active regions in a SOI structure for DUT backside inspection |
US6962835B2 (en) | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
DE10323394B4 (de) * | 2003-05-20 | 2006-09-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken |
US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
DE10342980B3 (de) | 2003-09-17 | 2005-01-05 | Disco Hi-Tec Europe Gmbh | Verfahren zur Bildung von Chip-Stapeln |
JP4307284B2 (ja) | 2004-02-17 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
DE102004056970B4 (de) * | 2004-11-25 | 2008-07-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element |
US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US20110001172A1 (en) * | 2005-03-29 | 2011-01-06 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
US7462552B2 (en) * | 2005-05-23 | 2008-12-09 | Ziptronix, Inc. | Method of detachable direct bonding at low temperatures |
US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
US8154131B2 (en) | 2005-06-14 | 2012-04-10 | Cufer Asset Ltd. L.L.C. | Profiled contact |
US7534722B2 (en) | 2005-06-14 | 2009-05-19 | John Trezza | Back-to-front via process |
US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
US7786592B2 (en) * | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
US7521806B2 (en) * | 2005-06-14 | 2009-04-21 | John Trezza | Chip spanning connection |
US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
US7215032B2 (en) | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
US7776715B2 (en) * | 2005-07-26 | 2010-08-17 | Micron Technology, Inc. | Reverse construction memory cell |
US7622313B2 (en) * | 2005-07-29 | 2009-11-24 | Freescale Semiconductor, Inc. | Fabrication of three dimensional integrated circuit employing multiple die panels |
US7485968B2 (en) * | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
US20070106317A1 (en) | 2005-11-09 | 2007-05-10 | Shelton Frederick E Iv | Hydraulically and electrically actuated articulation joints for surgical instruments |
US7378339B2 (en) * | 2006-03-30 | 2008-05-27 | Freescale Semiconductor, Inc. | Barrier for use in 3-D integration of circuits |
US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US7871927B2 (en) * | 2006-10-17 | 2011-01-18 | Cufer Asset Ltd. L.L.C. | Wafer via formation |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US7705613B2 (en) * | 2007-01-03 | 2010-04-27 | Abhay Misra | Sensitivity capacitive sensor |
US7670874B2 (en) | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
US7850060B2 (en) * | 2007-04-05 | 2010-12-14 | John Trezza | Heat cycle-able connection |
US7748116B2 (en) * | 2007-04-05 | 2010-07-06 | John Trezza | Mobile binding in an electronic connection |
US7960210B2 (en) * | 2007-04-23 | 2011-06-14 | Cufer Asset Ltd. L.L.C. | Ultra-thin chip packaging |
US8367471B2 (en) | 2007-06-15 | 2013-02-05 | Micron Technology, Inc. | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices |
JP5572089B2 (ja) * | 2007-07-27 | 2014-08-13 | テッセラ,インコーポレイテッド | 適用後パッド延在部を伴う再構成ウエハ積層パッケージング |
US8193092B2 (en) * | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
JP5645662B2 (ja) | 2007-08-03 | 2014-12-24 | テッセラ,インコーポレイテッド | 積層型マイクロエレクトロニクスアセンブリを製造する方法及び積層型マイクロエレクトロニクスユニット |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
JP5639052B2 (ja) * | 2008-06-16 | 2014-12-10 | テッセラ,インコーポレイテッド | ウェハレベルでの縁部の積重ね |
KR101187214B1 (ko) * | 2009-03-13 | 2012-10-02 | 테세라, 인코포레이티드 | 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리 |
US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8841777B2 (en) | 2010-01-12 | 2014-09-23 | International Business Machines Corporation | Bonded structure employing metal semiconductor alloy bonding |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US9646869B2 (en) * | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8525342B2 (en) * | 2010-04-12 | 2013-09-03 | Qualcomm Incorporated | Dual-side interconnected CMOS for stacked integrated circuits |
KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US9064881B2 (en) * | 2010-11-11 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protecting flip-chip package using pre-applied fillet |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
EP3534399A1 (en) * | 2011-05-24 | 2019-09-04 | Sony Corporation | Semiconductor device |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
DE102012200258A1 (de) | 2012-01-10 | 2013-07-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur herstellung eines chips |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US9691869B2 (en) * | 2012-04-09 | 2017-06-27 | Monolithic 3D Inc. | Semiconductor devices and structures |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US10038073B1 (en) * | 2012-04-09 | 2018-07-31 | Monolithic 3D Inc. | 3D integrated circuit device |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US9954080B2 (en) * | 2012-04-09 | 2018-04-24 | Monolithic 3D Inc. | 3D integrated circuit device |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
CN115942752A (zh) | 2015-09-21 | 2023-04-07 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US9748106B2 (en) * | 2016-01-21 | 2017-08-29 | Micron Technology, Inc. | Method for fabricating semiconductor package |
RU2656030C2 (ru) * | 2016-07-14 | 2018-05-30 | Акционерное общество "Концерн радиостроения "Вега" | Способ изготовления трехмерного электронного модуля |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US10331839B2 (en) | 2017-08-18 | 2019-06-25 | Honeywell Federal Manufacturing & Technologies, Llc | System and method for obfuscation of electronic circuits |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
CN112585740A (zh) | 2018-06-13 | 2021-03-30 | 伊文萨思粘合技术公司 | 作为焊盘的tsv |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
US5104820A (en) * | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
JPH0344067A (ja) * | 1989-07-11 | 1991-02-25 | Nec Corp | 半導体基板の積層方法 |
JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5208178A (en) * | 1990-08-02 | 1993-05-04 | Hitachi, Ltd. | Manufacturing a semiconductor integrated circuit device having on chip logic correction |
US5202754A (en) * | 1991-09-13 | 1993-04-13 | International Business Machines Corporation | Three-dimensional multichip packages and methods of fabrication |
US5270261A (en) * | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
US5244818A (en) * | 1992-04-08 | 1993-09-14 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits |
US5258318A (en) * | 1992-05-15 | 1993-11-02 | International Business Machines Corporation | Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon |
US5489554A (en) * | 1992-07-21 | 1996-02-06 | Hughes Aircraft Company | Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer |
US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
DE4314913C1 (de) * | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen |
US5391257A (en) * | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
GB9401770D0 (en) * | 1994-01-31 | 1994-03-23 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuits |
-
1994
- 1994-09-22 DE DE4433845A patent/DE4433845A1/de not_active Withdrawn
-
1995
- 1995-08-26 DE DE59509316T patent/DE59509316D1/de not_active Expired - Lifetime
- 1995-08-26 EP EP95113423A patent/EP0703618B1/de not_active Expired - Lifetime
- 1995-09-22 JP JP24473295A patent/JP3986575B2/ja not_active Expired - Lifetime
- 1995-09-22 US US08/532,858 patent/US5563084A/en not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
JP2012212885A (ja) * | 2000-02-16 | 2012-11-01 | Ziptronix Inc | 低温結合方法および結合構成物 |
JP2014013898A (ja) * | 2000-02-16 | 2014-01-23 | Ziptronix Inc | 低温結合方法および結合構成物 |
US9082627B2 (en) | 2000-02-16 | 2015-07-14 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US9331149B2 (en) | 2000-02-16 | 2016-05-03 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US9391143B2 (en) | 2000-02-16 | 2016-07-12 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US10312217B2 (en) | 2000-02-16 | 2019-06-04 | Invensas Bonding Technologies, Inc. | Method for low temperature bonding and bonded structure |
JP2005012180A (ja) * | 2003-05-28 | 2005-01-13 | Okutekku:Kk | 半導体装置およびその製造方法 |
US7195935B2 (en) | 2003-10-17 | 2007-03-27 | Seiko Epson Corporation | Selective packaging of tested semiconductor devices |
JP5354765B2 (ja) * | 2004-08-20 | 2013-11-27 | カミヤチョウ アイピー ホールディングス | 三次元積層構造を持つ半導体装置の製造方法 |
US8392021B2 (en) | 2005-02-18 | 2013-03-05 | Irobot Corporation | Autonomous surface cleaning robot for wet cleaning |
Also Published As
Publication number | Publication date |
---|---|
US5563084A (en) | 1996-10-08 |
JP3986575B2 (ja) | 2007-10-03 |
EP0703618A1 (de) | 1996-03-27 |
EP0703618B1 (de) | 2001-06-06 |
DE59509316D1 (de) | 2001-07-12 |
DE4433845A1 (de) | 1996-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3986575B2 (ja) | 3次元集積回路の製造方法 | |
JPH08204123A (ja) | 3次元集積回路の製造方法 | |
JP3229208B2 (ja) | 集積回路チップのエッジを正確に画定する方法 | |
US8222121B2 (en) | Fiducial scheme adapted for stacked integrated circuits | |
US20200035641A1 (en) | Post cmp processing for hybrid bonding | |
US6624505B2 (en) | Packaged integrated circuits and methods of producing thereof | |
JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
US9378967B2 (en) | Method of making a stacked microelectronic package | |
JP5474002B2 (ja) | マルチチップ・ウェハレベル・パッケージを形成する方法 | |
US6506664B1 (en) | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device | |
JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
KR100294747B1 (ko) | 수직접속된반도체부품을형성하기위한방법 | |
US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
US6242778B1 (en) | Cooling method for silicon on insulator devices | |
JP3992762B2 (ja) | 集積回路の製造方法 | |
JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
JPH08236688A (ja) | 電子モジュールおよびその形成方法 | |
JP2001237370A (ja) | 多層3次元高密度半導体素子及び形成方法 | |
JP2002530891A (ja) | 両面プロセス集積回路の作成方法 | |
JP2004534375A (ja) | パケージ集積回路およびその製造方法 | |
WO2022110348A1 (zh) | 半导体器件及其制作方法、芯片键合结构 | |
JPS62219954A (ja) | 三次元icの製造方法 | |
EP1906441A1 (en) | Wafer with semiconductor devices and method of manufacturing the same | |
TWI779617B (zh) | 半導體超薄堆疊結構的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |