JP3904228B2 - 三次元回路装置の製造方法 - Google Patents
三次元回路装置の製造方法 Download PDFInfo
- Publication number
- JP3904228B2 JP3904228B2 JP51876995A JP51876995A JP3904228B2 JP 3904228 B2 JP3904228 B2 JP 3904228B2 JP 51876995 A JP51876995 A JP 51876995A JP 51876995 A JP51876995 A JP 51876995A JP 3904228 B2 JP3904228 B2 JP 3904228B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- adhesive layer
- contact hole
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 106
- 239000010410 layer Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 31
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 19
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000006116 polymerization reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 229920000058 polyacrylate Polymers 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims 7
- 239000000126 substance Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 210000002381 plasma Anatomy 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
近年主として半導体回路に使用されるプレーナ技術では、チップ上に達成し得る集積度は一方ではチップの大きさによりまた他方ではパターンの精細度により制約されている。プレーナ技術で形成され互いに接続されている多数のチップを含んでいる装置の性能は、個々のチップを接続端子を介して接続することのできる数により、この種の接続部を介して達成可能な信号伝送速度（いわゆる度数性能）により並びに消費電力により制約されている。
これらの制約を克服するために三次元の回路装置を使用することが提案されている（これに関しては例えばティー・クニオその他による「アイ・イー・ディー・エム８９」第８３７頁又はケイ・オヤマその他による「アイ・イー・ディー・エム９０」第５９頁参照）。そこには多数のチップ面が重ね合わせて配設されている。チップ面間に必要な電気的接続は直接の接触化により行われる。
三次元の集積回路を製造するためにデバイスの一つの面が形成されている基板上に別の半導体層を析出することは公知である（これに関しては例えばティー・クニオその他による「アイ・イー・ディー・エム８９」第８３７頁又はケイ・オヤマその他による「アイ・イー・ディー・エム９０」第５９頁参照）。この半導体層は例えばレーザ焼なましにより再結晶化される。再結晶化された層内には更に別のデバイス面が形成される。基板内に別の半導体層を析出する前に製造されたデバイスは再結晶の際にそれと関連する熱負荷に曝され、欠陥箇所が多くなり極めてその収量が制約されることになる。
ワイ・ハヤシその他による「シンポジウム・オブ・ＶＬＳＩテクノロジー」１９９０年、第９５頁から、三次元の集積回路装置の製造のためまず個々のデバイス面を互いに切断して種々の基板内に形成することが公知である。更にこれらの基板は厚さ数μｍに薄層化され、ウェハボンディング法により互いに接続される。異なるデバイス面を電気的に接続するには薄層化された基板の表側及び裏側に内部チップの接続のための接触部が設けられる。しかしそれには薄層化されたウェハの表側及び裏側を加工しなければならないという欠点がある。裏側の処理は標準的プレーナ技術では行われない。これに関する一連の処理上の問題は未だ解決されていない。この公知方法の別の欠点は個々のデバイス面の性能を接合前に容易にはテストできないことである。それというのもそれぞれ個々の面内に個々のデバイス（但し完全な回路ではない）が形成されているからである。
上述の２つの公知方法ではデバイス及び三次元回路装置はほぼ同時に形成され、従ってこの方法はチップの製造者側で行われなければならない。
本発明の課題は、個々のデバイスの製造を三次元の回路装置の組立に関係なく実施することのできる三次元の回路装置の製造方法を提供することにある。
この課題は本発明の請求項１に記載の方法により解決される。本発明の他の実施態様は従属請求項から明らかである。
本発明方法ではそれぞれ回路パターン及び金属化面を含んでいる２つの処理済み基板は接着層を介して互いに接合される。その際上方の基板は予め裏側から薄層化される。接触孔は上方基板の表面から上方基板の金属化面及び下方基板の金属化面上へ開けられる。その際この下方基板の金属化面上に達する接触孔は上方基板を完全に横断する。引続き上方基板の表面上に導電層が施され、この層が接触孔を介して両方の基板の金属化面間の電気的接続を形成する。
基板としては単結晶シリコン基板、ＳＯＩ基板又は例えばＩＩＩ−Ｖ半導体化合物のような種々の関連技術の基板が適している。同様に基板としては本発明方法により製造される二重又は一般に多重パターンのものが適しており、従って本発明方法は任意の多数のデバイス面を有する三次元回路装置の製造に適している。ＳＯＩ基板を上方基板として使用することは、上方基板の薄層化に際してＳＯＩ基板に埋込まれた酸化物層をストップ層として使用できるという利点を有する。
隣接する基板間の堅固な接合のための接着層としては例えば重合により硬化されるポリイミドが適している。
それぞれ上方基板の薄層化及び基板の接合を除いても本発明方法ではプレーナ技術から公知で採用されている処理工程のみが使用される。全く別の方法を使用しないので、本発明方法により多大な収量が得られる。
基板の接合の際に基板を互いに整合するために、基板にそれぞれ整合マークを設け、それにより赤外線透過で整合を行うことは本発明の枠内にある。
導電層上に全面的にもう１つのパッシベーション層を施し、その中に基板及び／又は導電層の金属化面及び／又は基板内の別の導電性パターン又は金属化面に対する接続開口をそれぞれ使用条件に応じて開けることができるようにすることは本発明の枠内にある。
下方基板の金属化面上に接触孔を形成することは、実際には接触孔の直径よりもずっと深いエッチングを必要とする。それには特にＣＨＦ3及びＨＢｒプラズマ中での異方性エッチングプロセスが適している。
本発明を図面及び一実施例に基づき以下に詳述する。
図１は回路パターン及び金属化面を有する第１の基板を示す。
図２は第１の接着層及び補助基板を有する第１の基板を示す。
図３は回路パターン及び金属化面を有する第２の基板を示す。
図４は第２の接着層を有する第２の基板を示す。
図５は第１の基板を薄層研磨し、第１及び第２の基板を接合した後の第１及び第２の基板を示す。
図６は第２の基板の金属化面上にまで達する第２の接触孔を開口した後の第１の基板及び第２の基板を示す。
図７は側面絶縁部の製造及び導電層の形成後の第１の基板及び第２の基板を示す。
図８は第２の基板の金属化面上に達する異方性エッチングプロセスにより開けられた第２の接触孔を有する第１の基板及び第２の基板を示す。
例えば単結晶シリコンからなる第１の基板１は第１の主面１１の領域内に回路パターン１２例えばＭＯＳトランジスタ及び第１の金属化面１３を含んでいる。この第１の金属化面１３は例えばＳｉＯ2／Ｓｉ3Ｎ4からなる第１のパッシベーション層１４により覆われている。第１の金属化面１３の下方の第１の基板１は酸化物層１９により囲まれている別の金属化面１５を含んでいる。第１の金属化面１３は例えばアルミニウム又はアルミニウム合金からなる。第１の回路パターン１２の下方の第１の基板１は第１の主面１１に対して垂直に例えば６２５μｍの拡がりを有する。第１のパッシベーション層１４内に第１の金属化面１３の表面上に達する第１の接触孔１６が開けられる（図１参照）。
第１の主面１１上、即ち第１のパッシベーション層１４の表面上に全面的に例えばポリイミド又はポリアクリレートからなる第１の接着層１７が施される。第１の接着層１７は例えば１．５μｍの厚さに施される。この第１の接着層１７上に補助基板１８が貼付けられる。補助基板１８としては例えばシリコンウェハが適している。補助基板１８は処理ウェハ又は処理チップとして使用され、第１の主面１１を第１の基板の別の処理工程時に保護する（図２参照）。
薄層研磨又は薄層エッチングにより第１の基板１は、第１の主面１１の向い側にある第２の主面から、この基板の厚さが第１の主面１１に対して垂直方向に回路パターン１２の下方に数μｍ、有利には５μｍの残厚を有するようになるまで薄層化される。
第２の基板２は例えば単結晶シリコンからなり、第３の主面２１の領域内に少なくとも１つの回路パターン２２例えばＭＯＳトランジスタ及び第２の金属化面２３を含んでいる。第２の金属化面２３は例えばＳｉＯ2／Ｓｉ3Ｎ4からなるパッシベーション層により覆われている。第２の金属化面２３の下方の第２の基板２は例えば酸化物層２７により囲まれている別の金属化面２５を含んでいる。第２の金属化面２３は例えばアルミニウム又はアルミニウム合金からなる（図３参照）。
第３の主面２１上、即ち第２のパッシベーション層２４の表面上に全面的に例えばポリイミドからなる第２の接着層２６が施される（図４参照）。引続き薄層化された第１の基板１と第２の基板２が接合される。その際第１の主面１１に対向する第２の主面は第２の接着層２６の表面上に施される。第１の基板１と第２の基板２との正確な相互の整合は第１の基板１と第２の基板２上の整合マーク（図示せず）を介して赤外線透過で行われる（図５参照）。第１の基板１及び第２の基板２の接合後第２の接着層２６が後処理され、その結果第１の基板１と第２の基板２との間に堅固な接合が生じる。この後処理とは例えばポリイミドの重合である。
引続き補助基板１８が例えばエッチングにより除去される。こうして露出された第１の接着層１７は例えば酸素プラズマ又は溶剤で全面的に除去される。その際第１の接触孔１６も第１の金属化面１３に対して第１のパッシベーション層１４内に開けられる。
第２の接触孔４の位置を画成するフォトレジストマスク３が形成される。次いで複合エッチングプロセスで第２の接触孔４が開けられる。それにはまず例えばＨＮＯ3／ＨＦでの等方性エッチングプロセスで第１のパッシベーション層１４及び第２の金属化面１５を囲む酸化物層１９がエッチングされる。例えばＨＢｒプラズマ中での異方性エッチング処理で更に第１の基板１のシリコン、第２の接着層２６及び第２のパッシベーション層２４は、第２の接触孔４が第２の金属化面２３上にまで達するまで完全にエッチングされる（図６参照）。
フォトレジストマスク３の除去及び適当な洗浄工程後ほぼ合致した縁被覆を有する絶縁層、例えば酸化物層が析出される。この絶縁層から更にフォト技術により又は有利には自己整合的にスペーサ技術により第２の接触孔４の側壁に露出しているシリコン層を覆う側面絶縁部５が形成される（図７参照）。
次いで例えばチタン／窒化チタンからなる拡散障壁層６、更にその上に例えばアルミニウム又はＣＶＤタングステンからなる導電層７が施される。導電層７及びやはり導電性の拡散障壁層６は第２の接触孔４内に露出している第２の金属化面２３の表面もまた第１の接触口１６内に露出している第１の金属化面１３の表面も覆う。従って拡散障壁層６及び導電層７を介して第１の金属化面１３と第２の金属化面２３は互いに電気的に接続される。その後拡散障壁層６及び導電層７はパターン化される。パターン化された導電層７は第１の基板１と第２の基板２との間の垂直方向の電気的接続を形成する（図７参照）。
引続きこのパターン上にもう１つの例えばＳｉＯ2からなるパッシベーション層が施され、そこに導電層７及び／又は他の金属化面に対して接続面（ボンド面）
第１のパッシベーション層１４及び酸化物層１９のエッチングに等方性エッチングプロセスを使用することにより比較的大きな断面積の第２の接触孔４が得られる。従って本発明のこの実施態様は比較的粗い配線格子に適している。
また図５に示されているパターンから出発して第２の接触孔４を異方性エッチングプロセスで形成することもできる。エッチングはＣＨＦ3及びＨＢｒプラズマにより行うと有利である。この場合接触孔４は極端なアスペクト比（接触孔の深さに対する断面積の割合）で形成される（図８参照）。このエッチングプロセスの場合アスペクト比は１：２０にまでなり得る。本発明のこの実施態様は微細な配線格子に使用されると有利である。本発明のこの実施態様でも側面絶縁部５は第２の接触孔４の側壁に沿って形成される。それには例えばオゾンＴＥＯＳ法でＳｉＯ2層がほぼ合致した縁被覆に析出され、引続き第２の金属化面２３の表面が露出されるまで異方性にエッチングされる。引続き第２の接触孔を拡散障壁層６及び導電層７で満たす（図８参照）。この場合拡散障壁層６及び導電層７は例えばＣＶＤ−窒化チタン及びＣＶＤ−タングステンから形成される。
第１の接触孔１６は上述の実施例に記載したように第１の基板１と第２の基板２とを接合する前又は第１の基板１と第２の基板２とを接合した後に開口されてもよい。第１の金属化面１３上に達する第１の接触孔１６は拡散障壁層６及び導電層７を析出する前に開口されなければならない。
これらの制約を克服するために三次元の回路装置を使用することが提案されている（これに関しては例えばティー・クニオその他による「アイ・イー・ディー・エム８９」第８３７頁又はケイ・オヤマその他による「アイ・イー・ディー・エム９０」第５９頁参照）。そこには多数のチップ面が重ね合わせて配設されている。チップ面間に必要な電気的接続は直接の接触化により行われる。
三次元の集積回路を製造するためにデバイスの一つの面が形成されている基板上に別の半導体層を析出することは公知である（これに関しては例えばティー・クニオその他による「アイ・イー・ディー・エム８９」第８３７頁又はケイ・オヤマその他による「アイ・イー・ディー・エム９０」第５９頁参照）。この半導体層は例えばレーザ焼なましにより再結晶化される。再結晶化された層内には更に別のデバイス面が形成される。基板内に別の半導体層を析出する前に製造されたデバイスは再結晶の際にそれと関連する熱負荷に曝され、欠陥箇所が多くなり極めてその収量が制約されることになる。
ワイ・ハヤシその他による「シンポジウム・オブ・ＶＬＳＩテクノロジー」１９９０年、第９５頁から、三次元の集積回路装置の製造のためまず個々のデバイス面を互いに切断して種々の基板内に形成することが公知である。更にこれらの基板は厚さ数μｍに薄層化され、ウェハボンディング法により互いに接続される。異なるデバイス面を電気的に接続するには薄層化された基板の表側及び裏側に内部チップの接続のための接触部が設けられる。しかしそれには薄層化されたウェハの表側及び裏側を加工しなければならないという欠点がある。裏側の処理は標準的プレーナ技術では行われない。これに関する一連の処理上の問題は未だ解決されていない。この公知方法の別の欠点は個々のデバイス面の性能を接合前に容易にはテストできないことである。それというのもそれぞれ個々の面内に個々のデバイス（但し完全な回路ではない）が形成されているからである。
上述の２つの公知方法ではデバイス及び三次元回路装置はほぼ同時に形成され、従ってこの方法はチップの製造者側で行われなければならない。
本発明の課題は、個々のデバイスの製造を三次元の回路装置の組立に関係なく実施することのできる三次元の回路装置の製造方法を提供することにある。
この課題は本発明の請求項１に記載の方法により解決される。本発明の他の実施態様は従属請求項から明らかである。
本発明方法ではそれぞれ回路パターン及び金属化面を含んでいる２つの処理済み基板は接着層を介して互いに接合される。その際上方の基板は予め裏側から薄層化される。接触孔は上方基板の表面から上方基板の金属化面及び下方基板の金属化面上へ開けられる。その際この下方基板の金属化面上に達する接触孔は上方基板を完全に横断する。引続き上方基板の表面上に導電層が施され、この層が接触孔を介して両方の基板の金属化面間の電気的接続を形成する。
基板としては単結晶シリコン基板、ＳＯＩ基板又は例えばＩＩＩ−Ｖ半導体化合物のような種々の関連技術の基板が適している。同様に基板としては本発明方法により製造される二重又は一般に多重パターンのものが適しており、従って本発明方法は任意の多数のデバイス面を有する三次元回路装置の製造に適している。ＳＯＩ基板を上方基板として使用することは、上方基板の薄層化に際してＳＯＩ基板に埋込まれた酸化物層をストップ層として使用できるという利点を有する。
隣接する基板間の堅固な接合のための接着層としては例えば重合により硬化されるポリイミドが適している。
それぞれ上方基板の薄層化及び基板の接合を除いても本発明方法ではプレーナ技術から公知で採用されている処理工程のみが使用される。全く別の方法を使用しないので、本発明方法により多大な収量が得られる。
基板の接合の際に基板を互いに整合するために、基板にそれぞれ整合マークを設け、それにより赤外線透過で整合を行うことは本発明の枠内にある。
導電層上に全面的にもう１つのパッシベーション層を施し、その中に基板及び／又は導電層の金属化面及び／又は基板内の別の導電性パターン又は金属化面に対する接続開口をそれぞれ使用条件に応じて開けることができるようにすることは本発明の枠内にある。
下方基板の金属化面上に接触孔を形成することは、実際には接触孔の直径よりもずっと深いエッチングを必要とする。それには特にＣＨＦ3及びＨＢｒプラズマ中での異方性エッチングプロセスが適している。
本発明を図面及び一実施例に基づき以下に詳述する。
図１は回路パターン及び金属化面を有する第１の基板を示す。
図２は第１の接着層及び補助基板を有する第１の基板を示す。
図３は回路パターン及び金属化面を有する第２の基板を示す。
図４は第２の接着層を有する第２の基板を示す。
図５は第１の基板を薄層研磨し、第１及び第２の基板を接合した後の第１及び第２の基板を示す。
図６は第２の基板の金属化面上にまで達する第２の接触孔を開口した後の第１の基板及び第２の基板を示す。
図７は側面絶縁部の製造及び導電層の形成後の第１の基板及び第２の基板を示す。
図８は第２の基板の金属化面上に達する異方性エッチングプロセスにより開けられた第２の接触孔を有する第１の基板及び第２の基板を示す。
例えば単結晶シリコンからなる第１の基板１は第１の主面１１の領域内に回路パターン１２例えばＭＯＳトランジスタ及び第１の金属化面１３を含んでいる。この第１の金属化面１３は例えばＳｉＯ2／Ｓｉ3Ｎ4からなる第１のパッシベーション層１４により覆われている。第１の金属化面１３の下方の第１の基板１は酸化物層１９により囲まれている別の金属化面１５を含んでいる。第１の金属化面１３は例えばアルミニウム又はアルミニウム合金からなる。第１の回路パターン１２の下方の第１の基板１は第１の主面１１に対して垂直に例えば６２５μｍの拡がりを有する。第１のパッシベーション層１４内に第１の金属化面１３の表面上に達する第１の接触孔１６が開けられる（図１参照）。
第１の主面１１上、即ち第１のパッシベーション層１４の表面上に全面的に例えばポリイミド又はポリアクリレートからなる第１の接着層１７が施される。第１の接着層１７は例えば１．５μｍの厚さに施される。この第１の接着層１７上に補助基板１８が貼付けられる。補助基板１８としては例えばシリコンウェハが適している。補助基板１８は処理ウェハ又は処理チップとして使用され、第１の主面１１を第１の基板の別の処理工程時に保護する（図２参照）。
薄層研磨又は薄層エッチングにより第１の基板１は、第１の主面１１の向い側にある第２の主面から、この基板の厚さが第１の主面１１に対して垂直方向に回路パターン１２の下方に数μｍ、有利には５μｍの残厚を有するようになるまで薄層化される。
第２の基板２は例えば単結晶シリコンからなり、第３の主面２１の領域内に少なくとも１つの回路パターン２２例えばＭＯＳトランジスタ及び第２の金属化面２３を含んでいる。第２の金属化面２３は例えばＳｉＯ2／Ｓｉ3Ｎ4からなるパッシベーション層により覆われている。第２の金属化面２３の下方の第２の基板２は例えば酸化物層２７により囲まれている別の金属化面２５を含んでいる。第２の金属化面２３は例えばアルミニウム又はアルミニウム合金からなる（図３参照）。
第３の主面２１上、即ち第２のパッシベーション層２４の表面上に全面的に例えばポリイミドからなる第２の接着層２６が施される（図４参照）。引続き薄層化された第１の基板１と第２の基板２が接合される。その際第１の主面１１に対向する第２の主面は第２の接着層２６の表面上に施される。第１の基板１と第２の基板２との正確な相互の整合は第１の基板１と第２の基板２上の整合マーク（図示せず）を介して赤外線透過で行われる（図５参照）。第１の基板１及び第２の基板２の接合後第２の接着層２６が後処理され、その結果第１の基板１と第２の基板２との間に堅固な接合が生じる。この後処理とは例えばポリイミドの重合である。
引続き補助基板１８が例えばエッチングにより除去される。こうして露出された第１の接着層１７は例えば酸素プラズマ又は溶剤で全面的に除去される。その際第１の接触孔１６も第１の金属化面１３に対して第１のパッシベーション層１４内に開けられる。
第２の接触孔４の位置を画成するフォトレジストマスク３が形成される。次いで複合エッチングプロセスで第２の接触孔４が開けられる。それにはまず例えばＨＮＯ3／ＨＦでの等方性エッチングプロセスで第１のパッシベーション層１４及び第２の金属化面１５を囲む酸化物層１９がエッチングされる。例えばＨＢｒプラズマ中での異方性エッチング処理で更に第１の基板１のシリコン、第２の接着層２６及び第２のパッシベーション層２４は、第２の接触孔４が第２の金属化面２３上にまで達するまで完全にエッチングされる（図６参照）。
フォトレジストマスク３の除去及び適当な洗浄工程後ほぼ合致した縁被覆を有する絶縁層、例えば酸化物層が析出される。この絶縁層から更にフォト技術により又は有利には自己整合的にスペーサ技術により第２の接触孔４の側壁に露出しているシリコン層を覆う側面絶縁部５が形成される（図７参照）。
次いで例えばチタン／窒化チタンからなる拡散障壁層６、更にその上に例えばアルミニウム又はＣＶＤタングステンからなる導電層７が施される。導電層７及びやはり導電性の拡散障壁層６は第２の接触孔４内に露出している第２の金属化面２３の表面もまた第１の接触口１６内に露出している第１の金属化面１３の表面も覆う。従って拡散障壁層６及び導電層７を介して第１の金属化面１３と第２の金属化面２３は互いに電気的に接続される。その後拡散障壁層６及び導電層７はパターン化される。パターン化された導電層７は第１の基板１と第２の基板２との間の垂直方向の電気的接続を形成する（図７参照）。
引続きこのパターン上にもう１つの例えばＳｉＯ2からなるパッシベーション層が施され、そこに導電層７及び／又は他の金属化面に対して接続面（ボンド面）
第１のパッシベーション層１４及び酸化物層１９のエッチングに等方性エッチングプロセスを使用することにより比較的大きな断面積の第２の接触孔４が得られる。従って本発明のこの実施態様は比較的粗い配線格子に適している。
また図５に示されているパターンから出発して第２の接触孔４を異方性エッチングプロセスで形成することもできる。エッチングはＣＨＦ3及びＨＢｒプラズマにより行うと有利である。この場合接触孔４は極端なアスペクト比（接触孔の深さに対する断面積の割合）で形成される（図８参照）。このエッチングプロセスの場合アスペクト比は１：２０にまでなり得る。本発明のこの実施態様は微細な配線格子に使用されると有利である。本発明のこの実施態様でも側面絶縁部５は第２の接触孔４の側壁に沿って形成される。それには例えばオゾンＴＥＯＳ法でＳｉＯ2層がほぼ合致した縁被覆に析出され、引続き第２の金属化面２３の表面が露出されるまで異方性にエッチングされる。引続き第２の接触孔を拡散障壁層６及び導電層７で満たす（図８参照）。この場合拡散障壁層６及び導電層７は例えばＣＶＤ−窒化チタン及びＣＶＤ−タングステンから形成される。
第１の接触孔１６は上述の実施例に記載したように第１の基板１と第２の基板２とを接合する前又は第１の基板１と第２の基板２とを接合した後に開口されてもよい。第１の金属化面１３上に達する第１の接触孔１６は拡散障壁層６及び導電層７を析出する前に開口されなければならない。
Claims (9)
- 第１の主面（１１）の領域内に少なくとも１つの第１の回路パターン（１２）、該パターン上の第１の金属化面（１３）及びこの第１の金属化面（１３）を覆っている第１のパッシベーション層（１４）を含む第１の基板（１）に、第１のパッシベーション層（１４）を出発点として第１の金属化面（１３）の表面に達する第１の接触孔（１６）をあけ、次いで
第１の基板（１）を、第１のパッシベーション層（１４）上に施された第１の接着層（１７）を介して補助基板（１８）と結合し、次いで
補助基板（１８）と結合した第１の基板（１）を、第１の主面（１１）と反対側の第２の主面で薄層化し、次いで
第３の主面（２１）の領域内に少なくとも１個の第２の回路パターン（２２）を含み、該パターン上に１つの第２の金属化面（２３）と、該金属化面（２３）を覆う１つの第２のパッシベーション層（２４）とが設けられた第２の基板（２）の、前記第２のパッシベーション層（２４）の上に第２の接着層（２６）を設け、次いで
薄層化した第１の基板（１）と第２の基板（２）を、第１の基板（１）の第２の主面が、第２の基板（２）の第２の接着層（２６）と接するようにかつ第１の基板（１）と第２の基板（２）が第２の接着層（２６）を介して固く接合するように組立て、次いで
固く接合した第１の基板（１）と第２の基板（２）とから、補助基板（１８）と第１の接着層（１７）を除去し、次いで
第１のパッシベーション層（１４）を出発点として、第２の金属化面（２３）に達する少なくとも１つの第２の接触孔（４）を明け、該第２の接触孔（４）の開孔時少なくとも第１の基板（１）をエッチングし、この際
第２の接触孔（４）の開孔は、少なくともＨＮＯ 3 ／ＨＦを用いた等方性のエッチングと、ＨＢｒプラズマ中での異方性エッチングとを含んだ組み合わせエッチングにて行い、しかる後
第１のパッシベーション層（１４）上および第２の接触孔（４）内に、第１の金属化面（１３）と第２の金属化面（２３）を電気的に互いに接続する導電層（７）を形成することを特徴とする三次元回路装置の製造方法。 - 導電層（７）を形成する前に、少なくとも第２の接触孔（４）の側壁に側面絶縁部分（５）を形成することを特徴とする請求項１記載の方法。
- 第１の基板（１）及び第２の基板（２）にそれぞれ整合マークを設け、それらを介して第１の基板（１）と第２の基板（２）の接合の際に赤外線透過で整合を行うことを特徴とする請求項１又は２記載の方法。
- 第１の基板（１）の薄層化を薄層研磨及び／又は薄層エッチングにより行うことを特徴とする請求項１ないし３の１つに記載の方法。
- 少なくとも第１の基板（１）が単結晶シリコン層、埋込まれたＳｉＯ2層及びシリコンウェハを含んでいるＳＯＩ基板であり、第１の基板（１）の薄層化の際にシリコンウェハを除去し、第１の回路パターン（１２）をＳＯＩ基板の単結晶シリコン層内に形成することを特徴とする請求項４記載の方法。
- 導電層（７）上に全面的にもう１つのパッシベーション層を施すことを特徴とする請求項１ないし５の１つに記載の方法。
- 第１の金属化面（１３）の下方にある第１の基板（１）内及び／又は第２の金属化面（２３）の下方にある第２の基板（２）内に別の金属化面（１５、２５）を配設することを特徴とする請求項１ないし６の１つに記載の方法。
- 第１の接着層（１７）をポリイミド又はポリアクリレートから形成し、Ｏ2プラズマ又は湿式化学法により除去することを特徴とする請求項１ないし７の１つに記載の方法。
- 第２の接着層（２６）をポリイミドから形成し、この接着層（２６）を第１の基板（１）と第２の基板（２）を接合させた後に重合により硬化させることを特徴とする請求項１ないし８の１つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4400985A DE4400985C1 (de) | 1994-01-14 | 1994-01-14 | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
| DE4400985.2 | 1994-01-14 | ||
| PCT/DE1995/000031 WO1995019642A1 (de) | 1994-01-14 | 1995-01-12 | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09507612A JPH09507612A (ja) | 1997-07-29 |
| JP3904228B2 true JP3904228B2 (ja) | 2007-04-11 |
Family
ID=6507953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51876995A Expired - Fee Related JP3904228B2 (ja) | 1994-01-14 | 1995-01-12 | 三次元回路装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5741733A (ja) |
| EP (1) | EP0739540B1 (ja) |
| JP (1) | JP3904228B2 (ja) |
| KR (1) | KR100347656B1 (ja) |
| DE (2) | DE4400985C1 (ja) |
| WO (1) | WO1995019642A1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4442652A1 (de) * | 1994-11-30 | 1996-01-25 | Siemens Ag | Verfahren zur Herstellung eines Kontaktloches auf eine Metallisierungsebene einer dreidimensionalen Schaltungsanordnung |
| DE19543540C1 (de) * | 1995-11-22 | 1996-11-21 | Siemens Ag | Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür |
| KR100228719B1 (ko) * | 1996-05-27 | 1999-11-01 | 윤덕용 | 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 |
| US5897333A (en) * | 1997-03-14 | 1999-04-27 | Lucent Technologies, Inc. | Method for forming integrated composite semiconductor devices |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6030860A (en) * | 1997-12-19 | 2000-02-29 | Advanced Micro Devices, Inc. | Elevated substrate formation and local interconnect integrated fabrication |
| US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6291858B1 (en) | 2000-01-03 | 2001-09-18 | International Business Machines Corporation | Multistack 3-dimensional high density semiconductor device and method for fabrication |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US6743697B2 (en) * | 2000-06-30 | 2004-06-01 | Intel Corporation | Thin silicon circuits and method for making the same |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| US6759282B2 (en) | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
| US7608927B2 (en) * | 2002-08-29 | 2009-10-27 | Micron Technology, Inc. | Localized biasing for silicon on insulator structures |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| KR101003541B1 (ko) | 2008-10-14 | 2010-12-30 | 이상윤 | 3차원 반도체 장치의 제조 방법 |
| DE10303643B3 (de) * | 2003-01-30 | 2004-09-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| US6821826B1 (en) * | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| FR2889887B1 (fr) * | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| KR100663549B1 (ko) * | 2005-12-21 | 2007-01-02 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| KR100755368B1 (ko) * | 2006-01-10 | 2007-09-04 | 삼성전자주식회사 | 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들 |
| FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| DE102007046493A1 (de) | 2007-09-28 | 2009-04-09 | Continental Automotive Gmbh | Dreidimensionaler elektronischer Schaltungsträgeraufbau, sowie Schaltungsgrundträger aufweisend den Schaltungsträgeraufbau als Funktionsbauteil und dreidimensionale Schaltungsanordnung bestehend aus zumindest zwei derartigen dreidimensionalen Schaltungsträgeraufbauten |
| FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
| JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE102008033395B3 (de) * | 2008-07-16 | 2010-02-04 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
| DE102009005458B4 (de) * | 2009-01-21 | 2010-09-30 | Austriamicrosystems Ag | Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| DE102009049102B4 (de) | 2009-10-13 | 2012-10-04 | Austriamicrosystems Ag | Halbleiterbauelement mit Durchkontaktierung und Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement |
| JP5537197B2 (ja) * | 2010-03-12 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE102010045055B4 (de) * | 2010-09-10 | 2019-03-28 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung |
| EP2884542A3 (en) * | 2013-12-10 | 2015-09-02 | IMEC vzw | Integrated circuit device with power gating switch in back end of line |
| FR3030881A1 (fr) * | 2014-12-22 | 2016-06-24 | Commissariat Energie Atomique | Procede de realisation d'un circuit integre en trois dimensions |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155951A (ja) * | 1983-02-25 | 1984-09-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0612799B2 (ja) * | 1986-03-03 | 1994-02-16 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| JPH0793259B2 (ja) * | 1987-01-14 | 1995-10-09 | 工業技術院長 | 半導体薄膜結晶層の製造方法 |
| JPH063837B2 (ja) * | 1987-03-03 | 1994-01-12 | シャープ株式会社 | 三次元半導体集積回路の製造方法 |
| JPH01253228A (ja) * | 1988-03-31 | 1989-10-09 | Sharp Corp | 半導体装置の製造方法 |
| DE4314907C1 (de) * | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
-
1994
- 1994-01-14 DE DE4400985A patent/DE4400985C1/de not_active Expired - Fee Related
-
1995
- 1995-01-12 KR KR1019960703751A patent/KR100347656B1/ko not_active IP Right Cessation
- 1995-01-12 DE DE59508426T patent/DE59508426D1/de not_active Expired - Fee Related
- 1995-01-12 WO PCT/DE1995/000031 patent/WO1995019642A1/de active IP Right Grant
- 1995-01-12 US US08/676,164 patent/US5741733A/en not_active Expired - Lifetime
- 1995-01-12 JP JP51876995A patent/JP3904228B2/ja not_active Expired - Fee Related
- 1995-01-12 EP EP95905535A patent/EP0739540B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE59508426D1 (de) | 2000-07-06 |
| KR100347656B1 (ko) | 2002-11-29 |
| JPH09507612A (ja) | 1997-07-29 |
| WO1995019642A1 (de) | 1995-07-20 |
| EP0739540A1 (de) | 1996-10-30 |
| EP0739540B1 (de) | 2000-05-31 |
| DE4400985C1 (de) | 1995-05-11 |
| US5741733A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
| US20200035641A1 (en) | Post cmp processing for hybrid bonding | |
| JP3999828B2 (ja) | マイクロエレクトロニックシステムを垂直方向で集積する方法 | |
| US5766984A (en) | Method of making a vertical integrated circuit | |
| US7645701B2 (en) | Silicon-on-insulator structures for through via in silicon carriers | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| US9355934B2 (en) | Method and apparatus providing integrated circuit having redistribution layer with recessed connectors | |
| TWI750009B (zh) | 具有矽穿孔插塞的半導體元件及其製備方法 | |
| JPH08204123A (ja) | ３次元集積回路の製造方法 | |
| JP2004128063A (ja) | 半導体装置及びその製造方法 | |
| JP2007059769A (ja) | 半導体装置の製造方法、半導体装置およびウエハ | |
| JPH08213548A (ja) | ３次元集積回路の製造方法 | |
| JP2001237370A (ja) | 多層３次元高密度半導体素子及び形成方法 | |
| US7534668B2 (en) | Method of fabricating etch-stopped SOI back-gate contact | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2001284204A (ja) | 半導体装置及びその製造方法 | |
| US20220336373A1 (en) | Scribe structure for memory device | |
| US20040175918A1 (en) | Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JP2003023067A (ja) | ビアメタル層の形成方法およびビアメタル層形成基板 | |
| JPH06120419A (ja) | 積層型半導体集積回路 | |
| JPH07249634A (ja) | ゲッタリング方法およびそれを用いた半導体集積回路装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |