JPH08236688A - 電子モジュールおよびその形成方法 - Google Patents

電子モジュールおよびその形成方法

Info

Publication number
JPH08236688A
JPH08236688A JP7316619A JP31661995A JPH08236688A JP H08236688 A JPH08236688 A JP H08236688A JP 7316619 A JP7316619 A JP 7316619A JP 31661995 A JP31661995 A JP 31661995A JP H08236688 A JPH08236688 A JP H08236688A
Authority
JP
Japan
Prior art keywords
stack
metallization layer
electronic module
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7316619A
Other languages
English (en)
Other versions
JP2902988B2 (ja
Inventor
Jr Kenneth E Beilstein
ケネス・エドワード・ビールステイン，ジュニア
Claude L Bertin
クロード・ルイス・バーティン
John Edward Cronin
ジョン・エドワード・クロニン
Wayne J Howell
ウェイン・ジョン・ハウエル
James M Leas
ジェイムス・マーク・リース
Robert B Phillips
ロバート・バード・フィリップス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08236688A publication Critical patent/JPH08236688A/ja
Application granted granted Critical
Publication of JP2902988B2 publication Critical patent/JP2902988B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 電気的に相互接続された側面および端面メタ
ライゼーション層を有する電子モジュールの作製方法を
提供する。 【解決手段】 複数のスイッチングされたＩＣチップを
有するスタックを設ける。このスタック上に、側面薄膜
メタライゼーション層４３を形成する。次に、スタック
上に、端面薄膜メタライゼーション層３３を形成して、
側面および端面薄膜メタライゼーション層を電気的に直
接に相互接続する。この方法は、また、ＩＣチップの長
いスタックを形成し、スタックのチップをテストし、テ
スト結果に基づいて長いスタックを多数の小さいスタッ
クにセグメント化する工程を含んでいる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般には、高密
度電子パッケージングに関するものである。特に、この
発明は、多数の半導体チップの密にスタッキングされた
アレイを備える電子モジュールの面上にメタライゼーシ
ョン層を作製し相互接続する技術に関するものである。
この発明は、また、半導体チップの“長いスタック”
を、機能的半導体チップの“小さいスタック”に細分し
て、多数の電子モジュールの形成を容易にする技術に関
するものである。
【０００２】
【従来の技術】集積回路（ＩＣ）技術の発達により、コ
ンピュータ，コンピュータ記憶装置が、半導体材料のウ
ェハから作られたＩＣチップにより作製されてきた。ウ
ェハが作製された後に、ウェハをダイシングすることに
より、チップは互いに切り離される。その後に、個々の
チップは、種々のタイプのキャリアにボンディングさ
れ、ワイヤにより相互接続され、パッケージングされ
る。このようなチップの“２次元”パッケージは、一定
のスペースに作製することのできる回路の数を最適化で
きず、また、信号がチップ間を伝達する場合に、不所望
な信号遅延，キャパシタンス，インダクタンスを発生さ
せる。
【０００３】最近、電子モジュールは、３次元の重要な
パッケージング手法を有している。代表的な３次元電子
モジュールは、“スタック”として一緒に接着された多
数のＩＣチップより構成されている。多くの場合、電子
モジュールの側面上にメタライゼーション層が直接に設
けられている。側面は、スタックのＩＣチップのエッジ
面により部分的に定められる。側壁メタライゼーション
層は、スタック内のチップを相互接続し、スタックをモ
ジュール外の回路へ電気的に接続することを容易にす
る。特に、メタライゼーション層は、個々のコンタクト
およびバス・コンタクトを含むことができる。
【０００４】電子モジュールの全体寸法を最小にして、
工業標準のパッケージに適合するようにする必要があ
る。したがって、電子モジュールは最も小さいことが最
も重要である。代表的な応用は、次世代メモリチップ
（例えば、６４メガビット・ダイナミック・ランダム・
アクセス・メモリ、すなわち６４Ｍｂｉｔ ＤＲＡＭ）
を含んでいる。この次世代メモリチップは、前世代のメ
モリチップ（例えば、１６Ｍｂｉｔ ＤＲＡＭ）と同じ
制御機能を有するビット数の４倍のビット数を含んでい
る。これは、半導体ツールおよびプロセスの発展が、形
状を１／２に縮小することを可能にする場合にのみ、達
成することができる。単一チップの半導体ツールおよび
プロセスの必要な進歩を待つ代わりに、既存のメモリチ
ップ（１６Ｍｂｉｔ）を組合せて、これらが次世代（６
４Ｍｂｉｔ）メモリチップを模倣するようにする。チッ
プ“スタッキング”技術は、そのような手段を与える。
例えば、６４Ｍｂｉｔメモリチップの機能を、４つの１
６Ｍｂｉｔメモリチップと１つのバッファチップとを
“スタッキング”することによって、作製することがで
きる。しかし、この電子モジュールは、単一の６４Ｍｂ
ｉｔメモリチップのスペースに適合しなければならな
い。したがって、この技術を成功させるには、寸法最小
化が重要である。しかし、現在の“スタッキング”技術
は、必要とされる最小化を与えることができない。
【０００５】モジュールを外部電子回路に相互接続する
のに用いられる手段は、電子モジュールの全体寸法に影
響する。前述した側面接続方法に加えて、スタック内の
端部半導体チップのほぼ平坦な主面によって定められる
電子モジュールの端面を経て接続を行うことができる。
電子モジュールの端面から外部回路への相互接続は、
“厚い”セラミックの端部キャップを用いることによっ
て典型的に行うことができる。端部キャップの正面は、
外部接続のためのメタライズされたコンタクトを有して
いる。
【０００６】セラミック端部キャップ技術は、電子モジ
ュールの寸法をかなり増大させる。“厚い”端部キャッ
プは、側面メタライゼーションを、端部キャップ上の背
面“転移配線（ｔｒａｎｓｆｅｒ ｗｉｒｉｎｇ）”に
信頼性良く接続するために、電子モジュールの側面（端
部キャップのエッジ面に相当する）上での“Ｔ接続部”
の使用の故に、主に必要である。端部キャップは、側面
Ｔ接続部を収容するのに十分厚くなければならない（す
なわち、端部キャップのエッジは、十分広くなければな
らない）。したがって、端部キャップは、それらが含ま
れる電子モジュールの寸法を増大させる。
【０００７】セラミック端部キャップは、また、一般に
厚膜配線を用いるので、配線密度の問題を持ち出す。現
在使用される厚膜配線に対する配線の基本ルールは、薄
膜配線に用いられる基本ルールよりもかなり大きい。長
いスタックに対しては、端部キャップに要求される配線
密度は、厚膜技術に対する最小配線幅および間隔を越え
ることはできない。薄膜配線を用いることはできるが、
“厚い”端部キャップへの薄膜配線の付加は、高価で複
雑である。したがって、“厚い”端部キャップは、電子
モジュールの寸法を増大させ、含むことのできるＩＣチ
ップの数を制限している。
【０００８】ＩＣチップと厚いセラミック端部キャップ
との間の相互接続は、複雑で高価である。特に、端部キ
ャップの正面上のコンタクトから始まる導電バイアは、
端部キャップの背面にまで完全に貫通するようにエッチ
ングされる。背面トランスファ・メタライゼーション
は、バイアから端部キャップのエッジ（電子モジュール
の側面に相当する）まで延びて、側面メタライゼーショ
ン層への接続を容易にする。
【０００９】特定の問題は、ＩＣチップのスタックの面
上の表面メタライゼーション層に関連した絶縁層を形成
することに関係している。電子モジュールに対する現在
の絶縁体層の堆積技術は、通常、スタックの表面への液
体のスピン供給を含んでいる。このことは、次のような
いくつかの問題を生じる。すなわち、個々のスタックへ
の大きな（全領域および膜厚のパーセンテージとして）
エッジ効果、および単一のフィクスチャ（ｆｉｘｔｕｒ
ｅ）内の多数のスタック・スピニングのための厳格な平
衡要件である。エッジ効果を最小にし、マルチプル・ス
タック絶縁体スピン供給を適切に平衡させるために、ユ
ニークかつ高価なフィクスチャを改良することができる
が、この解決手法は、コストを増大させる。これらの問
題は、小さなスタック（“長い”スタックよりも少ない
ＩＣチップを有するＩＣチップ・スタックとして定義さ
れる）を作製しようとするときに、悪化する。
【００１０】現在では、小さいスタックの形成は、“長
いスタック”の形成と、続く多数の小さいスタックへの
分割とを含むことができる。これは、長いスタック内で
予め定められた位置で行われる。例えば、小さいスタッ
クが、４つの電気的に良好なバーンイン（ｂｕｒｎｅｄ
−ｉｎ）メモリチップと端部キャップとを含むならば、
各小さいスタックに追加のＩＣチップを付加しなければ
ならない。これにより、小さいスタック内に４つの良好
なＩＣチップの適切な作製率が保証されるように、バー
ンインおよびプロセスのチップのロスを許容する。した
がって、長いスタック内の各小さいスタックは、例えば
６つのメモリチップと１つの端部キャップとより構成す
ることができる。したがって、長いスタックを小さいス
タックへセグメント化することは、１つの小さいスタッ
クの端部キャップと、次の小さいスタックの第１のチッ
プとの間で行われる。
【００１１】明らかに、現在の長いスタック／小さいス
タック構造は、これらに関連したいくつかの制限を有し
ている。４つの基本メモリチップと２つの“スペア”メ
モリチップとを有する小さいスタックにおいて、“スペ
ア”チップが必要とされないならば、小さいスタック
は、決して用いられることのない２つの電気的に良好な
バーンイン・チップを含む。さらに、“スペア”チップ
を含むことは、電子モジュールの全体の寸法を不所望に
増大させる。同様に、バーンインおよびキューブ（ｃｕ
ｂｅ）処理が、小さいスタック内に４つより少ない良好
なチップを生成し、全体の小さいスタックは、廃棄され
る。したがって、残りの電気的に良好なバーンイン・チ
ップ（０〜３個の間）が失われる。全体的に、予め定め
られたセグメント化ポイントで長いスタックをセグメン
ト化する現在の技術は、電気的に良好なバーンイン・チ
ップの不必要な損失を生じ、相応するインパクトを製造
コストに与える。
【００１２】この発明は、前述のすべての問題を解決す
るものである。
【００１３】
【課題を解決するための手段】この発明は、第１の態様
によれば、電子モジュールの形成方法である。この形成
方法は、複数のスタッキングされたＩＣチップを有する
スタックを設ける工程を含み、各ＩＣチップはエッジ面
を有し、エッジ面はスタックの第１の面を少なくとも部
分的に定める。第１の薄膜メタライゼーション層をスタ
ックの第１の面上に形成し、第１の薄膜メタライゼーシ
ョン層上に第１の絶縁層を形成する。次に、スタックの
第２の面上に第２の薄膜メタライゼーション層を形成す
る。第２の面は、第１の面に垂直であり、第２の面にま
で延びる第１の薄膜メタライゼーション層を有してい
る。第２の薄膜メタライゼーション層は、スタックの第
１の面を越えて延びて、第１の薄膜メタライゼーション
層に電気的に接続される。
【００１４】さらに、第１の絶縁層を、スタックの第１
の面に対し、第１の薄膜メタライゼーション層上に複数
の薄い絶縁層を設けることによって、形成することがで
きる。
【００１５】同様に、第１の薄膜メタライゼーション層
を形成する前に、スタックの第２の面に多数の薄膜絶縁
層を連続的に転移することによって、第２の絶縁層を形
成することができる。第２の絶縁層は、その上に第２の
薄膜メタライゼーション層を形成するのを容易にする。
【００１６】さらに、第２の薄膜メタライゼーション層
を形成する前に、第２の絶縁層を薄くすることができ、
第２の薄膜メタライゼーション層を前記薄くされた第２
の絶縁層上に形成することができる。
【００１７】さらに、第２の薄膜メタライゼーション層
を形成した後に、第１の絶縁層を薄くして、第２の薄膜
メタライゼーション層を、第１の絶縁層の薄くされた面
に露出させることができる。
【００１８】他の態様では、この発明は、電子モジュー
ルを形成する方法を含んでいる。この形成方法は、複数
のスタッキングされたＩＣチップを有するスタックを設
ける工程を含んでいる。端部ＩＣチップを含む少なくと
も２つのＩＣチップは主面と、主面上に設けられたトラ
ンスファ・メタライゼーション層と、主面上に設けられ
た端面メタライゼーション層とを有している。さらに、
スタックの各ＩＣチップはエッジ面を有し、ＩＣチップ
のエッジ面はスタックの側面を少なくとも部分的に定め
る。次に、スタックの側面上に第１のメタライゼーショ
ン層を形成して、第１のメタライゼーション層が、スタ
ッキングされたＩＣチップの少なくともいくつかを電気
的に接続する。さらに、第１のメタライゼーション層
が、スタックの端部ＩＣチップの端面メタライゼーショ
ン層に接続されるように、第１のメタライゼーション層
を形成する。このようにして、スタックの端部ＩＣチッ
プの端面メタライゼーションを経て、電気的に相互接続
されたＩＣチップへの外部電気的接続が容易になる。ス
タックおよび第１のメタライゼーション層は、一緒にな
って電子モジュールを構成する。
【００１９】さらに、第１のメタライゼーション層の形
成は、スタックの端部ＩＣチップの端面メタライゼーシ
ョン層の露出を含んでいる。端面メタライゼーション層
は、スタックの側面上で露出されて（端面メタライゼー
ション層は、側面に向って延びる）、第１のメタライゼ
ーション層から端面メタライゼーション層への電気的接
続を行うことができる。さらに、スタックのＩＣチップ
は、それらのトランスファ・メタライゼーション層上に
設けられた端面メタライゼーション層を有し、スタック
の側面からのメタライゼーション層への別個の電気的接
続を容易にする。
【００２０】この発明の他の態様は、電子モジュールの
形成方法を含んでいる。この形成方法は、第１の複数の
スタッキングされたＩＣチップを有する長いスタックを
設ける工程を含み、長いスタックの第２の複数のＩＣチ
ップの各々は、長いスタック内の隣接ＩＣチップから分
離できる。長いスタックを設けた後、長いスタック内に
少なくとも１つのセグメント化点を決定し、セグメント
化点は、第２の複数のＩＣチップのうちのいずれかのＩ
Ｃチップと、隣接ＩＣチップとの間に設けることができ
る。次に、長いスタックを、セグメント化点で少なくと
も２つの小さいスタックに分離し、２つの小さいスタッ
クのうちの１つは、電子モジュールを有している。
【００２１】さらに、電子モジュールの形成方法は、長
いスタックの各ＩＣチップのテストを行い、テストに基
づいて、セグメント化点を決定する工程を含むことがで
きる。さらに、テスト後に、長いスタックの側面に第１
のメタライゼーション層を形成する工程を含むことがで
きる。第１のメタライゼーション層は、テスト工程の結
果に基づくパターンを有し、電気モジュールが、相互接
続された複数のスタッキングされた機能的ＩＣチップを
有することができる。
【００２２】要約すると、この発明の技術は、“厚い”
端部キャップを必要とすることなく、側面および端面メ
タライゼーション層を相互接続した電子モジュールの形
成を容易にする。さらに、ここに説明した技術は、電子
モジュールの全体寸法の減少を容易にし、より小さい電
子パッケージ内への電子モジュールの収容を容易にす
る。
【００２３】例えば、一実施例では、薄膜絶縁体転移技
術は、電子モジュール内の電気的に相互接続された側面
および端面メタライゼーション層の形成を容易にする。
さらに、それぞれの側面および端面に関係した絶縁層
を、かなり薄くして、電子モジュールの全体寸法を小さ
くすることができる。
【００２４】他の実施例では、ＩＣチップの長いスタッ
クをテストし、ＩＣチップの多数の小さいスタックにセ
グメント化する。長いスタックは、２つの隣接チップ間
でセグメント化を行うことができるように作製される。
したがって、テスト工程後に、機能的ＩＣチップのみを
備える小さいスタックを形成することができる。このこ
とは、電子モジュール内の“スペア”ＩＣチップの排除
を容易にし、このことは、電子モジュールの全体寸法を
小さくする。さらに、この発明の電気的に相互接続され
る側面および端面メタライゼーション層の技術と組合せ
て、完全に相互接続され、寸法の減少した電子モジュー
ルが形成される。
【００２５】この発明は、さらに、電子モジュールの各
ＩＣチップがトランスファ・メタライゼーション層と端
面メタライゼーション層との両方を有する、電子モジュ
ールの形成技術を含んでいる。端面メタライゼーション
層は、スタックの端部ＩＣチップ上にのみ用いられる。
したがって、電子モジュールは、電子モジュールを有す
るＩＣチップのスタックへ端面構造を付加することな
く、電子モジュールを作製することができる。したがっ
て、モジュールの全体寸法は、小さくなる。さらに、こ
れらの技術を、前述した長いスタック／小さいスタック
のセグメント化プロセスと組合せて、スタック内へのス
ペアＩＣチップの要求を排除することができる。
【００２６】有益なことに、ここで説明した本発明の共
働技術は、相互接続された表面メタライゼーション層と
減少した全体寸法とを有する進歩した電子モジュールの
形成を容易にする。
【００２７】
【発明の実施の形態】この発明は、電気的に相互接続さ
れた側面メタライゼーション層と端面メタライゼーショ
ン層とを有する電子モジュールを備えている。このため
に、電子モジュール上に側面メタライゼーション層と端
面メタライゼーション層との相互接続を形成する特定の
実施例を説明する。特に指示がなければ、以下に説明す
る技術は、ＩＣチップの長いスタックと小さいスタック
との両方に適用できるものである。
【００２８】図１は、ほぼ直線状の平行パイプ形状に形
成されたＩＣチップ１１のスタックの部分断面図であ
る。ＩＣチップ１１によって実行される代表的な機能
は、例えば、メモリ・モジュールを形成するような、メ
モリおよび／または制御機能を含むことができる。しか
し、各チップは、ＩＣチップ上で実行される技術上周知
のどのような機能も含むことができる。トランスファ・
メタライゼーション１７は、スタックの各ＩＣチップに
関係しており、ＩＣチップをスタック内の他のチップま
たは外部回路に接続するのに用いられる。スタッキング
された場合、チップ１１のトランスファ・メタライゼー
ション１７は、ＩＣチップのスタックの少なくとも１つ
の選択された側面に延びる。トランスファ・メタライゼ
ーション１７の上下の各チップ１１の面上に設けられた
絶縁体１３は、各トランスファ・メタライゼーション
を、電気的に絶縁し物理的に分離する。ＩＣチップは、
接着剤の薄層（図示せず）によって一緒に積層される。
【００２９】特定の実施例として、チップのスタック
は、メモリ・モジュールを有している。各ＩＣチップ１
１は、各ＩＣチップのアクティブ面上に形成された、ポ
リイミドのような絶縁体１３をそれぞれ有している。絶
縁体１３は、また、Ｔｉ／Ａｌ（Ｃｕ）構造とすること
のできる各トランスファ・メタライゼーション１７を電
気的に絶縁する。トランスファ・メタライゼーション１
７は、絶縁体１３に形成された普通のメタライズド・バ
イアによって、各チップのアクティブ入力／出力（Ｉ／
Ｏ）パッドに電気的に接続される。トランスファ・メタ
ライゼーション層は、また、スタックの端部ＩＣチップ
上のＩ／Ｏパッドから、電子モジュールの端面上に後に
形成された電気コンタクトへの電気的接続（接続は、絶
縁体１３を通るバイアを用いて行われる、例えば図８を
参照）を容易にするコンタクト・パッド１９を有してい
る。接着剤の薄層（図示せず）は、市販されている種々
の高温接着材料のうちの１つ、例えばＮａｔｉｏｎａｌ
Ｓｔａｒｃｈ ａｎｄ Ｃｈｅｍｉｃａｌ Ｃｏ．
（Ｂｒｉｄｇｅｗａｔｅｒ，Ｎ．Ｊ．）により製造され
たＴｈｅｒｍｉｄとすることができる。
【００３０】“スタック”の端面上に、厚い絶縁膜１５
（例えば、２５〜５０μｍのポリイミド）の堆積を続い
て行う（図２）。堆積したポリイミドのエッジ・ビーデ
ィング（ｅｄｇｅ ｂｅａｄｉｎｇ）を避け、および均
一性を増大させるためには、米国特許第４，８８０，６
９９号明細書“Ｕｌｔｒａ−Ｔｈｉｎ Ｐｏｌｙｉｍｉ
ｄｅ Ｐｏｌｙｍｅｒ Ｆｉｌｍｓ ａｎｄ Ｔｈｅｉ
ｒ Ｐｒｅｐａｒａｔｉｏｎ”に開示されている技術を
用いて、端面に多数の“薄い”絶縁層を連続的に設ける
ことによって、“厚い”絶縁体を形成する。これらの技
術は、リング（または他の形状）内で、絶縁体の薄い液
体膜の拡がりを容易にする。液体膜の表面力は、膜が、
スタックの端面に堆積され／転移されるのに十分なよう
に、膜が拡がり、長く保持されることを可能にする。ス
タックを液体膜に通過させ、あるいは液体膜をスタック
に接触させて、リングを取り去ることによって、転移が
行われる。この膜転移技術は、かなりのエッジ・ビーデ
ィングを生じることなく、極めて均一な薄膜を形成す
る。したがって、近接エッジの処理は劣化しない。さら
に、普通のスピン供給技術の使用により生じる多量の廃
棄物質の発生が排除される。したがって、処理コスト
は、さらに低減する。
【００３１】薄膜絶縁層の供給技術は、１つのフィクス
チャ内の多数のスタックの同時処理を容易にする。３つ
のスタックの同時処理を容易にするためには、図１１の
“マルチ・アップ（ｍｕｌｔｉ−ｕｐ）”フィクスチャ
が構成される。図１１は、同時に処理できるＩＣチップ
・スタックの種々の寸法，種類，配向の例を示してい
る。ＩＣチップ・スタックの他の寸法，種類，配向も可
能である。
【００３２】特に、多数のスタックを有するフィクスチ
ャは、絶縁体薄膜を通過する、あるいは絶縁体薄膜に接
触する。このように、絶縁薄膜は、３つのスタックの露
出した水平面２４Ａ〜２４Ｃ（すなわち、“上（ｕ
ｐ）”面、したがって“マルチ・アップ”処理）に転移
される。３つのスタックの３つの水平面２４Ａ〜２４Ｃ
は、ほぼ同一平面上にあり、したがって絶縁体薄層への
すべての３つの表面の同時接触が容易になる。
【００３３】特定のプロセスの例として、端面絶縁体１
５が一旦設けられると、選択された側面は、トランスフ
ァ・メタライゼーション１７の端部を露出させるように
処理される。チップ１１のエッジは、例えば選択エッチ
ング・プロセスを用いて、優先的に除去される（図
３）。その後に、絶縁層２３を堆積し（図４）、除去し
て、トランスファ・メタライゼーション１７の端部のみ
を露出させる（図５）。
【００３４】次に、側面メタライゼーション層２５を、
電子モジュールの選択された側面上に形成する（図
６）。特に、側面メタライゼーション層２５は、薄膜メ
タライゼーション層により構成できる。この薄膜メタラ
イゼーション層は、パターニングされて、トランスファ
・メタライゼーション１７に電気的に接続され、スタッ
クのＩＣチップを相互接続する。薄膜メタライゼーショ
ン層の堆積により、Ｔ接続部３８が形成され、このＴ接
続部はメタライゼーション層２５をトランスファ・メタ
ライゼーション１７に電気的に接続する。代表的なプロ
セスの例として、薄膜側面メタライゼーションを、標準
的なフォトリソグラフィ薄膜供給技術を用いて形成す
る。次に、側面絶縁層２７を、例えば前述した薄膜絶縁
層転移技術を用いて、“厚い”（２５〜５０μｍ）層と
して形成する。
【００３５】ＩＣチップのスタック上の側面メタライゼ
ーション層を形成する他の方法を、以下に説明する。図
２のチップのスタックの選択された側面を平坦化し、ト
ランスファ・メタライゼーション１７の端部を露出させ
る。その後、薄い絶縁層２６を、電子モジュールの平坦
化された側面上に堆積する（図３１）。次に、標準的な
フォトリソグラフィ処理を用いて、薄い絶縁層２６内に
バイア２８を開け、トランスファ・メタライゼーション
１７の端部を露出させる（図３２）。次に、薄膜側面メ
タライゼーション層２５を堆積し、厚い絶縁層２７で覆
う。薄膜メタライゼーション層の堆積により、Ｔ接続部
３８が形成され、このＴ接続部はメタライゼーション層
２５をトランスファ・メタライゼーション層１７に電気
的に接続する。前述した実施例におけるように、薄膜絶
縁層転移技術を用いて、薄い絶縁層２６と厚い絶縁層２
７とを形成することができる。
【００３６】側面メタライゼーション層２５および関連
する絶縁層２７の形成に続いて、スタックをマルチ・ア
ップ・フィクスチャ内で配向を変えてスタックの端面を
露出させることができる。実際、多くのスタックを、１
つの“マルチ・アップ”フィクスチャを用いて同時に処
理することができる（図１１）。次に、化学的および／
または機械的方法を用いて、端面絶縁体１５の厚さを小
さくし、側面メタライゼーション層２５の端部を露出さ
せる（図７）。特に、前述した優先的エッチング技術お
よび機械研磨技術を用いて、端面絶縁体を、例えば１０
μｍより小さい厚さに薄くすることができる。実際に
は、端面絶縁体１５を、完全に除去することもできる
（図７）。次に、標準フォトリソグラフィおよび薄膜供
給技術を用いて、端面メタライゼーション層３３および
電気的コンタクト３１を形成する（図８）。図示のよう
に、端面メタライゼーション層３３を、側面メタライゼ
ーション２５に接続する。一般的には、電気コンタクト
３１を形成する前に、標準的なパターニングされたエッ
チング技術を用いて、端部ＩＣチップ上のＩ／Ｏパッド
と接触するトランスファ・メタライゼーション・コンタ
クト１９にまで、バイア３２を形成する。このようにし
て、Ｔ接続部３８を用いて、端面外部コンタクト３１を
有する端面メタライゼーション層３３に相互接続された
側面メタライゼーション層２５を有する完成された電子
モジュールが形成される。
【００３７】この発明の技術を拡張して、端面および側
面の両方に電気コンタクトを有する電子モジュールを形
成することができる。特定のプロセスの例として、チッ
プのスタックの配向を変えて、薄膜メタライゼーション
層２５に関係した側面１０１の処理を容易にする（図
９）。再び、化学的および／または機械的技術を用い
て、“厚い”側面絶縁層２７を薄くして、所望の厚さを
実現する（例えば、側面メタライゼーション２５上で約
２〜８μｍ）。Ｔ接続部の交差部材（すなわち上半分）
に対しスペースを与えるために、絶縁層２７を厚く堆積
し、厚い状態のままとすることができるが、側面パッド
３４が必要とされるならば、バイア３２があまりに深く
ならないように、薄くするのが最善である。薄くするこ
とは、また、電子モジュールの全体の寸法を小さくす
る。多数の電気コンタクトを有する側面メタライゼーシ
ョン層２５の一部分として、薄い側面絶縁層２７内にバ
イア３２が形成される（図１０）。この層（コンタク
ト）は、前述した端面コンタクト３１を形成するのに用
いた技術と同様の技術を用いて堆積される。
【００３８】このようにして、側面１０１および端面１
０２のメタライゼーション層と、側面および端面の外部
電気コンタクトとを相互接続する電子モジュールが形成
される。さらに、側面絶縁層２７と端面絶縁層１５の両
方に関係した厚さを低減して、電子モジュールの寸法を
小さくした。
【００３９】メモリ・モジュールを有する電子モジュー
ルの代表例を、図１２〜図１４に示す。一実施例では、
論理バッファ・チップ１２がスタック内に含まれている
（図１２）。論理バッファ・チップ１２は、米国特許出
願第０８／１２０，８７６号明細書“Ｉｎｔｅｇｒａｔ
ｅｄ Ｍｕｌｔｉｃｈｉｐ Ｍｅｍｏｒｙ Ｍｏｄｕｌ
ｅ， Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｆａｂｒｉｃａｔ
ｉｏｎ”、および米国特許出願第０８／１２０，８９３
号明細書“Ｉｎｔｅｇｒａｔｅｄ Ｍｅｍｏｒｙ Ｃｕ
ｂｅ，Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｆａｂｒｉｃａｔ
ｉｏｎ”に記載されたメモリ・スタック管理を実行す
る。論理バッファ・チップ１２は、また、ＳＲＡＭ，擬
似スタティックＲＡＭ，誤り訂正コード，メモリ・ハン
ドシェーキング，アレイ組込み自己テストを含む、カス
タマに固有の機能を有することができる。論理バッファ
・チップは、また、米国特許出願第０８／２５２，７９
４号明細書“Ｍｏｎｏｌｉｔｈｉｃ Ｅｌｅｃｔｒｏｎ
ｉｃ Ｍｏｄｕｌｅｓ−Ｆａｂｒｉｃａｔｉｏｎ ａｎ
ｄ Ｓｔｒｕｃｔｕｒｅ”に記載されているビット交換
を行うために用いることができる。端面電気コンタクト
３１は、メモリ・モジュールに電気接続を与える。特
に、これらのコンタクトは、スタックを有するメモリ・
チップ１１へのアクセスを調整する論理バッファ・チッ
プ１２への電気的接続を与える。側面メタライゼーショ
ン層２５は、バッファ・チップ１２からスタック内のメ
モリ・チップ１１への電気的接続を与える。
【００４０】他の実施例では、外部電気的接続のための
追加の手段が設けられる（図１３）。特に、電子モジュ
ールの端面は、端面メタライゼーション層３３と端面コ
ンタクト３１とを有している。これらは共に、同じメタ
ライゼーション層により形成されている。さらに、側面
コンタクト３４が設けられている。端面メタライゼーシ
ョン層３３は、バッファ・チップ１２に必要な配線の複
雑性を軽減することを容易にする。特に、外部電気的接
続を、端面メタライゼーション層３３を経てメモリ・チ
ップ１１へ直接行うことができる（論理バッファ・チッ
プ１２を経ることなく）。
【００４１】図１４に示す他の実施例では、バッファ・
チップ１２が、メモリ・チップのスタックの外部に設け
られる。特に、バッファ・チップ１２は、端面電気コン
タクト３１と端面メタライゼーション層３３に、ソルダ
バンプ（６５）接着される。モジュールの外部電気的接
続は、バッファ・チップ１２の“フットプリント（ｆｏ
ｏｔｐｒｉｎｔ）”の外側のスタックの端面に設けられ
た追加の端面コンタクト３１または３３によって、容易
に行われる。これらのコンタクトは、上部チップ１１，
側面メタライゼーション２５，またはバッファ・チップ
１２に電気的に接続することができる。
【００４２】要約すると、前述した３つの電子モジュー
ルは、すべて、メモリ・チップとバッファ・チップとを
有している。さらに、端面絶縁層１５、または端面およ
び側面絶縁層１５，２７は、電子モジュールが小さく作
られ、小さい電子パッケージに適合するように、薄くさ
れている。
【００４３】ＩＣチップのスタックおよび関係する電子
モジュールを形成する１つの方法は、多数のＩＣチップ
よりなる“長いスタック”を、多数の“小さいスタッ
ク”に細分することである。“小さいスタック”の各々
は、長いスタックのチップのサブセットよりなる（また
は長いスタックの１つのＩＣチップよりなる）。代表的
なプロセスの例として、多数のＩＣチップが作製され、
ダイシングされ、スタックされて、ＩＣチップの“長い
スタック”を形成する（図１５）。次に、側面処理を行
って、長いスタック内のＩＣチップのトランスファ・メ
タライゼーション・リードに関係するＴ接続部３８を形
成する。このようにして、スタックのＩＣチップへの電
気的アクセスを容易にするＴ接続部を有するＩＣチップ
の長いスタックが形成される。
【００４４】この発明の長いスタックは、スタックの隣
接ＩＣチップ間に設けられた、特有のチップ間接着およ
びセグメント化層３７を有している。特に、隣接ＩＣチ
ップ１１の各対（図１６）は、チップ間層３７とトラン
スファ・メタライゼーション１７を保護し支持するポリ
イミド層１３とを有するチップ間層３９によって分離さ
れている（長いスタック内のＩＣチップのサブセットで
あるこの特別のチップ間層を制限することができる）。
ポリイミド層１３には、接着／セグメント化層３７が隣
接している。この層３７は、長いスタックのセグメント
化を可能にするためにせん断分離できる接着材よりな
る。接着材は、例えば、粘度および接着力が高温で減少
するＤｉｔａｃ（Ｅ．Ｉ．Ｄｕｐｏｎｔ Ｄｅ Ｎｅｍ
ｏｕｒｓａｎｄ Ｃｏ．により製造された）とすること
ができる。
【００４５】特定のセグメント化プロセスの例に関し
て、図２０は、長いスタック内の選択されたセグメント
化点に関係したチップ間領域を示している。側面絶縁層
４９上にフォトレジスト層５１を堆積し、露光し、現像
する（図２１）。フォトレジストは、接着／セグメント
化層３７上に溝５３Ａが設けられるようにパターニング
される。次に、絶縁層４９，側面メタライゼーション４
３，Ｔ接続部３８，絶縁層２６を経て、接着／セグメン
ト化層３７までエッチングを行って、溝５３Ｂを形成す
る（図２２）。加熱すると、接着層３７の接着力は減少
し、長いスタックは、多数の小さいスタックに分離す
る。特に、加熱時に、選択されたセグメント化層（溝５
３Ｂでの）に沿って、せん断セグメント化力が加えら
れ、分離が行われる。その後、小さいスタック上の過剰
なフォトレジストを除去することができる。このように
して、側面に設けられたメタライゼーション層を有する
“小さいスタック”が形成される。
【００４６】次に、長いスタックは、電気的にバーンイ
ンされ、テストされて、長いスタック内の機能的および
非機能的ＩＣチップが識別される。長いスタック内のＩ
Ｃチップの“機能マップ”が作成される。この機能マッ
プは、側面メタライゼーション層４３（図１７）のパタ
ーニングに用いられ、長いスタック内の小さいスタック
として、機能的ＩＣチップのグループを相互接続する。
小さいスタック内のすべてのＩＣチップが機能的である
ので、テスト中に障害が生じ、バーンインしたＩＣチッ
プを交換するスペアＩＣチップを含ませることなしに、
小さいスタックを作製することができる。さらに、側面
メタライゼーション層をパターニングして、長いスタッ
クからの機能的な小スタックの作製率を最大にすること
ができる（短いスタックは、ＩＣチップの機能的グルー
プの最大数が用いられるように、長いスタック内でグル
ープ化される）。
【００４７】図１７〜図１９は、相互接続された小さい
スタック（以下に説明するように長いスタックからは分
離されて示されている）の構造を示している。特に、各
ＩＣチップ１１は、ＩＣチップの表面上のＩ／Ｏパッド
４５に接続されるトランスファ・メタライゼーション１
７に関係するＴ接続部３８を有している（図１８）。Ｔ
接続部は、従来では、長いスタックのＩＣチップをテス
トするために使用された。現在では、Ｔ接続部は、側面
メタライゼーション層４３に、電気的接触点を与える。
側面メタライゼーション層４３上に、絶縁層４９を堆積
する（図１８，図１９）。絶縁層４９を、前述した薄膜
絶縁層技術を用いて、形成することができる。あるいは
また、続く処理の条件に応じて、普通のスピン供給堆積
技術を用いることができる。
【００４８】小さいスタックを相互接続した（側面メタ
ライゼーション層４３により）後に、長いスタックを、
多数の小さいスタックにセグメント化する。セグメント
化点は、機能的な小さいスタックの境界に定められる。
これは、１つのＩＣチップを有する小さいスタックのセ
グメント化をも含んでいる（ＩＣチップが、多数の障害
ＩＣチップに隣接し、他の機能的ＩＣチップと共にスタ
ック内に含めることができないならば）。このようにし
て、１つの機能的ＩＣチップの廃棄さえも避けられる。
【００４９】相互接続された側面および端面メタライゼ
ーション層を形成するための、前述した本発明の技術
を、長いスタックから形成されたこれら小さいスタック
に適用することができる。したがって、端面メタライゼ
ーション層３３（図２３，図２４）は、小さいスタック
上に形成され、得られる電子モジュールの端面への外部
電気的接続を容易にする。特に、小さいスタックの端面
の制御された除去（例えば、研磨またはエッチング技術
を用いて）は、側面メタライゼーション層４３およびＴ
接続部３８の端部を露出させる（図２４）。次に、これ
らに接触するようにして、端面メタライゼーション３３
を形成する。したがって、電気的に相互接続された側面
および端面メタライゼーション層を有する完全に機能的
な電子モジュールが、各電子モジュール内に“スペア”
ＩＣチップを備える必要なしに、長いスタックから形成
される。
【００５０】前述したエッチング技術に代わって、レー
ザ・アブレーションを用いて、絶縁層４９，側面メタラ
イゼーション４３，Ｔ接続部３８，絶縁層２６を選択的
に除去し、接着セグメント化層３７を露出させることが
できる。スタックの側面に、レーザ・マスクを用いてパ
ターニングされた高エネルギーレーザ光を照射するか、
あるいは制御された状態で且つ所定のパターンに、微小
スポット・サイズのレーザ光ビームをラスタすることに
よって、選択レーザ・アブレーションを行うことができ
る。
【００５１】この発明の他の実施例では、端面メタライ
ゼーション層を有する電子モジュールが作製される。こ
の電子モジュールは、ＩＣチップの小さい各スタックの
端部ＩＣチップ上に端面メタライゼーション層を形成す
ることを必要としない。特に、図２５の斜視図に、４つ
のＩＣチップ１１のスタックを示す。各ＩＣチップは、
トランスファ・メタライゼーション層１７と端面メタラ
イゼーション層３３を有している。特に、端面メタライ
ゼーション層は、標準的なウェハ処理技術を用いて、ウ
ェハ・レベルで、トランスファ・メタライゼーション層
上に（絶縁層内にも）形成される。したがって、スタッ
クの各ＩＣチップは、予め形成された端面メタライゼー
ション層を有している。あるいはまた、トランスファ・
メタライゼーション層および端面メタライゼーション層
を収容する十分なスペースが１つの層内に存在し、この
ような組合せを作ることができる。いずれの場合も、セ
グメント化後は、さらなる端面処理は不必要である。
【００５２】特に、この発明で用いられるように、トラ
ンスファ・メタライゼーション層１７は、スタックのＩ
ＣチップのＩ／Ｏパッド４５を、スタックの側面（側面
メタライゼーション層のような）上の接続パッドに電気
的に接続するのに用いられるメタライゼーション層であ
る。さらに、この発明で用いられるように、端面メタラ
イゼーション層３３は、ＩＣチップのスタックの側面上
の接続パッドを、端面上の電気的接続パッドに電気的に
接続する（バイア６３を経て）のに用いられるメタライ
ゼーション層である。このように、別個のトランスファ
・メタライゼーションおよび端面メタライゼーション層
を有する実施例において（図２５）、例えば、トランス
ファ・メタライゼーション・リードを電子モジュールの
端面に電気的に接続するためには、端面メタライゼーシ
ョン・リードを、トランスファ・メタライゼーション・
リード上に設け、これら２つのメタライゼーション・リ
ードを、モジュールの側面上で電気的に接続する（図２
８〜図３０、側面メタライゼーション２５′）。
【００５３】１つの長いスタックから多数の小さいスタ
ックを形成するセグメント化技術を用いて、ＩＣチップ
の長いスタックをセグメント化することができる。各Ｉ
Ｃチップは、トランスファ・メタライゼーション層と端
面メタライゼーション層との両方を有している。特に、
スタッキング，Ｔ接続部形成，テスト／バーンインの工
程は、前述した工程とほぼ同一である。
【００５４】長いスタックのテスト／バーンイン後、溝
（またはバイア）６１（図２７）が開口され（エッチン
グされ）、端面メタライゼーション層３３の端部を露出
させる。溝（またはバイア）は、長いスタック内に識別
される小さいスタックの端部ＩＣチップに対してのみ開
口される。特に、小さいスタックおよび関係する端部チ
ップは、テスト／バーンイン処理工程に基づいて識別さ
れる。次に、側面メタライゼーションをパターニング
し、堆積して、トランスファ・メタライゼーションＴ接
続部と、各小さいスタックの端部チップ上の露出した端
面メタライゼーションとを接続する。
【００５５】一例として、小さいスタックの側面相互接
続パターンを、図２８に示す。図２８〜図３０は、各Ｉ
Ｃチップが、トランスファ・メタライゼーション層と端
面メタライゼーションとを有する小さいスタックを示し
ている。図２８，図２９に示すように、図２５〜図２７
で示した例よりも、より多くのトランスファ・メタライ
ゼーション・ライン１７、および、より多くの端面メタ
ライゼーション層ライン３３が設けられている。端部Ｉ
Ｃチップ１１′（図２８，図２９）は、小さいスタック
の側面上で電気的に相互接続されたトランスファ・メタ
ライゼーション層１７と端面メタライゼーション層３３
との両方を有している。これは、側面メタライゼーショ
ン層２５をパターニングし、端部ＩＣチップ１１′の端
面メタライゼーション層とトランスファ・メタライゼー
ション層との両方を電気的に接続する（Ｔ接続部３８を
経て）ことにより、行われる（図３０を参照）。側面メ
タライゼーション層２５をパターニングして、ＩＣチッ
プ間のバス化接続と、ＩＣチップへの個々の接続（端面
メタライゼーション層３３からの）との両方を容易に行
うことができる。スタック内の他のチップの各々の端面
メタライゼーション層は、側面から電気的に絶縁された
ままである。一般的に、保護側面絶縁層を、側面メタラ
イゼーション層２５を有する電子モジュールの側面上に
付加することができる。
【００５６】図２９に示すスタックの端部ＩＣチップ１
１′の断面図は、他の特徴を示している。特に、端面メ
タライゼーション層３３が示されており、これは電子モ
ジュールの端面上の開口６３に相互接続されている（図
２５，図２６を参照）。このように、電子モジュールの
外部電気的接続が容易になる。
【００５７】前記実施例におけるように、一旦、側面メ
タライゼーション層およびその上に設けられる任意の保
護絶縁層が形成されると、長いスタックがセグメント化
される。セグメント化は、テスト／バーンイン工程の後
に決定された所定のセグメント化点で行われ、数個の小
さいスタックを形成する。前述したセグメント化を容易
にするフォトリソグラフィ・エッチングまたはレーザ・
アブレーション処理が、用いられる（図２０〜図２
２）。セグメント化に続いて、開口６３（図２５，図２
６，図２９，図３０）を、スタックの各ＩＣチップの上
部絶縁面に形成し、端部メタライゼーション層３３およ
び／またはトランスファ・メタライゼーション層１７に
接触することができる（図２５，図２６）。
【００５８】この発明の一実施例では、ＩＣチップのス
タックの端部の開口６３の形成は不要である。特に、開
口６３は、ウェハ処理中、すべてのチップに形成され
る。スタッキングおよびセグメント化後、接着層がスタ
ックの各ＩＣチップから除去されると、開口６３が露出
する。したがって、ＩＣチップのスタックの端部に開口
を形成する処理工程は排除され、この発明の作製プロセ
スは効果的に簡略化される。
【００５９】代表的な応用例として、論理バッファ・チ
ップ１２を、小さいスタックの上部に付加し、端面メタ
ライゼーション層に適切に相互接続することができる
（図３０、この図は明瞭にするために、縦方向に拡大し
て示してある）。次に、全体パッケージを、例えばプラ
スチック・カプセル封止材７５で適切にパッケージング
する。外部電気的接続は、ワイヤボンド７１およびリー
ドフレーム・コンタクト７３を用いることによって容易
になる。
【００６０】要約すると、この発明の技術は、“厚い”
端部キャップを必要とすることなく、側面および端面メ
タライゼーション層を相互接続した電子モジュールの形
成を容易にする。さらに、ここに説明した技術は、電子
モジュールの全体寸法の減少を容易にし、より小さいパ
ッケージ内への電子モジュールの収容を容易にする。
【００６１】例えば、一実施例では、薄膜絶縁体転移技
術は、電子モジュール内の電気的に相互接続された側面
および端面メタライゼーション層の形成を容易にする。
さらに、それぞれの側面および端面に関係した絶縁層
を、かなり薄くして、電子モジュールの全体寸法を小さ
くすることができる。
【００６２】他の実施例では、ＩＣチップの長いスタッ
クをテストし、ＩＣチップの多数の小さいスタックにセ
グメント化する。長いスタックは、２つの隣接チップ間
でセグメント化を行うことができるように作製される。
したがって、テスト工程後に、機能的ＩＣチップのみを
備える小さいスタックを形成することができる。このこ
とは、電子モジュール内の“スペア”ＩＣチップの排除
を容易にする。このことは、また、電子モジュールの全
体寸法の縮小に寄与する。さらに、この発明の電気的に
相互接続される側面および端面メタライゼーション層の
技術と組合せて、完全に相互接続され、寸法の減少した
電子モジュールが形成される。
【００６３】この発明は、さらに、電子モジュールの各
ＩＣチップがトランスファ・メタライゼーション層と端
面メタライゼーション層との両方を有する、電子モジュ
ールの形成技術を含んでいる。端面メタライゼーション
層は、スタックの端部ＩＣチップ上にのみ用いられる。
したがって、電子モジュールは、スタックへ端面構造
（“厚い”端部キャップのような）を付加することな
く、端面メタライゼーション層を有する電子モジュール
を作製することができる。したがって、モジュールの全
体寸法は、小さくなる。さらに、これらの技術を、前述
した長いスタック／小さいスタックのセグメント化プロ
セスと組合せて、スタック内へのスペアＩＣチップの要
求を排除することができる。
【００６４】有益なことに、ここで説明した本発明の共
働技術は、相互接続された表面メタライゼーション層と
減少した全体寸法とを有する進歩した電子モジュールの
形成を容易にする。
【００６５】本発明を、特定の実施例により詳細に説明
したが、当業者であれば、本発明の趣旨および範囲内で
変形，変更を行うことができる。
【００６６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）電子モジュールの形成方法であって、（ａ）複数
のスタッキングされた集積回路（ＩＣ）チップを有する
スタックを設ける工程を含み、各ＩＣチップはエッジ面
を有し、前記エッジ面は前記スタックの第１の面を少な
くとも部分的に定め、（ｂ）前記スタックの前記第１の
面上に、第１の薄膜メタライゼーション層を形成する工
程と、（ｃ）前記第１の薄膜メタライゼーション層上に
第１の絶縁層を形成する工程と、（ｄ）前記スタックの
第２の面上に第２の薄膜メタライゼーション層を形成す
る工程とを含み、前記第２の面は、前記スタックの前記
第１の面に垂直であり、前記第１の薄膜メタライゼーシ
ョン層は、前記スタックの前記第２の面にまで延び、前
記第２の薄膜メタライゼーション層は、前記スタックの
前記第１の面を越えて延びて、前記第１の薄膜メタライ
ゼーション層に電気的に接続される、ことを特徴とする
電子モジュールの形成方法。 （２）前記第１の絶縁層の形成工程（ｃ）は、前記スタ
ックの前記第１の面に対し、前記第１の薄膜メタライゼ
ーション層上に複数の薄い絶縁層を設けることによっ
て、前記第１の絶縁層を形成する工程を含む、ことを特
徴とする上記（１）に記載の電子モジュールの形成方
法。 （３）前記複数の薄い絶縁層を設ける工程は、前記スタ
ックの前記第１の面に対し、第１の複数の薄膜絶縁層
を、前記第１の薄膜メタライゼーション層上に連続的に
転移する工程を含む、ことを特徴とする上記（２）に記
載の電子モジュールの形成方法。 （４）前記第１の薄膜メタライゼーション層の形成工程
（ｂ）の前に、前記スタックの前記第２の面上に第２の
絶縁層を堆積して、前記第２の薄膜メタライゼーション
層を、前記第２の絶縁層上に形成する工程をさらに含
む、ことを特徴とする上記（２）に記載の電子モジュー
ルの形成方法。 （５）前記第２の絶縁層の形成工程は、第２の複数の薄
膜絶縁層を、前記スタックの前記第２の面に連続的に転
移することによって、前記第２の絶縁層を形成する工程
を含む、ことを特徴とする上記（４）に記載の電子モジ
ュールの形成方法。 （６）前記第２の薄膜メタライゼーション層の形成工程
（ｄ）の前に、前記第２の絶縁層を薄くして、薄くされ
た絶縁層を形成する工程をさらに含み、前記第２の薄膜
メタライゼーション層の形成工程（ｄ）は、前記第２の
薄膜メタライゼーション層を前記薄くされた絶縁層上に
形成する工程をさらに含む、ことを特徴とする上記
（４）に記載の電子モジュールの形成方法。 （７）前記第２の薄膜メタライゼーション層の形成工程
（ｄ）の後に、前記第１の絶縁層を薄くして、薄くされ
た第１の絶縁層を形成して、前記スタックの前記第１の
面を越えて延びる前記第２の薄膜メタライゼーション層
の一部を、前記薄くされた第１の絶縁層の外面に露出さ
せる工程をさらに含む、ことを特徴とする上記（６）に
記載の電子モジュールの形成方法。 （８）前記第１の絶縁層を薄くする工程の後に、前記薄
くされた第１の絶縁層上に第３の薄膜メタライゼーショ
ン層を形成して、前記第３の薄膜メタライゼーション層
を、前記第１の絶縁層の前記薄くされた面上の前記露出
された第２の薄膜メタライゼーション層に電気的に接続
し、前記第３の薄膜メタライゼーションが、前記電子モ
ジュールの外部電気的接続を容易にする工程をさらに含
む、ことを特徴とする上記（７）に記載の電子モジュー
ルの形成方法。 （９）前記第１の絶縁層を薄くする工程の後に、前記薄
くされた第１の絶縁層上に複数の電気コンタクトを形成
して、前記複数の電気コンタクトを、前記第１の薄膜メ
タライゼーション層に電気的に接続し、前記電子モジュ
ールの外部電気的接続を容易にする工程をさらに含む、
ことを特徴とする上記（７）に記載の電子モジュールの
形成方法。 （１０）前記スタックを設ける工程（ａ）が、前記スタ
ックを第２の複数のスタッキングされたＩＣチップ内に
設ける工程を含み、前記第２の薄膜メタライゼーション
層の形成工程（ｄ）の前に、前記第２の複数のスタッキ
ングされたＩＣチップから前記スタックを分離する工程
をさらに含む、ことを特徴とする上記（１）に記載の電
子モジュールの形成方法。 （１１）電子モジュールの形成方法であって、（ａ）ス
タックを設ける工程を含み、前記スタックは、複数のス
タッキングされた集積回路（ＩＣ）チップと、主面を有
する前記スタックの、端部ＩＣチップを含む少なくとも
２つのＩＣチップと、前記主面上に設けられたトランス
ファ・メタライゼーション層と、前記主面上に設けられ
た端面メタライゼーション層とを有し、前記スタックの
各ＩＣチップはエッジ面を有し、前記エッジ面は前記ス
タックの側面を少なくとも部分的に定め、（ｂ）前記ス
タックの前記側面上に第１のメタライゼーション層を形
成して、前記第１のメタライゼーション層が前記スタッ
クのスタッキングされたＩＣチップの少なくともいくつ
かを電気的に接続し、前記第１のメタライゼーション層
が、前記スタックの前記端部ＩＣチップの端面メタライ
ゼーション層に接続されて、前記スタックの前記端部Ｉ
Ｃチップの前記端面メタライゼーションを経て、スタッ
キングされたＩＣチップの少なくともいくつかへの外部
電気的接続を容易にする工程を含み、前記スタックおよ
び前記第１のメタライゼーション層は、電子モジュール
よりなる、ことを特徴とする電子モジュールの形成方
法。 （１２）前記スタックの前記少なくとも２つのＩＣチッ
プの各ＩＣチップの前記端面メタライゼーション層は、
各ＩＣチップのエッジ面の方へ延び、前記第１のメタラ
イゼーション層の形成工程（ｂ）は、前記スタックの側
面上のスタックの端部ＩＣチップの端面メタライゼーシ
ョン層を露出させて、そこへ前記第１のメタライゼーシ
ョン層の電気的接続を容易にする工程をさらに含む、こ
とを特徴とする上記（１１）に記載の電子モジュールの
形成方法。 （１３）前記スタックを設ける工程（ａ）は、前記スタ
ックの端部ＩＣチップに、その端面メタライゼーション
層上およびそのトランスファ・メタライゼーション層上
に設けられた絶縁層を設ける工程を含み、前記絶縁層を
通る複数の導電バイアを形成して、前記複数の導電バイ
アが、前記スタックの前記端部ＩＣチップの前記端面メ
タライゼーション層への外部電気的接続を容易にする工
程をさらに含む、ことを特徴とする上記（１２）に記載
の電子モジュールの形成方法。 （１４）前記スタックを設ける工程（ａ）は、前記スタ
ックの端部ＩＣチップに、その端面メタライゼーション
層上およびそのトランスファ・メタライゼーション層上
に設けられた絶縁層を設ける工程を含み、前記絶縁層を
通る複数の導電バイアを形成して、前記複数の導電バイ
アが、前記スタックの前記端部ＩＣチップの前記トラン
スファ・メタライゼーション層への外部電気的接続を容
易にする工程をさらに含む、ことを特徴とする上記（１
２）に記載の電子モジュールの形成方法。 （１５）前記スタックを設ける工程（ａ）は、前記少な
くとも２つのＩＣチップの各々に、そのトランスファ・
メタライゼーション層上に設けられた端面メタライゼー
ション層を設けて、前記スタックの側面から、前記端面
メタライゼーション層および前記トランスファ・メタラ
イゼーション層への別個の電気的接続を容易にする工程
を含む、ことを特徴とする上記（１１）に記載の電子モ
ジュールの形成方法。 （１６）前記スタックを設ける工程（ａ）は、前記少な
くとも２つのＩＣチップの各々に、そのトランスファ・
メタライゼーション層と同一面に設けられた端面メタラ
イゼーション層を設ける工程を含む、ことを特徴とする
上記（１１）に記載の電子モジュールの形成方法。 （１７）前記スタックを設ける工程（ａ）は、第２の複
数のスタッキングされたＩＣチップ内に前記スタックを
設けて、前記第１のメタライゼーション層の形成を容易
にする工程を含む、ことを特徴とする上記（１１）に記
載の電子モジュールの形成方法。 （１８）前記第１のメタライゼーション層の形成工程
（ｂ）に続いて、前記第２の複数のスタッキングされた
ＩＣチップから前記電子モジュールを分離する工程を含
む、ことを特徴とする上記（１７）に記載の電子モジュ
ールの形成方法。 （１９）ウェハの処理中に、前記スタックの少なくとも
２つのＩＣチップの各々の主面に開口を形成する工程を
含み、前記開口は、前記スタックの端部ＩＣチップの端
面メタライゼーション層への電気的接続を容易にする、
ことを特徴とする上記（１１）に記載の電子モジュール
の形成方法。 （２０）前記スタックを設ける工程（ａ）は、各ＩＣチ
ップを有する前記スタックを設ける工程を含み、前記ス
タックは、主面と、この主面上に設けられたトランスフ
ァ・メタライゼーション層と、前記主面上に設けられた
端面メタライゼーション層とを有する、ことを特徴とす
る上記（１１）に記載の電子モジュールの形成方法。 （２１）電子モジュールの形成方法であって、（ａ）第
１の複数のスタッキングされた集積回路（ＩＣ）チップ
を有する長いスタックを設ける工程を含み、前記長いス
タックの第２の複数のＩＣチップの各々は、前記長いス
タックの隣接ＩＣチップから分離でき、（ｂ）前記工程
（ａ）の後、前記長いスタック内に少なくとも１つのセ
グメント化点を決定する工程を含み、前記セグメント化
点は、前記第２の複数のＩＣチップのうちのいずれかの
ＩＣチップと、前記長いスタックの隣接ＩＣチップとの
間に設けられており、（ｃ）前記長いスタックを、少な
くとも２つの小さいスタックに分離する工程を含み、こ
の分離は、前記少なくとも１つのセグメント化点で行わ
れ、前記電子モジュールは、前記少なくとも２つの小さ
いスタックのうちの第１の小さいスタックよりなる、こ
とを特徴とする電子モジュールの形成方法。 （２２）前記工程（ａ）の後、前記長いスタックの各Ｉ
Ｃチップのテストを行う工程を含み、前記工程（ｂ）
は、前記テストに基づいて、セグメント化点を決定する
工程を含む、ことを特徴とする上記（２１）に記載の電
子モジュールの形成方法。 （２３）前記工程（ａ）は、前記長いスタックの各ＩＣ
チップに、エッジ面を設ける工程を含み、前記エッジ面
は、長いスタックの側面を少なくとも部分的に定め、前
記テスト工程の前に、前記長いスタックの前記側面上に
複数の電気コンタクトを形成する工程を含み、前記複数
の電気コンタクトは、前記複数のＩＣチップに電気的に
接続され、前記長いスタックの各ＩＣチップのテストを
容易にする、ことを特徴とする上記（２２）に記載の電
子モジュールの形成方法。 （２４）前記テスト工程に続いて、前記長いスタックの
前記側面に第１のメタライゼーション層を形成して、前
記第１のメタライゼーション層を前記複数の電気コンタ
クトのうちすくなくともいくつかと電気的に接触させる
工程を含み、前記第１のメタライゼーション層は、前記
テスト工程の結果に基づくパターンを有し、前記電気モ
ジュールが、相互接続された複数のスタッキングされた
機能的ＩＣチップを有する、ことを特徴とする上記（２
３）に記載の電子モジュールの形成方法。 （２５）前記工程（ｂ）は、前記テスト工程に基づいて
複数のセグメント化点を決定する工程をさらに含み、前
記第１のメタライゼーション層形成工程は、前記第１の
メタライゼーション層をパターニングして、前記長いス
タックから複数の電気的に独立をした電子モジュールを
形成する工程を含み、前記工程（ｃ）は、前記長いスタ
ックを、前記複数の電気的に独立の電子モジュールに分
離する工程を含む、ことを特徴とする上記（２４）に記
載の電子モジュールの形成方法。 （２６）前記工程（ａ）は、前記長いスタックに、長い
スタックの前記第２の複数のＩＣチップの各々を、長い
スタック内の隣接ＩＣチップに接合する接着層を設ける
工程をさらに含み、前記工程（ｃ）は、前記少なくとも
１つのセグメント化点に関係した接着層の接着力を減少
させて、前記長いスタックから前記電子モジュールの分
離を容易にする工程を含む、ことを特徴とする上記（２
１）に記載の電子モジュールの形成方法。 （２７）前記工程（ｃ）は、接着層を加熱することによ
って、少なくとも１つのセグメント化点に関係した接着
層の接着力を減少させる工程を含む、ことを特徴とする
上記（２６）に記載の電子モジュールの形成方法。 （２８）前記工程（ｃ）は、少なくとも１つの前記セグ
メント化点で、前記長いスタックの側面に溝をエッチン
グし、長いスタックからの電子モジュールの分離を容易
にする工程をさらに含む、ことを特徴とする上記（２
９）に記載の電子モジュールの形成方法。 （２９）前記エッチングは、レーザ・アブレーションを
用いて溝をエッチングする工程を含む、ことを特徴とす
る上記（２８）に記載の電子モジュールの形成方法。 （３０）少なくとも１つの電気コンタクトが長いスタッ
クの側面に設けられ、前記少なくとも１つの電気コンタ
クトは、前記少なくとも１つのセグメント化点に関係し
た前記接着層に垂直に設けられ、セグメント化点により
定められた面と交差し、前記工程（ｃ）は、前記少なく
とも１つの電気コンタクトを経て前記溝をエッチングし
て、長いスタックからの電子モジュールの分離を容易に
する工程を含む、ことを特徴とする上記（２８）に記載
の電子モジュールの形成方法。 （３１）前記溝をエッチングする前記工程は、前記少な
くとも１つのセグメント化点で前記溝をエッチングする
工程を含み、前記接着層を、前記溝の前記エッチングに
よって露出させる、ことを特徴とする上記（３０）に記
載の電子モジュールの形成方法。 （３２）前記工程（ａ）は、前記長いスタックの隣接Ｉ
Ｃチップから分離される前記長いスタックの各ＩＣチッ
プを与える工程をさらに含み、前記工程（ｂ）は、前記
長いスタック内に少なくとも１つのセグメント化点を決
定する工程をさらに含み、前記セグメント化点は、前記
長いスタックの２つの隣接ＩＣチップ間にある、ことを
特徴とする上記（２１）に記載の電子モジュールの形成
方法。 （３３）複数のスタッキングされた集積回路（ＩＣ）チ
ップを有するスタックを備え、前記スタックの各ＩＣチ
ップはエッジ面を有し、前記エッジ面は少なくとも部分
的に前記スタックの第１の面を定め、前記スタックの前
記第１の面上に設けられた第１の薄膜メタライゼーショ
ン層を備え、前記第１の薄膜メタライゼーションを層は
前記スタックの第２の面に延び、前記第２の面は前記第
１の面に垂直であり、前記第１の薄膜メタライゼーショ
ン層上に設けられた第１の絶縁層を備え、前記スタック
の前記第２の面上に設けられた第２の薄膜メタライゼー
ション層を備え、前記第２の薄膜メタライゼーション層
は、前記スタックの前記第１の面を越えて延びて、前記
第２の薄膜メタライゼーション層が前記第１の薄膜メタ
ライゼーション層に電気的に接続される、ことを特徴と
する電子モジュール。 （３４）前記第２の薄膜メタライゼーション層と、前記
スタックの端部ＩＣチップとの間に設けられた前記第２
の薄膜絶縁層を備え、前記第２の薄膜メタライゼーショ
ン層の形成を容易にする、ことを特徴とする上記（３
３）に記載の電子モジュール。 （３５）前記第２の薄膜絶縁層の厚さは１０ｎｍより小
さい、ことを特徴とする上記（３４）に記載の電子モジ
ュール。 （３６）前記スタックの前記第１の面上の前記第１の絶
縁層は、外部絶縁層を有する薄い第１の絶縁層を有す
る、ことを特徴とする上記（３４）に記載の電子モジュ
ール。 （３７）前記第１の絶縁層から、前記薄い第１の絶縁層
の外部絶縁面への距離は、１０ｎｍより小さい、ことを
特徴とする上記（３６）に記載の電子モジュール。 （３８）前記薄い第１の絶縁層に複数の導電バイアを備
え、前記第１のメタライゼーション層への外部電気的接
続を容易にする、ことを特徴とする上記（３６）に記載
の電子モジュール。 （３９）前記第１の薄膜メタライゼーション層を第２の
薄膜メタライゼーション層へ電気的に接続する第１のＴ
接続部をさらに備える、ことを特徴とする上記（３３）
に記載の電子モジュール。 （４０）前記スタックの少なくともいくつかのＩＣチッ
プは、トランスファ・メタライゼーション・リードを有
し、前記トランスファ・メタライゼーション・リード
は、複数の第２のＴ接続部を経て前記第１の薄膜メタラ
イゼーション層へ電気的に接続され、前記複数の第２の
Ｔ接続部の各々は、前記第１のＴ接続部に垂直に配向さ
れている、ことを特徴とする上記（３９）に記載の電子
モジュール。 （４１）電子モジュールであって、複数のスタッキング
された集積回路（ＩＣ）チップと、主面を有する前記ス
タックの少なくとも２つのＩＣチップと、前記主面上に
設けられたトランスファ・メタライゼーション層と、前
記主面上に設けられた端面メタライゼーション層とを有
するスタックを備え、前記スタックの各ＩＣチップはエ
ッジ面を有し、前記エッジ面は前記スタックの側面を少
なくとも部分的に定め、前記スタックの前記側面上に設
けられた第１のメタライゼーション層を備え、前記端面
メタライゼーション層は、前記トランスファ・メタライ
ゼーション層を経て、前記スタックの前記少なくとも２
つのＩＣの少なくともいくつかに電気的に接続され、前
記第１のメタライゼーション層は、前記スタックの端部
ＩＣチップの端面メタライゼーション層に電気的に接続
され、前記スタックの前記端部ＩＣチップの前記端面メ
タライゼーション層を経て、前記電子モジュールへの外
部電気接続性を容易にする、ことを特徴とする電子モジ
ュール。 （４２）前記スタックの端部ＩＣチップの端面メタライ
ゼーション層は、前記スタックの側面に露出している、
ことを特徴とする上記（４１）に記載の電子モジュー
ル。 （４３）前記スタックの端部ＩＣチップは、さらに、そ
の端面メタライゼーション層上およびそのトランスファ
・メタライゼーション層上に設けられた薄い絶縁層を有
し、前記端部ＩＣチップは、さらに、前記薄い絶縁層内
に複数の導電バイアを有し、前記複数の導電バイアの少
なくともいくつかは、前記端部ＩＣチップの前記端面メ
タライゼーション層に電気的に接続されて、前記スタッ
クの端部ＩＣチップの端面メタライゼーション層への電
気的接続を容易にする、ことを特徴とする上記（４１）
に記載の電子モジュール。 （４４）前記導電バイアの少なくともいくつかは、前記
スタックの前記端部ＩＣチップの前記トランスファ・メ
タライゼーション層に電気的に接続されて、前記スタッ
クの端部ＩＣチップのトランスファ・メタライゼーショ
ン層への電気的接続を容易にする、ことを特徴とする上
記（４３）に記載の電子モジュール。 （４５）前記スタックは、第２の複数のスタッキングさ
れたＩＣチップ内に設けられている、ことを特徴とする
上記（４１）に記載の電子モジュール。 （４６）前記スタックの前記少なくとも２つのＩＣチッ
プの各々は、その端面メタライゼーション層を、そのト
ランスファ・メタライゼーション層上に設けて、前記ス
タックの側面から、その端面メタライゼーション層へ、
およびそのトランスファ・メタライゼーション層への別
個の電気的接続を容易にする、ことを特徴とする上記
（４１）に記載の電子モジュール。 （４７）前記スタックの前記少なくとも２つのＩＣチッ
プの各々は、そのトランスファ・メタライゼーション層
と同一面に設けられたその端面メタライゼーション層を
有する、ことを特徴とする上記（４１）に記載の電子モ
ジュール。 （４８）前記スタックは、複数のメモリ・チップを有
し、前記電子モジュールは、さらに、前記スタックの端
部ＩＣチップ上に設けられたバッファ・チップを有し、
前記バッファ・チップは、前記スタックの前記端部ＩＣ
チップの前記端面メタライゼーション層に電気的に接続
されて、メモリ機能を有する電子モジュールを与える、
ことを特徴とする上記（４１）に記載の電子モジュー
ル。 （４９）前記スタックの各ＩＣチップは、主面と、前記
主面上に設けられたトランスファ・メタライゼーション
層と、前記主面上に設けられた端面メタライゼーション
層とを有する、ことを特徴とする上記（４１）に記載の
電子モジュール。
【図面の簡単な説明】
【図１】この発明の一実施例に基づいて、一緒に積層さ
れた多数のＩＣチップのスタックの部分断面図である。
【図２】この発明の一実施例に基づいて、スタックの端
面に厚い絶縁層を形成した後の、図１のスタックの部分
断面図である。
【図３】この発明の一実施例に基づいて、スタックの端
面の優先的エッチングを行った後の、図２のスタックの
部分断面図である。
【図４】この発明の一実施例に基づいて、エッチングさ
れた側面上に絶縁層を形成した後の、図３のスタックの
部分断面図である。
【図５】この発明の一実施例に基づいて、トランスファ
・メタライゼーションの端部を露出させるために、絶縁
された側面を平坦化した後の、図４のスタックの部分断
面図である。
【図６】この発明の一実施例に基づいて、側面メタライ
ゼーション層および厚い側面絶縁層を形成した後の、図
５のスタックの部分断面図である。
【図７】この発明の一実施例に基づいて、側面メタライ
ゼーション層を露出させるために、電子モジュールの端
面の選択的エッチングおよび研磨を行った後の、図６の
スタックの部分断面図である。
【図８】この発明の一実施例に基づいて、側面メタライ
ゼーション層に電気的に接続された端面メタライゼーシ
ョン層を形成した後の、図７のスタックの部分断面図で
ある。
【図９】この発明の一実施例に基づいて、側面絶縁層の
優先的エッチングを行った後の、図８のスタックの部分
断面図である。
【図１０】この発明の一実施例に基づいて、スタックの
側面上にバイアおよび電気コンタクトを形成した後の、
図９のスタックの部分断面図である。
【図１１】この発明の一実施例に基づく、マルチ・アッ
プ・スタック処理フィクスチャの断面図である。
【図１２】この発明の一実施例に基づく、内部に集積バ
ッファ・チップを有する完成された電子モジュールの部
分断面図である。
【図１３】この発明の一実施例に基づく、内部に含まれ
る集積バッファ・チップと側面コンタクトとを有する完
成された電子モジュールの部分断面図である。
【図１４】この発明の一実施例に基づく、端面メタライ
ゼーション層に接着されたバッファ・チップ・ソルダバ
ンプを有する完成された電子モジュールの部分断面図で
ある。
【図１５】この発明の一実施例に基づく、半導体チップ
の“長いスタック”の斜視図である。
【図１６】この発明の一実施例に基づく、図１５の長い
スタックのチップ間層の部分断面図である。
【図１７】この発明の一実施例に基づいて、図１５の長
いスタックから形成された小さいスタック上に設けられ
た側面メタライゼーション層の部分斜視図である。
【図１８】この発明の一実施例に基づく、図１７のスタ
ックの断面図である。
【図１９】この発明の一実施例に基づく、図１７のスタ
ックの断面図である。
【図２０】この発明の一実施例に基づいて、スタックが
上部に設けられた側面メタライゼーション層を有する、
図１５の長いスタックのチップ間層の拡大図である。
【図２１】この発明の一実施例に基づいて、フォトレジ
スト層の堆積およびパターニングが行われた後の、図２
０のスタックの部分断面図である。
【図２２】この発明の一実施例に基づいて、溝をエッチ
ングした後の、図２１のスタックの部分断面図である。
【図２３】この発明の一実施例に基づく、側面および端
面メタライゼーション層を有する小さいスタックの断面
図である。
【図２４】この発明の一実施例に基づく、図２３の小さ
いスタックの端面の概略図である。
【図２５】この発明の一実施例に基づいて、小さいスタ
ックの各ＩＣチップが、端面メタライゼーション層およ
びトランスファ・メタライゼーション層の両方を有す
る、小さいスタックの斜視図である。
【図２６】この発明の一実施例に基づいて、小さいスタ
ックの各ＩＣチップが、組合された端面メタライゼーシ
ョン層およびトランスファ・メタライゼーション層を有
する、小さいスタックの斜視図である。
【図２７】この発明の一実施例に基づいて、各ＩＣチッ
プのトランスファ・メタライゼーションに従ってＩＣチ
ップを形成した後の、図２５および図２６の小さいスタ
ックの側面斜視図である。
【図２８】この発明の一実施例に基づいて、小さいスタ
ックの各ＩＣチップが、端面メタライゼーション層とト
ランスファ・メタライゼーション層との両方を有する、
小さいスタックの側面図である。
【図２９】この発明の一実施例に基づく、図２８の小さ
いスタックの端面の断面図である。
【図３０】この発明の一実施例に基づく、図２８の小さ
いスタックを備える完成された電子モジュールの断面図
である。
【図３１】この発明の一実施例に基づいて、薄い側面絶
縁層の形成を行った後の、図２のスタックの部分断面図
である。
【図３２】薄い側面絶縁層に開口をパターニング形成し
た後の、図３１のスタックの部分断面図である。
【図３３】側面メタライゼーション層および保護絶縁層
の形成後の、図３２のスタックの部分断面図である。
【符号の説明】
１１ ＩＣチップ １２ 論理バッファ・チップ １３ 絶縁体 １４ 絶縁膜 １７ トランスファ・メタライゼーション １９ コンタクト・パッド ２５ 側面メタライゼーション層 ２７ 側面絶縁層 ３１ 電気コンタクト ３３ 端面メタライゼーション層 ３７ セグメント化層 ３８ Ｔ接続部 ４３ 側面メタライゼーション層 ４９ 側面絶縁層 ５１ フォトレジスト層 ５３Ａ，５３Ｂ，６１ 溝 ６３ 開口 ７１ ワイヤボンド ７３ リードフレーム・コンタクト ７５ カプセル封止材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケネス・エドワード・ビールステイン，ジ ュニア アメリカ合衆国 バーモント州 エセック ス ジャンクション ウォルデン ウッズ 11 (72)発明者 クロード・ルイス・バーティン アメリカ合衆国 バーモント州 バーリン トン エスオーフェザント ウェイ 33 (72)発明者 ジョン・エドワード・クロニン アメリカ合衆国 バーモント州 ミルトン アールディーナンバー３ ボックス3254 （番地なし) (72)発明者 ウェイン・ジョン・ハウエル アメリカ合衆国 バーモント州 ウィリス トン タマラック ドライブ ４ (72)発明者 ジェイムス・マーク・リース アメリカ合衆国 バーモント州 バーリン トン エスオーバトラー ドライブ 37 (72)発明者 ロバート・バード・フィリップス アメリカ合衆国 ニューヨーク州 スター ツバーグ ノース クロス ロード 17

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】電子モジュールの形成方法であって、 （ａ）複数のスタッキングされた集積回路（ＩＣ）チッ
    プを有するスタックを設ける工程であって、各ＩＣチッ
    プはエッジ面を有し、前記エッジ面は前記スタックの第
    １の面を少なくとも部分的に定めることを含む工程と、 （ｂ）前記スタックの前記第１の面上に、第１の薄膜メ
    タライゼーション層を形成する工程と、 （ｃ）前記第１の薄膜メタライゼーション層上に第１の
    絶縁層を形成する工程と、 （ｄ）前記スタックの第２の面上に第２の薄膜メタライ
    ゼーション層を形成する工程であって、前記第２の面
    は、前記スタックの前記第１の面に垂直であり、前記第
    １の薄膜メタライゼーション層は、前記スタックの前記
    第２の面にまで延び、前記第２の薄膜メタライゼーショ
    ン層は、前記スタックの前記第１の面を越えて延びて、
    前記第１の薄膜メタライゼーション層に電気的に接続さ
    れることを含む工程と、を含む電子モジュールの形成方
    法。
  2. 【請求項２】前記第１の絶縁層の形成工程（ｃ）は、前
    記スタックの前記第１の面に対し、前記第１の薄膜メタ
    ライゼーション層上に複数の薄い絶縁層を設けることに
    よって、前記第１の絶縁層を形成する工程を含む、こと
    を特徴とする請求項１記載の電子モジュールの形成方
    法。
  3. 【請求項３】前記スタックを設ける工程（ａ）が、前記
    スタックを第２の複数のスタッキングされたＩＣチップ
    内に設ける工程を含み、前記第２の薄膜メタライゼーシ
    ョン層の形成工程（ｄ）の前に、前記第２の複数のスタ
    ッキングされたＩＣチップから前記スタックを分離する
    工程をさらに含む、ことを特徴とする請求項１記載の電
    子モジュールの形成方法。
  4. 【請求項４】電子モジュールの形成方法であって、 （ａ）スタックを設ける工程であって、前記スタック
    は、複数のスタッキングされた集積回路（ＩＣ）チップ
    と、主面を有する前記スタックの、端部ＩＣチップを含
    む少なくとも２つのＩＣチップと、前記主面上に設けら
    れたトランスファ・メタライゼーション層と、前記主面
    上に設けられた端面メタライゼーション層とを有し、前
    記スタックの各ＩＣチップはエッジ面を有し、前記エッ
    ジ面は前記スタックの側面を少なくとも部分的に定める
    ことを含む工程と、 （ｂ）前記スタックの前記側面上に第１のメタライゼー
    ション層を形成して、前記第１のメタライゼーション層
    が前記スタックのスタッキングされたＩＣチップの少な
    くともいくつかを電気的に接続し、前記第１のメタライ
    ゼーション層が、前記スタックの前記端部ＩＣチップの
    端面メタライゼーション層に接続されて、前記スタック
    の前記端部ＩＣチップの前記端面メタライゼーションを
    経て、スタッキングされたＩＣチップの少なくともいく
    つかへの外部電気的接続を容易にする工程とを含み、 前記スタックおよび前記第１のメタライゼーション層
    は、電子モジュールよりなることを特徴とする電子モジ
    ュールの形成方法。
  5. 【請求項５】前記スタックの前記少なくとも２つのＩＣ
    チップの各ＩＣチップの前記端面メタライゼーション層
    は、各ＩＣチップのエッジ面の方へ延び、前記第１のメ
    タライゼーション層の形成工程（ｂ）は、前記スタック
    の側面上のスタックの端部ＩＣチップの端面メタライゼ
    ーション層を露出させて、そこへ前記第１のメタライゼ
    ーション層の電気的接続を容易にする工程をさらに含
    む、ことを特徴とする請求項４記載の電子モジュールの
    形成方法。
  6. 【請求項６】前記スタックを設ける工程（ａ）は、前記
    少なくとも２つのＩＣチップの各々に、そのトランスフ
    ァ・メタライゼーション層上に設けられた端面メタライ
    ゼーション層を設けて、前記スタックの側面から、前記
    端面メタライゼーション層および前記トランスファ・メ
    タライゼーション層への別個の電気的接続を容易にする
    工程を含む、ことを特徴とする請求項４記載の電子モジ
    ュールの形成方法。
  7. 【請求項７】前記スタックを設ける工程（ａ）は、前記
    少なくとも２つのＩＣチップの各々に、そのトランスフ
    ァ・メタライゼーション層と同一面に設けられた端面メ
    タライゼーション層を設ける工程を含む、ことを特徴と
    する請求項４記載の電子モジュールの形成方法。
  8. 【請求項８】前記スタックを設ける工程（ａ）は、第２
    の複数のスタッキングされたＩＣチップ内に前記スタッ
    クを設けて、前記第１のメタライゼーション層の形成を
    容易にする工程を含む、ことを特徴とする請求項４記載
    の電子モジュールの形成方法。
  9. 【請求項９】前記スタックを設ける工程（ａ）は、各Ｉ
    Ｃチップを有する前記スタックを設ける工程を含み、前
    記スタックは、主面と、この主面上に設けられたトラン
    スファ・メタライゼーション層と、前記主面上に設けら
    れた端面メタライゼーション層とを有する、ことを特徴
    とする請求項４記載の電子モジュールの形成方法。
  10. 【請求項１０】電子モジュールの形成方法であって、 （ａ）第１の複数のスタッキングされた集積回路（Ｉ
    Ｃ）チップを有する長いスタックを設ける工程であっ
    て、前記長いスタックの第２の複数のＩＣチップの各々
    は、前記長いスタックの隣接ＩＣチップから分離できる
    ことを含む工程と、 （ｂ）前記工程（ａ）の後、前記長いスタック内に少な
    くとも１つのセグメント化点を決定する工程であって、
    前記セグメント化点は、前記第２の複数のＩＣチップの
    うちのいずれかのＩＣチップと、前記長いスタックの隣
    接ＩＣチップとの間に設けられていることを含む工程
    と、 （ｃ）前記長いスタックを、少なくとも２つの小さいス
    タックに分離する工程であって、この分離は、前記少な
    くとも１つのセグメント化点で行われ、前記電子モジュ
    ールは、前記少なくとも２つの小さいスタックのうちの
    第１の小さいスタックよりなることを含む工程と、を含
    む電子モジュールの形成方法。
  11. 【請求項１１】前記スタックを設ける工程（ａ）の後、
    前記長いスタックの各ＩＣチップのテストを行う工程を
    含み、前記セグメント化点を決定する工程（ｂ）は、前
    記テストに基づいて、セグメント化点を決定する工程を
    含む、ことを特徴とする請求項１０記載の電子モジュー
    ルの形成方法。
  12. 【請求項１２】前記スタックを設ける工程（ａ）は、前
    記長いスタックに、長いスタックの前記第２の複数のＩ
    Ｃチップの各々を、長いスタック内の隣接ＩＣチップに
    接合する接着層を設ける工程をさらに含み、前記分離す
    る工程（ｃ）は、前記少なくとも１つのセグメント化点
    に関係した接着層の接着力を減少させて、前記長いスタ
    ックから前記電子モジュールの分離を容易にする工程を
    含む、ことを特徴とする請求項１０記載の電子モジュー
    ルの形成方法。
  13. 【請求項１３】前記スタックを設ける工程（ａ）は、前
    記長いスタックの隣接ＩＣチップから分離される前記長
    いスタックの各ＩＣチップを与える工程をさらに含み、
    前記セグメント化点を決定する工程（ｂ）は、前記長い
    スタック内に少なくとも１つのセグメント化点を決定す
    る工程をさらに含み、前記セグメント化点は、前記長い
    スタックの２つの隣接ＩＣチップ間にある、ことを特徴
    とする請求項１０記載の電子モジュールの形成方法。
  14. 【請求項１４】複数のスタッキングされた集積回路（Ｉ
    Ｃ）チップを有するスタックであって、各ＩＣチップは
    エッジ面を有し、前記エッジ面は少なくとも部分的に前
    記スタックの第１の面を定めているスタックと、 前記スタックの前記第１の面上に設けられた第１の薄膜
    メタライゼーション層であって、前記スタックの第２の
    面に延び、前記第２の面は前記第１の面に垂直である第
    １の薄膜メタライゼーション層と、 前記第１の薄膜メタライゼーション層上に設けられた第
    １の絶縁層と、 前記スタックの前記第２の面上に設けられた第２の薄膜
    メタライゼーション層であって、前記スタックの前記第
    １の面を越えて延びて、前記第２の薄膜メタライゼーシ
    ョン層が前記第１の薄膜メタライゼーション層に電気的
    に接続される第２の薄膜メタライゼーション層と、を有
    する電子モジュール。
  15. 【請求項１５】前記第２の薄膜メタライゼーション層
    と、前記スタックの端部ＩＣチップとの間に設けられた
    前記第２の薄膜絶縁層を備え、前記第２の薄膜メタライ
    ゼーション層の形成を容易にする、ことを特徴とする請
    求項１４記載の電子モジュール。
  16. 【請求項１６】前記第１の薄膜メタライゼーション層を
    第２の薄膜メタライゼーション層へ電気的に接続する第
    １のＴ接続部をさらに備える、ことを特徴とする請求項
    １４記載の電子モジュール。
  17. 【請求項１７】電子モジュールであって、 複数のスタッキングされた集積回路（ＩＣ）チップと、
    主面を有する前記スタックの少なくとも２つのＩＣチッ
    プと、前記主面上に設けられたトランスファ・メタライ
    ゼーション層と、前記主面上に設けられた端面メタライ
    ゼーション層とを有するスタックであって、各ＩＣチッ
    プはエッジ面を有し、前記エッジ面は前記スタックの側
    面を少なくとも部分的に定めているスタックと、 前記スタックの前記側面上に設けられた第１のメタライ
    ゼーション層とを備え、前記端面メタライゼーション層
    は、前記トランスファ・メタライゼーション層を経て、
    前記スタックの前記少なくとも２つのＩＣの少なくとも
    いくつかに電気的に接続され、前記第１のメタライゼー
    ション層は、前記スタックの端部ＩＣチップの端面メタ
    ライゼーション層に電気的に接続され、前記スタックの
    前記端部ＩＣチップの前記端面メタライゼーション層を
    経て、前記電子モジュールへの外部電気接続性を容易に
    する、ことを特徴とする電子モジュール。
  18. 【請求項１８】前記スタックの端部ＩＣチップの端面メ
    タライゼーション層は、前記スタックの側面に露出して
    いる、ことを特徴とする請求項１７記載の電子モジュー
    ル。
  19. 【請求項１９】前記スタックの端部ＩＣチップは、さら
    に、その端面メタライゼーション層上およびそのトラン
    スファ・メタライゼーション層上に設けられた薄い絶縁
    層を有し、前記端部ＩＣチップは、さらに、前記薄い絶
    縁層内に複数の導電バイアを有し、前記複数の導電バイ
    アの少なくともいくつかは、前記端部ＩＣチップの前記
    端面メタライゼーション層に電気的に接続されて、前記
    スタックの端部ＩＣチップの端面メタライゼーション層
    への電気的接続を容易にする、ことを特徴とする請求項
    １７記載の電子モジュール。
  20. 【請求項２０】前記スタックは、第２の複数のスタッキ
    ングされたＩＣチップ内に設けられている、ことを特徴
    とする請求項１７記載の電子モジュール。
  21. 【請求項２１】前記スタックの前記少なくとも２つのＩ
    Ｃチップの各々は、その端面メタライゼーション層を、
    そのトランスファ・メタライゼーション層上に設けて、
    前記スタックの側面から、その端面メタライゼーション
    層へ、およびそのトランスファ・メタライゼーション層
    への別個の電気的接続を容易にする、ことを特徴とする
    請求項１７記載の電子モジュール。
  22. 【請求項２２】前記スタックの前記少なくとも２つのＩ
    Ｃチップの各々は、そのトランスファ・メタライゼーシ
    ョン層と同一面に設けられたその端面メタライゼーショ
    ン層を有する、ことを特徴とする請求項１７記載の電子
    モジュール。
  23. 【請求項２３】前記スタックは、複数のメモリ・チップ
    を有し、前記電子モジュールは、さらに、前記スタック
    の端部ＩＣチップ上に設けられたバッファ・チップを有
    し、前記バッファ・チップは、前記スタックの前記端部
    ＩＣチップの前記端面メタライゼーション層に電気的に
    接続されて、メモリ機能を有する電子モジュールを与え
    る、ことを特徴とする請求項１７記載の電子モジュー
    ル。
  24. 【請求項２４】前記スタックの各ＩＣチップは、主面
    と、前記主面上に設けられたトランスファ・メタライゼ
    ーション層と、前記主面上に設けられた端面メタライゼ
    ーション層とを有する、ことを特徴とする請求項１７記
    載の電子モジュール。
JP7316619A 1994-12-20 1995-12-05 電子モジュールおよびその形成方法 Expired - Lifetime JP2902988B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/359,982 US5466634A (en) 1994-12-20 1994-12-20 Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US359982 1994-12-20

Publications (2)

Publication Number Publication Date
JPH08236688A true JPH08236688A (ja) 1996-09-13
JP2902988B2 JP2902988B2 (ja) 1999-06-07

Family

ID=23416111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7316619A Expired - Lifetime JP2902988B2 (ja) 1994-12-20 1995-12-05 電子モジュールおよびその形成方法

Country Status (3)

Country Link
US (2) US5466634A (ja)
JP (1) JP2902988B2 (ja)
KR (1) KR100210210B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008142763A1 (ja) * 2007-05-18 2008-11-27 Kabushiki Kaisha Nihon Micronics 積層型パッケージ、及び、積層型パッケージの形成方法
JP2010050453A (ja) * 2008-08-20 2010-03-04 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2010087502A (ja) * 2008-09-29 2010-04-15 Headway Technologies Inc メモリデバイスを実現する積層チップパッケージ
JP2010147096A (ja) * 2008-12-16 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2010183058A (ja) * 2009-02-06 2010-08-19 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2011029370A (ja) * 2009-07-24 2011-02-10 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2011097008A (ja) * 2009-10-28 2011-05-12 Headway Technologies Inc 積層チップパッケージの製造方法
JP2011166110A (ja) * 2010-02-04 2011-08-25 Headway Technologies Inc 積層チップパッケージの製造方法
JP2012511835A (ja) * 2008-12-09 2012-05-24 ヴァーティカル・サーキツツ・インコーポレーテッド 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続
JP2012109523A (ja) * 2010-11-18 2012-06-07 Headway Technologies Inc メモリデバイスおよび積層半導体基板並びにこれらの製造方法
JP2012222340A (ja) * 2011-04-11 2012-11-12 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012256845A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2013070021A (ja) * 2011-09-22 2013-04-18 Headway Technologies Inc 複合型積層チップパッケージ

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US5661330A (en) * 1995-03-14 1997-08-26 International Business Machines Corporation Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses
US5673478A (en) * 1995-04-28 1997-10-07 Texas Instruments Incorporated Method of forming an electronic device having I/O reroute
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5661901A (en) * 1995-07-10 1997-09-02 Micron Technology, Inc. Method for mounting and electrically interconnecting semiconductor dice
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5763943A (en) * 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5903045A (en) * 1996-04-30 1999-05-11 International Business Machines Corporation Self-aligned connector for stacked chip module
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5935763A (en) * 1996-06-11 1999-08-10 International Business Machines Corporation Self-aligned pattern over a reflective layer
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6034438A (en) * 1996-10-18 2000-03-07 The Regents Of The University Of California L-connect routing of die surface pads to the die edge for stacking in a 3D array
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
EP2270846A3 (en) 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US5933712A (en) * 1997-03-19 1999-08-03 The Regents Of The University Of California Attachment method for stacked integrated circuit (IC) chips
US5793103A (en) * 1997-05-08 1998-08-11 International Business Machines Corporation Insulated cube with exposed wire lead
US5869353A (en) * 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
WO1999059206A2 (en) * 1998-05-13 1999-11-18 Koninklijke Philips Electronics N.V. Semiconductor device and method for making the device
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6388325B2 (en) * 1999-11-02 2002-05-14 Alliedsignal Inc. Multi-layer interconnect
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
TW492114B (en) 2000-06-19 2002-06-21 Advantest Corp Method and apparatus for edge connection between elements of an integrated circuit
US6343940B1 (en) 2000-06-19 2002-02-05 Advantest Corp Contact structure and assembly mechanism thereof
US6487102B1 (en) * 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
DE10101875B4 (de) 2001-01-16 2006-05-04 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US7174627B2 (en) * 2001-01-26 2007-02-13 Irvine Sensors Corporation Method of fabricating known good dies from packaged integrated circuits
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6979892B2 (en) * 2001-04-25 2005-12-27 Delphi Technologies, Inc. Laminated co-fired sandwiched element for non-thermal plasma reactor
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
KR100564621B1 (ko) * 2004-04-08 2006-03-28 삼성전자주식회사 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7081667B2 (en) * 2004-09-24 2006-07-25 Gelcore, Llc Power LED package
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
US7535105B2 (en) * 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices
CN100378984C (zh) * 2005-09-23 2008-04-02 中芯国际集成电路制造(上海)有限公司 恒温电迁移测试结构及其圆角光学邻近修正方法
JP4934053B2 (ja) * 2005-12-09 2012-05-16 スパンション エルエルシー 半導体装置およびその製造方法
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7928549B2 (en) * 2006-09-19 2011-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices with multi-dimensional pad structures
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
KR100813626B1 (ko) * 2006-12-20 2008-03-14 삼성전자주식회사 적층형 반도체 소자 패키지
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US20080157324A1 (en) * 2006-12-28 2008-07-03 Jia Miao Tang Stacked die package with die interconnects
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
EP2186134A2 (en) * 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
DE102007044795B4 (de) * 2007-09-19 2011-11-24 Siemens Ag Elektronisches Modul mit einem Bauelementstapel
US7867878B2 (en) * 2007-09-21 2011-01-11 Infineon Technologies Ag Stacked semiconductor chips
TW200924148A (en) * 2007-11-26 2009-06-01 Ind Tech Res Inst Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP5639052B2 (ja) * 2008-06-16 2014-12-10 テッセラ，インコーポレイテッド ウェハレベルでの縁部の積重ね
TWM350814U (en) * 2008-07-10 2009-02-11 Mao Bang Electronic Co Ltd Stacking structure of integrated circuit components
CN102422412A (zh) * 2009-03-13 2012-04-18 德塞拉股份有限公司 具有穿过结合垫延伸的通路的堆叠式微电子组件
WO2010151578A2 (en) * 2009-06-26 2010-12-29 Vertical Circuits, Inc. Electrical interconnect for die stacked in zig-zag configuration
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9190371B2 (en) * 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
US8536712B2 (en) * 2011-01-26 2013-09-17 Sae Magnetics Ltd. Memory device and method of manufacturing the same
US20140097544A1 (en) * 2012-10-05 2014-04-10 Altera Corporation Side Stack Interconnection for Integrated Circuits and The Like
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4352715A (en) * 1977-11-28 1982-10-05 Irvine Sensors Corporation Detector array module fabrication
US4304624A (en) * 1977-11-28 1981-12-08 Irvine Sensors Corporation Method of fabricating a multi-layer structure for detector array module
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4361711A (en) * 1981-12-18 1982-11-30 The Standard Oil Company Alcohols from olefins and synthesis gas
US4672737A (en) * 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4737470A (en) * 1984-12-19 1988-04-12 Texas Instruments Incorporated Method of making three dimensional structures of active and passive semiconductor components
US4910083A (en) * 1986-10-10 1990-03-20 Hoechst Celanese Corp. Ultrathin polyarylate polymer films and their preparation
US4880699A (en) * 1986-10-10 1989-11-14 Hoechst Celanese Corporation Ultrathin polyimide polymer films and their preparation
US4908267A (en) * 1986-10-10 1990-03-13 Hoechst Celanese Corp. Ultrathin polyether sulfone films and their preparation
US4908266A (en) * 1986-10-10 1990-03-13 Hoechst Celanese Corp. Ultrathin cellulose ester polymer films and their preparation
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
CA2010169A1 (en) * 1989-02-21 1990-08-21 Masakazu Uekita Multi-layer resist
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US4999311A (en) * 1989-08-16 1991-03-12 Unisys Corporation Method of fabricating interconnections to I/O leads on layered electronic assemblies
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
JPH0513666A (ja) * 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
JP2988045B2 (ja) * 1991-09-13 1999-12-06 富士通株式会社 ベアチップの構造およびベアチップの実装構造
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008142763A1 (ja) * 2007-05-18 2008-11-27 Kabushiki Kaisha Nihon Micronics 積層型パッケージ、及び、積層型パッケージの形成方法
JP2010050453A (ja) * 2008-08-20 2010-03-04 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2010087502A (ja) * 2008-09-29 2010-04-15 Headway Technologies Inc メモリデバイスを実現する積層チップパッケージ
JP2012511835A (ja) * 2008-12-09 2012-05-24 ヴァーティカル・サーキツツ・インコーポレーテッド 電気伝導材料のエアゾール・アプリケーションによって形成される半導体ダイ相互接続
JP2010147096A (ja) * 2008-12-16 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2010183058A (ja) * 2009-02-06 2010-08-19 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2011029370A (ja) * 2009-07-24 2011-02-10 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2011097008A (ja) * 2009-10-28 2011-05-12 Headway Technologies Inc 積層チップパッケージの製造方法
JP2011166110A (ja) * 2010-02-04 2011-08-25 Headway Technologies Inc 積層チップパッケージの製造方法
JP2012109523A (ja) * 2010-11-18 2012-06-07 Headway Technologies Inc メモリデバイスおよび積層半導体基板並びにこれらの製造方法
JP2012222340A (ja) * 2011-04-11 2012-11-12 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012256845A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2013070021A (ja) * 2011-09-22 2013-04-18 Headway Technologies Inc 複合型積層チップパッケージ

Also Published As

Publication number Publication date
KR100210210B1 (ko) 1999-07-15
US5517057A (en) 1996-05-14
US5466634A (en) 1995-11-14
JP2902988B2 (ja) 1999-06-07
KR960026718A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JP2902988B2 (ja) 電子モジュールおよびその形成方法
US8970047B2 (en) Method for creating a 3D stacked multichip module
JP3245006B2 (ja) モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース
US7528494B2 (en) Accessible chip stack and process of manufacturing thereof
US5872025A (en) Method for stacked three dimensional device manufacture
US9899353B2 (en) Off-chip vias in stacked chips
KR0160211B1 (ko) 집적 회로 칩의 평면 배열의 적층에 의한 모노리드식 전자 모듈 형성 방법
US6548391B1 (en) Method of vertically integrating electric components by means of back contacting
US7556983B2 (en) Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US5481133A (en) Three-dimensional multichip package
US5648684A (en) Endcap chip with conductive, monolithic L-connect for multichip stack
US5104820A (en) Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US20090209063A1 (en) Chipstack package and manufacturing method thereof
US7135378B2 (en) Process for fabricating a semiconductor device having a plurality of encrusted semiconductor chips
JPH08213548A (ja) ３次元集積回路の製造方法
JP2002305283A (ja) ３次元マルチチップパッケージ及びその製造方法
JP2004536449A (ja) 半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
KR102470488B1 (ko) 두꺼운 rdl과 얇은 rdl이 교대로 적층된 패키지
CN113410223B (zh) 芯片组及其制造方法
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
US6664132B1 (en) Method for producing three-dimensional circuits
CN111863784B (zh) 半导体结构及其制造方法
JP2001035993A (ja) マルチチップモジュールおよびその製造方法