DE19849586C1 - Verfahren zum Herstellen dreidimensionaler Schaltungen - Google Patents

Abstract

Bei einem Verfahren zum Herstellen dreidimensionaler Schaltungen wird zunächst ein erstes Substrat mit zumindest einer Metallisierungsstruktur bereitgestellt, und eine Mehrzahl von Schaltungschips wird auf dem ersten Substrat angeordnet und mit dem ersten Substrat verbunden, um einen Substratstapel zu erhalten. Einzelne Schaltungschips der Mehrzahl von Schaltungschips sind durch einen Graben beabstandet. Anschließend wird der Graben mit einem Füllmaterial aufgefüllt, um eine im wesentlichen planare Oberfläche des Substratstapels zu erhalten. Die Metallisierungsstruktur des ersten Substrats wird mit einer Metallisierungsstruktur eines Schaltungschips verbunden, um eine dreidimensionale Mutterschaltungsanordnung zu bilden. Abschließend wird die dreidimensionale Mutterschaltungsanordnung zerteilt, wobei vor dem Zerteilen der Graben geöffnet wird.

Description

Die vorliegende Erfindung bezieht sich auf die Herstellung integrierter Schaltungen und insbesondere auf die Herstel­ lung von dreidimensional integrierten Schaltungen unter Ver­ wendung getesteter, selektierter und vereinzelter Chips.

Der Ausdruck "dreidimensionale Integration" oder "dreidimen­ sionale Schaltungen" soll integrierte Schaltungen umfassen, bei denen Bauelemente, die durch eine planare Standard-Halbleiter-Technologie hergestellt worden sind, vertikal verbunden sind. Die Vorteile eines dreidimensional integrierten mikroelektronischen Systems liegen insbesondere darin, daß mit im wesentlichen identischen Entwurfsregeln höhere Packungsdichten und Schaltraten im Vergleich zu zweidimensionalen Systemen erhalten werden können. Die Vorteile ergeben sich hauptsächlich aufgrund kürzerer Leiterbahnen oder Verbindungen zwischen einzelnen Bauelementen oder Schaltungen und durch die Möglichkeit paralleler Datenverarbeitung. Die erhöhte Effizienz des Systems wird ferner optimiert, indem eine Verbin­ dungstechnologie eingesetzt wird, die vertikale Verbindungen möglich macht, die bezüglich ihrer Positionierung frei wähl­ bar sind, und die für eine hohe Integration geeignet sind.

Das U.S.-Patent Nr. 5,563,084 beschreibt ein Verfahren zum Herstellen einer dreidimensionalen integrierten Schaltung, bei dem ein vollständig prozessiertes erstes Substrat über eine Verbindungsschicht mit einzelnen Schaltungschips ver­ bunden ist. Die einzelnen Schaltungschips, die auf das erste Substrat aufgebracht werden, werden durch Vereinzelung eines zweiten Substrats gewonnen. Dieselben werden derart auf die Verbindungsschicht aufgebracht und somit mit dem ersten Sub­ strat verklebt, daß zwischen den Schaltungschips Gräben vor­ handen sind. Nach dem Aufsetzen der Schaltungschips auf das erste Substrat werden die Gräben aufgefüllt, um planare Scheiben-Technologien einsetzen zu können, um die Oberfläche des derart entstandenen Substratstapels strukturieren zu können, um erforderliche Metallisierungsverbindungen zu gestalten. Die einzelnen integrierten Schaltungen werden durch Vereinzeln des fertig prozessierten Substratstapels entlang der aufgefüllten Gräben gewonnen.

Obwohl das bekannte Verfahren darin vorteilhaft ist, daß es einen sehr hohen Ertrag liefert, da die einzelnen Schal­ tungschips vor dem Aufbringen auf das erste Substrat auf ih­ re Funktionsfähigkeit getestet werden, entstehen doch Pro­ bleme beim Vereinzeln, um die einzelnen dreidimensional in­ tegrierten Schaltungen zu erhalten. Vereinzelte dreidimen­ sional integrierte Schaltungen zeigten beispielsweise Aus­ brüche an den Sägekanten, die zu Ausbeuteverlusten führten.

Die DE 917 35 041 A1 offenbart ein Verfahren zum Trennen von Mikrobauelementen integrierter Schaltkreise. Die Mikrobau­ elemente sind auf einem Substrat in einer vorbestimmten Struktur gebildet. Zum Schutz der Mikrobauelemente vor Rück­ ständen eines Trennverfahrens ist ganzflächig auf dem Substrat eine Schutzschicht aufgebracht, die beim Sägen des Substrats, um eine Vereinzelung der Mikrobauelemente zu erreichen, unmit­ telbar vor dem Sägeblatt entfernt wird, um ein Verkleben des Sägeblatts zu vermeiden.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen dreidimensionaler Schaltungen zu schaffen, das eine hohe Ausbeute ermöglicht.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 ge­ löst.

Die vorliegende Erfindung schafft ein Verfahren zum Herstel­ len dreidimensionaler Schaltungen mit folgenden Schritten:
Bereitstellen eines ersten Substrats mit zumindest einer Metallisierungsstruktur;
Anordnen einer Mehrzahl von Schaltungschips nebeneinander auf dem ersten Substrat und Verbinden mit dem ersten Substrat, um einen Substratstapel zu erhalten, wobei einzelne Schaltungschips der Mehrzahl von Schaltungschips durch einen Graben beabstandet sind;
Auffüllen des Grabens mit einem Füllmaterial, um eine im wesentlichen planare Oberfläche des Substratstapels zu erhalten;
Verbinden der Metallisierungsstruktur des ersten Sub­ strats mit einer Metallisierungsstruktur eines Schal­ tungschips, um eine dreidimensionale Mutterschaltungs­ anordnung zu erhalten; und
Zerteilen der dreidimensionalen Mutterschaltungsanord­ nung, um dreidimensionale Schaltungen zu erhalten;
wobei vor dem Schritt des Zerteilens der Graben ge­ öffnet wird.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß die Ausbeuteverluste beim bekannten Verfahren, die durch das Vereinzeln der fertig prozessierten dreidimensionalen integrierten Schaltungen aufgetreten sind, auf die Planari­ sierungsschicht zurückzuführen ist, die aufgebracht wurde, um die Gräben zwischen den einzelnen auf ihre Funktionsfä­ higkeit geprüften Chips aufzufüllen. Die Planarisierungs­ schicht ist erforderlich, um übliche planare Strukturie­ rungsverfahren, wie z. B. Metallisierungsverbindungen, mit Metallisierungsebenen des Chips bzw. des ersten Substrats durchführen zu können.

Um die Probleme aus dem Stand der Technik zu beseitigen, die zu Ausbeuteverlusten beim Vereinzeln geführt haben, werden gemäß der vorliegenden Erfindung die Gräben vor dem Verein­ zeln wieder geöffnet. Beim Vereinzeln der dreidimensionalen integrierten Chips aus dem Substratstapel sind somit auf­ grund des Wegfalls der planarisierenden Schicht zum Auffül­ len der Gräben keine weiteren Schichten außer dem ersten Substrat zu durchtrennen, was vorteilhafterweise durch Sägen ausgeführt werden kann.

Ferner können nun die Bereiche des ersten Substrats zwischen den Chips, die vor dem Vereinzeln die Gräben definierten, vorteilhaft für Bond- oder Meß-Anschlußflächen genützt wer­ den, die nach der Herstellung der dreidimensionalen inte­ grierten Schaltungen höchstens eine sehr dünne Passivie­ rungsschicht auf sich aufweisen, die einfach geöffnet werden kann. Im Stand der Technik war das Öffnen der Schicht zum Auffüllen der Gräben sehr schwer, da ihre Dicke etwa gleich der Höhe der aufgebrachten Schaltungschips entsprach, die mehrere Mikrometer beträgt. Dieser entsprechend kosteninten­ sive Fertigungsschritt entfällt gemäß der vorliegenden Er­ findung.

Gemäß einem bevorzugten Ausführungsbeispiel umfaßt das er­ findungsgemäße Verfahren zum Herstellen dreidimensionaler Schaltungen zunächst den Schritt des Herstellens eines er­ sten Substrats, derart, daß dasselbe zumindest ein elek­ tronisches Bauelement und eine Metallisierungsstruktur auf­ weist. Ferner wird ein zweites Substrat prozessiert, derart, daß dasselbe eine Mehrzahl von elektronischen Bauelementen und mindestens eine Metallisierungsstruktur aufweist, wo­ durch einzelne Schaltungschips definiert werden. Das zweite Substrat wird vereinzelt, um Schaltungschips zu erhalten, wobei ein Schaltungschip zumindest ein elektronisches Bau­ element und eine Metallisierungsstruktur aufweist. Vorzugs­ weise werden die einzelnen Chips entweder als vereinzelte Chips oder als Schaltungschips, die in dem zweiten Substrat gebildet sind, vor dem Aufbringen derselben nebeneinander auf eine Oberfläche des ersten Substrats, um einen Substratstapel zu erhalten, auf ihre Funktionsfähigkeit überprüft. Durch Aufbringen der geprüften Schaltungschips entstehen Gräben zwischen den einzelnen Schaltungschips, die sich vertikal von der Oberfläche des ersten Substrats zu der Oberfläche der Schaltungschips erstrecken, die der Oberfläche des ersten Substrats gegenüber liegt.

Abhängig von der verwendeten Technologie können Durchgangs­ löcher in die Chips eingebracht werden, um Metallisierungs­ strukturen innerhalb der Chips oder Metallisierungsstruktu­ ren der Chips und des ersten Substrats miteinander zu ver­ binden.

Die Gräben werden während der Herstellung der dreidimensio­ nalen integrierten Schaltung mit einem Füllmaterial aufge­ füllt, um eine im wesentlichen planare Oberfläche des Sub­ stratstapels zu erhalten, wenn eine solche planare Ober­ fläche nötig ist, um beispielsweise Kontaktanschlüsse der integrierten Schaltungen durch Techniken, die planare Ober­ flächen benötigen, herzustellen (z. B. Standard-Lithographie­ verfahren). Das Auffüllen der Gräben kann alternativ vor dem Verbinden der Metallisierungsstrukturen mittels Durchgangs­ löchern durchgeführt werden. Vor dem Zerteilen einer derart erhaltenen dreidimensionalen Mutterschaltungsanordnung ent­ lang der Gräben, um die einzelnen dreidimensionalen Schal­ tungen zu erhalten, werden die Gräben zwischen den aufge­ brachten Schaltungschips der dreidimensionalen Mutterschal­ tungsanordnung geöffnet, damit beim Zerteilen nur das erste Substrat zerteilt werden muß, wodurch Ausbeuteverluste beim Zerteilen im wesentlichen vermieden werden.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen detailliert erläutert. Es zeigen:

Fig. 1 eine Schnittansicht der dreidimensionalen Mutter­ schaltungsanordnung vor dem Auffüllen der Gräben;

Fig. 2 eine Schnittansicht der dreidimensionalen Mutter­ schaltungsanordnung nach dem Auffüllen der Gräben; und

Fig. 3 eine Schnittansicht der dreidimensionalen Mutter­ schaltungsanordnung vor dem Zerteilen, um die ein­ zelnen dreidimensionalen Schaltungen zu erhalten.

Fig. 1 zeigt eine Schnittansicht der dreidimensionalen Mut­ terschaltungsanordnung vor dem Auffüllen der Gräben. Die Mutterschaltungsanordnung umfaßt ein erstes Substrat 10, auf dem eine Schicht 12 aus einer Mehrzahl von Schaltungschips (14) aufgebracht ist. Die einzelnen Schaltungschips 14 der Schicht 12 werden unabhängig von der Verarbeitung des ersten Substrats 10 aus einem Wafer prozessiert, der auch als zweites Substrat oder Topsubstrat bezeichnet wird. Analog dazu wird das erste Substrat 10 auch als Bottomsubstrat be­ zeichnet. Die einzelnen Schaltungschips 14 sind voneinander durch Gräben 16 getrennt. Obwohl in Fig. 1 nur ein Graben 16 dargestellt ist, sei darauf hingewiesen, daß eine Mutter­ schaltungsanordnung, wie sie in Fig. 1 im Querschnitt während einer bestimmten Herstellungsstufe gezeigt ist, flächig ist und eine Vielzahl von Schaltungschips 14 auf­ weisen kann, so daß sich der Graben bzw. die Gräben 16, wenn die Schaltungschips eine rechteckige Form haben, entlang der Ränder der einzelnen Schaltungschips erstrecken.

Das erste Substrat 10 umfaßt bei einem bevorzugten Ausfüh­ rungsbeispiel der Erfindung einen Halbleiterwafer 18, der fertig prozessierte MOS-Schaltungen 20 aufweisen kann, die in Fig. 1 schematisch als die drei Kontakte eines Tran­ sistors dargestellt sind. Auf der Oberfläche des Halbleiter­ wafers 18 ist ferner eine dielektrische Schicht 22, z. B. ein Intermetalldielektrikum, auf bzw. in der verschiedene Me­ tallisierungsebenen 24a, 24b und 24c aufgebracht bzw. einge­ bettet sind, die zusammen eine Metallisierungsstruktur des ersten Substrats 10 bilden. Da Fig. 1 eine Querschnittsdar­ stellung ist, sind die Verbindungen der Metallisierungs­ ebenen zu den einzelnen Anschlüssen der MOS-Schaltung 20 bzw. zum Halbleiterwafer 18, d. h. zum Bulk, nicht darge­ stellt.

Das fertigprozessierte erste Substrats 10 umfaßt den Halb­ leiterwafer 18, die MOS-Schaltungen 20, das Intermetalldi­ elektrikum 22 und die Metallisierungsebenen 24a bis 24c. An­ schließend kann auf das erste Substrat 10, wie es in der Halbleitertechnologie üblich ist, eine Passivierungsschicht 26 aufgebracht werden, die bereits eine planarisierende Funktion für die nachfolgende Herstellung der dreidimen­ sionalen Schaltungen erfüllen kann. Auf die Passivierungs­ schicht 26 ist eine Verbindungsschicht 28 aufgetragen, durch die die einzelnen Schaltungschips 14 mit dem ersten Substrat 10 justiert verbunden sind. Die Verbindungsschicht 28 be­ steht vorzugsweise aus Polyimid.

Die einzelnen Schaltungschips 14 der Schicht 12 zeigen einen ähnlichen Aufbau wie das erste Substrat 10. Sie umfassen zu­ nächst jeweils einen Waferabschnitt 30, in dem vorzugsweise eine oder mehrere MOS-Schaltungen 32 integriert sind. Auf dem Waferabschnitt ist eine dielektrische Schicht 34, z. B. ein Intermetalldielektrikum, angeordnet, auf bzw. in der Me­ tallisierungsebenen 36a, 36b, 36c aufgebracht bzw. einge­ bettet sind. Die Oberfläche der einzelnen Schaltungschips 14 ist ferner vorzugsweise mit einer Passivierungsschicht 38 überzogen. Die Metallisierungsebenen 36a, 36b und 36c bilden zusammen eine Metallisierungsstruktur der Schaltungschips 14. Die Schaltungschips 14 umfassen ferner Durchgangslöcher oder Vialöcher 40, die als Interchip-Vias an den Stellen in­ nerhalb eines Schaltungschips gebildet sind, an denen später eine elektrische Kontaktierung zu darunterliegenden Schal­ tungsstrukturen des ersten Substrats 10 erfolgen soll.

Die in Fig. 1 gezeigte Anordnung wird als Mutterschaltungs­ anordnung bezeichnet, da aus derselben nach mehreren weite­ ren Verarbeitungsschritten, die später ausgeführt werden, durch Zerteilen die dreidimensionalen Schaltungen gewonnen werden. Die Stelle, an der die Mutterschaltungsanordnung, die in Fig. 1 während ihrer Herstellung gezeigt ist, später einmal zerteilt werden wird, ist durch eine Zerteilungslinie 42 schematisch angedeutet.

Die in Fig. 1 gezeigte Mutterschaltungsanordnung wird fol­ gendermaßen hergestellt. Zunächst werden, wie es bereits er­ wähnt wurde, das erste Substrat 10 und ein zweites Substrat, aus dem die Schaltungschips 14 der Schicht 12 gewonnen wer­ den, unabhängig voneinander prozessiert. Anschließend wird das zweite Substrat, aus dem schließlich die einzelnen Schaltungschips 14 gewonnen werden, einem Funktionstest un­ terzogen, um funktionsfähige Schaltungschips 14 von nicht- funktionsfähigen Schaltungschips unterscheiden zu können. Zur wesentlichen Erhöhung der Systemausbeute gemäß der vor­ liegenden Erfindung werden nicht einfach das erste Substrat und das zweite Substrat verbunden, sondern das zweite Sub­ strat wird zerteilt, um die einzelnen Schaltungschips 14 zu erhalten, wobei jedoch nur die funktionsfähigen Schaltungs­ chips 14 im weiteren verwendet werden, um die Schicht 12 aus Schaltungschips 14 zu bilden.

Um die in Fig. 1 gezeigte Mutterschaltungsanordnung zu er­ halten, werden die einzelnen Schaltungschips 14 schließlich auf dem ersten Substrat 10 nebeneinander plaziert, wodurch die Gräben 16 entstehen. Die Schaltungschips der Schicht 12 sind in Fig. 1 mit dem ersten Substrat 10 lediglich mecha­ nisch verbunden. Es ist noch keine elektrische Verbindung hergestellt worden, um eine dreidimensionale Schaltung zu erhalten.

Um eine vertikale Verbindung einer Metallisierungsebene 36a, 36b, 36c eines Schaltungschips 14 der Schicht 12 mit einer Metallisierungsebene 24a, 24b oder 24c des ersten Substrats 10 herzustellen, werden gemäß einem bevorzugten Ausführungs­ beispiel der vorliegenden Erfindung folgende Schritte ausge­ führt. Zunächst wird die Verbindungsschicht 28, d. h. die Haftschicht, und die Passivierungsschicht 26 des ersten Sub­ strats 10 beispielsweise durch anisotropes Trockenätzen ent­ fernt, wodurch die Durchgangslöcher 40 bis auf eine Metalli­ sierungsebene des ersten Substrats 10, in Fig. 3 bis zur Me­ tallisierungsebene 24a, die auf dem Intermetalldielektrikum 22 aufgebracht ist, geöffnet werden. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden durch diesen Schritt des Trockenätzens auch die Haftschicht 28 und die Passivierungsschicht 26 in den Gräben 16 entfernt. Vor­ zugsweise kann nun zur elektrischen Isolierung der Durch­ gangslöcher eine dielektrische Schicht auf die Oberfläche des Substratstapels abgeschieden werden, so daß nach einem anisotropen Rückätzschritt nach dem sogenannten Spacer-Ver­ fahren ausschließlich die Seitenwände der Durchgangslöcher 40 und die Seitenwände der Schaltungschips in den Gräben von einer dielektrischen Schicht 44 (siehe Fig. 2) bedeckt sind.

Daran anschließend kann mittels der sogenannten Plug-Technik gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Metall geeigneter Dicke auf die Oberfläche abgeschieden werden, das anschließend anisotrop rückgeätzt wird, so daß in den Durchgangslöchern 40 Metallstöpsel oder "Plugs" 46 verbleiben. Bei Anwendung dieser Plug-Technik werden die Seitenwände der Schaltungschips 14, also die Seitenwände des Grabens (16), ebenfalls mit Metall bedeckt, wie es durch das Bezugszeichen 48 angedeutet ist. Die Bodenflächen der Gräben 16 sind jedoch, wie es aus Fig. 2 ersichtlich ist, aufgrund der größeren Breite nach Anwendung der Plug-Technik frei von Metall.

Wie es aus Fig. 2 zu sehen ist, erstreckt sich der Metall­ kontakt von der obersten Metallisierungsebene 24a des ersten Substrats 10 bis zur dielektrischen Schicht 38, die auf den Schaltungschips 14 aufgebracht ist. Falls eine in dem Inter­ metalldielektrikum 22 des ersten Substrats 10 angeordnete Metallisierungsschicht 24b, 24c kontaktiert werden soll, müssen die Durchgangslöcher 40 an einer entsprechenden Stelle in den Schaltungschips 14 vorgesehen sein, und die Durchgangslöcher müssen tiefer als beim gezeigten Beispiel ausgeführt werden, damit der später hergestellte Metall­ stöpsel in Kontakt mit der entsprechenden Metallisierungs­ ebene kommt.

Damit der in Fig. 2 gezeigte Substratstapel, d. h. die in der Herstellung befindliche Mutterschaltungsanordnung mit­ tels photolithographischer Standardverfahren weiter verar­ beitet werden kann, muß eine planare Oberfläche geschaffen werden. Zu diesem Zweck werden die Gräben 16 mit einem Füll­ material 50 aufgefüllt. Das Füllmaterial kann bei einem be­ vorzugten Ausführungsbeispiel mittels Aufschleudern einer Lackschicht geeigneter Dicke und anschließendem Rückätzen mit einem anisotropen Trockenätzschritt aufgebracht werden, bis die Oberfläche der Schaltungschips 14 freigelegt ist, die Gräben zwischen den Schaltungschips jedoch mit dem Füllmaterial 50 gefüllt sind, d. h. Lackeinlagen aufweisen. Anschließend wird gemäß einem Standard-Halb­ leitertechnologieschritt eine Photolackschicht 52 auf die nun planarisierte Oberfläche aufgebracht, welche mittels eines üblichen Lithographieverfahrens strukturiert wird, um Löcher 54 in der Photolackschicht 52 an geeigneter Stelle zu erzeugen, um beispielsweise die Metallisierungsebene 36a nach oben hin über Kontaktlöcher, die in die Passivierungsschicht 38 geätzt werden, kontaktieren zu können. Soll die Metallisierungsebene 36b kontaktiert werden, so muß das Kontaktloch, das dann nötig ist, tiefer ausgeführt werden, d. h. dasselbe muß sich durch die Passivierungsschicht 38 und das Intermetalldielektrikum 34 bis zu beispielsweise der Metallisierungsebene 36b oder 36c erstrecken. Selbstverständlich können in diesem Schritt auch Kontaktlöcher für die Durchgangslöcher 40 hergestellt werden, um von außen direkt einen Anschluß für eine Metallisierungsebene des ersten Substrats 10 zu haben.

Fig. 2 zeigt lediglich die Anordnung mit der strukturierten Photolackschicht 52, eine Verbindung einer Metallisierungs­ ebene des ersten Substrats 10 mit einer Metallisierungsebene der Schaltungschips 14 ist noch nicht erfolgt. Um eine Kon­ taktierung der Metallisierungsebenen zu ermöglichen, wird bei der in Fig. 2 dargestellten Anordnung die Passivierungs­ schicht 38, z. B. Ätzen, im Bereich des Kontaktlochs 54 ge­ öffnet. Anschließend wird der Photolack 52 z. B. durch so­ genanntes Veraschen in einem Sauerstoff-Plasmareaktor und durch eine nachfolgende Reinigung entfernt. Daran anschließ­ end wird eine obere Metallisierung 56 (siehe Fig. 3) durch eine Standardmetallisierung, z. B. durch Abscheidung und Strukturierung einer Aluminiumlegierung, hergestellt, so daß die Metallisierungsebene 24a des ersten Substrats 10 mit der Metallisierungsebene 36a des entsprechenden Schaltungschips 14 metallisch verbunden ist. Da der Graben bzw. die Gräben 16 mit dem Füllmaterial gefüllt sind, wird vorteilhafter­ weise erreicht, daß durch die Strukturierung der Standardme­ tallisierung das Metall aus den Bereichen des Grabens 16 entfernt wird. Nach Fertigstellung der oberen Metallisierung wird das Füllmaterial 50 aus dem Graben 16 entfernt, z. B. durch sogenanntes Veraschen in einem Sauerstoff-Plasmareak­ tor und durch eine nachfolgende Reinigung. Das Entfernen des Füllmaterials 50 aus den Gräben 16 kann selbstverständlich auch mit anderen Verfahren realisiert werden.

Als abschließender Schritt wird der Substratstapel mit den dreidimensional integrierten Schaltungen gemäß Standardver­ fahren mit einer dielektrischen Oberflächenpassivierung 57 versehen, um eine fertigprozessierte dreidimensionale Mut­ terschaltungsanordnung zu erhalten. Die dreidimensionale Mutterschaltungsanordnung wird nun, um die einzelnen drei­ dimensionalen integrierten Schaltungen zu erhalten, entlang der Zerteilungslinie 42 beispielsweise durch Sägen oder ähnliche bekannte Verfahren zerteilt.

Aus Fig. 3 ist deutlich zu sehen, daß lediglich das untere Substrat 10, d. h. der Halbleiterwafer 18, und das Interme­ talldielektrikum 22 sowie die Oberflächenpassivierungs­ schicht 57 zerteilt werden müssen, da die Gräben 16 offen sind. Im Stand der Technik waren die Gräben dagegen gefüllt, was beim Zerteilen der dreidimensionalen Mutterschaltungs­ anordnung, um die einzelnen dreidimensionalen Schaltungen zu erhalten, zu dem beschriebenen Nachteil geringerer Ausbeute geführt hatte.

Nach dem Zerteilen der dreidimensionalen Mutterschaltungs­ anordnung, die in Fig. 3 gezeigt ist, liegen die einzelnen dreidimensionalen integrierten Schaltungen 1 vor. Für Fach­ leute ist es offensichtlich, daß ein flächiger Wafer sowohl in der x- als auch in der y-Richtung zerteilt werden muß, um eine Vielzahl von dreidimensionalen integrierten Schaltungen 1 durch Zerteilen zu erhalten, wobei lediglich das erste Substrat 10 und nicht die gesamte Mutterschaltungsanordnung durchtrennt werden müssen, da die Gräben 16 vor dem Zertei­ len geöffnet worden sind.

Obwohl beim beschriebenen Ausführungsbeispiel die Durch­ gangslöcher 40 bereits während der Prozessierung des zweiten Wafers zur Gewinnung der einzelnen Schaltungschips 14 herge­ stellt worden sind, ist es für Fachleute offensichtlich, daß diese Durchgangslöcher auch nach dem Aufbringen der Schal­ tungschips 14 und nach dem Auffüllen der Gräben mit Füllma­ terial durch entsprechende Verfahren, die für planare Ober­ flächen geeignet sind, hergestellt werden könnten.

Damit dreidimensionale Schaltungen mit Standard-Halbleiter­ technologien, die einerseits bewährt und andererseits preis­ günstiger als Spezialtechnologien sind, hergestellt werden können, liefert das erfindungsgemäße Verfahren einerseits eine zeitweise Planarisierung der Gräben während der Her­ stellung und andererseits geöffnete Gräben vor dem Zertei­ len, derart, daß Standardverfahren für planare, d. h. zwei­ dimensionale, Schaltungen verwendet werden können und außer­ dem das Zerteilen ebenfalls mit hoher Ausbeute durchgeführt werden kann. Obwohl die vorliegende Erfindung in Verbindung mit CMOS-Schaltungsstrukturen 32 und 20 beschrieben worden ist, sei darauf hingewiesen, daß das Verfahren des Auffül­ lens der Gräben und des Öffnens der Gräben vor dem Zerteilen auf beliebige Technologien anwendbar ist und nicht auf die CMOS-Technologie beschränkt ist.

Ein wesentlicher Vorteil der vorliegenden Erfindung besteht darin, daß das beschriebene Verfahren beliebig oft wieder­ holt werden kann, um eine beliebige Anzahl von Bauelemente­ lagen einer höchstintegrierten dreidimensionalen Schaltung zu erhalten. Der in Fig. 3 gezeigte Substratstapel kann auf analoge Weise wieder als erstes Substrat wirken, auf das ei­ ne neue Schicht 12 aus Schaltungschips 14 aufgebracht werden kann. Somit ist ein modulares Herstellungsverfahren be­ schrieben worden, das dreidimensionale Systeme mit direkten elektrischen Verbindungen über sogenannte Interchip-Vialö­ cher zwischen jeweils zwei übereinanderliegenden vertikal benachbarten Schaltungschips ermöglicht. Weiterhin vorteil­ haft am erfindungsgemäßen Verfahren ist die Tatsache, daß die Kontakte zwischen Schaltungsstrukturen der zusammenge­ fügten Schichten 12 aus Bauelementelagen frei wählbar und mittels preisgünstiger Lithographieschritte für planare Oberflächen hergestellt werden können, wodurch sich eine günstige Entwurfsfreiheit ergibt.

Ein weiterer Vorteil der vorliegenden Erfindung besteht dar­ in, daß die Bereiche zwischen den Schaltungschips 14 vor­ teilhaft für Bond- oder Meß-Anschlußflächen genützt werden können, die nach der Herstellung der dreidimensionalen inte­ grierten Schaltungen einfach geöffnet werden können. Da die Dicke der gemäß dem Stand der Technik vorliegenden planari­ sierenden Schicht mehrere Mikrometer beträgt - die Dicke entspricht etwa der Höhe der aufgebrachten und vorzugsweise gedünnten Schaltungschips 14 - ist das Öffnen der Schicht mittels Ätzen sehr aufwendig und damit teuer. Dieser ent­ sprechend kostenintensive Fertigungsschritt entfällt bei dem erfindungsgemäßen Herstellungsverfahren.

Claims (16)

1. Verfahren zum Herstellen dreidimensionaler Schaltungen (1) mit folgenden Schritten:
Bereitstellen eines ersten Substrats (10) mit zumin­ dest einer Metallisierungsstruktur (24a, 24b, 24c);
Anordnen einer Mehrzahl von Schaltungschips (14) auf dem ersten Substrat (10) und Verbinden mit dem ersten Substrat (10), um einen Substratstapel zu erhalten, wobei einzelne Schaltungschips (14) der Mehrzahl von Schaltungschips (14) durch einen Graben (16) beabstandet sind;
Auffüllen des Grabens mit einem Füllmaterial (50), um eine im wesentlichen planare Oberfläche des Substrat­ stapels zu erhalten;
Verbinden der Metallisierungsstruktur (24a, 24b, 24c) des ersten Substrats (10) mit einer Metallisierungs­ struktur (36a, 36b, 36c) eines Schaltungschips (14), um eine dreidimensionale Mutterschaltungsanordnung zu erhalten; und
Zerteilen der dreidimensionalen Mutterschaltungsanord­ nung, um dreidimensionale Schaltungen (1) zu erhalten;
dadurch gekennzeichnet,
daß vor dem Schritt des Zerteilens der Graben (16) ge­ öffnet wird.

2. Verfahren gemäß Anspruch 1, bei dem das Öffnen des Grabens (16) ein selektives Ätzen des Füllmaterials (50) umfaßt, um das Füllmaterial (50) bis zum Boden des Grabens (16) zu entfernen.

3. Verfahren gemäß Anspruch 1, bei dem das Öffnen des Grabens das Veraschen des Füllmaterials (50) in einem Sauerstoffplasmareaktor und das anschließende Reinigen umfaßt.

4. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt des Zerteilens das Sägen des er­ sten Substrats (10) entlang des geöffneten Grabens (16) umfaßt.

5. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt des Auffüllens des Grabens (16) folgende Schritte aufweist:
Aufbringen des Füllmaterials (50) auf die Oberfläche des Substratstapels, die den Graben (16) aufweist; und
Rückätzen des Füllmaterials, derart, daß lediglich Füllmaterial (50) in dem Graben (16) zurückbleibt, wo­ durch eine im wesentlichen planare Oberfläche des Sub­ stratstapels erhalten wird.

6. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das erste Substrat (10) durch folgende Schritte hergestellt wird:
Bearbeiten eines Halbleiterwafers (18), um ein elek­ tronisches Bauelement (20) zu erhalten; und
Bilden der Metallisierungsstruktur (24a, 24b, 24c), die zumindest zwei innere Metallisierungsebenen (24b, 24c) aufweist, die durch ein Intermetalldielektrikum (22) voneinander isoliert sind, wobei die Metallisie­ rungsstruktur zumindest eine äußere Metallisie­ rungsebene (24a) auf der Oberfläche des Inter­ metalldielektrikums (22) aufweist.

7. Verfahren gemäß Anspruch 6, bei dem der Schritt des Anordnens der Schaltungschips (14) ferner folgende Schritte aufweist:
Aufbringen einer Haftschicht (28) auf die Oberfläche des ersten Substrats (10), das die äußere Metallisie­ rungsebene (24a) aufweist; und
justiertes Aufsetzen der Schaltungschips (14) auf die Haftschicht (28).

8. Verfahren gemäß Anspruch 7, bei dem der Schritt des Öffnens des Grabens ferner den Schritt des Entfernens der Haftschicht (28) in dem Graben (16) aufweist, wo­ durch der Graben (16) bis zur Oberfläche des ersten Substrats (10) reicht.

9. Verfahren gemäß einem der vorhergehenden Ansprüche, das ferner folgende Schritte umfaßt:
Bearbeiten eines zweiten Substrats, um eine Mehrzahl von elektronischen Bauelementen (32) und die Metalli­ sierungsstruktur (36a, 36b, 36c) in demselben zu bil­ den, wodurch die Schaltungschips (14) definiert wer­ den;
Vereinzeln des zweiten Substrats, um die Mehrzahl von Schaltungschips (14) zu erhalten, wobei ein Schal­ tungschip zumindest ein elektronisches Bauelement (32) und eine Metallisierungsstruktur (36a, 36b, 36c) auf­ weist;
wobei der Schritt des Prozessierens des zweiten Sub­ strats folgende Schritte aufweist:
Bearbeiten eines Halbleiterwafers (30), um das elek­ tronisches Bauelement (32) zu erhalten;
Bilden der Metallisierungsstruktur (36a, 36b, 36c);
Bilden von Durchgangslöchern (40) durch das zweite Substrat, so daß eine bestimmte Metallisierungsebene (36a, 36b, 36c) des zweiten Substrats mit einer be­ stimmten Metallisierungsebene (24a, 24b, 24c) des ersten Substrats (10) verbindbar ist; und
Passivieren (38) des zweiten Substrats.

10. Verfahren gemäß Anspruch 9, bei dem der Schritt des Verbindens folgende Schritte aufweist:
Entfernen einer Passivierungsschicht (26) des ersten Substrats (10) in den Durchgangslöchern (40);
Fortsetzen der Durchgangslöcher bis zu einer bestimm­ ten Metallisierungsebene (24a, 24b, 24c) des ersten Substrats (10);
Abscheiden von Metall auf die Oberfläche des Wafersta­ pels; und
Rückätzen des abgeschiedenen Metalls, derart, daß Me­ tallstöpsel (46) in den Durchgangslöchern (40) zurück­ bleiben, wodurch zumindest eine Metallisierungsebene (24a) des ersten Substrats (10) mit einer Metallisie­ rungsebene (36a) des zweiten Substrats verbunden wird (57).

11. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem der Schritt des Verbindens folgenden Schritt aufweist:
photolithographisches Strukturieren der Oberfläche des Substratstapels unter Verwendung von Photolack (52), um Kontaktlöcher (54) für Metallisierungsanschlüsse der dreidimensionalen Schaltungen (1) zu definieren.

12. Verfahren gemäß Anspruch 11, bei dem das Füllmaterial (50) durch einen in den Gräben (16) verbleibenden Pho­ tolack (52), der im Schritt des photolithographischen Strukturierens aufgebracht wurde, gebildet ist.

13. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem vor dem Verbinden von Schaltungschips (14) folgende Schritte durchgeführt werden:
Prüfen der elektronischen Bauelemente des zweiten Sub­ strats auf Funktionsfähigkeit, um funktionsfähige Schaltungschips von nicht-funktionsfähigen Schaltungs­ chips unterscheiden zu können; und
Selektieren der funktionsfähigen Schaltungschips; und
wobei im Schritt des Anordnens lediglich selektierte funktionsfähige Schaltungschips (14) mit dem ersten Substrat (10) verbunden werden.

14. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das erste Substrat (10) ein elektronisches Bauelemente (20) aufweist.

15. Verfahren gemäß Anspruch 14, bei dem die elek­ tronischen Bauelemente (20, 32) in dem ersten Substrat (10) und in den Schaltungschips (14) MOS-Bauelemente sind.

16. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das erste Substrat (10) eine Waferstapelanord­ nung ist.