JP3229208B2 - 集積回路チップのエッジを正確に画定する方法 - Google Patents

集積回路チップのエッジを正確に画定する方法

Info

Publication number
JP3229208B2
JP3229208B2 JP17785096A JP17785096A JP3229208B2 JP 3229208 B2 JP3229208 B2 JP 3229208B2 JP 17785096 A JP17785096 A JP 17785096A JP 17785096 A JP17785096 A JP 17785096A JP 3229208 B2 JP3229208 B2 JP 3229208B2
Authority
JP
Japan
Prior art keywords
chip
wafer
trench
edge
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17785096A
Other languages
English (en)
Other versions
JPH09106968A (ja
Inventor
ジョン・エドワード・クローニン
ウェイン・ジョン・ハウェル
ハワード・レオ・カルター
パトリシア・エレン・マルミリオン
アンソニー・マイケル・パラゴニア
バーナデット・アン・ピアソン
デニス・アーサー・シュミット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09106968A publication Critical patent/JPH09106968A/ja
Application granted granted Critical
Publication of JP3229208B2 publication Critical patent/JP3229208B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、集積回路
（「ＩＣ」）チップの製造に関する。さらに詳細には、
本発明は、ウエハ・レベルの製造時にＩＣチップのエッ
ジを正確に画定する方法、および後工程でそのようなＩ
Ｃチップをマルチチップ電子モジュール内で使用するこ
とに関する。
【０００２】
【従来の技術】集積回路技術の開発以来、コンピュータ
およびコンピュータ記憶素子は、複数の集積回路を含む
半導体材料のウエハから作製されるようになった。ウエ
ハを作製した後、回路は一般に、ウエハを小さいチップ
にダイシングすることによって互いに分離される。その
後、個々のチップは、各種のキャリヤにボンディングさ
れ、ワイヤによって相互接続された後、パッケージング
される。そのようなチップの「２次元」パッケージで
は、所与のスペース内に製造できる回路の個数を最適化
することができず、また、信号がチップ間を伝搬する際
に、望ましくない信号遅延、キャパシタンス、およびイ
ンダクタンスがもたらされる。
【０００３】最近、重要なパッケージング方法としてチ
ップの３次元アレイが出現した。代表的なマルチチップ
電子モジュールは、モノリシック構造として互いに接着
固定された多数のＩＣチップから構成される。金属被覆
パターンは、ＩＣチップを相互接続するため、およびＩ
Ｃチップをモジュールの外部の回路に電気的に接続する
ために、モジュールの１つ（または複数の）側面上に直
接設けられることが多い。金属被覆パターンは、個別の
接点とバス付き接点の両方を含むことができる。本明細
書では、ＩＣチップのスタックを含むマルチチップ・モ
ジュールを「スタック」と呼ぶ。
【０００４】
【発明が解決しようとする課題】現行のスタック製造プ
ロセスには、全体的なスタック製造の収率および効率に
悪影響を及ぼす問題がある。その結果、スタックの製造
コストは高いままであり、利潤差額は低いままである。
これらの問題のうちのいくつかは次のようなものであ
る。（１）ウエハ・ダイシングの際のエッジ・チッピン
グのために、ＩＣチップがスタック内で使用できなくな
る。（２）側面チャネル・ビアの製造が困難である。
（３）側面ポリイミドのエッジ・ビードの厚さ。（４）
可変Ｔ接続部の質。これらの問題それぞれについて以下
に詳細に考察する。
【０００５】エッジ・チッピング（Chipping） スタック内で使用されるＩＣチップでは、エッジがきわ
めて均一であることが重要である。ＩＣチップを成層し
てスタックにする場合、ＩＣチップのエッジは、チップ
の相互接続に必要な薄膜金属をその上に付着させるスタ
ックの側面を画定する。欠陥を制御するために、この薄
膜加工は欠陥のないスタック側面を必要とする。したが
って、チップ・エッジの欠陥は、スタック側面薄膜構造
を製造できる能力に直接影響を及ぼす。
【０００６】ＩＣチップ・エッジのチッピングは、厚い
ポリイミド層とシリコン基板を通る従来の機械ウエハ・
ダイシング（すなわち、ソーイングやレーザ切断）によ
って生じる。従来の１つの解決法として、ＩＣチップ・
エッジの欠陥が最小となるように、ウエハ・ダイシング
・プロセスを代表的なダイシング速度の１／１０で動作
させた。この方法では、ＩＣチップ・エッジのチッピン
グが依然として起こるので、最低限の成功であった。さ
らに、使用したダイシング速度が極めて遅いことの他
に、後工程のダイシング・チップ・エッジ検査プロセス
に費用と時間がかかる。この従来のダイシング・プロセ
スの純収率は予見できず、例えば、３０％〜９０％の範
囲である。
【０００７】チャネル・ビア（Via）の製造 Ｔ接続部は、スタック内の各ＩＣチップとスタック側面
上の配線との間の電気的インタフェースを行うのに使用
される。さらに詳細には、Ｔ接続部は、ＩＣチップの表
面上の電気接点から延びるトランスファ金属リードを、
スタックの側面に対応するＩＣチップのエッジに接合す
る。スタックの側面上にＴ接続部を形成する現行のプロ
セスでは、側面上に配置されたポリイミド不動態化層を
通るチャネル・ビアをウェット・エッチングする。この
ビアは、ＩＣチップのエッジへ延びるトランスファ金属
リードに数ミクロン以内で正確に整合され、したがって
スタックの側面に設ける必要がある。
【０００８】従来のダイシング・プロセスに起因する不
規則なＩＣチップ・サイズのために、スタック内のＩＣ
チップを整合する場合、スタック内の各チップごとにビ
ア・エッジを個別に（すなわち、ステップ・アンド・リ
ピート方式で）実施する必要がある。不整合があると、
Ｔ接続パッドと接地された基板との間が短絡することに
なるので、ビアの整合は重要である。不整合ビアは、ス
タックの製造コストをさらに増加させる後工程のポリイ
ミド・エッチ検査プロセス時に検出される。問題が検出
された場合、再加工により、さらに別に時間のかかるか
つ困難なプロセスであるスタックの側面の再研磨が必要
となる。さらに、スタック全体を廃棄する前に実施でき
る側面の再加工の回数は、わずか数回である。ビアの厳
密な整合は、スタックの側面上に整合マークがないため
にさらに複雑になる。
【０００９】他の問題として、スタック側面ポリイミド
層は比較的薄く、現在例えば約２μｍである。これによ
り、所要の公差内でのビアのエッチングが容易になる。
しかしながら、側面ポリイミド層が薄いと、例えば、欠
陥のあるＩＣチップ・エッジ、研磨欠陥、混入物などを
含めて、スタックの側面欠陥が発生しやすくなる。した
がって、Ｔ接続パッドとシリコンＩＣチップ・エッジと
の間の電気的短絡の原因となる穴または欠陥がポリイミ
ド中に発生する可能性が高くなる。
【００１０】エッジ・ビード（Bead） 上述のスタック側面ポリイミド層を塗布した場合、通
常、大きい周囲エッジ・ビードが発生する。これらのエ
ッジ・ビードは、高さも横寸法も大きい。例えば、エッ
ジ・ビードは、塗布したスタック側面ポリイミド層の厚
さの２〜３倍（またはそれ以上）の高さ、および５００
μｍ〜１０００μｍの横寸法になる。
【００１１】上述の厳しい公差内でビアを適切に形成
（すなわちエッチング）するためには、側面ポリイミド
層の厚さが均一である必要がある。エッジ・ビーディン
グのために厚さが均一でない場合、エッチング・パター
ンがチャネル・ビアの公差に適合しない。例えば、側面
ポリイミド層の厚さが不均一であると、チャネル・ビア
の寸法が不均一になる。チャネル・ビアのある部分は小
さくなりすぎ（すなわち、十分に除去されない）、他の
領域は大きくなりすぎる。前者の場合には、ポリイミド
がトランスファ金属配線の端部の上に残り、電気伝導性
Ｔ接続部が形成できなくなる。後者の場合には、シリコ
ン・チップ・エッジが露出し、Ｔ接続パッドとシリコン
・チップとの間が短絡することになる。ビア形成への影
響の他に、エッジ・ビードの高さの変動が大きいため
に、フォトリソグラフィによる画定を必要とする薄膜金
属フィーチャ（例えば、スタック側面配線やＴ接続パッ
ド）の形成が不可能になる。
【００１２】これらの問題を回避するのに使用される現
行の技法は、スタック側面上のエッジ・ビード領域を
「グラウンド・ルール・アウト」することである。これ
は、フォトリソグラフィ・フィーチャ（例えば、ビアや
薄膜配線やＴ接続パッド）をその中に製造できるスタッ
ク側面の周囲のエッジ・ビード領域の識別を行うもので
ある。広いスタック側面面積が使用できなくなるので、
スタック側面の配線密度が小さくなる。
【００１３】Ｔ接続部の質 電気的に良好なＴ接続部の形成は、スタック側面に提供
されるトランスファ金属リードの端部の質および清浄度
に依存する。スタック側面の研磨により物質（例えば、
ポリイミドの薄片、研磨媒質および混入物）がトランス
ファ金属リードの端部の上に付着し、Ｔ接続部の電気抵
抗または電気伝導度が変化することが分かっている。代
表的な抵抗値は、完全な零から数オームまでである。残
念ながら、この混入は予見できず、肉眼で簡単に検出で
きない（現在まで、走査型電子顕微鏡を使用して混入を
観察するだけであった）。したがって、Ｔ接続部を付着
し、パラメトリック電気テストを実施し終えるまで、特
定のスタックに関してＴ接続部の抵抗の問題があるかど
うか分からない。問題が見つかった場合、スタック側面
全体を再加工する必要がある。上述のように、スタック
全体を廃棄する前に可能な側面再加工の回数には限界が
ある。
【００１４】上述の問題の他に、現行のスタック製造プ
ロセスでは、現在単一ＩＣチップ・プラスチック・カプ
セル封入型パッケージングに関連するＩＣチップ・ダイ
シングに必要なダイシング公差よりもはるかに厳しいダ
イシング公差が必要である。プラスチック・パッケージ
ングのダイシング公差は、例えば約±２０μｍである
が、スタック・プロセスでは、例えば約±５μｍのダイ
シング公差が必要である。
【００１５】公差の不十分なＩＣチップを重畳し成層し
た場合、ＩＣチップ・サイズが異なると、ＩＣチップが
スタック内で偏移することになる。そのような偏移は、
例えば、スタック内の各ＩＣチップのトランスファ金属
リードの不整合を引き起こす。したがって、スタックの
側面を研磨してすべてのトランスファ金属リードを露出
させ、それによりスタック側面を再加工できる合計回数
を減らす必要がある。さらに、ＩＣチップの不整合の結
果、すべての側面接続を「キャプチャ」するのにより幅
広な側面配線が必要となる。したがって、側面配線密度
が小さくなる。
【００１６】他の問題として、ＩＣチップ・サイズが異
なる場合、スタックのアセンブリに使用するスタックま
たは成層設備は、最大規格限界までの異なるサイズのＩ
Ｃチップに対応するように十分大きくなければならな
い。これにより、ＩＣチップが偏移する機会が増加す
る。さらに、成層設備と直接接触するために、スタック
内の最大のチップに成層時にスタックに加わる力が集中
する。したがって、これらの大きいチップは成層時に破
損しやすい。このためさらに、スタックの収率が低下
し、また側面の研磨を多くする必要がある。
【００１７】
【課題を解決するための手段】本発明は、上述の問題を
解決することを目的とするものである。
【００１８】第１の様態では、本発明は、ウエハの一部
をなす集積回路（「ＩＣ」）チップの少なくとも１つの
エッジを画定する方法を含む。ウエハは、第１の主平坦
面と第２の主平坦面とを有する。ウエハの第２の主平坦
面の一部は、ＩＣチップの主平坦面に平行である。
【００１９】この方法は、その第１の主平坦面を横切る
ウエハ内に第１のトレンチをリソグラフィによって作成
するステップを含む。第１のトレンチは底部を含む。さ
らに、第１のトレンチがＩＣチップの少なくとも１つの
エッジを画定するように、ＩＣチップの主平坦面を第１
のトレンチの底部に向かって研磨してＩＣチップを薄化
する。
【００２０】改善策として、この方法は、ＩＣチップの
主表面を研磨する前に、第１のトレンチに絶縁材料を充
填するステップを含む。また、トランスファ金属層をウ
エハの第１の主平坦面の上に形成する。トランスファ金
属層は、ＩＣチップに機械的および電気的に結合する。
その後、トランスファ金属層中に第１のトレンチと一致
する第２のトレンチを形成する。したがって、ＩＣチッ
プの少なくとも１つのエッジはさらに画定され、トラン
スファ金属層のトランスファ金属リードの端部は、ＩＣ
チップの少なくとも１つのエッジと整合する。
【００２１】ＩＣチップをウエハから分離するために、
機械ダイシングを第１のトレンチ内の経路に沿って、第
１のトレンチと同一直線上で実施する。機械ダイシング
の後、絶縁材料を含むカーフを除去して、ＩＣチップの
少なくとも１つのエッジを露出させる。
【００２２】他の様態では、本発明は、ＩＣチップの少
なくとも１つのエッジを画定するのに使用する他の方法
を含む。この方法は、ウエハの第１の主平坦面を横切る
ウエハ内の第１のトレンチをリソグラフィによって生成
するステップを含む。第１のトレンチ内には、２つの絶
縁層が形成される。第１の絶縁層は、ＩＣチップの少な
くとも１つのエッジを含む面を有し、第２の絶縁層は、
除去可能なカーフ領域を含む。さらに、この方法は、ウ
エハからのＩＣチップの分離、およびＩＣチップの少な
くとも１つのエッジを画定するための除去可能なカーフ
領域の除去を容易にするために、その主平坦面からのＩ
Ｃチップを薄化するステップを含む。
【００２３】改善策として、この方法は、第１のトレン
チの内表面上に共形絶縁層として第１の絶縁層を形成す
るステップを含む。第１の絶縁層は、第１のトレンチか
らウエハの第１の主平坦面の上へ延びるリップを有す
る。第２の絶縁層の形成は、第１のトレンチ内の残りの
空間に第２の絶縁材料を充填するステップを含む。
【００２４】前の様態の場合と同様に、トランスファ金
属層をウエハの第１の主平坦面上に形成し、第２のトレ
ンチをその中に形成する。この様態では、第２のトレン
チは、第１のトレンチ内の第１の絶縁層の垂直内側部分
と一致する。したがって、ＩＣチップの少なくとも１つ
のエッジがさらに画定され、トランスファ金属層のトラ
ンスファ金属リードの端部が、ＩＣチップの少なくとも
１つのエッジと整合する。
【００２５】さらに、この方法は、ウエハからＩＣチッ
プを分離し、かつＩＣチップの少なくとも１つのエッジ
を画定するために第２の絶縁層を除去するステップを含
む。この除去ステップでは、例えば、化学除去プロセス
または第２の絶縁層を通る機械ダイシング・プロセスを
行い、その後ＩＣチップの少なくとも１つのエッジの上
の残りの第２の絶縁層を化学除去する。
【００２６】他の様態では、本発明は、ＩＣチップの少
なくとも１つのエッジを画定する方法を含む。この方法
は、ウエハの第１の主平坦面を横切るウエハ内の第１の
トレンチをリソグラフィによって生成するステップを含
む。第１のトレンチは、ＩＣチップの少なくとも１つの
エッジを画定する。その後、絶縁層を第１のトレンチ内
に形成する。
【００２７】この方法では、続いて第１のトレンチにほ
ぼ平行なＩＣチップの外側の経路に沿ってウエハをダイ
シングして、第１のトレンチと経路の間にカーフ領域を
形成する。その後、カーフ領域と絶縁層を除去してＩＣ
チップの少なくとも１つのエッジを形成する。
【００２８】改善策として、この方法は、ウエハからの
ＩＣチップの分離を容易にするために、第１のトレンチ
の底部に向かってウエハを薄化するステップを含む。第
１のトレンチを生成するステップは、１対の第１のトレ
ンチをリソグラフィによって生成するステップを含む。
一方のトレンチはＩＣチップの少なくとも１つのエッジ
を画定し、他方のトレンチは他の隣接するＩＣチップの
少なくとも１つのエッジを画定する。ダイシングは、１
対のトレンチの間の経路に沿って実施される。
【００２９】再び、トランスファ金属層をウエハの第１
の主平坦面上に形成し、第２のトレンチをその中に形成
する。この様態では、第２のトレンチは、対の第１のト
レンチの外部限界と一致する。
【００３０】上述のどの様態においても、この方法を繰
り返して、少なくとも１つのエッジを有する複数のＩＣ
チップを形成する。これらのチップを成層して電子モジ
ュールを形成する。
【００３１】他の様態では、本発明は、少なくとも１つ
のエッジ表面を有する少なくとも１つのＩＣチップの平
坦なグループを含むウエハ・セグメントを含む。ウエハ
・セグメントの電子モジュール内への成層を容易にする
ために、少なくとも１つのエッジ表面上に絶縁層を配置
する。
【００３２】本発明は、多数の利点およびそれに関連す
る多数の特徴を有する。本明細書に開示した技法によれ
ば、非常に正確なＩＣチップ・サイズおよびエッジ精度
が得られる。この正確なサイズおよびエッジ精度を有す
るＩＣチップの成層が大きく強化される。詳細には、ス
タックの個々のＩＣチップのトランスファ金属リードの
端部の正確な整合は、本明細書に開示したＩＣチップ・
エッジ画定プロセスから得られる。したがって、従来必
要とされたよりも少ない再加工ステップおよび整合ステ
ップで、スタック側面加工が実施される。さらに、本発
明のいくつかの様態では、スタック・レベル側面絶縁層
加工が不要となる。要するに、本発明の原理は、本明細
書に開示したウエハ・レベル加工技法によってスタック
製造の全体的な効率およびコスト競合度を改善するもの
である。
【００３３】
【発明の実施の形態】本発明の技法は、正確に画定され
たエッジを有するＩＣチップの形成を容易にする。した
がって、正確に画定されたＩＣチップ・エッジが従来の
スタック製造技法に関連する多くの問題を軽減するの
で、そのようなＩＣチップのスタックの形成が簡単にな
る。例として、図１４のスタック６１は、本発明の一実
施形態の原理に従って画定されたエッジを有する多数の
ＩＣチップ１２を含む。ＩＣチップ１２のトランスファ
金属リード３９は、スタックの側面と、スタック内の他
のＩＣチップのトランスファ金属リード３９とに正確に
整合する。さらに、この例では、各ＩＣチップ１２は、
スタック化する前に実施した側面絶縁層３５を有する。
したがって、１つの利点として、スタック６１は、側面
金属被覆を形成するのに必要なプロセス・ステップがよ
り少なく、したがってより高い収率およびより低いコス
トで製造できる。
【００３４】本発明の第１の実施形態では、本明細書に
記載の技法は、能動回路領域１３、１５、および１７が
その中に形成されたウエハ１１から始まる（図１）。パ
ターン形成した絶縁層１９をウエハ（例えば、窒化シリ
コン）上に配置し、電気接点２１を能動回路１５に接続
する。電気接点２１は、ウエハから形成したＩＣチップ
のエッジに電気伝導を提供する後で形成するトランスフ
ァ金属リード用の接触点となる。能動回路領域１３、１
５および１７を分離するのは、カーフ領域２３である。
【００３５】図１の構造の製造は周知のものであり、当
業者には明らかであろう。本明細書では、「ＩＣチッ
プ」という用語は、例えば、下地の基板、能動回路、隣
接するカーフ領域の部分、上位レベル絶縁および配線を
含む、ＩＣチップに関連するすべての構造を表すのに使
用するが、これらに限定されない。
【００３６】図１のウエハを設けた後、トレンチ２５を
ウエハのカーフ領域２３内に形成する（図２）。プロセ
スの一例としては、ドライ・エッチングを使用してトレ
ンチ２５を生成する。これは、マスクを画定するフォト
リソグラフィ・ステップと、トレンチ２５を形成するた
めの後工程の反応性イオン・エッチング（「ＲＩＥ」）
プロセスを含む。トレンチは、ウエハ内の能動回路の下
で、以下に説明するウエハを薄化するステップの後のウ
エハの所望の厚さに対応する所定の深さまで延びる必要
がある。例えば、ウエハを１００μｍまで薄化する場
合、トレンチ２５は、少なくとも１００μｍの深さが必
要である。トレンチの幅は、カーフ領域の幅よりもやや
小さい必要があり、したがって製造中の実際のＩＣチッ
プによって決まる。例えば、カーフ領域が幅３００μｍ
である場合、トレンチ２５は幅２５０μｍとなる。
【００３７】上述の能動回路領域１３、１５および１７
は、図３の上面図に能動回路領域２８および３１ととも
に示されている。さらに詳細には、図４に示される図３
の拡大領域は、カーフ領域２３およびトレンチ２５を示
す。この例では、トレンチ２５は、ウエハのＩＣチップ
の４つのエッジすべてを囲むが、これは必要ではない。
例えば、ＩＣチップの単一のエッジ上で正確なエッジ整
合が必要な場合、ウエハのＩＣチップの単一辺上のトレ
ンチを画定する。同様に、２つまたは３つのＩＣチップ
・エッジ上の正確なエッジ整合が必要な場合、ぞれぞれ
ウエハのＩＣチップの２つまたは３つの辺上のトレンチ
を画定する。
【００３８】続いて、前に形成した各トレンチ２５内に
絶縁層３５を形成する（図５）。さらに詳細には、例え
ば、酸化物の共形層３５は、各トレンチ２５内に形成さ
れ、トレンチのエッジの上にわずかに延びるリップを有
する。従来の熱酸化プロセスを使用して、酸化物層を形
成できる（酸化物は、窒化シリコン絶縁層１９の上には
形成しない）。酸化物層３５は、ウエハから形成した各
ＩＣチップのエッジを画定する。
【００３９】以下のプロセス・ステップでは、トレンチ
２５に第２の絶縁層３７を充填する（図６）。絶縁層３
７は、後工程の加工ステップ時にＩＣチップを互いに機
械的に固定し、例えば、ポリイミドや機械的に硬いエポ
キシを含む。その付着は、使用可能な多数のプロセスの
うちの１つによって達成できる。例示のプロセスには、
マスク式化学気相付着（ＣＶＤ）プロセス、またはウエ
ハの両端間に共形層を付着し、その後研磨によってパタ
ーン形成した絶縁層１９に戻すプロセスがある。
【００４０】従来のバック・エンド・オブ・ライン（Ｂ
ＥＯＬ）加工をウエハ上で実施して、トランスファ金属
リード３９を含むトランスファ金属層を形成する（図
７）。トランスファ金属リードは、絶縁層４１の間に配
置された薄膜配線から構成される。さらに、スタック内
に編成した際にＩＣチップが互いにボンディングするの
を容易にするために接着層４３を設ける。周知のよう
に、トランスファ金属リード３９は、電気接点２１と、
ＩＣチップを含む後で形成するスタックの側面を含むＩ
Ｃチップ・エッジとの間に電気伝導を提供する。トラン
スファ金属リード３９と、関連する絶縁層４１および接
着層４３を形成するのに使用する例示のプロセスは、
「Polyimide Insulated Cube Package of Stacked Semi
conductor Device Chips」１９９３年６月２１日出願に
記載されている。
【００４１】ＩＣチップのエッジをさらに画定して、ト
ランスファ金属リード３９および関連する絶縁層４１お
よび接着層４３の中に第２のトレンチ４５（図８）をエ
ッチングする。第２のトレンチ４５は、酸化物層３５の
内側垂直面と整合する。したがって、ウエハから個々の
ＩＣチップを分離した際に、トランスファ金属リード３
９がそれに対して延びる正確なエッジが形成される。
【００４２】次のプロセス・ステップでは、例えば化学
機械研磨（「ＣＭＰ」）またはウェット・エッチング
（図９）を使用して、ウエハの背面１１を薄化する。し
かしながら、ＣＭＰには、侵襲性の化学エッチング環境
からウエハを保護する対策を必要としない独自の利点が
ある。プロセスの例として、ＣＭＰは、米国特許第４９
４４８３６号「Chem-Mech Polishing Method for Produ
cing Coplanar Metal/Insulator Films on a Substrat
e」、１９９０年６月３１日発行に記載されているが、
ウェット・エッチングは、例えば、ＫＯＨのアルコール
溶液を含む全面シリコン・ウェット・エッチング液を使
用して実施できる。薄化するステップは、トレンチ２５
の底部が現われるまで、さらに詳細には、第２の絶縁層
３７が現われるまで実施する。したがって、薄化した
後、第２の絶縁層３７だけがウエハのＩＣチップに機械
的に結合する。あるいは、トレンチ２５または絶縁層３
７の底部に遭遇する前に、薄化を停止することもでき
る。ただし、トレンチ２５よりも幅広の鋸刃を使用する
背面ダイシング、背面フォト・パターン、シリコン・エ
ッチング、およびレジスト除去など、追加の背面加工が
必要となる。
【００４３】ウエハ薄化プロセスの後、ＩＣチップを接
合する絶縁層３７を除去することによって、個々のＩＣ
チップをウエハから分離する（図１０）。プロセスの例
として、酸素アッシュの後の機械除去プロセス（すなわ
ち、ドクターブレード）を使用してポリイミドかまたは
エポキシを含む場合の層３７を除去できる。また、層３
７を選択的に除去するのに適した化学プロセスを使用し
てＩＣチップを分離することもできる。
【００４４】他のプロセスの例として、従来のソーイン
グ・プロセスやレーザ切断プロセスを使用してウエハを
機械的にダイシングすることもできる。詳細には、第２
のトレンチ４５内の経路に沿って、絶縁層３７の中にダ
イシングを実施する（図９）。その後、各ＩＣチップに
は、そこから延びる本願でカーフと呼ばれる絶縁層３７
の一部ができる（同様な例については、以下に記載する
図２０〜図２２を参照されたい）。上述の同じ酸素アッ
シュ・プロセスを使用して絶縁層３７の残りの部分を除
去すると、完成したＩＣチップができる（図１０）。
【００４５】絶縁層３７を除去するのにどの特定のプロ
セスを使用しても、上述のプロセスの最終結果は、きわ
めて均一に寸法決定されかつきわめてよく画定されたエ
ッジを有するＩＣチップになる。ＩＣチップ・サイズお
よびエッジ整合は、フォトリソグラフィ公差内で画定さ
れ、これは前の機械ダイシング・プロセスに勝る著しい
進歩である。さらに、ＩＣチップのエッジは、ウエハ・
レベル加工の際に絶縁され、したがってスタック・レベ
ル側面絶縁層加工の必要がない。
【００４６】本発明の他の実施形態では、ウエハ・レベ
ル加工の順序の早いほうでプロセスを開始する。ウエハ
上に能動回路を形成する前に、トレンチ２５をウエハ１
１内に画定する（図１１）。一例として、図２に関して
上述のように、従来のＲＩＥ加工を使用してトレンチを
形成する。
【００４７】トレンチ２５を形成した後、２つの絶縁層
３５および３７をトレンチ２５内に形成する（図１
２）。これらの絶縁層を形成するプロセスは、このウエ
ハ加工の段階で窒化シリコン層１９（例えば、図２）が
ないので、上述のものと異なる。さらに、この実施形態
では、後工程で能動回路を形成するための高温加工に耐
えられる酸化物層および窒化シリコン層が絶縁層として
使用される。まず、例えばＣＶＤプロセスを使用して共
形窒化シリコン絶縁層３５を付着する。その後、例えば
ＣＶＤプロセスを使用して厚い共形酸化物層３７を付着
する。次いで、窒化シリコン層３５を研磨停止剤として
使用してＣＭＰを絶縁層上で実施する。最後に、リソグ
ラフィ・プロセスを使用してトレンチ２５の内部および
ウエハの表面上の「リップ」を除く残りのすべての窒化
シリコンを除去する。
【００４８】他の実施形態では、窒化シリコン層３７の
「リップ」を除去するか、またはウエハ１１の表面と同
一平面に凹所を設ける。リップが望ましくない場合、窒
化層３５の中で直前に述べたＣＭＰを続行し、ウエハの
表面で停止する。凹形リップが望ましい場合、深いトレ
ンチ２５の他に、狭いトレンチをエッチングする。狭い
トレンチを凹形窒化シリコン「リップ」に適合するよう
に寸法決定する。それに応じて窒化シリコン層３５およ
び酸化物層３７を付着し、ウエハ１１の表面にＣＭＰを
実施する。したがって、凹形リップ絶縁構造その中に配
置されたトレンチが得られる。
【００４９】プロセスを続行すべく、次に従来のウエハ
加工ステップを使用して能動回路をＩＣチップ上に形成
する（図６）。その後、本質上図６〜図１０に関して上
述のようにプロセスを続行して個々のＩＣチップを形成
する。プロセスの１つの変化として、絶縁層３７が前に
使用したポリイミドやエポキシではなく酸化物を含むの
で、この層を除去するのに使用する最終ディップまたは
エッチング・ステップが異なる。したがって、希釈フッ
化水素酸プロセスを使用して酸化物層３７を除去する。
このようにして上述の利点および特徴を有する個々のＩ
Ｃチップが作成される。
【００５０】上述の実施形態のＩＣチップを製造した
後、それらをＩＣチップのスタック内に組み込む。ＩＣ
チップ・サイズの固有の均一さ、エッジ精度およびトラ
ンスファ金属リード整合により、従来可能であったより
も簡単なスタック製造が容易になる。例示のＩＣチップ
のスタッキングまたは整合設備を図１３に示す。スタッ
ク側面の研磨が不要となるように、配線すべきスタック
側面は、平坦度が高いことが重要である。したがって、
配線すべきスタックの側面がサポート５７の光学的に平
坦な表面５５上に静止するように、スタック６１を固定
具案内５３および５９内に配置する。光学的に平坦な表
面５５に関連して、上述の正確なＩＣチップ・エッジ画
定によりほぼ自己整合するスタックが得られるので、部
材５１からの軽い圧力だけが必要である。
【００５１】成層スタックを図１４〜図１５に示す。ス
タックのＩＣチップをそれぞれトランスファ金属リード
３９を介して相互接続するのに使用する側面金属被覆６
３を、スタック６１の側面上に直接製造する。絶縁層を
付着するための従来の側面加工およびトランスファ金属
リードへのオープン・ビアは不要である。さらに、ある
チップのトランスファ金属リードと隣接するチップとの
整合は、すべての方向でフォトリソグラフィ公差内で行
われる。したがって、不整合トランスファ金属リードを
キャプチャするための側面配線の余分な「幅」が不要と
なるので、前に可能であったよりもはるかに細かいピッ
チで側面金属被覆を製造できる。したがって、側面配線
密度および対応するスタック機能性が高くなる。
【００５２】この構造の他の利点は、スタック・レベル
側面絶縁層付着プロセスがないので、スタックの側面上
の絶縁ビーディングがないことである。したがって、従
来使用できなかったかなりの領域にまでアクセスが達成
される。例えば、薄膜配線やＴ接続パッドを含むフォト
リソグラフィによって画定したフィーチャをこの新しい
領域に形成できる。したがって、スタック側面配線密度
の著しい増加が達成される。
【００５３】スタック製造収率は、上述の実施形態の技
法によって著しく高くなる。詳細には、以下の従来のプ
ロセスによる製造収率の低下がなくなる。 １）ＩＣチップの機械ダイシングによる収率低下。 ２）スタック側面チャネル・ビアの欠陥による収率低
下。 ３）成層に可変サイズのチップを使用することによって
生じるチップ・エッジの欠陥に関連する収率低下。 ４）スタック側面絶縁層の欠陥による収率低下。 ５）スタック側面研磨の欠陥による収率低下。
【００５４】さらに、大きいスタック・プロセス・スル
ープットおよび次のような製造コストの利点が実現され
る。 １）機械ダイシング・プロセスおよび関連する厳しいプ
ロセス公差が不要である。 ２）スタック側面チャネル・ビアの画定プロセスおよび
形成プロセスが不要である。 ３）スタック側面絶縁物塗布プロセスが不要である。 ４）スタック側面研磨プロセスが不要である。 ５）上述のプロセスに関連する検査が不要である。 ６）上述のプロセスに関連する再加工プロセスが不要で
ある。
【００５５】したがって、スタック製造プロセスの全体
的な品質、製造効率およびコスト効率が向上する。
【００５６】上記のプロセスの変化として、上述の技法
を使用してＩＣチップの個々のグループをウエハから分
離できる。例えば、ＩＣチップの平坦な行、列およびア
レイをウエハから分離する。そのような平坦な行、列ま
たはアレイ、または単一のチップをも本明細書では「ウ
エハ・セグメント」と呼ぶ。ウエハ・セグメントの電子
モジュールへのスタッキングを容易にするために、本明
細書に開示した技法を使用して、ウエハ・セグメントの
すべてのエッジ表面に対する１つのエッジ表面の上に絶
縁層を配置する。ウエハ・セグメントのスタッキングに
ついては一般に、Ｃｏｃｋｅｒｉｌｌ他による「Method
for Forming A Monolithic ElectronicModule by Stac
king Planar Arrays of Intergrated Circuit Chips」
米国特許願第０８／２９３９９１号、１９９４年８月２
２日出願に記載されている。ウエハ・セグメントのエッ
ジを画定するトレンチを形成する場合、ウエハ・セグメ
ントの個々のＩＣチップはウエハ・セグメントの一部と
してともに残っているので、それらの間のカーフ領域に
トレンチを形成する必要はないことに留意されたい。
【００５７】本発明の他の実施形態では、正確なサイズ
およびエッジ精度を有するＩＣチップを製造するが、上
述の固有のエッジ表面絶縁層（例えば、図１４の３５）
はない。したがって、スタック製造には、従来の側面絶
縁層付着プロセスおよびエッチング・プロセスが必要と
なるが、ウエハ・レベル加工は上述の実施形態よりも複
雑でなくなる。本発明の原理に従ってＩＣチップの正確
な整合を行えば、関連する従来のスタック側面加工が簡
単になる。したがって、後述する実施形態では、上述の
ものよりも簡単なウエハ製造プロセスが容易になり、こ
れは周知であるが簡単化されたスタック側面加工ととも
に使用できる。
【００５８】プロセスは、前述の実施形態と同様に、能
動回路を形成する前に、ウエハ１１内にトレンチ２５を
エッチングすることから開始する（図１６）。エッチン
グは、例えば、マスクまたはＲＩＥプロセスによって実
施できる。次に、例えば酸化物を含む絶縁層３５をトレ
ンチに充填する（図１７）。酸化物は、例えば、ウエハ
を熱酸化してトレンチ２５に酸化物を充填し、その後ウ
エハ１１の表面のＣＭＰを実施して、トレンチ２５の外
側の酸化物を除去するプロセスを含めて、各種の個々の
プロセスによって形成できる。
【００５９】次いで、従来の加工を使用して能動回路を
ウエハ上に形成する（図１８）。この例では、電子接点
２１およびパターン形成した窒素絶縁層１９に沿って、
能動回路領域１３、１５および１７を形成する。その
後、上述のようにＢＥＯＬ加工を実施して、トランスフ
ァ金属リード３９および関連する絶縁層４１および接着
層４３を形成する（図１９）。さらに、上述のように、
ウエハの個々のＩＣチップの分離を容易にするために、
第２のトレンチ４５を前に形成したトレンチ２５の下ま
でエッチングする（図２０）。その後、例えばＣＭＰを
使用してウエハを薄化する。
【００６０】次いで、従来のソーイングまたはレーザ切
断プロセスを使用してウエハ１１を機械ダイシングす
る。詳細には、ダイシングは、絶縁層３７の中で、トレ
ンチ（２５および４５）と同一直線の切断経路７１に沿
って実施する。その後、各ＩＣチップには、そこから延
びる絶縁層３７のカーフができる（図２１）。上述の同
じディップ・プロセスを使用して絶縁層３７のカーフを
除去すると、完成したＩＣチップができる（図２２）。
例えば、希釈ＨＦディップを使用して絶縁層３７の残り
の酸化物カーフを除去することができる。
【００６１】本発明の他の実施形態では、正確なエッジ
整合を有するＩＣチップを形成するプロセスは、ウエハ
１１内に二重トレンチ２６の組をエッチングすることか
ら開始する（図２３）。二重トレンチの組の各トレンチ
は、各ＩＣチップの所望のエッジに隣接する。二重トレ
ンチ２６の組には、例えば、酸化物を含む絶縁物３５を
充填する（図２４）。上述のように（例えば、図１
７）、熱酸化プロセスを使用してトレンチ２６を充填
し、その後ＣＭＰ研磨を実施して余分な酸化物を除去す
る。
【００６２】その後、従来の加工を使用して、能動回路
領域１３、１５および１７およびトランスファ金属リー
ド３９（図２５）を形成する。その後、すべて上述した
ように、トランスファ金属リード３９および関連する絶
縁層４１および接着層４３の中に第２のトレンチ４５を
エッチングし、ウエハを背面から薄化する。第２のトレ
ンチ４５は、図のようにトレンチ２６の外部側壁と一致
する。次いで、従来のソーイングまたはレーザ切断を使
用して、二重トレンチの組のトレンチに平行でありかつ
トレンチの間に配置された切断経路７１に沿ってウエハ
を機械ダイシングして個々のＩＣチップを形成する（図
２６）。
【００６３】プロセスを完成させるべく、酸化物３５を
溶解するディップ・プロセスを使用して、残りの酸化物
３５および付属した残りのシリコン・カーフ１１'を除
去する。例えば、希釈ＨＦディップを使用して残りの酸
化物層３５を除去し、それによりシリコン・カーフ１
１'を落とす。それにより別個のＩＣチップができる
（図２２）。
【００６４】上述のプロセスの他の変形も可能である。
例えば、上述の２つのプロセスをそれぞれ修正し、それ
によりウエハ上に能動回路を形成した後で、ただしＢＥ
ＯＬ加工の前にトレンチ２５または２６を形成できる
（図１６〜図２２および図２３〜図２６）。そのような
プロセスについての個々の技法は、上述の開示に基づけ
ば当業者には明らかであろう。
【００６５】例えば、図２２のＩＣチップをスタック６
１内に成層することができる（図２７）。本発明の技法
によって提供される正確なＩＣチップ１２のエッジ画定
および寸法決定によって、スタックの整合が容易にな
る。図１６〜図２６の実施形態では、本来的に、従来の
実施形態の場合と同様なスタック側面絶縁が得られな
い。しかしながら、そのような側面絶縁６５および関連
する配線６３の製造（図２８）は、上述の正確なＩＣチ
ップ整合によって簡単化される。
【００６６】配線すべき側面は、最初にスタッキングす
る場合、平坦度が高く、欠陥がないことが有利である。
トランスファ金属リードの端部は、ＩＣチップ間でもス
タックに対しても正確に整合される。したがって、側面
薄膜絶縁および配線に関連する研磨および整合の問題の
多くは解消される。
【００６７】以上、本発明のいくつかの好ましい実施形
態に従って本発明について本明細書で詳細に説明した
が、当業者は本明細書に多くの修正および変更を実施で
きる。したがって、首記の請求項によって、本発明の真
の精神および範囲に入るそのようなすべての修正および
変更を網羅するものとする。
【００６８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００６９】（１）ＩＣチップが第１の主平坦面と第２
の主平坦面とを有するウエハの一部をなし、前記ウエハ
の前記第２の主平坦面の一部が前記ＩＣチップの主平坦
面に平行になっている、前記ＩＣチップの少なくとも１
つのエッジを画定する方法であって、 （ａ）前記ウエハ内に、該ウエハの前記第１の主平坦面
を横切る第１のトレンチをリソグラフィによって生成す
るステップと、 （ｂ）前記第１のトレンチを絶縁材料で充填するステッ
プと、 （ｃ）前記ＩＣチップに機械的および電気的に結合する
トランスファ金属層を前記ウエハの前記第１の主平坦面
の上に、前記第１トレンチの上にまで延びるように形成
するステップと、 （ｄ）前記トランスファ金属層を通り前記第１のトレン
チと一致する第２のトレンチを形成し、前記トランスフ
ァ金属層の端部を前記第２のトレンチに整列させるステ
ップと、 （ｅ）前記第１のトレンチ内の前記絶縁材料に達するま
で前記ＩＣチップの前記主平坦面を前記ウエハの前記第
１の主平坦面に向かって研磨して前記ＩＣチップを薄化
し、前記第１のトレンチ及び前記第２のトレンチにより
前記ＩＣチップの少なくとも１つのエッジを画定させる
ステップとを含む方法。 （２）前記ステップ（ｅ）の間に前記ウエハに対して前
記ＩＣチップの機械安定度をもたらすために、前記ステ
ップ（ｂ）が、前記第１のトレンチに機械的に硬い絶縁
材料を充填することを特徴とする、前記（１）に記載の
方法。 （３）前記ＩＣチップが前記ウエハから分離されるよう
に、前記第１のトレンチ内の経路に沿ってそれと同一直
線上で前記ウエハを機械ダイシングするステップをさら
に含むことを特徴とする、前記（１）に記載の方法。 （４）前記機械ダイシングの後、前記絶縁材料を含むカ
ーフを除去して、前記ＩＣチップの少なくとも１つのエ
ッジを露出させるステップをさらに含むことを特徴とす
る、前記（３）に記載の方法。 （５）前記方法を繰り返して、それぞれ前記少なくとも
１つのエッジを有する複数のＩＣチップを形成するステ
ップと、各ＩＣチップの少なくとも１つのエッジを互い
に整列させて、前記複数のＩＣチップのスタックの側面
を形成するステップとをさらに含むことを特徴とする、
前記（１）に記載の方法。 （６）ＩＣチップが第１の主平坦面と第２の主平坦面と
を有するウエハの一部をなし、前記ウエハの前記第２の
主平坦面の一部が前記ＩＣチップの主平坦面に平行にな
っている、前記ＩＣチップの少なくとも１つのエッジを
画定する方法であって、 （ａ）前記ウエハ内に、該ウエハの前記第１の主平坦面
を横切る第１のトレンチをリソグラフィによって生成す
るステップと、 （ｂ）前記ＩＣチップの少なくとも１つのエッジを画定
する表面を有する第１の絶縁層と、除去可能なカーフ領
域である第２の絶縁層を前記第１のトレンチ内に形成す
るステップと、 （ｃ）前記ＩＣチップに機械的および電気的に結合する
トランスファ金属層を前記ウエハの前記第１の主平坦面
の上に、前記第１トレンチの上にまで延びるように形成
するステップと、 （ｄ）前記トランスファ金属層を通り前記第１の絶縁層
の表面と一致する第２のトレンチを形成し、前記トラン
スファ金属層の端部を前記第２のトレンチに整列させる
ステップと、 （ｅ）前記ウエハからの前記ＩＣチップの分離、および
ＩＣチップの少なくとも１つのエッジを画定するための
前記除去可能なカーフ領域の除去を容易にするために、
前記第１のトレンチ内の前記第２の絶縁層に達するまで
前記ＩＣチップの前記主平坦面から前記ウエハの前記第
１の主平坦面に向かって前記ＩＣチップを薄化するステ
ップとを含む方法。 （７）前記形成ステップ（ｂ）が、前記第１のトレンチ
内に残りの空間を残すように、前記第１のトレンチの少
なくとも１つの側壁の上に共形絶縁層として前記第１の
絶縁層を形成するステップを含むことを特徴とする、前
記（６）に記載の方法。 （８）前記形成ステップ（ｂ）が、熱酸化プロセスを使
用して、共形酸化物層として前記第１の絶縁層を形成す
るステップを含むことを特徴とする、前記（７）に記載
の方法。 （９）前記形成ステップ（ｂ）が、前記第１のトレンチ
から前記ウエハの前記第１の主平坦面の上へ延びるリッ
プを有するように前記第１の絶縁層を形成するステップ
を含むことを特徴とする、前記（７）に記載の方法。 （１０）前記形成ステップ（ｂ）が、前記第１のトレン
チ内の前記残りの空間に第２の絶縁材料を充填すること
によって、前記第２の絶縁層を形成するステップを含む
ことを特徴とする、前記（７）に記載の方法。 （１１）前記形成ステップ（ｂ）が、前記第１のトレン
チ内の前記残りの空間にポリイミドとエポキシの一方を
充填するステップを含むことを特徴とする、前記（１
０）に記載の方法。 （１２）ウエハからＩＣチップを分離し、かつＩＣチッ
プの少なくとも１つのエッジを画定するために、前記第
２の絶縁層を除去するステップをさらに含むことを特徴
とする、前記（６）に記載の方法。 （１３）前記第２の絶縁層を除去する前記ステップが、
化学除去プロセスを実施することを特徴とする、前記
（１２）に記載の方法。 （１４）前記第２の絶縁層を除去する前記ステップが、
前記第２の絶縁層を通るように機械ダイシングし、その
後ＩＣチップの少なくとも１つのエッジ上の残りの第２
の絶縁層を化学的に除去するステップを含むことを特徴
とする、前記（１２）に記載の方法。 （１５）前記方法を繰り返して、それぞれ前記少なくと
も１つのエッジを有する複数のＩＣチップを形成するス
テップと、各ＩＣチップの少なくとも１つのエッジを互
いに整列させて、前記複数のＩＣチップのスタックの側
面を形成するステップとをさらに含むことを特徴とす
る、前記（６）に記載の方法。 （１６）ＩＣチップが第１の主平坦面と第２の主平坦面
とを有するウエハの一部をなし、前記ウエハの前記第２
の主平坦面の一部が前記ＩＣチップの主平坦面に平行に
なっている、前記ＩＣチップの少なくとも１つのエッジ
を画定する方法であって、 （ａ）前記ＩＣチップの少なくとも１つのエッジを画定
する、隣接した２つの第１トレンチの組を前記ウエハの
前記第１の主平坦面を横切るように、前記ウエハ内にリ
ソグラフィによって生成するステップと、 （ｂ）前記第１のトレンチ内に絶縁層を形成するステッ
プと、 （ｃ）前記ＩＣチップに機械的および電気的に結合する
トランスファ金属層を前記ウエハの前記第１の主平坦面
の上に、少なくとも前記第１トレンチの上にまで延びる
ように形成するステップと、 （ｄ）前記トランスファ金属層を通り、前記隣接した２
つの第１のトレンチの側壁のうち外側の側壁と一致する
第２のトレンチを形成し、前記トランスファ金属層の端
部を前記第２のトレンチに整列させるステップと、 （ｅ）前記第１のトレンチに実質上平行でありかつ前記
２つの第１トレンチの間にある経路に沿って前記ウエハ
をダイシングして、前記第１のトレンチと前記経路との
間に前記ウエハの材料のカーフ領域を残すステップと、 （ｆ）前記カーフ領域および前記絶縁層を除去して、前
記ＩＣチップの少なくとも１つのエッジを形成するステ
ップとを含む方法。 （１７）前記除去ステップ（ｆ）を容易にするために、
前記第１のトレンチの前記絶縁層に達するまで前記ウエ
ハの前記第１の主平坦面に向かって前記ウエハを薄化す
るステップをさらに含むことを特徴とする、前記（１
６）に記載の方法。 （１８）前記隣接する２つの第１のトレンチの一方のト
レンチは１つのＩＣチップの少なくとも１つのエッジを
画定し、前記隣接する２つの第１のトレンチの他方のト
レンチは前記１つのＩＣチップに隣接する他のＩＣチッ
プの少なくとも１つのエッジを画定することを特徴とす
る、前記（１６）に記載の方法。 （１９）前記方法を繰り返して、それぞれ前記少なくと
も１つのエッジを有する複数のＩＣチップを形成するス
テップと、各ＩＣチップの少なくとも１つのエッジを互
いに整列させて、前記複数のＩＣチップのスタックの側
面を形成するステップとをさらに含むことを特徴とす
る、前記（１６）に記載の方法。 （２０）前記除去ステップ（ｆ）が、化学ディッピング
を使用して実施されることを特徴とする、前記（１６）
に記載の方法。 （２１）前記形成ステップ（ｂ）が、熱酸化を使用し
て、前記第１のトレンチ内に酸化物絶縁層を形成するス
テップを含むことを特徴とする、前記（１６）に記載の
方法。
【図面の簡単な説明】
【図１】本発明による、それから形成すべきＩＣチップ
の製造の中間段階の後のウエハの断面図である。
【図２】本発明の一実施形態による、ＩＣチップのエッ
ジを画定するトレンチを形成した後の図１のウエハの断
面図である。
【図３】本発明の一実施形態による、図２のウエハの上
面図である。
【図４】本発明の一実施形態による、図２のウエハの上
面図である。
【図５】本発明の一実施形態による、トレンチ内に絶縁
層を付着した後の図２のウエハの断面図である。
【図６】本発明の一実施形態による、トレンチに絶縁材
料を充填した後の図５のウエハの断面図である。
【図７】本発明の一実施形態による、トランスファ金属
層を形成した後の図６のウエハの断面図である。
【図８】本発明の一実施形態による、前に形成したトレ
ンチの下方に第２のトレンチを形成した後の図７のウエ
ハの断面図である。
【図９】本発明の一実施形態による、ウエハを薄化した
後の図８のウエハの断面図である。
【図１０】本発明の一実施形態による、そのエッジが正
確に画定された図９のウエハの完成したＩＣチップの断
面図である。
【図１１】本発明の一実施形態による、能動回路を形成
する前の、ただしウエハから形成したＩＣチップのエッ
ジを画定するのに使用するトレンチを形成した後のウエ
ハ製造の段階の断面図である。
【図１２】本発明の一実施形態による、各トレンチ内に
２つの絶縁層を形成した後の図１１のウエハの断面図で
ある。
【図１３】本発明の一実施形態による、製造設備内のＩ
Ｃチップのスタックの断面図である。
【図１４】本発明の一実施形態による、図１３のスタッ
クの断面図である。
【図１５】本発明の一実施形態による、側面金属被覆を
形成した後の図１４のスタックの断面図である。
【図１６】本発明の一実施形態による、能動回路を形成
する前の、ただしウエハから形成したＩＣチップのエッ
ジを画定するのに使用するトレンチを形成した後のウエ
ハ製造の段階の断面図である。
【図１７】本発明の一実施形態による、トレンチに絶縁
材料を充填した後の図１６のウエハの断面図である。
【図１８】本発明の一実施形態による、能動回路を形成
した後の図１７のウエハの断面図である。
【図１９】本発明の一実施形態による、トランスファ金
属層を形成した後の図１８のウエハの断面図である。
【図２０】本発明の一実施形態による、前のトレンチの
下方に第２のトレンチを形成し、かつウエハを薄化した
後の図１９のウエハの断面図である。
【図２１】本発明の一実施形態による、図２０のウエハ
からダイシングしたＩＣチップの断面図である。
【図２２】本発明の一実施形態による、そのエッジ表面
を除去した後の図２１のＩＣチップの断面図である。
【図２３】本発明の一実施形態による、能動回路を形成
する前の、ただしウエハから形成したＩＣチップのエッ
ジを画定するのに使用する双対トレンチの組を形成した
後のウエハ製造の段階の断面図である。
【図２４】本発明の一実施形態による、双対トレンチの
組に絶縁材料を充填した後の図２３のウエハの断面図で
ある。
【図２５】本発明の一実施形態による、トランスファ金
属層を形成し、双対トレンチの組の下方に第２のトレン
チを形成し、ウエハを薄化した後の図２４のウエハの断
面図である。
【図２６】本発明の一実施形態による、図２５のウエハ
からダイシングしたＩＣチップの断面図である。
【図２７】本発明の一実施形態による、図２２のＩＣチ
ップのスタックの断面図である。
【図２８】本発明の一実施形態による、側面配線を形成
した後の図２７のスタックの断面図である。
【符号の説明】
１１ ウエハ １１' シリコン・カーフ １２ ＩＣチップ １３ 能動回路領域 １５ 能動回路領域 １７ 能動回路領域 １９ 絶縁層 ２１ 電気接点 ２３ カーフ領域 ２５ トレンチ ２８ 能動回路領域 ３１ 能動回路領域 ３５ 絶縁層 ３７ 絶縁層 ３９ トランスファ金属リード ４１ 絶縁層 ４３ 接着層 ４５ 第２のトレンチ ５１ 部材 ５３ 設備案内 ５５ 光学的に平坦な表面 ５７ サポート ５９ 設備案内 ６１ スタック ６３ 側面金属被覆 ６５ 側面絶縁
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイン・ジョン・ハウェル アメリカ合衆国05495 バーモント州ウ ィリストンタマラック・ドライブ ４ (72)発明者 ハワード・レオ・カルター アメリカ合衆国05446 バーモント州コ ルチェスター ビレッジ・ドライブ 14 (72)発明者 パトリシア・エレン・マルミリオン アメリカ合衆国05446 バーモント州コ ルチェスター サイヤー・ビーチ・ロー ド 26 (72)発明者 アンソニー・マイケル・パラゴニア アメリカ合衆国05489 バーモント州ア ンダーヒルボックス 4520 ロード・ナ ンバー １ (72)発明者 バーナデット・アン・ピアソン アメリカ合衆国05486 バーモント州サ ウス・ヒーロー ランバード・レイン 90 (72)発明者 デニス・アーサー・シュミット アメリカ合衆国05403 バーモント州サ ウス・バーリントン ディアフィール ド・ロード ４ (56)参考文献 特開 平７−74130（ＪＰ，Ａ) 特開 平７−6982（ＪＰ，Ａ) 特開 平３−191549（ＪＰ，Ａ) 特開 平５−259375（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/301 H01L 21/304

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】ＩＣチップが第１の主平坦面と第２の主平
    坦面とを有するウエハの一部をなし、前記ウエハの前記
    第２の主平坦面の一部が前記ＩＣチップの主平坦面に平
    行になっている、前記ＩＣチップの少なくとも１つのエ
    ッジを画定する方法であって、 （ａ）前記ウエハ内に、該ウエハの前記第１の主平坦面
    を横切る第１のトレンチをリソグラフィによって生成す
    るステップと、 （ｂ）前記第１のトレンチを絶縁材料で充填するステッ
    プと、 （ｃ）前記ＩＣチップに機械的および電気的に結合する
    トランスファ金属層を前記ウエハの前記第１の主平坦面
    の上に、前記第１トレンチの上にまで延びるように形成
    するステップと、 （ｄ）前記トランスファ金属層を通り前記第１のトレン
    チと一致する第２のトレンチを形成し、前記トランスフ
    ァ金属層の端部を前記第２のトレンチに整列させるステ
    ップと、 （ｅ）前記第１のトレンチ内の前記絶縁材料に達するま
    で前記ＩＣチップの前記主平坦面を前記ウエハの前記第
    １の主平坦面に向かって研磨して前記ＩＣチップを薄化
    し、前記第１のトレンチ及び前記第２のトレンチにより
    前記ＩＣチップの少なくとも１つのエッジを画定させる
    ステップとを含む方法。
  2. 【請求項２】前記ステップ（ｅ）の間に前記ウエハに対
    して前記ＩＣチップの機械安定度をもたらすために、前
    記ステップ（ｂ）が、前記第１のトレンチに機械的に硬
    い絶縁材料を充填することを特徴とする、請求項１に記
    載の方法。
  3. 【請求項３】前記ＩＣチップが前記ウエハから分離され
    るように、前記第１のトレンチ内の経路に沿ってそれと
    同一直線上で前記ウエハを機械ダイシングするステップ
    をさらに含むことを特徴とする、請求項１に記載の方
    法。
  4. 【請求項４】前記機械ダイシングの後、前記絶縁材料を
    含むカーフを除去して、前記ＩＣチップの少なくとも１
    つのエッジを露出させるステップをさらに含むことを特
    徴とする、請求項３に記載の方法。
  5. 【請求項５】前記方法を繰り返して、それぞれ前記少な
    くとも１つのエッジを有する複数のＩＣチップを形成す
    るステップと、各ＩＣチップの少なくとも１つのエッジ
    を互いに整列させて、前記複数のＩＣチップのスタック
    の側面を形成するステップとをさらに含むことを特徴と
    する、請求項１に記載の方法。
  6. 【請求項６】ＩＣチップが第１の主平坦面と第２の主平
    坦面とを有するウエハの一部をなし、前記ウエハの前記
    第２の主平坦面の一部が前記ＩＣチップの主平坦面に平
    行になっている、前記ＩＣチップの少なくとも１つのエ
    ッジを画定する方法であって、 （ａ）前記ウエハ内に、該ウエハの前記第１の主平坦面
    を横切る第１のトレンチをリソグラフィによって生成す
    るステップと、 （ｂ）前記ＩＣチップの少なくとも１つのエッジを画定
    する表面を有する第１の絶縁層と、除去可能なカーフ領
    域である第２の絶縁層を前記第１のトレンチ内に形成す
    るステップと、 （ｃ）前記ＩＣチップに機械的および電気的に結合する
    トランスファ金属層を前記ウエハの前記第１の主平坦面
    の上に、前記第１トレンチの上にまで延びるように形成
    するステップと、 （ｄ）前記トランスファ金属層を通り前記第１の絶縁層
    の表面と一致する第２のトレンチを形成し、前記トラン
    スファ金属層の端部を前記第２のトレンチに整列させる
    ステップと、 （ｅ）前記ウエハからの前記ＩＣチップの分離、および
    ＩＣチップの少なくとも１つのエッジを画定するための
    前記除去可能なカーフ領域の除去を容易にするために、
    前記第１のトレンチ内の前記第２の絶縁層に達するまで
    前記ＩＣチップの前記主平坦面から前記ウエハの前記第
    １の主平坦面に向かって前記ＩＣチップを薄化するステ
    ップとを含む方法。
  7. 【請求項７】前記形成ステップ（ｂ）が、前記第１のト
    レンチ内に残りの空間を残すように、前記第１のトレン
    チの少なくとも１つの側壁の上に共形絶縁層として前記
    第１の絶縁層を形成するステップを含むことを特徴とす
    る、請求項６に記載の方法。
  8. 【請求項８】前記形成ステップ（ｂ）が、熱酸化プロセ
    スを使用して、共形酸化物層として前記第１の絶縁層を
    形成するステップを含むことを特徴とする、請求項７に
    記載の方法。
  9. 【請求項９】前記形成ステップ（ｂ）が、前記第１のト
    レンチから前記ウエハの前記第１の主平坦面の上へ延び
    るリップを有するように前記第１の絶縁層を形成するス
    テップを含むことを特徴とする、請求項７に記載の方
    法。
  10. 【請求項１０】前記形成ステップ（ｂ）が、前記第１の
    トレンチ内の前記残りの空間に第２の絶縁材料を充填す
    ることによって、前記第２の絶縁層を形成するステップ
    を含むことを特徴とする、請求項７に記載の方法。
  11. 【請求項１１】前記形成ステップ（ｂ）が、前記第１の
    トレンチ内の前記残りの空間にポリイミドとエポキシの
    一方を充填するステップを含むことを特徴とする、請求
    項１０に記載の方法。
  12. 【請求項１２】ウエハからＩＣチップを分離し、かつＩ
    Ｃチップの少なくとも１つのエッジを画定するために、
    前記第２の絶縁層を除去するステップをさらに含むこと
    を特徴とする、請求項６に記載の方法。
  13. 【請求項１３】前記第２の絶縁層を除去する前記ステッ
    プが、化学除去プロセスを実施することを特徴とする、
    請求項１２に記載の方法。
  14. 【請求項１４】前記第２の絶縁層を除去する前記ステッ
    プが、前記第２の絶縁層を通るように機械ダイシング
    し、その後ＩＣチップの少なくとも１つのエッジ上の残
    りの第２の絶縁層を化学的に除去するステップを含むこ
    とを特徴とする、請求項１２に記載の方法。
  15. 【請求項１５】前記方法を繰り返して、それぞれ前記少
    なくとも１つのエッジを有する複数のＩＣチップを形成
    するステップと、各ＩＣチップの少なくとも１つのエッ
    ジを互いに整列させて、前記複数のＩＣチップのスタッ
    クの側面を形成するステップとをさらに含むことを特徴
    とする、請求項６に記載の方法。
  16. 【請求項１６】ＩＣチップが第１の主平坦面と第２の主
    平坦面とを有するウエハの一部をなし、前記ウエハの前
    記第２の主平坦面の一部が前記ＩＣチップの主平坦面に
    平行になっている、前記ＩＣチップの少なくとも１つの
    エッジを画定する方法であって、 （ａ）前記ＩＣチップの少なくとも１つのエッジを画定
    する、隣接した２つの第１トレンチの組を前記ウエハの
    前記第１の主平坦面を横切るように、前記ウエハ内にリ
    ソグラフィによって生成するステップと、 （ｂ）前記第１のトレンチ内に絶縁層を形成するステッ
    プと、 （ｃ）前記ＩＣチップに機械的および電気的に結合する
    トランスファ金属層を前記ウエハの前記第１の主平坦面
    の上に、少なくとも前記第１トレンチの上にまで延びる
    ように形成するステップと、 （ｄ）前記トランスファ金属層を通り、前記隣接した２
    つの第１のトレンチの側壁のうち外側の側壁と一致する
    第２のトレンチを形成し、前記トランスファ金属層の端
    部を前記第２のトレンチに整列させるステップと、 （ｅ）前記第１のトレンチに実質上平行でありかつ前記
    ２つの第１トレンチの間にある経路に沿って前記ウエハ
    をダイシングして、前記第１のトレンチと前記経路との
    間に前記ウエハの材料のカーフ領域を残すステップと、 （ｆ）前記カーフ領域および前記絶縁層を除去して、前
    記ＩＣチップの少なくとも１つのエッジを形成するステ
    ップとを含む方法。
  17. 【請求項１７】前記除去ステップ（ｆ）を容易にするた
    めに、前記第１のトレンチの前記絶縁層に達するまで前
    記ウエハの前記第１の主平坦面に向かって前記ウエハを
    薄化するステップをさらに含むことを特徴とする、請求
    項１６に記載の方法。
  18. 【請求項１８】前記隣接する２つの第１のトレンチの一
    方のトレンチは１つのＩＣチップの少なくとも１つのエ
    ッジを画定し、前記隣接する２つの第１のトレンチの他
    方のトレンチは前記１つのＩＣチップに隣接する他のＩ
    Ｃチップの少なくとも１つのエッジを画定することを特
    徴とする、請求項１６に記載の方法。
  19. 【請求項１９】前記方法を繰り返して、それぞれ前記少
    なくとも１つのエッジを有する複数のＩＣチップを形成
    するステップと、各ＩＣチップの少なくとも１つのエッ
    ジを互いに整列させて、前記複数のＩＣチップのスタッ
    クの側面を形成するステップとをさらに含むことを特徴
    とする、請求項１６に記載の方法。
  20. 【請求項２０】前記除去ステップ（ｆ）が、化学ディッ
    ピングを使用して実施されることを特徴とする、請求項
    １６に記載の方法。
  21. 【請求項２１】前記形成ステップ（ｂ）が、熱酸化を使
    用して、前記第１のトレンチ内に酸化物絶縁層を形成す
    るステップを含むことを特徴とする、請求項１６に記載
    の方法。
JP17785096A 1995-07-26 1996-07-08 集積回路チップのエッジを正確に画定する方法 Expired - Fee Related JP3229208B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/507,186 US5691248A (en) 1995-07-26 1995-07-26 Methods for precise definition of integrated circuit chip edges
US08/507186 1995-07-26

Publications (2)

Publication Number Publication Date
JPH09106968A JPH09106968A (ja) 1997-04-22
JP3229208B2 true JP3229208B2 (ja) 2001-11-19

Family

ID=24017597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17785096A Expired - Fee Related JP3229208B2 (ja) 1995-07-26 1996-07-08 集積回路チップのエッジを正確に画定する方法

Country Status (2)

Country Link
US (3) US5691248A (ja)
JP (1) JP3229208B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206506A (zh) * 2014-06-30 2015-12-30 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
SK22499A3 (en) * 1996-08-23 1999-10-08 Cook Biotech Inc Graft prosthesis, materials and methods
EP2270846A3 (en) 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6448153B2 (en) * 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US7786562B2 (en) * 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
KR100253352B1 (ko) * 1997-11-19 2000-04-15 김영환 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
US6265314B1 (en) * 1998-06-09 2001-07-24 Advanced Micro Devices, Inc. Wafer edge polish
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6211050B1 (en) * 1999-03-03 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates
EP1041620A3 (en) * 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
US6214703B1 (en) 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP3339485B2 (ja) * 2000-01-24 2002-10-28 日本電気株式会社 半導体装置
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6344401B1 (en) 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
EP1269535B1 (de) * 2000-04-04 2007-10-10 Synova S.A. Verfahren zum schneiden eines gegenstands und zur weiterverarbeitung des schnittguts sowie träger zum halten des gegenstands bzw. des schnittguts
DE60035179T2 (de) * 2000-04-28 2008-02-21 Stmicroelectronics S.R.L., Agrate Brianza Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6674161B1 (en) * 2000-10-03 2004-01-06 Rambus Inc. Semiconductor stacked die devices
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6518679B2 (en) 2000-12-15 2003-02-11 International Business Machines Corporation Capacitive alignment structure and method for chip stacking
US6383893B1 (en) * 2000-12-28 2002-05-07 International Business Machines Corporation Method of forming a crack stop structure and diffusion barrier in integrated circuits
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US7902679B2 (en) 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
US6483174B1 (en) * 2001-08-16 2002-11-19 Jds Uniphase Corporation Apparatus and method for dicing and testing optical devices, including thin film filters
US20030049889A1 (en) * 2001-09-07 2003-03-13 Yamaguchi James Satsuo Method of manufacturing multilayer modules
EP1433195B1 (en) * 2001-10-01 2006-05-24 Xsil Technology Limited Method and apparatus for machining substrates
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US6955989B2 (en) * 2001-11-30 2005-10-18 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
EP1361516A3 (en) * 2002-04-30 2011-05-18 Hitachi, Ltd. Method and system for backing up power supply of disk array device
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
CN100405615C (zh) * 2002-09-09 2008-07-23 陈俊华 整合式晶片型二极管
FR2848023B1 (fr) * 2002-11-28 2005-02-18 Gemplus Card Int Isolation de puce par depot isolant dans des chemins d'individualisation partielle avant amincissement
DE10258509B4 (de) * 2002-12-14 2005-10-20 Infineon Technologies Ag Verfahren zur Herstellung eines dünnen bruchfesten Halbleiterwafers
JP2004221125A (ja) * 2003-01-09 2004-08-05 Sharp Corp 半導体装置及びその製造方法
US8198576B2 (en) 2003-03-28 2012-06-12 Aprolase Development Co., Llc Three-dimensional LADAR module with alignment reference insert circuitry comprising high density interconnect structure
US20040188596A1 (en) * 2003-03-28 2004-09-30 Ludwig David E. Three-dimensional imaging device incorporating stacked layers containing microelectronic circuits
US7436494B1 (en) 2003-03-28 2008-10-14 Irvine Sensors Corp. Three-dimensional ladar module with alignment reference insert circuitry
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
DE10326507A1 (de) * 2003-06-12 2005-01-13 Infineon Technologies Ag Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordung
DE10326508A1 (de) * 2003-06-12 2005-01-13 Infineon Technologies Ag Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung
US7173325B2 (en) * 2003-08-29 2007-02-06 C-Core Technologies, Inc. Expansion constrained die stack
CN100364112C (zh) * 2003-09-11 2008-01-23 祝孝平 可表面安装的晶片型二极管
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP4609985B2 (ja) * 2004-06-30 2011-01-12 ルネサスエレクトロニクス株式会社 半導体チップおよびその製造方法ならびに半導体装置
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
EP1641038B1 (en) 2004-09-24 2011-08-10 Imec Method for chip singulation
EP1670055A1 (en) * 2004-12-09 2006-06-14 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for chip singulation
US7566634B2 (en) * 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
KR20060078252A (ko) * 2004-12-31 2006-07-05 동부일렉트로닉스 주식회사 트렌치 소자 분리막 평탄화 공정의 모니터 패턴
KR100599124B1 (ko) * 2005-02-14 2006-07-12 삼성전자주식회사 부유 구조체 제조방법
DE102005022017B3 (de) * 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7960269B2 (en) 2005-07-22 2011-06-14 Megica Corporation Method for forming a double embossing structure
US7829989B2 (en) * 2005-09-07 2010-11-09 Alpha & Omega Semiconductor, Ltd. Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI367557B (en) * 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7928549B2 (en) * 2006-09-19 2011-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices with multi-dimensional pad structures
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US7888236B2 (en) * 2007-05-14 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
EP1998371A1 (en) * 2007-05-31 2008-12-03 Infineon Technologies SensoNor AS Method of manufacturing electrical conductors for a semiconductor device
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7923349B2 (en) * 2007-06-19 2011-04-12 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US7989930B2 (en) * 2007-10-25 2011-08-02 Infineon Technologies Ag Semiconductor package
JP5296386B2 (ja) * 2008-01-11 2013-09-25 株式会社ディスコ 積層デバイスの製造方法
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US7846772B2 (en) * 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package
US7868442B2 (en) * 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
WO2010151578A2 (en) * 2009-06-26 2010-12-29 Vertical Circuits, Inc. Electrical interconnect for die stacked in zig-zag configuration
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969377B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
US20140097544A1 (en) * 2012-10-05 2014-04-10 Altera Corporation Side Stack Interconnection for Integrated Circuits and The Like
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6062254B2 (ja) * 2013-01-15 2017-01-18 株式会社ディスコ ウエーハの加工方法
US9105644B2 (en) 2013-07-23 2015-08-11 Analog Devices, Inc. Apparatus and method for forming alignment features for back side processing of a wafer
DE102013219733B4 (de) * 2013-09-30 2015-05-07 Siemens Aktiengesellschaft Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
JP6302644B2 (ja) * 2013-11-11 2018-03-28 株式会社ディスコ ウェーハの加工方法
US9059333B1 (en) 2013-12-04 2015-06-16 International Business Machines Corporation Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
US9543208B2 (en) 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US10290588B2 (en) * 2015-09-09 2019-05-14 Infineon Technologies Americas Corp. Ultra-thin semiconductor component fabrication using a dielectric skeleton structure
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
CN108701652B (zh) 2016-03-01 2023-11-21 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10636791B1 (en) 2018-10-16 2020-04-28 International Business Machines Corporation Vertical field-effect transistors for monolithic three-dimensional semiconductor integrated circuit devices
TWI825178B (zh) 2018-10-29 2023-12-11 日商索尼半導體解決方案公司 攝像裝置
CN110945660B (zh) * 2019-11-12 2024-01-23 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314560A (en) * 1976-07-26 1978-02-09 Mitsubishi Electric Corp Production of semiconductor device
US4325182A (en) * 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
JPS57133647A (en) * 1981-02-12 1982-08-18 Toshiba Corp Method for separating chip from semiconductor wafer
JPS58108748A (ja) * 1981-12-22 1983-06-28 Nec Corp 半導体装置
US4954458A (en) * 1982-06-03 1990-09-04 Texas Instruments Incorporated Method of forming a three dimensional integrated circuit structure
US4754316A (en) * 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
JPS59186345A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4893174A (en) * 1985-07-08 1990-01-09 Hitachi, Ltd. High density integration of semiconductor circuit
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JPS63119536A (ja) * 1986-11-07 1988-05-24 Nec Corp メサ型半導体装置の製造方法
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
US4822755A (en) * 1988-04-25 1989-04-18 Xerox Corporation Method of fabricating large area semiconductor arrays
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
US4925808A (en) * 1989-03-24 1990-05-15 Sprague Electric Company Method for making IC die with dielectric isolation
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
US5293061A (en) * 1990-04-09 1994-03-08 Seiko Instruments Inc. Semiconductor device having an isolation layer region on the side wall of a groove
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
US5162251A (en) * 1991-03-18 1992-11-10 Hughes Danbury Optical Systems, Inc. Method for making thinned charge-coupled devices
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
EP0562127B1 (en) * 1991-10-14 2001-04-25 Denso Corporation Method for fabrication of semiconductor device
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
JPH06244359A (ja) * 1993-02-19 1994-09-02 Takashi Murai 多層チップ
CA2118994A1 (en) * 1993-06-21 1994-12-22 Claude L. Bertin Polyimide-insulated cube package of stacked semiconductor device chips
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5455445A (en) * 1994-01-21 1995-10-03 Kulite Semiconductor Products, Inc. Multi-level semiconductor structures having environmentally isolated elements
WO1995025341A1 (en) * 1994-03-15 1995-09-21 Irvine Sensors Corporation 3d stack of ic chips having leads reached by vias through passivation covering access plane
US5517754A (en) * 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
US5567653A (en) * 1994-09-14 1996-10-22 International Business Machines Corporation Process for aligning etch masks on an integrated circuit surface using electromagnetic energy
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206506A (zh) * 2014-06-30 2015-12-30 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
CN105206506B (zh) * 2014-06-30 2018-06-29 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法

Also Published As

Publication number Publication date
US5872025A (en) 1999-02-16
JPH09106968A (ja) 1997-04-22
US5691248A (en) 1997-11-25
US5925924A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
JP3229208B2 (ja) 集積回路チップのエッジを正確に画定する方法
JP3986575B2 (ja) ３次元集積回路の製造方法
US20200035641A1 (en) Post cmp processing for hybrid bonding
US8970047B2 (en) Method for creating a 3D stacked multichip module
KR100201672B1 (ko) 멀티칩 스택용 단부캡 칩, 멀티칩 스택 및 단부캡 칩 형성 방법
KR101018419B1 (ko) 싱글 마스크 비아 방법 및 장치
US8222121B2 (en) Fiducial scheme adapted for stacked integrated circuits
EP2313923B1 (en) 3d integrated circuit device fabrication
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
JPH08204123A (ja) ３次元集積回路の製造方法
US20090160065A1 (en) Reconstituted Wafer Level Stacking
WO2022110348A1 (zh) 半导体器件及其制作方法、芯片键合结构
CN116230556B (zh) 芯片载体、其形成方法、晶圆键合结构及其形成方法
US11646223B2 (en) Metal lead, semiconductor device and methods of fabricating the same
WO2022066364A1 (en) Very fine pitch and wiring density organic side by side chiplet integration
TWI803013B (zh) 製造半導體裝置的方法
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
KR100969947B1 (ko) 3차원 ｉｃ 집적화 시 두께 및 하부 층 구조에 무관한 웨이퍼 얼라인먼트 방법
US5691239A (en) Method for fabricating an electrical connect above an integrated circuit
US20170179101A1 (en) Bridge structure for embedding semiconductor die
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same
CN116230555B (zh) 芯片载体、其形成方法以及晶圆键合结构的形成方法
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
US20240203965A1 (en) Method for bonding and interconnecting micro-electronic components
CN116759335A (zh) 键合装置、键合装置的形成方法及键合方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees