JPH0821009B2 - チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム - Google Patents
チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステムInfo
- Publication number
- JPH0821009B2 JPH0821009B2 JP62239516A JP23951687A JPH0821009B2 JP H0821009 B2 JPH0821009 B2 JP H0821009B2 JP 62239516 A JP62239516 A JP 62239516A JP 23951687 A JP23951687 A JP 23951687A JP H0821009 B2 JPH0821009 B2 JP H0821009B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- area
- address
- channel
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチャネル制御装置のイニシャライズ方法に関
し、特にチャネル制御装置に割当てられる主メモリ上の
各種の制御エリアのアドレスを自装置内に設定するチャ
ネル制御装置のイニシャライズ方法に関する。
し、特にチャネル制御装置に割当てられる主メモリ上の
各種の制御エリアのアドレスを自装置内に設定するチャ
ネル制御装置のイニシャライズ方法に関する。
チャネル制御装置は、主メモリ上の複数の制御エリア
を使用して動作するために、イニシャライズの際に各制
御用エリアのアドレスをチャネル制御記憶内に設定する
必要がある。
を使用して動作するために、イニシャライズの際に各制
御用エリアのアドレスをチャネル制御記憶内に設定する
必要がある。
この要請を満すため、従来のイニシャライズ技術で
は、各チャネル制御装置ごとに、このチャネル装置に割
り当てられた制御エリアのアドレスを主メモリに格納し
ていた。イニシャライズ時、各チャネル制御装置は自身
に割り当てられた制御エリアのアドレスを順次主メモリ
から読み出して設定していた。
は、各チャネル制御装置ごとに、このチャネル装置に割
り当てられた制御エリアのアドレスを主メモリに格納し
ていた。イニシャライズ時、各チャネル制御装置は自身
に割り当てられた制御エリアのアドレスを順次主メモリ
から読み出して設定していた。
このようなイニシャライズ方法では、各チャネル制御
装置毎に制御エリアのアドレスを保持しなけばならな
い。このため、主メモリにおいて、制御エリアのアドレ
スを格納する領域が増大し、他の領域が圧迫されてしま
うという問題があった。また、何れかの制御エリアの大
きさを変更すると、これ以降の制御エリアのアドレスを
再計算して変更しなければならない、という問題があっ
た。さらに、制御エリアの数を変更すると、これに伴っ
てイニシャライズ用プログラムの変更も必要になるとい
う問題点もあった。
装置毎に制御エリアのアドレスを保持しなけばならな
い。このため、主メモリにおいて、制御エリアのアドレ
スを格納する領域が増大し、他の領域が圧迫されてしま
うという問題があった。また、何れかの制御エリアの大
きさを変更すると、これ以降の制御エリアのアドレスを
再計算して変更しなければならない、という問題があっ
た。さらに、制御エリアの数を変更すると、これに伴っ
てイニシャライズ用プログラムの変更も必要になるとい
う問題点もあった。
本発明のチャネル制御装置のイニシャライズ方法は、
複数のチャネル制御装置と主メモリとを含み、前記主メ
モリに複数の制御エリアが設けられ、前記複数の制御エ
リアの各々に前記複数のチャネル制御装置の１つもしく
は複数が対応する情報処理システムにおいて、前記複数
のチャネル制御装置の各々に該チャネル制御装置に対応
する前記制御エリアのアドレスを設定するためのチャネ
ル制御装置のイニシャライズ方法であって、イニシャラ
イズ制御用データを前記主メモリから読み出すステップ
であり、前記イニシャライズ制御用データは第１の制御
エリアの大きさおよび前記第１の制御エリアを含むエリ
アの大きさの何れか一方と第１の制御エリアのアドレス
と前記第１の制御エリアを含むエリアの先頭アドレスか
ら第１の制御エリアへの距離を示す情報とを含む第１の
ステップと、前記イニシャライズ制御用データを基にし
て前記第１の制御エリアのアドレスと前記第１の制御エ
リアとは異なる第２の制御エリアのアドレスとを計算す
る第２のステップと、前記第１の制御エリアのアドレス
を第１のチャネル制御装置に設定し、前記第２の制御エ
リアのアドレスを前記第１のチャネル制御装置を除く複
数のチャネル制御装置に設定する第３のステップとを含
む。
複数のチャネル制御装置と主メモリとを含み、前記主メ
モリに複数の制御エリアが設けられ、前記複数の制御エ
リアの各々に前記複数のチャネル制御装置の１つもしく
は複数が対応する情報処理システムにおいて、前記複数
のチャネル制御装置の各々に該チャネル制御装置に対応
する前記制御エリアのアドレスを設定するためのチャネ
ル制御装置のイニシャライズ方法であって、イニシャラ
イズ制御用データを前記主メモリから読み出すステップ
であり、前記イニシャライズ制御用データは第１の制御
エリアの大きさおよび前記第１の制御エリアを含むエリ
アの大きさの何れか一方と第１の制御エリアのアドレス
と前記第１の制御エリアを含むエリアの先頭アドレスか
ら第１の制御エリアへの距離を示す情報とを含む第１の
ステップと、前記イニシャライズ制御用データを基にし
て前記第１の制御エリアのアドレスと前記第１の制御エ
リアとは異なる第２の制御エリアのアドレスとを計算す
る第２のステップと、前記第１の制御エリアのアドレス
を第１のチャネル制御装置に設定し、前記第２の制御エ
リアのアドレスを前記第１のチャネル制御装置を除く複
数のチャネル制御装置に設定する第３のステップとを含
む。
また、本発明のチャネル制御装置のイニシャライズシ
ステムは、複数のチャネル制御装置と主メモリとを含
み、前記主メモリに複数の制御エリアが設けられ、前記
複数の制御エリアの各々に前記複数のチャネル制御装置
の１つもしくは複数が対応する情報処理システムにおい
て、前記複数のチャネル制御装置の各々に該チャネル制
御装置に対応する前記制御エリアのアドレスを設定する
ためのチャネル制御装置のイニシャライズシステムであ
って、前記制御エリアの大きさおよび前記制御エリアを
含むエリアの大きさの何れか一方と制御エリアのアドレ
スを示す情報とを含むイニシャライズ制御用データを前
記情報処理システムの主メモリに記憶する手段と、前記
情報処理システムの主メモリに記憶された前記イニシャ
ライズ制御用データを逐次読み出す前記チャネル制御装
置に設けられた読み出し手段と、前記イニシャライズ制
御用データと前記複数のチャネル制御装置の各々に付与
された装置番号とから前記制御エリアのアドレスを算出
する演算手段と、この演算手段による結果に基づいて前
記複数のチャネル制御装置の各々に該チャネル制御装置
に対応する前記制御エリアのアドレスを設定する手段
と、イニシャライズの終了を示すデータを含む前記イニ
シャライズ制御用データを前記読み出し手段が読み出す
とイニシャライズを終了する手段とを含む。
ステムは、複数のチャネル制御装置と主メモリとを含
み、前記主メモリに複数の制御エリアが設けられ、前記
複数の制御エリアの各々に前記複数のチャネル制御装置
の１つもしくは複数が対応する情報処理システムにおい
て、前記複数のチャネル制御装置の各々に該チャネル制
御装置に対応する前記制御エリアのアドレスを設定する
ためのチャネル制御装置のイニシャライズシステムであ
って、前記制御エリアの大きさおよび前記制御エリアを
含むエリアの大きさの何れか一方と制御エリアのアドレ
スを示す情報とを含むイニシャライズ制御用データを前
記情報処理システムの主メモリに記憶する手段と、前記
情報処理システムの主メモリに記憶された前記イニシャ
ライズ制御用データを逐次読み出す前記チャネル制御装
置に設けられた読み出し手段と、前記イニシャライズ制
御用データと前記複数のチャネル制御装置の各々に付与
された装置番号とから前記制御エリアのアドレスを算出
する演算手段と、この演算手段による結果に基づいて前
記複数のチャネル制御装置の各々に該チャネル制御装置
に対応する前記制御エリアのアドレスを設定する手段
と、イニシャライズの終了を示すデータを含む前記イニ
シャライズ制御用データを前記読み出し手段が読み出す
とイニシャライズを終了する手段とを含む。
以下、本発明の実施例について、図面を参照して説明
する。
する。
第１図を参照すると、本発明の一実施例は、主メモリ
10と、この主メモリ10に接続されたチャネル制御装置20
とを含む。チャネル制御装置20は主メモリ10から線２を
介して読み出された２ワードの制御データを格納するレ
ジスタ21と、装置番号データを保持し演算器22に与える
装置番号レジスタ27と、前記レジスタ21からのデータお
よびこの装置番号レジスタ27からのデータを入力し演算
を行う演算器22と、この演算器22による演算結果を保持
するレジスタ23と、前記レジスタ23に設定された割り当
てアドレスを格納する補助メモリ24と、前記補助メモリ
24の格納アドレスをセットするアドレスレジスタ29と、
前記レジスタ21のデータの中から終了指示データ「オー
ル１」を検出するためのオール１チェック回路25と、前
記オール１チェック回路25のオール１検出信号に応答し
てセットされるフリップフロップ26と、線１を介して与
えられるアドレス通知信号により初期値を設定し、主メ
モリ10の制御データのアドレスを保持し、２ワード毎に
更新されるアドレスレジスタ28と、チャネル制御装置20
のイニシャライズを制御するマイクロプログラムを格納
している制御記憶31と、線３を介して与えられる開始信
号に応答して初期化され、前記制御記憶31の読み出しア
ドレスをセットするアドレスレジスタ30と、前記制御記
憶31から読み出しされたマイクロプログラムを保持する
コマンドレジスタ32とを含んでいる。
10と、この主メモリ10に接続されたチャネル制御装置20
とを含む。チャネル制御装置20は主メモリ10から線２を
介して読み出された２ワードの制御データを格納するレ
ジスタ21と、装置番号データを保持し演算器22に与える
装置番号レジスタ27と、前記レジスタ21からのデータお
よびこの装置番号レジスタ27からのデータを入力し演算
を行う演算器22と、この演算器22による演算結果を保持
するレジスタ23と、前記レジスタ23に設定された割り当
てアドレスを格納する補助メモリ24と、前記補助メモリ
24の格納アドレスをセットするアドレスレジスタ29と、
前記レジスタ21のデータの中から終了指示データ「オー
ル１」を検出するためのオール１チェック回路25と、前
記オール１チェック回路25のオール１検出信号に応答し
てセットされるフリップフロップ26と、線１を介して与
えられるアドレス通知信号により初期値を設定し、主メ
モリ10の制御データのアドレスを保持し、２ワード毎に
更新されるアドレスレジスタ28と、チャネル制御装置20
のイニシャライズを制御するマイクロプログラムを格納
している制御記憶31と、線３を介して与えられる開始信
号に応答して初期化され、前記制御記憶31の読み出しア
ドレスをセットするアドレスレジスタ30と、前記制御記
憶31から読み出しされたマイクロプログラムを保持する
コマンドレジスタ32とを含んでいる。
次に、第２図を参照すると、主メモリ10上には、メモ
リアクセスエラーログエリア（以下MCKログエリアと記
述する）と、チャネルエラーログエリア（以下CCKログ
エリアと記述する）の２つのログエリアと、タイマ値エ
リアと、通信エリアと割込エリアの５種類の制御エリア
がある。MCKログエリアとCCKログエリアは、２つ合わせ
てログエリアとしてエリアの大きさ（サイズ）d0でベー
スアドレスA0からチャネル制御装置毎に割付けられてい
る。MCKログエリアとCCKログエリアは、ログエリアの先
頭からの距離e0で区別されている。また、タイマ値エリ
アは、エリアの大きさ（サイズ）d1でログエリアに続け
てアドレスA0＋e1からチャネル制御装置毎に割付けられ
ている。さらに通信エリアはエリアのサイズd2でベース
アドレスA2からチャネル制御装置毎に割付けられてい
る。割込エリアが通信エリアに続けてアドレスA2＋e2か
らチャネル制御装置共通のエリアとして割付けられてい
る。そして主メモリ10上には、前記複数の制御エリアの
アドレスを第１のチャネル制御装置20及び第２のチャネ
ル制御装置20′に設定する為のイニシャライズ制御用デ
ータとして第３図に示す様な形式のデータが予め作成さ
れている。
リアクセスエラーログエリア（以下MCKログエリアと記
述する）と、チャネルエラーログエリア（以下CCKログ
エリアと記述する）の２つのログエリアと、タイマ値エ
リアと、通信エリアと割込エリアの５種類の制御エリア
がある。MCKログエリアとCCKログエリアは、２つ合わせ
てログエリアとしてエリアの大きさ（サイズ）d0でベー
スアドレスA0からチャネル制御装置毎に割付けられてい
る。MCKログエリアとCCKログエリアは、ログエリアの先
頭からの距離e0で区別されている。また、タイマ値エリ
アは、エリアの大きさ（サイズ）d1でログエリアに続け
てアドレスA0＋e1からチャネル制御装置毎に割付けられ
ている。さらに通信エリアはエリアのサイズd2でベース
アドレスA2からチャネル制御装置毎に割付けられてい
る。割込エリアが通信エリアに続けてアドレスA2＋e2か
らチャネル制御装置共通のエリアとして割付けられてい
る。そして主メモリ10上には、前記複数の制御エリアの
アドレスを第１のチャネル制御装置20及び第２のチャネ
ル制御装置20′に設定する為のイニシャライズ制御用デ
ータとして第３図に示す様な形式のデータが予め作成さ
れている。
第３図を参照すると、イニシャライズ制御用データ
は、２ワード単位で構成されている。第１ワードのベー
スアドレスＡは、各種制御エリアが割付けられている主
メモリ上のベースアドレスを示す。第２ワードのサイズ
ｄは制御エリアの大きさ及び制御エリアを含むエリアの
大きさの何れか一方を示す。例えば、第２図のチャネル
制御装置（０）の通信エリアの大きさd2が前者の制御エ
リアの大きさを示す場合の例であり、チャネル制御装置
（０）のメモリアクセスエラーログエリアの大きさd0が
後者の制御エリアを含むエリアの大きさを示す場合の例
である。オフセットｅは、制御エリアの先頭アドレスの
前記ベースアドレスＡからの距離、または、制御エリア
を含むエリアの先頭アドレスからの距離を示す。
は、２ワード単位で構成されている。第１ワードのベー
スアドレスＡは、各種制御エリアが割付けられている主
メモリ上のベースアドレスを示す。第２ワードのサイズ
ｄは制御エリアの大きさ及び制御エリアを含むエリアの
大きさの何れか一方を示す。例えば、第２図のチャネル
制御装置（０）の通信エリアの大きさd2が前者の制御エ
リアの大きさを示す場合の例であり、チャネル制御装置
（０）のメモリアクセスエラーログエリアの大きさd0が
後者の制御エリアを含むエリアの大きさを示す場合の例
である。オフセットｅは、制御エリアの先頭アドレスの
前記ベースアドレスＡからの距離、または、制御エリア
を含むエリアの先頭アドレスからの距離を示す。
次に、第１図、本実施例のイニシャライズ動作の概略
を示す第４図、本実施例のチャネル制御装置が制御記憶
31に格納されているマイクロプログラムの制御によって
行う、動作フローを表わした第５図および前述のイニシ
ャライズ制御用データから制御エリアのアドレスを求め
るデータフローを示す第６図を参照して本発明の一実施
例の動作について詳細に説明する。
を示す第４図、本実施例のチャネル制御装置が制御記憶
31に格納されているマイクロプログラムの制御によって
行う、動作フローを表わした第５図および前述のイニシ
ャライズ制御用データから制御エリアのアドレスを求め
るデータフローを示す第６図を参照して本発明の一実施
例の動作について詳細に説明する。
まず最初に第４図ボックス90の動作が行なわれる。図
示されていないサービスプロセッサ（SVP）が主メモリ1
0上のアドレス「Ｘ」から始まるイニシャライズ制御エ
リアに、前述の複数の制御エリアのアドレスを設定する
ために、イニシャライズ制御用データを作成する。
示されていないサービスプロセッサ（SVP）が主メモリ1
0上のアドレス「Ｘ」から始まるイニシャライズ制御エ
リアに、前述の複数の制御エリアのアドレスを設定する
ために、イニシャライズ制御用データを作成する。
次に第４図ボックス91の動作が行なわれる。前述のSV
Pはチャネル制御装置20のアドレス通知信号線１に主メ
モリ10上のイニシャライズ制御用エリアのベースアドレ
ス「Ｘ」をセットし、チャネル制御装置20のアドレスレ
ジスタ30に線３を介して開始信号を入力する。
Pはチャネル制御装置20のアドレス通知信号線１に主メ
モリ10上のイニシャライズ制御用エリアのベースアドレ
ス「Ｘ」をセットし、チャネル制御装置20のアドレスレ
ジスタ30に線３を介して開始信号を入力する。
次にチャネル制御装置20は、前述の開始信号の入力に
応答して、第４図ボックス92の動作に入る。チャネル制
御装置20は、アドレスレジスタ30の値を「０」にし、ア
ドレスレジスタ30の内容により指示される制御記憶31の
アドレスから第５図ボックス101で示される処理を行な
うマイクロプログラムをコマンドレジスタ32に読み出
す。そして、アドレスレジスタ28にアドレス通知信号１
のデータ「Ｘ」を書込み、アドレスレジスタ29を０クリ
アし、F/F26をリセットする。
応答して、第４図ボックス92の動作に入る。チャネル制
御装置20は、アドレスレジスタ30の値を「０」にし、ア
ドレスレジスタ30の内容により指示される制御記憶31の
アドレスから第５図ボックス101で示される処理を行な
うマイクロプログラムをコマンドレジスタ32に読み出
す。そして、アドレスレジスタ28にアドレス通知信号１
のデータ「Ｘ」を書込み、アドレスレジスタ29を０クリ
アし、F/F26をリセットする。
次にチャネル制御装置20はアドレスレジスタ30を更新
し、第５図ボックス102で示される処理を行なうマイク
ロプログラムをコマンドレジスタ32に読み出して主メモ
リ10上のアドレス「Ｘ」よりMCKログエリアのデータ「A
0」及び「d0,オール０」の２ワードを読み出し、第１ワ
ードの「A0」をレジスタ21のフィールドＡに、第２ワー
ドの「d0」をレジスタ21のフィールドｄに、第２ワード
の「オール０」をレジスタ21のフィールドｅにそれぞれ
セットする。そして、チャネル制御装置20はアドレスレ
ジスタ30を更新し、第５図のボックス103で示す処理を
行なうマイクロプログラムをコマンドレジスタ32に読み
出して、レジスタ21のフィールドＡのデータ「A0」をオ
ール１チェック回路25に入力し、終了データかチェック
する。データ「A0」はオール１のデータではないので、
前記オールチェック回路25の出力はF/F26をセットしな
い。
し、第５図ボックス102で示される処理を行なうマイク
ロプログラムをコマンドレジスタ32に読み出して主メモ
リ10上のアドレス「Ｘ」よりMCKログエリアのデータ「A
0」及び「d0,オール０」の２ワードを読み出し、第１ワ
ードの「A0」をレジスタ21のフィールドＡに、第２ワー
ドの「d0」をレジスタ21のフィールドｄに、第２ワード
の「オール０」をレジスタ21のフィールドｅにそれぞれ
セットする。そして、チャネル制御装置20はアドレスレ
ジスタ30を更新し、第５図のボックス103で示す処理を
行なうマイクロプログラムをコマンドレジスタ32に読み
出して、レジスタ21のフィールドＡのデータ「A0」をオ
ール１チェック回路25に入力し、終了データかチェック
する。データ「A0」はオール１のデータではないので、
前記オールチェック回路25の出力はF/F26をセットしな
い。
さらにチャネル制御装置20はアドレスレジスタ30を更
新し、第５図のボックス104で示す処理を行なうマイク
ロプログラムをコマンドレジスタ32に読み出して、F/F2
6が１かチェックする。F/F26は０であるのでチャネル制
御装置20はアドレスレジスタ30を更新し、第５図フロー
105のマイクロプログラムをコマンドレジスタ32に読み
出して、第６図に示す演算を行って、MCKログエリアア
ドレスを求める。
新し、第５図のボックス104で示す処理を行なうマイク
ロプログラムをコマンドレジスタ32に読み出して、F/F2
6が１かチェックする。F/F26は０であるのでチャネル制
御装置20はアドレスレジスタ30を更新し、第５図フロー
105のマイクロプログラムをコマンドレジスタ32に読み
出して、第６図に示す演算を行って、MCKログエリアア
ドレスを求める。
第６図を参照すると、チャネル制御装置20はレジスタ
21のフィールドｄのサイズデータd0と装置番号レジスタ
の保持する装置番号を演算器22に入力し、乗算を行っ
て、結果のサイズ補正値をレジスタ23に書込む。ここで
サイズ補正値は第１のチャネル制御装置20の場合には
「０」、第２のチャネル制御装置20′の場合には「d0」
となる。次にチャネル制御装置20は、レジスタ21のフィ
ールドＡのベースアドレスデータ「A0」とレジスタ23の
サイズ補正値を演算器22に入力し、加算を行って結果の
ベースアドレス補正値をレジスタ23に書込む。ベースア
ドレス補正値は第１のチャネル制御装置20の場合には
「A0」、第２のチャネル制御装置20′の場合には「A0＋
d0」となる。そして、レジスタ21のフィールドｅのオフ
セットのデータ「オール０」とレジスタ23のベースアド
レス補正値とを演算器21に入力し、加算を行って、結果
のMCKログエリアアドレスをレジスタ23に書込む。ここ
で、MCKログエリアのアドレスは第１のチャネル制御装
置20の場合には「A0」、第２のチャネル制御装置20′の
場合には「A0＋d0」となる。
21のフィールドｄのサイズデータd0と装置番号レジスタ
の保持する装置番号を演算器22に入力し、乗算を行っ
て、結果のサイズ補正値をレジスタ23に書込む。ここで
サイズ補正値は第１のチャネル制御装置20の場合には
「０」、第２のチャネル制御装置20′の場合には「d0」
となる。次にチャネル制御装置20は、レジスタ21のフィ
ールドＡのベースアドレスデータ「A0」とレジスタ23の
サイズ補正値を演算器22に入力し、加算を行って結果の
ベースアドレス補正値をレジスタ23に書込む。ベースア
ドレス補正値は第１のチャネル制御装置20の場合には
「A0」、第２のチャネル制御装置20′の場合には「A0＋
d0」となる。そして、レジスタ21のフィールドｅのオフ
セットのデータ「オール０」とレジスタ23のベースアド
レス補正値とを演算器21に入力し、加算を行って、結果
のMCKログエリアアドレスをレジスタ23に書込む。ここ
で、MCKログエリアのアドレスは第１のチャネル制御装
置20の場合には「A0」、第２のチャネル制御装置20′の
場合には「A0＋d0」となる。
そして、チャネル制御装置20はアドレスレジスタ30を
更新し、第５図のボックス106で示す処理を行なうマイ
クロプログラムをコマンドレジスタ32に読み出して、レ
ジスタ23に書込まれているMCKログエリアのアドレスを
補助メモリ24のアドレスレジスタ29の指示するアドレス
に書込む。
更新し、第５図のボックス106で示す処理を行なうマイ
クロプログラムをコマンドレジスタ32に読み出して、レ
ジスタ23に書込まれているMCKログエリアのアドレスを
補助メモリ24のアドレスレジスタ29の指示するアドレス
に書込む。
さらにチャネル制御装置20はアドレスレジスタ30を更
新し、第５図のボックス107で示す処理を行うマイクロ
プログラムをコマンドレジスタ32に読み出して、アドレ
スレジスタを更新する。続けて、アドレスレジスタ30を
更新し、第５図のボックス108で示す処理を行うマイク
ロプログラムをコマンドレジスタ32に読み出して、アド
レスレジスタ28を２ワード分アドレスを更新すると同時
に、アドレスレジスタ30に、ボックス102の処理を行な
うマイクロプログラムのアドレスを設定する。
新し、第５図のボックス107で示す処理を行うマイクロ
プログラムをコマンドレジスタ32に読み出して、アドレ
スレジスタを更新する。続けて、アドレスレジスタ30を
更新し、第５図のボックス108で示す処理を行うマイク
ロプログラムをコマンドレジスタ32に読み出して、アド
レスレジスタ28を２ワード分アドレスを更新すると同時
に、アドレスレジスタ30に、ボックス102の処理を行な
うマイクロプログラムのアドレスを設定する。
そして再びチャネル制御装置20はボックス102のマイ
クロプログラムをコマンドレジスタ32に読み出して、主
メモリ10上からCCKログエリアのデータ「A0」及び「d0,
e0」をレジスタ21に読み出す。同様にして、ボックス10
3からボックス108までの処理を実行し、CCKログエリア
アドレスを補助メモリ24に格納し、アドレスレジスタ30
にフロー102のマイクロプログラムのアドレスを設定す
る。ここで第６図のサイズ補正値は、第１のチャネル制
御装置20の場合には「０」、第２のチャネル制御装置2
0′の場合には「d0」となり、ベースアドレス補正値
は、第１のチャネル制御装置20の場合には、「A0」、第
２のチャネル制御装置20′の場合には、「A0＋d0」とな
り、CCKログエリアアドレスは第１のチャネル制御装置2
0の場合には、「A0＋e0」、第２のチャネル制御装置2
0′の場合には「A0＋d0＋e0」となる。
クロプログラムをコマンドレジスタ32に読み出して、主
メモリ10上からCCKログエリアのデータ「A0」及び「d0,
e0」をレジスタ21に読み出す。同様にして、ボックス10
3からボックス108までの処理を実行し、CCKログエリア
アドレスを補助メモリ24に格納し、アドレスレジスタ30
にフロー102のマイクロプログラムのアドレスを設定す
る。ここで第６図のサイズ補正値は、第１のチャネル制
御装置20の場合には「０」、第２のチャネル制御装置2
0′の場合には「d0」となり、ベースアドレス補正値
は、第１のチャネル制御装置20の場合には、「A0」、第
２のチャネル制御装置20′の場合には、「A0＋d0」とな
り、CCKログエリアアドレスは第１のチャネル制御装置2
0の場合には、「A0＋e0」、第２のチャネル制御装置2
0′の場合には「A0＋d0＋e0」となる。
同様にして、ボックス102からボックス108までの処理
を順次繰り返すことによりタイマ値エリアアドレス、通
信エリアアドレスおよび割込エリアアドレスが補助メモ
リ24に格納される。タイマ値エリアのデータは「A0」お
よび「d1,e1」であるので、サイズ補正値は第１のチャ
ネル制御装置20の場合には、「０」、第２のチャネル制
御装置20′の場合には「d1」となり、ベースアドレス補
正値は、第１のチャネル制御装置20の場合には「A0」、
第２のチャネル制御装置20′の場合には「A0＋d1」とな
り、タイマ値エリアアドレスは第１のチャネル制御装置
20の場合には、「A0＋e1」、第２のチャネル制御装置2
0′の場合には、「A0＋e1＋d1」となる。そして、通信
エリアデータは「A2」および「d2,オール０」なので、
サイズ補正値は第１のチャネル制御装置20の場合には、
「０」、第２のチャネル制御装置20′の場合には「d2」
となり、ベースアドレス補正値は第１のチャネル制御装
置20の場合には「A2」、第２のチャネル制御装置20′の
場合には、「A2＋d2」となり、通信エリアアドレスは、
第１のチャネル制御装置20の場合には、「A2」、第２の
チャネル制御装置20′の場合には「A2＋d2」となる。割
込エリアのデータは「A2」及び「オール0,e2」であり、
サイズのデータがオール０であるので、サイズ補正値も
０となり、ベースアドレス補正値は、第１のチャネル制
御装置20及び第２のチャネル制御装置20′ともに「A2」
となり割込エリアアドレスは装置番号に関係なく「A2＋
e2」となる。
を順次繰り返すことによりタイマ値エリアアドレス、通
信エリアアドレスおよび割込エリアアドレスが補助メモ
リ24に格納される。タイマ値エリアのデータは「A0」お
よび「d1,e1」であるので、サイズ補正値は第１のチャ
ネル制御装置20の場合には、「０」、第２のチャネル制
御装置20′の場合には「d1」となり、ベースアドレス補
正値は、第１のチャネル制御装置20の場合には「A0」、
第２のチャネル制御装置20′の場合には「A0＋d1」とな
り、タイマ値エリアアドレスは第１のチャネル制御装置
20の場合には、「A0＋e1」、第２のチャネル制御装置2
0′の場合には、「A0＋e1＋d1」となる。そして、通信
エリアデータは「A2」および「d2,オール０」なので、
サイズ補正値は第１のチャネル制御装置20の場合には、
「０」、第２のチャネル制御装置20′の場合には「d2」
となり、ベースアドレス補正値は第１のチャネル制御装
置20の場合には「A2」、第２のチャネル制御装置20′の
場合には、「A2＋d2」となり、通信エリアアドレスは、
第１のチャネル制御装置20の場合には、「A2」、第２の
チャネル制御装置20′の場合には「A2＋d2」となる。割
込エリアのデータは「A2」及び「オール0,e2」であり、
サイズのデータがオール０であるので、サイズ補正値も
０となり、ベースアドレス補正値は、第１のチャネル制
御装置20及び第２のチャネル制御装置20′ともに「A2」
となり割込エリアアドレスは装置番号に関係なく「A2＋
e2」となる。
そして、再びボックス102の処理を実行し、主メモリ1
0から第１ワードがオール１のデータを読み出して、ボ
ックス103の処理を実行しオール１チェック回路25の出
力がF/F26をセットし、終了条件を検出する。そして次
にボックス104の処理のF/F26のチェックで「YES」とな
りコマンドレジスタ32にボックス109の処理を行なうマ
イクロプログラムを読み出して、通常動作を制御するマ
イクロプログラムの先頭アドレスをアドレスレジスタ30
にセットし、イニシャライズ動作を終了する。
0から第１ワードがオール１のデータを読み出して、ボ
ックス103の処理を実行しオール１チェック回路25の出
力がF/F26をセットし、終了条件を検出する。そして次
にボックス104の処理のF/F26のチェックで「YES」とな
りコマンドレジスタ32にボックス109の処理を行なうマ
イクロプログラムを読み出して、通常動作を制御するマ
イクロプログラムの先頭アドレスをアドレスレジスタ30
にセットし、イニシャライズ動作を終了する。
このように本発明では、１つのイニシャライズ用デー
タから、複数の制御エリアのアドレスを計算し、これら
を異なるチャネル制御装置に格納する。つまり、チャネ
ル制御装置ごとに制御エリアのアドレスを保持する必要
がない。このため、制御エリアのアドレスを保持するた
めのメモリ容量を減少できる。また、制御エリアの大き
さを変更したときでも、サイズｄやオフセットｅのみの
変更で対応できるので、アドレスの再計算の手間がかか
らない。さらに、所定パターンのイニシャライズ用デー
タによりイニシャライズ動作を終了するため、制御エリ
アの個数を変更した場合でも、イニシャライズ用プログ
ラムに何ら変更がいらない。
タから、複数の制御エリアのアドレスを計算し、これら
を異なるチャネル制御装置に格納する。つまり、チャネ
ル制御装置ごとに制御エリアのアドレスを保持する必要
がない。このため、制御エリアのアドレスを保持するた
めのメモリ容量を減少できる。また、制御エリアの大き
さを変更したときでも、サイズｄやオフセットｅのみの
変更で対応できるので、アドレスの再計算の手間がかか
らない。さらに、所定パターンのイニシャライズ用デー
タによりイニシャライズ動作を終了するため、制御エリ
アの個数を変更した場合でも、イニシャライズ用プログ
ラムに何ら変更がいらない。
第１図は本発明の一実施例を適用した情報処理装置の要
部を示す図、 第２図は第１図の主メモリ10および補助メモリの記憶内
容を示す図、 第３図はイニシャライズ用データを示す図、および 第４図、第５図および第６図は本発明の一実施例を示す
図である。 第１図から第５図において、 10……主メモリ、20……チャネル制御装置、21,23……
レジスタ、22……演算器、24……補助メモリ、25……オ
ール「１」チェック回路、26……フリップフロップ、27
……装置番号レジスタ、28,29,30……アドレスレジス
タ、30……コマンドレジスタ。
部を示す図、 第２図は第１図の主メモリ10および補助メモリの記憶内
容を示す図、 第３図はイニシャライズ用データを示す図、および 第４図、第５図および第６図は本発明の一実施例を示す
図である。 第１図から第５図において、 10……主メモリ、20……チャネル制御装置、21,23……
レジスタ、22……演算器、24……補助メモリ、25……オ
ール「１」チェック回路、26……フリップフロップ、27
……装置番号レジスタ、28,29,30……アドレスレジス
タ、30……コマンドレジスタ。
Claims (8)
- 【請求項１】複数のチャネル制御装置と主メモリとを含
み、前記主メモリに複数の制御エリアが設けられ、前記
複数の制御エリアの各々に前記複数のチャネル制御装置
の１つもしくは複数が対応する情報処理システムにおい
て、前記複数のチャネル制御装置の各々に該チャネル制
御装置に対応する前記制御エリアのアドレスを設定する
ためのチャネル制御装置のイニシャライズ方法であっ
て、 イニシャライズ制御用データを前記主メモリから読み出
すステップであり、前記イニシャライズ制御用データは
第１の制御エリアの大きさおよび前記第１の制御エリア
を含むエリアの大きさの何れか一方と第１の制御エリア
のアドレスと前記第１の制御エリアを含むエリアの先頭
アドレスから第１の制御エリアへの距離を示す情報とを
含む第１のステップと、 前記イニシャライズ制御用データを基にして前記第１の
制御エリアのアドレスと前記第１の制御エリアとは異な
る第２の制御エリアのアドレスとを計算する第２のステ
ップと、 前記第１の制御エリアのアドレスを第１のチャネル制御
装置に設定し、前記第２の制御エリアのアドレスを前記
第１のチャネル制御装置を除く複数のチャネル制御装置
に設定する第３のステップとを含むことを特徴とするチ
ャネル制御装置のイニシャライズ方法。 - 【請求項２】前記第２のステップにおいて、前記第１の
制御エリアの大きさもしくは前記第１の制御エリアを含
むエリアの大きさからサイズ補正値が求められ、このサ
イズ補正値と前記第１の制御エリアのアドレスと前記第
１の制御エリアを含むエリアの先頭アドレスから第１の
制御エリアへの距離とを加算することにより前記第２の
制御エリアのアドレスが求められることを特徴とする特
許請求の範囲第１項記載のチャネル制御装置のイニシャ
ライズ方法。 - 【請求項３】前記複数のチャネル制御装置の各々に装置
番号が付与され、 前記第１の制御エリアの大きさおよび前記第１の制御エ
リアを含むエリアの大きさの何れか一方と前記装置番号
とから前記サイズ補正値が求められることを特徴とする
特許請求の範囲第２項記載のチャネル制御装置のイニシ
ャライズ方法。 - 【請求項４】前記第１の制御エリアの大きさおよび前記
第１の制御エリアを含むエリアの大きさの何れか一方と
前記装置番号とを乗算することにより前記サイズ補正値
が求められることを特徴とする特許請求の範囲第３項記
載のチャネル制御装置のイニシャライズ方法。 - 【請求項５】前記第１の制御エリアが複数のチャネル制
御装置に割り当てられるとき、前記第１の制御エリアの
大きさもしくは前記第１の制御エリアを含むエリアの大
きさが０に設定されることを特徴とする特許請求の範囲
第２項記載のチャネル制御装置のイニシャライズ方法。 - 【請求項６】前記イニシャライズ制御用データの前記第
１の制御エリアのアドレスを示す情報は、前記第１の制
御エリアのベースアドレスと前記第１の制御エリアのオ
フセットアドレスとで構成され、 前記第２のステップにおいて、前記第１の制御エリアの
ベースアドレスに前記第１の制御エリアのオフセットア
ドレスを加算することにより、前記第１の制御エリアの
アドレスが求められることを特徴とする特許請求の範囲
第１項記載のチャネル制御装置のイニシャライズ方法。 - 【請求項７】前記主メモリに複数の前記イニシャライズ
制御用データが格納され、 この複数の前記イニシャライズ制御用データに対して前
記ステップ１乃至前記ステップ３が繰り返し実行され、 前記第２のステップにおいて、読み出された前記イニシ
ャライズ制御用データが特定パターンであるときにイニ
シャライズ動作を終了することを特徴とする特許請求の
範囲第１項記載のチャネル制御装置のイニシャライズ方
法。 - 【請求項８】複数のチャネル制御装置と主メモリとを含
み、前記主メモリに複数の制御エリアが設けられ、前記
複数の制御エリアの各々に前記複数のチャネル制御装置
の１つもしくは複数が対応する情報処理システムにおい
て、前記複数のチャネル制御装置の各々に該チャネル制
御装置に対応する前記制御エリアのアドレスを設定する
ためのチャネル制御装置のイニシャライズシステムであ
って、 前記制御エリアの大きさおよび前記制御エリアを含むエ
リアの大きさの何れか一方と制御エリアのアドレスを示
す情報とを含むイニシャライズ制御用データを前記情報
処理システムの主メモリに記憶する手段と、 前記情報処理システムの主メモリに記憶された前記イニ
シャライズ制御用データを逐次読み出す前記チャネル制
御装置に設けられた読み出し手段と、 前記イニシャライズ制御用データと前記複数のチャネル
制御装置の各々に付与された装置番号とから前記制御エ
リアのアドレスを算出する演算手段と、 この演算手段による結果に基づいて前記複数のチャネル
制御装置の各々に該チャネル制御装置に対応する前記制
御エリアのアドレスを設定する手段と、 イニシャライズの終了を示すデータを含む前記イニシャ
ライズ制御用データを前記読み出し手段が読み出すとイ
ニシャライズを終了する手段とを含むことを特徴とする
チャネル制御装置のイニシャライズシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-224637 | 1986-09-22 | ||
| JP22463786 | 1986-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63184147A JPS63184147A (ja) | 1988-07-29 |
| JPH0821009B2 true JPH0821009B2 (ja) | 1996-03-04 |
Family
ID=16816830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62239516A Expired - Lifetime JPH0821009B2 (ja) | 1986-09-22 | 1987-09-22 | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4882672A (ja) |
| JP (1) | JPH0821009B2 (ja) |
| FR (1) | FR2606566B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831074B2 (ja) * | 1987-11-25 | 1996-03-27 | 株式会社日立製作所 | チャネル制御方式 |
| GB8825764D0 (en) * | 1988-11-03 | 1988-12-07 | Lucas Ind Plc | Computer memory addressing system |
| WO1991019244A1 (en) * | 1990-06-04 | 1991-12-12 | 3Com Corporation | Method for optimizing software for any one of a plurality of variant architectures |
| US6116768A (en) * | 1993-11-30 | 2000-09-12 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator |
| DE19952034A1 (de) * | 1999-10-28 | 2001-05-10 | Infineon Technologies Ag | Verfahren zum Initialisieren oder Konfigurieren einer elektrischen Schaltung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839706A (en) * | 1973-07-02 | 1974-10-01 | Ibm | Input/output channel relocation storage protect mechanism |
| CA1081855A (en) * | 1976-04-29 | 1980-07-15 | David B. Schuck | Initializing means for a bus-oriented data processing system employing firmware-configured modules |
| JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
| US4418382A (en) * | 1980-05-06 | 1983-11-29 | Allied Corporation | Information exchange processor |
| US4779189A (en) * | 1985-06-28 | 1988-10-18 | International Business Machines Corporation | Peripheral subsystem initialization method and apparatus |
| US4737906A (en) * | 1985-09-27 | 1988-04-12 | International Business Machines Corporation | Multiple virtual control unit |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
-
1987
- 1987-09-22 JP JP62239516A patent/JPH0821009B2/ja not_active Expired - Lifetime
- 1987-09-22 FR FR878713067A patent/FR2606566B1/fr not_active Expired - Fee Related
-
1989
- 1989-04-13 US US07/338,380 patent/US4882672A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63184147A (ja) | 1988-07-29 |
| FR2606566A1 (fr) | 1988-05-13 |
| US4882672A (en) | 1989-11-21 |
| FR2606566B1 (fr) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| JP2001256044A (ja) | データ処理装置 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPS6049952B2 (ja) | メモリ制御装置のビジ−制御方式 | |
| JPS6230455B2 (ja) | ||
| JPS6240736B2 (ja) | ||
| JPS6148741B2 (ja) | ||
| JPH0234058B2 (ja) | ||
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPS6086654A (ja) | 他ｃｐｕからのシステムリモ−トロ−デイング方式 | |
| JPS6355652A (ja) | 入出力装置制御回路 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPS616746A (ja) | 部分書込み制御方式 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPH05257831A (ja) | 入出力処理装置 | |
| JPS5880751A (ja) | デ−タ処理装置 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPS6250929A (ja) | 構成情報設定方式 | |
| JPS596411B2 (ja) | チヤネルのデ−タ転送制御方式 | |
| JPH05189998A (ja) | ランダムアクセスメモリの検査方法 |