JPS6250929A

JPS6250929A - 構成情報設定方式

Info

Publication number: JPS6250929A
Application number: JP18957585A
Authority: JP
Inventors: Kenichiro Oda; 織田　健一郎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-08-30
Filing date: 1985-08-30
Publication date: 1987-03-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、複数のユニットをシステムに応シて組合わせ
て用いるデータ処理装置に係り、特にサービスプロセッ
サによって構成情報を設定する場合、設定が確実に行わ
れた事をチェックするのに好適な構成情報設定方式に関
する。

〔発明の背景〕

複数のユニットをシステムに応じて組合わせて用いるデ
ータ処理装置におけるユニットの構成チェック方法とし
て、例えば特開昭５８−１９５９７４号公報に示された
サービスプロセッサ（以下ＳｖＰと略す。）による方法
がある。本例ではユニットの構成情報をＳＶＰで記憶し
、データ処理動作開始前に構成情報で指示されるユニッ
トおよび各ユニットの内部状態の初期設定に従って、対
応するユニットへ初期設定を実行し、その後ＳｖＰで内
部状態を読み出し、正しく初期設定されているか否かに
よって、構成情報設定のチェックな行っている。

この方法はユニットの初期設定の成否によってユニット
の故障を容易に検出できるが、以下の点については配慮
されていなかった。すなわち、構成情報を記憶する手段
と、構成情報を斐更するためのプログラムを記憶する手
段が必要となり、小規模なＳｖＰでは記憶容量が小さく
て前記構成情報およびプログラムの格納が容易に実現で
きないという問題がある。

−〔発明の目的〕本発明の目的は、複数のユニット？システムに応じて組
合わせて用いるデータ処理装置において、構成情報の初
期設定を要するユニットごとに初期設定時リセットされ
るラッチを設け、該ラッチ出力の論理和信号をチェック
することにより、全ユニットの初期設定が確実に行われ
たことをチェック可能とする手段を提供することにある
。

〔発明の概要〕

構成情報の初期設定を要するユニットごとに初期設定時
リセットされるラッチを設け、該ラッチ出力の論理和信
号をチェックすることにより、全ユニットの初期設定が
確実に行われた事のチェックが可能となり１初期設定チ
ェククのためのデータの記憶が不要となり、またユニッ
ト構成が変わる都度記憶されている初期設定チェックの
ためのデータの変更を行なうプログラムも不要となる。

これによりデータおよびプログラムのための記憶容量を
少なくできるため、小規模なＳＶＰでの構成情報設定の
チェックを容易に実現できる０〔発明の実施例〕以下、本発明の一実施例を第１図と第２図により説明す
る。

第１図は本発明を初期設定を要する複数ユニットから成
るデータ処理装置に適用した一実施例で本発明に関する
部分のブロック図である。

１〜４はユニットであり、データ処理開始前に初期設定
を行なう必要がある。２１−２４は初期設定未完表示ラ
ッチであり島データ処理装置の電源投入時にイニシャラ
イズ信号でセットされ、ＳＶＰ　８のリセット指令によ
りセットされる。

８はＳｖＰで命令実行部１１とランダムアクセスメモリ
（以下ＲＡＭと略チ）１３およびフロッピィディスク１
２を含み、各種の補助的な処理を実行する。７はサービ
スプロセッサアダプタ（以下ＳＶＡと略″ｒ＋）であり
、５ｖＰ８とユニット１〜４との間の情報転送を制御す
る。５はＳｖＡバスであり、複数のユニット１〜４に対
スる信号の集配信に用いる０６は初期設定未完信号バス
で、ラッチ２１〜２４の出力信号の論理和を取るバスで
ある。

次に初期設定チェック時の第１図の動作について説明す
る。本図では省略しているがデータ処理装置の電源が投
入された時、イニシャライズ信号により、ユニット１〜
４の初期設定未完表示ラッチ２１〜２４はセットされる
。５ＶＰＢは７０ツピイデイスク１２からＲＡＭ１５に
ロードされたプログラムに従って、初めにユニット１に
初期設定を実行し、該ユニットで初期設定実行時最後に
ラッチ２１をリセットして、次のユニット２へ移る。こ
の動作をユニツ）　２，３．４と順次実行していき、４
ユニツトとも正常に初期設定が終了した場合はラッチ２
１〜２４のすべてがリセットされ、初期設定未完信号バ
ス６はオフとなり、初期設定の正常終了をチェックでき
る。

一方、ＳＶＡパス５の故障や、フロッピィディスク内の
構成情報の誤りにより、ユニット１〜４の何れかに対し
て初期設定が行なわれなかった場合は、ラッチ２１〜２
４の何れかがセットされたままのため、初期設定未完信
号バス６はオンのままで、初期設定が失敗した事なチェ
ックできる。

次に各ユニットの初期設定未完ラッチのリセット動作に
ついて更に詳しく説明する。

第２図は１ユニツト１〜４および５ＶＡ７の初期設定完
了チェックに関係する部分のブロック図である。１０１
はリセット指令で、リセットの指示とともにリセットす
るラッチのアドレスも含んでいる。１０２はリセット制
御回路でリセット指令１０１で指示されたラッチのアド
レス信号１０３とリセットタイミング信号１０４をユニ
ット１〜４へ送出する。１１３はアドレスデコータで５
ＶＡ７からのアドレス信号１０３を解読し、自ユニット
内の初期設定未完表示ラッチのアドレスであればアドレ
スデコード信号１１６を出す。

１１２は論理積ゲートでアドレスデコード信号１１６と
リセットタイミング信号１０４よりラッチのすセット信
号１１５を作る。２１は初期設定未完表示ラッチで、デ
ータ処理装置の電源投入時にセットされ、５ＶＰ８のリ
セット指令により生成されるリセット信号１１５によっ
てリセットされる。

該ラッチの出力信号１１４は他のユニット２〜４の初期
設定未完表示ラッチ２２〜２４の出力信号とトモにバス
１０７に乗りデータ制御回路１０６Ｐ介して５ＶＰ８へ
報告される。

ここでユニット１に対する場合を例にとると１ユニツト
１の初期設定時、５ＶＰ８は５ＶＡ７に対してユニット
１のラッチ２１のリセット指令１０１を出す。該指令１
０１に従って５ＶＡ７は、アドレス信号ｌ１１０３にラ
ッチ２１のアドレスを乗せ、リセットタイミング信号１
０４を送出する。

該アドレス信号１０３はユニット１内のアドレスデコー
ダ１１３で解読され１自ユニツト内の初期設定未完表示
ラッチのアドレスであるのでヘアドレスデコード信号は
オンとなり、リセット信号１１５が出て、ラッチ２１は
リセットされ、信号１１４はオフとなる。この時、ユニ
ット２〜４はまだ初期設定されていないため、ユニット
２〜４内の初期設定未完表示ラッチは、セットされた状
態にあり、初期設定未完信号バス６はオンのままで、初
期設定が未だ完了していないことをチェックできる。

ここでは、ユニットの本来の機能については説明しなか
ったが、これはあるシーケンスに従って動作が進行して
いる装置なら何んでも良い。

たとえば、電子計算機システムにおける演算処理装置、
記憶制御装置、チャネル装置１通信制御装置、入出力制
御装置等の装置や、さらにこれらの装置の中の回路外で
あっても良い。

〔発明の効果〕

本発明によれば、初期設定チェックのために、予め構成
情報を記憶格納しておく必要はなく、またユニット構成
を変更する時にも初期設定チェックのために変更する情
報はないので、小規模なＳｖＰでの構成情報設定のチェ
ックを容易に実現できる。

【図面の簡単な説明】

第１図はデータ処理装置内の本発明に関係する部分のブ
ロック図、第２図は初期設定未完表示用ラッチのリセッ
トに関係するｉ分のブロック図である。１〜４・・・ユニット２１〜２４・・・初期設定未完表示ラッチ５・・・ＳＶ
Ａパス６・・・初期設定未完信号パス７・・・サービスプロセッサアダプタ（ＳＶＡ）８・・
・サービスプロセッサ（ｓｖｐ　）１１・・・ＳｖＰ命
令実行部１２・・・フロッピィディスク１３・・・ランダムアクセスメモリ（ＲＡＭ）１０１・
・・リセット指令１０２・・・リセット制御回路１０３・・・アドレス信号線１０４・・・リセットタイミング信号１０５・・・データライン１０６・・・データ制御回路１０７・・・初期設定未完信号パス −１１１・・・初期設定未完表示ラッチ１１２・・・論
理積ゲート１１３・・・アドレスデコーダ１１４川ラッチ出力信号１１５・・・ラッチリセット信号１１６・・・アドレスデコード信号第２図

Claims

【特許請求の範囲】

構成情報の初期設定を要する複数のユニットを組合わせ
て用いるデータ処理装置において、該ユニットごとに構
成情報設定完了検出用ラッチを有し、処理装置の電源投
入時に該ラッチのすべてをセットする手段と、データ処
理開始前に該ラッチをユニットごとにリセットする手段
と、全ユニットの該ラッチの出力信号の論理和をとる手
段とを設けたことを特徴とする構成情報設定方式。